JP2002261160A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線抵抗や寄生抵抗の増加を少なくすること
ができ、小型化や薄型化などを進めることができる半導
体装置及びその製造方法を提供する。 【解決手段】 第１の絶縁層１２上に設けた第１の配線
層１３と第２の配線層１５とを間に第２の絶縁層１４を
設けて積層すると共に、前記第１の配線層１３と第２の
配線層１５が導通するように設けてなるもので、第１の
配線層１３の上方に第２の配線層１５の対応する片端部
１５ａが配置されるように設けると共に、第１の配線層
１３と第２の配線層１５の片端部１５ａとを該第２の配
線層１５の片端部１５ａ先端の端面を導通面１８として
接続する導電性埋込み層１７を設けて導通させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造の半
導体装置及びその製造方法に関する。

【０００２】

【従来の技術】周知の通り、半導体装置は、これを搭載す
る機器等からの要求に対応して小型化、高機能高集積化
の方向にあり、その配線構造は多層配線構造をとるよう
になってきている。そして、多層配線を実現するため、
各隣接する配線間を電気的に導通させる際、従来は、次
に説明する構成を採っていた。以下、図９を参照して説
明する。なお、図９は要部を示す図で、図９（ａ）は断
面図、図９（ｂ）は配線部分の平面図である。

【０００３】すなわち、図９において、１はシリコン基
板であり、２は二酸化シリコンでなる第１の絶縁層であ
り、３は第１の絶縁層２上に所定パターンを有するよう
に形成された、例えばシリコン基板１上に形成された図
示しないトランジスタのエミッタの引出し線となる第１
の配線層である。４は第１の配線層３及び第１の絶縁層
２の上に堆積された同じく二酸化シリコンでなる第２の
絶縁層である。また、５は第２の絶縁層４上に所定パタ
ーンを有するように形成された、例えばシリコン基板１
上に形成された図示しないトランジスタのベースの引出
し線となる第２の配線層であり、６は第２の配線層５及
び第２の絶縁層４の上に堆積された同じく二酸化シリコ
ンでなる第３の絶縁層である。

【０００４】さらに、７は第１の配線層３と第２の配線
層５の上方に両端部分が位置するように第３の絶縁層６
上に形成された第３の配線層である。また、８は第１の
配線層３の上面と第３の配線層７の片端部下面の間に、
第２の絶縁層４と第３の絶縁層６を貫通するよう設けら
れて両配線層３，７を導通する第１の導電性埋込み層で
あり、９は第２の配線層５の上面と第３の配線層７の他
端部下面の間に、第３の絶縁層６を貫通するよう設けら
れて両配線層５，７を導通する第２の導電性埋込み層で
ある。さらにまた、１０は第３の配線層７及び第３の絶
縁層６の上に堆積された同じく二酸化シリコンでなる第
４の絶縁層である。

【０００５】そして、上記の多層配線構造は、シリコン
基板１上に第１の絶縁層２を堆積させた後、第１の配線
層３を所定パターンを有するように形成し、さらに、そ
の上に第２の絶縁層４を第１の配線層３上に堆積させ
る。続いて第２の絶縁層４上に第２の配線層５を所定パ
ターンを有するように形成し、さらに、その上に第３の
絶縁層６を堆積させる。

【０００６】その後、第１の配線層３上の第２の絶縁層
４と第３の絶縁層６、第２の配線層５上の第３の絶縁層
６にそれぞれ所定形状の埋込み孔８ａ，９ａを穿設す
る。続いて、穿設された各埋込み孔８ａ，９ａに導電材
料を埋め込んで第１及び第２の導電性埋込み層８,９を
形成する。そして、第１及び第２の導電性埋込み層８,
９の上端に両端部が導通するように所定パターンの第３
の配線層７を形成する。続いて、第３の配線層７及び第
３の絶縁層６の上に第４の絶縁層１０を堆積させる。

【０００７】しかしながら上記の従来技術においては、
第２の絶縁層４を間に介して積層された第１の配線層３
と第２の配線層５を導通させるために、第２の配線層５
の上に設けた第３の絶縁層６の上にさらに第３の配線層
７を設けると共に、第１の配線層３と第２の配線層５の
上面と、これに対向する第３の配線層７の下面との間に
第１及び第２の導電性埋込み層８,９を設けるようにし
ている。このように第３の配線層７を設けているため、
配線抵抗や寄生抵抗が増加してしまい、特に小型化を進
める上では大きな問題となる。また各配線層３，５，７
の対向する面の間に導電性埋込み層８,９を設ける構成
であるため、多層配線の全体の厚さが厚くなってしま
い、装置の小型化、薄型化がし難いものとなっていた。

【０００８】

【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところ
は、配線抵抗や寄生抵抗の増加を少なくすることがで
き、また小型化や薄型化などを進めることができる半導
体装置及びその製造方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の半導体装置及び
その製造方法は、第１の配線層と第２の配線層とを間に
絶縁層を設けて積層すると共に、前記第１の配線層と第
２の配線層が導通するように設けてなる半導体装置にお
いて、前記第１の配線層の上方に前記第２の配線層の対
応する片端部が配置されるように設けると共に、前記第
１の配線層と前記第２の配線層の片端部とを該第２の配
線層の厚さ方向端面を導通面として接続する導電性埋込
み層を設けて導通させたことを特徴とするものであり、
さらに、第２の配線層の導通面が、少なくとも該第２の
配線層の片端部先端の端面を含んでいることを特徴とす
るものであり、さらに、第２の配線層の導通面が、該第
２の配線層の片端部を貫通する埋込み孔の内端面を含ん
でいることを特徴とするものであり、また、第１の絶縁
層上に第１の配線層を形成する工程と、前記第１の配線
層の上に第２の絶縁層を堆積させる工程と、前記第２の
絶縁層上に第２の配線層を片端部が前記第１の配線層の
上方に位置するよう形成する工程と、前記第２の絶縁層
と第２の配線層の上に第３の絶縁層を堆積させる工程
と、前記第２の絶縁層と第３の絶縁層を貫通する埋込み
孔を前記第２の配線層の片端部先端の端面と前記第１の
配線層が孔内部に露出するように形成する工程と、前記
埋込み孔に導電性材料を埋め込み前記第２の配線層の片
端部と前記第１の配線層を導通させる工程とを有するこ
とを特徴とする方法であり、また、第１の絶縁層上に第
１の配線層を形成する工程と、前記第１の配線層の上に
第２の絶縁層を堆積させる工程と、前記第２の絶縁層上
に第２の配線層を片端部が前記第１の配線層の上方に位
置するよう形成する工程と、前記第２の絶縁層と第２の
配線層の上に第３の絶縁層を堆積させる工程と、前記第
２の絶縁層と第３の絶縁層及び第２の配線層の片端部を
貫通する埋込み孔を、前記第１の配線層が孔内部に露出
するように形成する工程と、前記埋込み孔に導電性材料
を埋め込み前記第２の配線層の片端部と前記第１の配線
層を導通させる工程とを有することを特徴とする方法で
ある。

【００１０】

【発明の実施の形態】以下本発明の実施の形態を、図面
を参照して説明する。

【００１１】先ず第１の実施形態を図１乃至図４により
説明する。図１は第１の工程を示す要部の断面図であ
り、図２は第２の工程を示す要部の断面図であり、図３
は第３の工程を示す要部の断面図であり、図４は第４の
工程を示す図で、図４（ａ）は要部の断面図、図４
（ｂ）は配線層の平面図である。

【００１２】図１乃至図４において、１１は、例えばト
ランジスタ等の半導体素子が形成されているシリコン基
板であり、１２はシリコン基板１１上に成層された、例
えば二酸化シリコン等でなる第１の絶縁層である。１３
は第１の絶縁層１２上に所定パターンを有するように形
成された、例えば層厚が６００ｎｍで所定の線幅を有す
る第１の配線層で、例えばＢ（ほう素）−Ｄｏｐｅｄポ
リシリコンあるいはアルミニウム（Ａｌ）あるいはアル
ミニウム合金（Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等）など
でなると共に、シリコン基板１１上に形成されたトラン
ジスタのエミッタの引出し線となる配線層である。さら
に、１４は第１の配線層１３及び第１の絶縁層１２の上
に堆積された同じく二酸化シリコンでなる第２の絶縁層
である。

【００１３】また、１５は第２の絶縁層１４上に所定パ
ターンを有するように形成された、例えば層厚が６００
ｎｍで所定の線幅を有する第２の配線層で、その片端部
１５ａが第１の配線層１３の上方に位置することによ
り、オーバーラップするように形成されており、同様
に、例えばＢ−Ｄｏｐｅｄポリシリコンあるいはアルミ
ニウムあるいはアルミニウム合金（Ａｌ−Ｓｉ−Ｃｕ、
Ａｌ−Ｃｕ等）などでなると共に、シリコン基板１１上
に形成されたトランジスタのベースの引出し線となる配
線層である。１６は第２の配線層１５及び第２の絶縁層
１４の上に堆積された、例えば同じく二酸化シリコン等
でなる第３の絶縁層である。

【００１４】さらに、１７は第１の配線層１３の上面上
に第２の絶縁層１４と第３の絶縁層１６を貫通するよう
設けられると共に、第２の配線層１５の片端部１５ａ先
端の端面が導通面１８となるようにして第１の配線層１
３と第２の配線層１５を導通する横断面形状が方形の導
電性埋込み層で、例えばチタンナイトライトあるいはタ
ングステン等で形成されている。またさらに、１９は第
３の絶縁層１６の上に堆積された、例えば同じく二酸化
シリコン等でなる第４の絶縁層である。

【００１５】そして、上記の構成の装置は、以下のよう
にして形成される。すなわち、先ず、図１に示す第１の
工程において、半導体素子が形成されているシリコン基
板１１上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ
Ｄｅｐｏｓｉｔｉｏｎ）法によって二酸化シリコン等
を堆積させて第１の絶縁層１２を形成する。続いて、第
１の絶縁層１２上に、スパッタリング法によってアルミ
ニウムでなる配線メタルを、例えば６００ｎｍ程度とな
るように堆積させる。その後、図示しないが堆積した配
線メタルの上面にフォトレジストを塗布し、フォトリソ
グラフィ技術を用いてフォトレジストのパターニングを
行いマスクを形成する。そして、形成したマスクを用い
たエッチングによって所定パターンの第１の配線層１３
を形成する。

【００１６】次に、図２に示す第２の工程において、第
１の配線層１３及び第１の絶縁層１２の上に、ＣＶＤ法
によって二酸化シリコン等を所定の厚さに堆積させて第
２の絶縁層１４を形成する。続いて、第２の絶縁層１４
上に、同じくスパッタリング法によってアルミニウムで
なる配線メタルを、例えば６００ｎｍ程度となるように
堆積させる。その後、同様にフォトリソグラフィ技術に
よって形成したマスクを用いて配線メタルをエッチング
し、第２の絶縁層１４上に、片端部１５ａが第１の配線
層１３の上方に位置するようにして、オーバーラップす
るよう所定パターンの第２の配線層１５を形成する。

【００１７】次に、図３に示す第３の工程において、第
２の配線層１５及び第２の絶縁層１４の上に、再びＣＶ
Ｄ法によって二酸化シリコン等を堆積させて第３の絶縁
層１６を形成する。続いて、第３の絶縁層１６の上に図
示しないがフォトレジストを塗布し、フォトリソグラフ
ィ技術を用いてフォトレジストのパターニングを行いマ
スクを形成する。さらに、形成したマスクを用いたエッ
チングによって第３の絶縁層１６と第２の絶縁層１４を
貫通し、第１の配線層１３の上面が内底面に露出すると
共に、第２の配線層１５の片端部１５ａ先端の端面が、
導通面１８として孔内に露出する、例えば導通面１８部
分での横断面形状が５００ｎｍ角の正方形の埋込み孔１
７ａを形成する。

【００１８】次に、図４に示す第４の工程において、第
３の絶縁層１６の上面に、メタルＣＶＤ法によって、タ
ングステンでなる埋込みメタルを堆積させる。この堆積
によって埋込み孔１７ａを埋込みメタルで埋め込む。そ
の後、第３の絶縁層１６上の埋込みメタルをエッチング
によって除去し、埋込み孔１７ａ内の埋込みメタルを導
電性埋込み層１８として残す。続いて、第３の絶縁層１
６及び導電性埋込み層１８の上に、ＣＶＤ法によって二
酸化シリコン等を堆積させて第４の絶縁層１９を形成す
る。

【００１９】以上のように構成することで、第１の配線
層１３と第２の配線層１５を、別途に絶縁層を堆積させ
たり、接続用配線層を設けたりすることなく、導電性埋
込み層１８のみによって接続することができて、製造過
程が簡単なものとなる。また接続用配線層を用いないた
めに、配線抵抗や寄生抵抗を低減することができ、配線
遅延時間を短縮でき、面積の縮小も実現できるため、装
置を高機能高集積化するなかで、小型化、薄型化するこ
とができる。

【００２０】次に、第２の実施形態を図５乃至図８によ
り説明する。図５は第１の工程を示す要部の断面図であ
り、図６は第２の工程を示す要部の断面図であり、図７
は第３の工程を示す要部の断面図であり、図８は第４の
工程を示す図で、図８（ａ）は要部の断面図、図８
（ｂ）は配線層の平面図である。なお、第１の実施形態
と同一部分には同一符号を付して説明を省略し、第１の
実施形態と異なる本実施形態の構成について説明する。

【００２１】図５乃至図８において、シリコン基板１１
上には、第１の絶縁層１２が成層され、第１の絶縁層１
２の上面には所定パターンの第１の配線層１３が設けら
れ、さらに第１の絶縁層１２と第１の配線層１３の上に
第２の絶縁層１４が堆積されている。また、第２の絶縁
層１４の上には所定パターンを有するように形成され
た、例えば層厚が６００ｎｍで所定の線幅を有する第２
の配線層２１が設けられている。第２の配線層２１は、
その片端部２１ａが第１の配線層１３の上方に位置する
ことにより、オーバーラップするように形成されてお
り、例えばＢ−Ｄｏｐｅｄポリシリコンあるいはアルミ
ニウムあるいはアルミニウム合金（Ａｌ−Ｓｉ−Ｃｕ、
Ａｌ−Ｃｕ等）などでなると共に、シリコン基板１１上
に形成されたトランジスタのベースの引出し線となる配
線層である。

【００２２】さらに、第２の配線層２１及び第２の絶縁
層１４の上には第３の絶縁層１６が堆積されている。ま
た、２２は第１の配線層１３の上面上に第２の絶縁層１
４を貫通し、第２の配線層２１の片端部２１ａと第３の
絶縁層１６を貫通するよう設けられると共に、第２の配
線層２１の片端部１５ａの孔内端面が導通面２３となる
ようにして第１の配線層１３と第２の配線層２１を導通
する横断面形状が方形の導電性埋込み層で、例えばチタ
ンナイトライトあるいはタングステン等で形成されてい
る。なお、第３の絶縁層１６の上には第４の絶縁層１９
が堆積されている。

【００２３】そして、上記の構成の装置は、以下のよう
にして形成される。すなわち、先ず、図５に示す第１の
工程において、半導体素子が形成されているシリコン基
板１１上に、ＣＶＤ法によって二酸化シリコン等を堆積
させて第１の絶縁層１２を形成する。続いて、第１の絶
縁層１２上に、スパッタリング法によってアルミニウム
でなる配線メタルを、例えば６００ｎｍ程度となるよう
に堆積させる。その後、フォトリソグラフィ技術により
形成したマスクを用いて配線メタルをエッチングして所
定パターンの第１の配線層１３を形成する。

【００２４】次に、図６に示す第２の工程において、第
１の配線層１３及び第１の絶縁層１２の上に、ＣＶＤ法
によって二酸化シリコン等を堆積させて第２の絶縁層１
４を形成する。続いて、第２の絶縁層１４上に、同じく
スパッタリング法によってアルミニウムでなる配線メタ
ルを、例えば６００ｎｍ程度となるように堆積させる。
その後、フォトリソグラフィ技術によって形成したマス
クを用いて配線メタルをエッチングし、第２の絶縁層１
４上に、片端部２１ａが第１の配線層１３の上方に位置
するようにして、オーバーラップするよう所定パターン
の第２の配線層１５を形成する。

【００２５】次に、図７に示す第３の工程において、第
２の配線層２１及び第２の絶縁層１４の上に、再びＣＶ
Ｄ法によって二酸化シリコン等を堆積させて第３の絶縁
層１６を形成する。続いて、第３の絶縁層１６の上に、
フォトリソグラフィ技術によって所定パターンを有する
マスクを形成する。さらに、形成したマスクを用い、エ
ッチャントを替えながらエッチングし、第３の絶縁層１
６、第２の配線層２１の片端部２１ａ、第２の絶縁層１
４をそれぞれ貫通し、第１の配線層１３の上面が内底面
に露出すると共に、第２の配線層１５の片端部１５ａの
孔内端面が導通面２３として孔内に露出する、例えば横
断面形状が５００ｎｍ×１０００ｎｍの方形の埋込み孔
２２ａを形成する。

【００２６】次に、図８に示す第４の工程において、第
３の絶縁層１６の上面に、メタルＣＶＤ法によって、タ
ングステンでなる埋込みメタルを堆積させる。この堆積
によって埋込み孔２２ａを埋込みメタルで埋め込む。そ
の後、第３の絶縁層１６上の埋込みメタルをエッチング
によって除去し、埋込み孔２２ａ内の埋込みメタルを導
電性埋込み層２２として残す。続いて、第３の絶縁層１
６及び導電性埋込み層２２の上に、ＣＶＤ法によって二
酸化シリコン等を堆積させて第４の絶縁層１９を形成す
る。

【００２７】以上のように構成することで、第１の配線
層１３と第２の配線層２１を、別途に絶縁層を堆積させ
たり、接続用配線層を設けたりすることなく、導電性埋
込み層２２のみによって接続することができ、上記の第
１の実施形態と同様の効果を得ることができる。

【００２８】

【発明の効果】以上の説明から明らかなように、本発明
によれば、配線抵抗や寄生抵抗を低減でき、また装置を
小型化、薄型化することができる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における第１の工程を
示す要部の断面図である。

【図２】本発明の第１の実施形態における第２の工程を
示す要部の断面図である。

【図３】本発明の第１の実施形態における第３の工程を
示す要部の断面図である。

【図４】本発明の第１の実施形態における第４の工程を
示す図で、図４（ａ）は要部の断面図、図４（ｂ）は配
線層の平面図である。

【図５】本発明の第２の実施形態における第１の工程を
示す要部の断面図である。

【図６】本発明の第２の実施形態における第２の工程を
示す要部の断面図である。

【図７】本発明の第２の実施形態における第３の工程を
示す要部の断面図である。

【図８】本発明の第２の実施形態における第４の工程を
示す図で、図８（ａ）は要部の断面図、図８（ｂ）は配
線層の平面図である。

【図９】従来例を示す図で、図９（ａ）は要部の断面
図、図９（ｂ）は配線層の平面図である。

【符号の説明】

１２…第１の絶縁層 １３…第１の配線層 １４…第２の絶縁層 １５，２１…第２の配線層 １５ａ，２１ａ…片端部 １７，２２…導電性埋込み層 １８，２３…導通面

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH04 HH08 HH09 JJ19 JJ33 KK04 KK08 KK09 LL04 NN12 NN16 PP06 PP15 QQ08 QQ09 QQ10 QQ37 RR04 SS11 XX08 XX24

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の配線層と第２の配線層とを間に絶
   縁層を設けて積層すると共に、前記第１の配線層と第２
   の配線層が導通するように設けてなる半導体装置におい
   て、前記第１の配線層の上方に前記第２の配線層の対応
   する片端部が配置されるように設けると共に、前記第１
   の配線層と前記第２の配線層の片端部とを該第２の配線
   層の厚さ方向端面を導通面として接続する導電性埋込み
   層を設けて導通させたことを特徴とする半導体装置。
2. 【請求項２】 第２の配線層の導通面が、少なくとも該
   第２の配線層の片端部先端の端面を含んでいることを特
   徴とする請求項１記載の半導体装置。
3. 【請求項３】 第２の配線層の導通面が、該第２の配線
   層の片端部を貫通する埋込み孔の内端面を含んでいるこ
   とを特徴とする請求項１記載の半導体装置。
4. 【請求項４】 第１の絶縁層上に第１の配線層を形成す
   る工程と、前記第１の配線層の上に第２の絶縁層を堆積
   させる工程と、前記第２の絶縁層上に第２の配線層を片
   端部が前記第１の配線層の上方に位置するよう形成する
   工程と、前記第２の絶縁層と第２の配線層の上に第３の
   絶縁層を堆積させる工程と、前記第２の絶縁層と第３の
   絶縁層を貫通する埋込み孔を前記第２の配線層の片端部
   先端の端面と前記第１の配線層が孔内部に露出するよう
   に形成する工程と、前記埋込み孔に導電性材料を埋め込
   み前記第２の配線層の片端部と前記第１の配線層を導通
   させる工程とを有することを特徴とする半導体装置の製
   造方法。
5. 【請求項5】 第１の絶縁層上に第１の配線層を形成す
   る工程と、前記第１の配線層の上に第２の絶縁層を堆積
   させる工程と、前記第２の絶縁層上に第２の配線層を片
   端部が前記第１の配線層の上方に位置するよう形成する
   工程と、前記第２の絶縁層と第２の配線層の上に第３の
   絶縁層を堆積させる工程と、前記第２の絶縁層と第３の
   絶縁層及び第２の配線層の片端部を貫通する埋込み孔
   を、前記第１の配線層が孔内部に露出するように形成す
   る工程と、前記埋込み孔に導電性材料を埋め込み前記第
   ２の配線層の片端部と前記第１の配線層を導通させる工
   程とを有することを特徴とする半導体装置の製造方法。