JPH0917864A - 接続構造形成方法、及び半導体装置 - Google Patents

接続構造形成方法、及び半導体装置

Info

Publication number
JPH0917864A
JPH0917864A JP16364795A JP16364795A JPH0917864A JP H0917864 A JPH0917864 A JP H0917864A JP 16364795 A JP16364795 A JP 16364795A JP 16364795 A JP16364795 A JP 16364795A JP H0917864 A JPH0917864 A JP H0917864A
Authority
JP
Japan
Prior art keywords
connection
wiring
connection hole
conductor wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16364795A
Other languages
English (en)
Inventor
Hajime Yamagishi
肇 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16364795A priority Critical patent/JPH0917864A/ja
Publication of JPH0917864A publication Critical patent/JPH0917864A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 各種の配線構造例えば多層配線構造に対して
も、これについて良好に電気的接続をとることができ、
かつアスペクト比の大きい接続孔についても、良好に接
続がとれる接続構造形成方法、及びこれを利用した半導
体装置を提供する。 【構成】 下部導体配線2Aと上部導体配線をつなぐ接
続孔6を備える接続構造形成方法において、下部導体
配線を接続孔に応じた接触部構造を備えた形状(凸型
等)に加工する。上記接続孔を2以上の積層構造で形
成して接続をとる。とも必要に応じ接続孔の開口部
にテーパ付け特に十分なテーパ、言わば大胆なテーパ付
けを行う。上記により接続構造を形成した半導体
装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、接続構造形成方法、及
び該接続構造形成方法を利用して製造できる半導体装置
に関する。本発明は、各種の電子材料等の接続構造につ
いて用いることができ、また、各種半導体デバイス等と
して利用できる。
【0002】
【従来の技術及びその問題点】デバイスの高集積化、高
速化、高機能化に伴い、より複数の配線層を層間絶縁膜
を挟んで積層する多層配線構造が用いられるようになっ
ている。この場合、上層の配線構造と下層の配線層との
接続は、従来より、層間絶縁層に接続孔(コンタクトホ
ール)を形成し、これを導電材料で埋め込むことにより
行っている。具体的には一般に、第1の配線層(下部導
体配線)の上に層間絶縁膜を敷き、該層間絶縁膜上に第
2の配線層(上部導体配線)を敷き、層間絶縁膜にコン
タクトホールを形成し、上部の第2配線層を、形成した
コンタクトホールに入り込ませることで、第1の配線層
と第2の配線層を電気的、機械的に接続する。また、最
近の情勢として、第2の配線層(上部導体配線)の形成
前にCVD法によりブランケットタングステン(BLK
−W)を形成する方法が用いられているが、これも高ア
スペクト比のコンタクトホールに対してはホールの埋め
込み材料内に“す”が形成されるなど、限界がある。こ
のため、コンタクトホールにテーパを付けることで、コ
ンタクトホール内のWと配線の接触面積を拡大すること
が試みられている。このとき、テーパ角の限界が問題と
なってくる。
【0003】一方、層間絶縁膜としては、この上下の配
線層同士が電気的に十分に絶縁されており、また耐圧性
に優れていることが必須である。そのためには層間絶縁
膜も相当程度の厚さが必要となり、コンタクトホールも
相当に深いものであることを余儀なくされている。他
方、LSI等の集積化に伴い、コンタクトホールの開口
径、配線幅、配線のピッチの縮小化が必要とされ、コン
タクトホールは高アスペクト比を要求されている。
【0004】また配線層間におけるコンタクト形成は、
下層導体配線形成後に絶縁膜で該配線を覆いながら、平
坦化のプロセスを行った後に行われる。その場合に用い
られる平坦化技術としては、プラズマ酸化膜(P(プラ
ズマ)−SiO膜またはP−TEOS膜等)と塗布絶縁
膜(SOG膜など)の組み合わせによる積層構造と、こ
れにエッチバックを併用したプロセス、またはプラズマ
酸化膜とレジストとの組み合わせによるエッチバックな
どが一般的に用いられている。この際、層間絶縁膜は上
下の配線層同士が電気的に十分に絶縁され、耐圧性を持
つ程度の厚さで成膜する。その後、パターン形成後に層
間絶縁膜をエッチングして下層導体配線までコンタクト
ホールを形成し、配線材料を埋め込む。この従来型のプ
ロセスでは、将来必要となるであろう超高アスペクト比
のコンタクトホールを形成することが困難である。
【0005】
【発明の目的】本発明は上記従来技術の問題点に鑑みて
なされたもので、各種の配線構造、例えば多層配線構造
に対しても、これについて良好に電気的接続をとること
ができ、かつアスペクト比の大きい接続孔についても、
良好に接続がとれる接続構造形成方法、及びこれを利用
した半導体装置を提供することを目的としている。
【0006】
【目的を達成するための手段】本発明は、下部導体配線
と上部導体配線をつなぐ接続孔を備える接続構造形成方
法において、下部導体配線を接続孔に応じた接触部構造
を備えた形状(例えば凸型)に加工することを特徴とす
る接続構造形成方法であって、これにより上記目的を達
成するものである。
【0007】この場合、上記例えば凸型に加工した下部
導体配線を接続孔の一部に使用することができる。
【0008】この発明において、上記接続孔の開口部に
テーパ付けを行うことができ、このテーパ付けは十分な
テーパ、言わば大胆なテーパ付けを行う構成にすること
ができる。
【0009】本発明は、下部導体配線と上部導体配線を
つなぐ接続孔を備える接続構造を有する半導体装置にお
いて、下部導体配線が接続孔に応じた接触部構造を備え
た形状(例えば凸型)に加工した構造であることを特徴
とする半導体装置であって、これにより上記目的を達成
するものである。
【0010】本発明は、下部導体配線と上部導体配線を
つなぐ接続孔を備える接続構造形成方法において、接続
孔を2以上の積層構造で形成して接続をとることを特徴
とする接続構造形成方法であって、これにより上記目的
を達成するものである。
【0011】この場合、上記形成した接続孔に配線材料
をスパッタ、CVDもしくはリフローを用いて埋め込む
ことができる。
【0012】この場合、上記接続孔の開口部にテーパ付
けを行うことができ、このテーパ付けは十分なテーパ、
言わば大胆なテーパ付けを行う構成にすることができ
る。
【0013】本発明は、下部導体配線と上部導体配線を
つなぐ接続孔を備える接続構造を有する半導体装置にお
いて、接続孔を2以上の積層構造で形成して接続をとる
ことを特徴とする半導体装置であって、これにより上記
目的を達成するものである。
【0014】上記のいずれの場合も、配線材料の埋め込
みにスパッタ、もしくはCVDを用いることができる。
【0015】また、埋め込み材料ともなる配線材料とし
て、Al合金、W合金、Ti−Ni合金を用いることが
できる。
【0016】
【作用】本発明の接続構造形成方法、及び半導体装置に
よれば、下層導体配線を接続孔に応じた接触部構造を備
えた各種の形状に加工したことにより、良好な接続をと
ることができる。
【0017】本発明の接続構造形成方法、及び半導体装
置によれば、接続孔を2以上の積層構造にしたことによ
り、良好な接続をとることができる。
【0018】上記いずれの場合も、接続孔にテーパ付け
(大胆なテーパ付け)を行って埋め込みを良好に行わせ
ることができ、このようなテーパ付けを行っても十分な
接触部分(特にボトム)が確保でき、これにより、更に
接続を良好にすることができる。即ち、テーパ角を、通
常は87〜88°程度としてテーパ付けをする場合に、
85〜86°の如きテーパ角での大胆なテーパ付けを行
うことができる。
【0019】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
に述べる実施例により限定されるものではない。
【0020】実施例1 この実施例は、超高アスペクト比を持つコンタクトを形
成する場合の手法として、本発明を実施したものであ
る。特にこの実施例は、微細化し、多層化して高集積化
された半導体デバイスについて、本発明を具体化した。
図1及び図2ないし図7を参照する。
【0021】本実施例では、下部導体配線と上部導体配
線をつなぐ接続孔6を備える接続構造(図1参照)形成
方法において、図1に示すように下部導体配線2Aを凸
型に加工する。
【0022】このとき、上記凸型に加工した下部導体配
線2Aを接続孔の一部に使用する構成とすることができ
る。
【0023】本実施例では、上記接続孔6の開口部に大
胆なテーパ付けを行う。具体的には、角度85°(ある
いは〜86°)のテーパ付けを行った。
【0024】本実施例では、下部導体配線2Aと上部導
体配線をつなぐ接続孔6を備える接続構造を有する半導
体装置において、下部導体配線2Aが凸型に加工された
構成をとる。
【0025】更に詳しく本実施例のプロセスを説明す
る。まず、図2を参照する。シリコン半導体基板上に形
成された絶縁膜1(各種下地絶縁膜であってよく、ここ
ではSiO2 膜とした。不純物含有のSiO2 系絶縁膜
でも同等であり、例えばBPSG,AsSG,PSGな
どとしてもよい)に下部導体配線2A形成用の下層メタ
ル配線層2をマグネトロンスパッタ法により形成する。
【0026】メタル配線層構造2の成膜条件を下記に示
す。 下地バリアメタル21:TiN50nm プロセスガス :Ar/N2 =33/66sccm 圧力 :2.5mTorr RFパワー :8kW 基板温度 :200℃ Al合金配線22 :Al−0.5wt%Cu750nm プロセスガス :Ar=65sccm 圧力 :2.0mTorr RFパワー :15kW 基板温度 :300℃ キャップメタル23 :TiN50nm プロセスガス :Ar/N2 =33/66sccm 圧力 :2.5mTorr RFパワー :8kW 基板温度 :200℃
【0027】その後、フォトレジストパターニング時
に、マスクを2枚使用して、図3に示すようにコンタク
トが形成される部分に段差を持ったレジストのパターン
を形成する。その際、1枚目のマスクで凸部の先端部分
3にあたる部分のパターニングを行う。2枚目のマスク
で従来の配線層にあたる部分4のパターニングを行う。
【0028】上記フォトレジスト3,4を用い、異方性
イオンエッチングによりメタル配線層構造をパターニン
グして、接続孔を形成する部分の配線については、部分
的に段差を持った凸型の形状の下部導体配線2Aとして
加工する(図4)。接続孔を形成しない部分の配線2B
は、凸型としない。
【0029】更に、プラズマ酸化膜と塗布絶縁膜の組み
合わせによる積層構造とレジストとの組み合わせによる
エッチバックにより、層間絶縁膜5(SiO2 )を形成
する(図5)。
【0030】層間絶縁膜5に、フォトレジストパターニ
ングと異方性イオンエッチングにより、凸型の下部導体
配線2A(下層メタル配線)の上方の層間絶縁膜5に接
続孔6とする開口部6′を形成する(図6)。この時、
接続孔6を形成すべき通常の開口部6′の直径は0.4
μmである。
【0031】その後、接続孔6となる開口部6′内に金
属配線材料を埋め込む。そのために、まずTiNからな
る密着層をマグネトロンスパッタ法にて開口部6′内を
含む層間絶縁膜5上に成膜し、熱CVD法にて全面に厚
さ0.6μmのタングステン層7を形成する(図7)。
密着層及びタングステン層7のそれぞれの成膜条件を以
下に例示する。尚、密着層の図示は省略した。 密着層 プロセスガス :N2 /Ar=100/35sccm 圧力 :1.0Pa RFパワー :6kW 基板の加熱 :無し タングステン層 使用ガス :WF6 /H2 /Ar=40/400/2250sccm 圧力 :10.7kPa 基板温度 :450℃
【0032】次に、異方性ドライエッチングにより層間
絶縁膜5上に堆積されたタングステン層7及び密着層を
除去し、開口部6′に埋め込み材としてタングステンが
埋め込まれたメタルプラグ8を形成して、接続孔6を完
成させる。これにより図1の構造を得た。
【0033】上記異方性ドライエッチングのエッチング
条件を以下に例示する。 第1段階のエッチング:タングステン層7のエッチング 使用ガス :SF6 /Ar/He=110/90/5sccm 圧力 :45.5Pa RFパワー :275W 第2段階のエッチング:密着層のエッチング 使用ガス :Ar/Cl2 =75/5sccm 圧力 :6.5Pa RFパワー :250W 第3段階のエッチング:タングステン層のオーバーエッチング 使用ガス :SF6 /Ar/He=20/10/10sccm 圧力 :32.5Pa RFパワー :70W
【0034】本実施例によって、超高アスペクト比のコ
ンタクトホールをも既存の装置設備で形成できる。ま
た、ホールに大胆なテーパ付けを行っても十分なボトム
径が得られ、電気特性的にも優れたコンタクトが形成可
能になった。
【0035】実施例2 実施例1では、埋め込みタングステンによりメタルプラ
グ8を形成した。これに対して、この実施例2では、高
温スパッタ法にて金属配線材料の埋め込みを行う。この
実施例2の高温スパッタを用いた半導体装置の配線形成
方法は、実施例1における図6の層間絶縁膜5に開口部
6′を形成する工程まで同様なプロセスである。従っ
て、図6の工程後のプロセスを示す図8を参照しなが
ら、本実施例について説明する。
【0036】開口部6′内に配線材料を埋め込む。この
ために、Tiからなる厚さ100nmの下地メタル層を
マグネトロンスパッタ法にて、開口部6′内を含む層間
絶縁膜上に成膜する。次いで高温スパッタ法にて全面に
厚さ0.5μmのAl−0.5wt%Cuからなるアル
ミ系合金層9を形成する(図8)。下地メタル層及びア
ルミニウム系合金層のそれぞれの成膜条件を以下に例示
する。尚、下地メタル層の図示は省略した。 下地メタル層 プロセスガス :Ar=35sccm 圧力 :0.52Pa RFパワー :2kW 基板の加熱 :無し Al合金配線層 :Al−0.5wt%Cu750nm プロセスガス :Ar=100sccm 圧力 :0.26Pa RFパワー :15kW 基板温度 :475℃
【0037】本実施例によっても、上記実施例と同様の
効果が得られた。
【0038】実施例3 実施例2では、高温スパッタ法を用いた。これに対し
て、この実施例3では、高温リフロー法にて金属配線材
料の埋め込みを行う。この実施例3の高温リフローを用
いた半導体装置の配線形成方法は、実施例2における高
温スパッタ法を高温リフロー法に変更することで実現で
きる。従って、実施例2における説明と同様、実施例1
を説明した図6の工程後のプロセスを示す図9を参照し
ながら、本実施例について説明する。
【0039】高温リフロー法では、以下に例示する条件
で、例えばTiからなる厚さ100nmの下地メタル層
上に、厚さ0.5μmのAl−0.5%wtCuからな
るアルミニウム系合金属を堆積させる。尚、下地メタル
層の図示は省略した。 Al合金配線 :Al−0.5wt%Cu500nm プロセスガス :Ar=100sccm 圧力 :0.4Pa RFパワー :20kW 基板温度 :150℃
【0040】その後、基板を約500℃に加熱する。こ
れによって、層間絶縁膜上に堆積したアルミニウム系合
金層9′は流動状態となり、開口部6′内に流入し、開
口部6′はアルミニウム系合金で確実に埋め込まれ、埋
め込みが良好で接続性の十分な接続孔6が形成される。
一方、層間絶縁膜上には、下地メタル層及びアルミニウ
ム系合金層から成る配線層9の2層が形成される。例え
ば、加熱条件は以下に示す通りである。 加熱方法 :基板裏面ガス加熱 基板温度 :500℃ 加熱時間 :2分 プロセスガス :Ar=100sccm ガス圧力 :1.1kPa
【0041】本実施例によっても、上記実施例と同様の
効果が得られた。
【0042】実施例4 実施例1で示した下部導体配線形状は凸型であったが、
必要に応じてその形状を変更しても同様の効果が得られ
る。例えばこの実施例では図17に示すように(a)L
字型、(b)左右反転したL字型、(c)台形、(d)
異なる台形、また図18に示すように(e)中央が先尖
りの凸部となった形状、(f)両端が凸部となって、全
体に凹字形となった形状、(g)丸みを帯びた凸部を有
する形状など、各種形状に下部導体配線を加工して、上
記と同様な効果を得ることができた。
【0043】このような独特な形状を持った下部導体配
線の加工法は、実施例1で示したように、2枚のマスク
で段差の異なる形状にレジストパターニングを行い、異
方性エッチングで一度に加工した。しかし、フォトレジ
ストパターニングと異方性エッチングの組み合わせを2
回行っても、このような独特な形状を持った下部導体配
線を形成できた(実施例1でも同様である)。
【0044】本実施例によっても、上記実施例と同様の
効果が得られた。
【0045】実施例5 次に、実施例5を、図10及び図11ないし図14を参
照して説明する。
【0046】本実施例では、下部導体配線2と上部導体
配線をつなぐ接続孔6を備える接続構造形成方法におい
て、接続孔を2以上の積層構造(積層した接続孔を図1
0に61a,61b;62a,62bで示す)で形成し
て接続をとる構成とする。
【0047】上記形成した接続孔61a,61b;62
a,62bには、配線材料をスパッタ、CVDもしくは
リフロー等を用いて埋め込むことができるが、本実施例
では、CVD法によりメタルプラグを形成する手法を用
いた。
【0048】本実施例では、実施例1におけると同様
に、上記接続孔の開口部に大胆なテーパ付けを行う。こ
れにより埋め込み材料の埋め込み性を良好にするように
した。
【0049】本実施例では、半導体装置において、下部
導体配線2a,2bと上部導体配線をつなぐ接続孔を備
える接続構造を有し、この接続孔を2以上の積層構造で
形成して接続をとる。
【0050】以下本実施例のプロセスを詳述する。図1
1を参照する。シリコン半導体基板上の絶縁膜1への下
層メタル配線層2のマグネトロンスパッタ法での堆積、
フォトレジストパターニングによるレジストマスク形
成、異方性イオンエッチングによるパターニングによ
り、下部導体配線2a,2bを形成する。以上で図11
の構造とする。
【0051】本実施例でのメタル配線構造の成膜条件を
示す。 下地バリアメタル21a,21b:TiN100nm プロセスガス :Ar/N2 =33/66sccm 圧力 :2.5mTorr RFパワー :8kW 基板温度 :200℃ Al合金配線22a,22b:Al−0.5wt%Cu500nm プロセスガス :Ar=65sccm 圧力 :2.0mTorr RFパワー :15kW 基板温度 :300℃ キャップメタル23a,23b:TiN100nm プロセスガス :Ar/N2 =33/66sccm 圧力 :2.5mTorr RFパワー :8kW 基板温度 :200℃
【0052】次に、プラズマ酸化膜と塗布絶縁膜による
積層構造とレジストとの組み合わせによるエッチバック
により、層間絶縁膜5(SiO2 )を形成する。その
際、まず層間絶縁膜厚の半分程度の膜厚分の絶縁膜51
を成膜する。この時の膜厚は平坦化に最低限必要な膜厚
以上とする。
【0053】層間絶縁膜51にフォトレジストパターニ
ングと異方性イオンエッチングにより下層メタル配線2
a,2bの上方の層間絶縁膜51に開口部61′a,6
1′bを形成する。この時、接続孔6a,6bを形成す
べき通常の開口部61′a,61′bの直径は0.4μ
mである。
【0054】その後、開口部6′内に金属配線材料を埋
め込む。そのために、TiNからなる密着層をマグネト
ロンスパッタ法にて開口部61′a,61′b内を含む
層間絶縁膜51上に成膜し、熱CVD法にて全面に厚さ
0.6μmのタングステン層71を形成する(図1
3)。密着層及びタングステン層71のそれぞれの成膜
条件を以下に例示する。尚、密着層の図示は省略した。 密着層 プロセスガス :N2 /Ar=100/35sccm 圧力 :1.0Pa RF パワー :6kW 基板の加熱 :無し タングステン層71 使用ガス :WF6 /H2 /Ar=40/400/2250sccm 圧力 :10.7kPa 基板温度 :450℃
【0055】次に、異方性ドライエッチングにより層間
絶縁膜51上に堆積されたタングステン層71及び密着
層を除去し、開口部61′a,61′bに埋め込まれた
メタルプラグ81a,81bを形成して、接続孔61
a,61bを完成させる(図14)。
【0056】メタルプラグ形成の際の上記エッチング条
件を以下に例示する。 第1段階のエッチング:タングステン層71のエッチング 使用ガス :SF6 /Ar/He=110/90/5sccm 圧力 :45.5Pa RFパワー :275W 第2段階のエッチング:密着層のエッチング 使用ガス :Ar/Cl2 =75/5sccm 圧力 :6.5Pa RFパワー :250W 第3段階のエッチング:タングステン層71のオーバーエッチング 使用ガス :SF6 /Ar/He=20/10/10sccm 圧力 :32.5Pa RFパワー :70W
【0057】更に、残りの層間絶縁膜52を成膜し、こ
の層間絶縁膜52上にフォトレジストパターニングと異
方性イオンエッチングにより開口部62′a,62′b
を再度、先程形成した接続孔61a,61bのメタルプ
ラグ81a,81b上に重なるように形成する。その
後、開口部62′a,62′b内に金属配線材料を埋め
込む。そのために、TiNからなる密着層をマグネトロ
ンスパッタ法にて開口部62′a,62′b内を含む層
間絶縁膜52上に成膜し、熱CVD法にて全面に厚さ
0.6μmのタングステン層72を形成する。
【0058】密着層及びタングステン層72のそれぞれ
の成膜条件は上記と同じである。タングステン層のエッ
チングを上記と同様に行って、メタル(タングステン)
プラグ82a,82bを得た。結果として、一つの接続
孔を2回に分けて積層させて形成するプロセスである。
以上により図10の構造を得た。
【0059】本実施例によっても、上記実施例と同様の
効果が得られた。
【0060】実施例6 この実施例6は、実施例5の図14まで実施例5と同じ
プロセスを用いる。実施例5では接続孔にメタルプラグ
を埋め込んだ。これに対してこの実施例6では、上部の
接続孔62a,62bについては高温スパッタ法にて配
線金属の埋め込みを行う。従って、図14の工程後のプ
ロセスを示す図15を参照しながら、本実施例を説明す
る。
【0061】図14でメタルプラグ81a,81bを形
成した後、層間絶縁膜52を成膜し、層間絶縁膜52に
フォトレジストパターニングと異方性イオンエッチング
により開口部62′a,62′bを再度、先程形成した
接続孔61a,61bのメタルプラグ81a,81b上
に重なるように形成する。そのために、Tiからなる厚
さ100nmの下地メタル層をマグネトロンスパッタ法
にて開口部62′a,62′b内を含む層間絶縁膜52
上に成膜する。次いで高温スパッタ法にて全面に厚さ
0.5μmのAl−0.5wt%Cuからなるアルミニ
ウム系合金層72Aを形成する(図15)。下地メタル
層及びアルミニウム系合金層のそれぞれの成膜条件を以
下に例示する。尚、下地メタル層の図示は省略した。 下地メタル層 プロセスガス :Ar=35sccm 圧力 :0.52Pa RFパワー :2kW 基板の加熱 :無し Al合金配線層72A:Al−0.5%Cu750nm プロセスガス :Ar=100sccm 圧力 :0.26Pa RFパワー :15kW 基板温度 :475℃
【0062】本実施例によっても、上記実施例と同様の
効果が得られた。
【0063】実施例7 実施例6では、高温スパッタ法を用いた。これに対して
この実施例7では、高温リフロー法にて金属配線材料の
埋め込みを行う。この実施例7の高温リフローを用いた
半導体装置の配線形成方法は、実施例6で高温スパッタ
法を高温リフロー法に変更することで実現できる。従っ
て、図14の工程後のプロセスを示す図16を参照しな
がら、本実施例を説明する。
【0064】高温リフロー法では、以下に例示する条件
で、例えばTiからなる厚さ100nmの下地メタル層
上に厚さ0.5μmのAl−0.5wt%Cuからなる
アルミニウム系合金属72Bを堆積させる。尚、下地メ
タル層の図示は省略した。 Al合金配線 :Al−0.5wt%Cu500nm プロセスガス :Ar=100sccm 圧力 :0.4Pa RFパワー :20kW 基板温度 :150℃
【0065】その後、基板を約500℃に加熱する。こ
れによって、層間絶縁膜52上に堆積したアルミニウム
系合金層72Bは流動状態となり、開口部62′a,6
2′b内に流入し、これ開口部はアルミニウム系合金7
2Bで確実に埋め込まれ、接続孔62a,62bが形成
される。一方、層間絶縁膜52上には、下地メタル層及
びアルミニウム系合金層72Bの2層が形成される(図
16)。例えば、加熱条件は以下に示す通りである。 加熱方法 :基板裏面ガス加熱 基板温度 :500℃ 加熱時間 :2分 プロセスガス :Ar=100sccm ガス圧力 :1.1kPa
【0066】本実施例によっても、上記実施例と同様の
効果が得られた。
【0067】
【発明の効果】本発明によれば、各種の配線構造、例え
ば多層配線構造に対しても、これについて良好に電気的
接続をとることができ、かつアスペクト比の大きい接続
孔についても、例えば超高アスペクト比の接続孔につい
ても、良好に接続がとれる接続構造形成方法、及び半導
体装置を提供することができた。
【図面の簡単な説明】
【図1】 実施例1の接続構成を示す図である。
【図2】 実施例1の工程を順に断面図で示すものであ
る(1)。
【図3】 実施例1の工程を順に断面図で示すものであ
る(2)。
【図4】 実施例1の工程を順に断面図で示すものであ
る(3)。
【図5】 実施例1の工程を順に断面図で示すものであ
る(4)。
【図6】 実施例1の工程を順に断面図で示すものであ
る(5)。
【図7】 実施例1の工程を順に断面図で示すものであ
る(6)。
【図8】 実施例2の接続構成を示す図である。
【図9】 実施例3の接続構成を示す図である。
【図10】 実施例5の接続構成を示す図である。
【図11】 実施例5のの工程を順に断面図で示すもの
である(1)。
【図12】 実施例5のの工程を順に断面図で示すもの
である(2)。
【図13】 実施例5のの工程を順に断面図で示すもの
である(3)。
【図14】 実施例5のの工程を順に断面図で示すもの
である(4)。
【図15】 実施例6の接続構成を示す図である。
【図16】 実施例7の接続構成を示す図である。
【図17】 実施例4における各種形状に加工した下部
導体配線の構造を示す図である。
【図18】 実施例4における各種形状に加工した下部
導体配線の構造を示す図である。
【符号の説明】
1 基板(半導体基板) 2A (凸状の)下部導体配線 2a,2b 下部導体配線 3 レジスト 4 レジスト 5,51,52層間絶縁膜 6′,61′a,61′b,62′a,62′b開口部 6,61a,61b,62a,62b接続孔 7,71,72,7A,7B上部導体配線 8,81a,81b,82a,82b埋め込み材料(メ
タルプラグ)

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】下部導体配線と上部導体配線をつなぐ接続
    孔を備える接続構造形成方法において、 下部導体配線を接続孔に応じた接触部構造を備えた形状
    に加工することを特徴とする接続構造形成方法。
  2. 【請求項2】下部導体配線を凸型に加工することを特徴
    とする請求項1に記載の接続構造形成方法。
  3. 【請求項3】上記凸型に加工した下部導体配線を接続孔
    の一部に使用することを特徴とする請求項2に記載の接
    続構造形成方法。
  4. 【請求項4】上記接続孔の開口部にテーパ付けを行うこ
    とを特徴とする請求項1に記載の接続構造形成方法。
  5. 【請求項5】下部導体配線と上部導体配線をつなぐ接続
    孔を備える接続構造を有する半導体装置において、 下部導体配線が接続孔に応じた接触部構造を備えた形状
    に加工された構造であることを特徴とする半導体装置。
  6. 【請求項6】下部導体配線と上部導体配線をつなぐ接続
    孔を備える接続構造形成方法において、 接続孔を2以上の積層構造で形成して接続をとることを
    特徴とする接続構造形成方法。
  7. 【請求項7】上記形成した接続孔に配線材料をスパッ
    タ、CVDもしくはリフローを用いて埋め込むことを特
    徴とする請求項6に記載の接続構造形成方法。
  8. 【請求項8】上記接続孔の開口部にテーパ付けを行うこ
    とを特徴とする請求項6に記載の接続構造形成方法。
  9. 【請求項9】下部導体配線と上部導体配線をつなぐ接続
    孔を備える接続構造を有する半導体装置において、 接続孔を2以上の積層構造で形成して接続をとることを
    特徴とする半導体装置。
JP16364795A 1995-06-29 1995-06-29 接続構造形成方法、及び半導体装置 Pending JPH0917864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16364795A JPH0917864A (ja) 1995-06-29 1995-06-29 接続構造形成方法、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16364795A JPH0917864A (ja) 1995-06-29 1995-06-29 接続構造形成方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JPH0917864A true JPH0917864A (ja) 1997-01-17

Family

ID=15777923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16364795A Pending JPH0917864A (ja) 1995-06-29 1995-06-29 接続構造形成方法、及び半導体装置

Country Status (1)

Country Link
JP (1) JPH0917864A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600225B2 (en) 2001-06-12 2003-07-29 Oki Electric Industry Co, Ltd. Semiconductor device with elongated interconnecting member and fabrication method thereof
JP2010245543A (ja) * 2010-05-27 2010-10-28 Sony Corp 固体撮像素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600225B2 (en) 2001-06-12 2003-07-29 Oki Electric Industry Co, Ltd. Semiconductor device with elongated interconnecting member and fabrication method thereof
US6919265B2 (en) 2001-06-12 2005-07-19 Oki Electric Industry Co., Ltd. Semiconductor device with elongated interconnecting member and fabrication method thereof
JP2010245543A (ja) * 2010-05-27 2010-10-28 Sony Corp 固体撮像素子

Similar Documents

Publication Publication Date Title
US5891805A (en) Method of forming contacts
JP2576820B2 (ja) コンタクト・プラグの製造方法
JPH06283525A (ja) 金属配線の形成方法
JP2785768B2 (ja) 半導体装置の製造方法
JPH1074834A (ja) 半導体装置及びその製造方法
JPH10107140A (ja) 多層配線半導体装置とその製造方法
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
JP2537467B2 (ja) 半導体装置の製造方法
JPH0917864A (ja) 接続構造形成方法、及び半導体装置
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JPH0637190A (ja) 半導体装置およびその製造方法
JP2001044280A (ja) 多層配線構造及びその製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
KR100997776B1 (ko) 반도체 소자의 제조방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
JPH05299397A (ja) 金属プラグの形成方法
JPH08306664A (ja) 半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JPH10173051A (ja) 配線形成方法
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法
JPH08316310A (ja) 半導体装置の製造方法
JPH05335307A (ja) 半導体集積回路装置およびその製造方法
JP2000133711A (ja) 半導体装置およびその製造方法