JPH10209274A

JPH10209274A - 半導体装置の製造方法

Info

Publication number: JPH10209274A
Application number: JP584397A
Authority: JP
Inventors: Nobuhiro Yamaguchi; 宜洋山口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-01-16
Filing date: 1997-01-16
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】接続孔の内壁や底部および層間絶縁膜の表面
への配線の被覆性を向上させることにより、配線のエレ
クトロマイグレーション耐性を向上させることができ、
配線や層間絶縁膜の厚膜化に対応することができる半導
体装置の製造方法を提供する。【解決手段】Ｓｉ基板１上の層間絶縁膜２上に下層配
線３を形成し、この下層配線３を覆うようにして層間絶
縁膜４を形成する。次に、この層間絶縁膜４に接続孔５
を形成した後、全面にＣＶＤ法によりＴｉＮ／Ｗ膜を形
成する。次に、このＴｉＮ／Ｗ膜を、接続孔５の底部に
おいて下層配線３の上面が完全に露出するまでエッチバ
ックすることにより、接続孔５の内壁にサイドウォール
状にＴｉＮ／Ｗ膜６ａを残すとともに、層間絶縁膜４の
表面の凹部に埋め込まれるようにＴｉＮ／Ｗ膜６ｂを残
す。その後、スパッター法などにより上層配線７を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、多層配線構造の半導体装置の製造
に適用して好適なものである。

【０００２】

【従来の技術】マルチメディアが進展するとともに、半
導体装置には、より高速化、大容量化が求められてい
る。これに伴い半導体装置の製造プロセスにおいて、さ
らなる高集積化のための微細加工技術が研究、開発され
ている。

【０００３】しかしながら、この微細加工技術の開発に
は時間と膨大なコストとを要するため、現行のプロセス
技術の改良によって、半導体装置に求められる性能を満
たす方法も必要とされている。とりわけ、半導体装置の
動作速度を向上する手段として、Ａｌ合金などからなる
配線を厚膜化したり、配線間の低容量化のために層間絶
縁膜を厚膜化したりすることが簡易であり、多用される
ようになってきた。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
従来の半導体装置の製造方法において、配線や層間絶縁
膜の厚膜化を行うためには、さまざまな問題を解決する
必要がある。

【０００５】とりわけ、配線形成の際のスパッターのシ
ャドーイング効果による接続孔の被覆性の悪化、電流密
度の増加に伴うエレクトロマイグレーションによる配線
の信頼性の低下、配線間の部分の平坦性の悪化、最上層
保護膜の被覆性の低下などの問題が重要視されている。

【０００６】上述の従来の半導体装置の製造方法におけ
る問題点を具体的に説明する。まず、従来の半導体装置
の製造方法を以下に説明する。

【０００７】すなわち、従来の半導体装置の製造方法に
おいては、図８に示すように、まず、Ｓｉ基板１０１上
にＳｉＯ₂膜からなる層間絶縁膜１０２を形成した後、
スパッター法により、Ｔｉ膜、ＴｉＮ膜、Ａｌ合金膜お
よびＴｉＮ膜を順次形成し、これらの膜をパターニング
することによって下層配線１０３を形成する。次に、下
層配線１０３を覆うように層間絶縁膜１０４を形成した
後、フォトリソグラフィ工程およびエッチング工程によ
り、下層配線１０３上の所定部分の層間絶縁膜１０４を
除去して接続孔１０５を形成する。続いて、スパッター
法により、Ｔｉ膜、Ａｌ合金膜およびＴｉＮ膜を順次形
成した後、これらの膜をパターニングすることにより上
層配線１０６を形成する。この上層配線１０６は、接続
孔１０５を通じて下層配線１０３と電気的に接続されて
いる。ここで、接続孔１０５の径は約０．８〜１．５μ
ｍであり、その上層に形成される上層配線１０６の膜厚
は約０．６〜０．９μｍである。

【０００８】さて、上述のようにして製造される半導体
装置において、動作速度の向上のために下層配線１０３
や層間絶縁膜１０４の厚膜化を行うと、図８に示すよう
に、接続孔１０５の部分や層間絶縁膜１０４の表面の段
差では、上層配線１０６の被覆性が低下する。すなわ
ち、上層配線１０６を形成するためのスパッターの際に
は、成膜過程で生じる自己オーバーハング形状により、
シャドーイング効果が生じ、接続孔１０５の内壁や底部
や層間絶縁膜１０４の表面の段差において、配線材料が
堆積しにくい状態を生じてしまう。その結果、上層配線
１０６を形成するための配線材料を、ある膜厚以上に成
膜すると、かえって上層配線１０６の被覆性は低下して
しまうことになる。例えば、接続孔１０５の部分におけ
る上層配線１０６の被覆率は数％であり、また、層間絶
縁膜１０４の表面の段差における上層配線１０６の被覆
率は２０〜３０％と悪い。

【０００９】一方、上層配線１０６が接続孔１０５の内
部に必要な膜厚で形成されないと、接続抵抗の上昇や、
電流が流れる際に接続孔１０５の内部でジュール熱によ
る断線などが起こり、半導体装置の信頼性を低下させる
原因となる。これは、上層配線１０６がその下層の層間
絶縁膜１０４の表面の段差を横断する部分においても同
様である。

【００１０】また、このような上層配線１０６の形状不
良は、さらに上層に形成される層間絶縁膜（図示せず）
の形成をも困難にしてしまう。

【００１１】したがって、この発明の目的は、上記課題
の解決を図り、配線層を形成するときのシャドーイング
効果を抑えて、良好な配線被覆性を得ることができ、半
導体装置の信頼性を向上させ、配線や層間絶縁膜の厚膜
化に対応することができる半導体装置の製造方法を提供
することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、半導体基板上に導電層を形成する工程
と、導電層を覆うように層間絶縁膜を形成する工程と、
層間絶縁膜に接続孔を形成する工程と、少なくとも接続
孔および層間絶縁膜の表面の凹部並びにそれらの近傍に
膜を形成する工程と、膜をエッチバックすることによ
り、接続孔の内壁に膜をサイドウォール状に残すととも
に、層間絶縁膜の表面の凹部に膜を残す工程とを有する
ことを特徴とするものである。

【００１３】この発明において、導電層は配線である場
合もあるし、拡散層である場合もある。また、層間絶縁
膜上に形成される膜は、金属などの導電体や絶縁体から
なる。

【００１４】上述のように構成されたこの発明による半
導体装置の製造方法においては、層間絶縁膜上に形成さ
れた膜をエッチバックすることによって、接続孔の内壁
にその膜をサイドウォール状に残すとともに、層間絶縁
膜の表面の凹部にその膜を残すようにしていることによ
り、接続孔の内壁や底部をすり鉢状にすることができる
とともに、層間絶縁膜の表面の凹部を埋め、その表面を
平坦化することができる。これによって、配線を形成す
るために配線材料を成膜する場合に、接続孔の内壁や底
部への配線材料の被覆性が向上し、その上層に形成され
る配線の被覆率を大幅に改善することができ、接続孔の
内部の配線のエレクトロマイグレーション耐性を向上さ
せることができ、半導体装置の信頼性を高めることがで
きる。

【００１５】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
において、同一または対応する部分には同一の符号を付
す。

【００１６】図１〜図３はこの発明の第１の実施形態に
よる半導体装置の製造方法を示す。

【００１７】この第１の実施形態においては、図１に示
すように、まず、あらかじめ素子（図示せず）が形成さ
れたＳｉ基板１上に例えばＣＶＤ法により、例えばＳｉ
Ｏ₂膜からなる層間絶縁膜２を形成する。

【００１８】次に、例えば図４に示すような構造の下層
配線３を形成する。すなわち、まず、例えばスパッター
法により、層間絶縁膜２上にＴｉ膜３ａ、ＴｉＮ膜３
ｂ、Ａｌ−Ｓｉ膜３ｃおよびＴｉＮ膜３ｄを順次形成
し、Ｔｉ／ＴｉＮ／Ａｌ−Ｓｉ／ＴｉＮ膜を形成する。
これらのＴｉ膜３ａ、ＴｉＮ膜３ｂ、Ａｌ−Ｓｉ膜３ｃ
およびＴｉＮ膜３ｄの膜厚は、例えばそれぞれ３０ｎ
ｍ、７０ｎｍ、５００ｎｍおよび２５ｎｍである。これ
らのＴｉ膜３ａ、ＴｉＮ膜３ｂ、Ａｌ−Ｓｉ膜３ｃおよ
びＴｉＮ膜３ｄの形成は、好適には、マルチチャンバー
型のスパッター装置を用いて連続的に行う。次に、Ｔｉ
／ＴｉＮ／Ａｌ−Ｓｉ／ＴｉＮ膜上に所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとして、ドライエッチング法によりＴｉ
／ＴｉＮ／Ａｌ−Ｓｉ／ＴｉＮ膜を、その下層の層間絶
縁膜２の表面が露出するまでエッチングする。その後、
レジストパターンを除去する。これによって、図１に示
すように下層配線３が形成される。

【００１９】次に、図１に示すように、下層配線３を覆
うようにして層間絶縁膜４を形成する。すなわち、ま
ず、例えばテトラエトキシシラン（ＴＥＯＳ）ガスを用
いた例えばプラズマエンハンストＣＶＤ法により、例え
ばＳｉＯ₂膜を形成した後、スピンオンガラス（ＳＯ
Ｇ）をコーティングする。続いて、ＳＯＧのキュア処理
を行った後、Ｏ₂プラズマ雰囲気中で表面処理を行う。
次に、全面をエッチバックした後、例えばプラズマエン
ハンストＣＶＤ法により、例えばＳｉＯ₂膜を形成す
る。これによって、層間絶縁膜４が形成される。ここ
で、この層間絶縁膜４は、その下方に下層配線３が存在
する部分で盛り上がった形状になり、下層配線３の存在
しない部分でくぼんだ形状になっている。

【００２０】次に、その上部がテーパ化された接続孔５
を形成する。すなわち、まず、フォトリソグラフィ工程
によって層間絶縁膜４上に所定形状のレジストパターン
（図示せず）を形成する。その後、このレジストパター
ンをマスクとして、ドライエッチング法により、まず、
下層配線３上の所定部分の層間絶縁膜４を等方性エッチ
ングすることにより、例えば３００ｎｍの高さを持つテ
ーパ部を形成し、次に、異方性エッチングにより、下層
配線３の上面が露出するまでエッチングする。その後、
レジストパターンを除去する。これによって、例えば３
００ｎｍの高さのテーパ部が上部に設けられた接続孔５
が形成される。ここで、接続孔５の径は例えば１．４μ
ｍである。

【００２１】次に、例えばＣＶＤ法により、接続孔５を
含めた層間絶縁膜４の全面に密着層としての膜厚が例え
ば３０ｎｍのＴｉＮ膜および膜厚が例えば２００ｎｍの
Ｗ膜を順次形成し、ＴｉＮ／Ｗ膜を形成する。次に、層
間絶縁膜４上に堆積したＴｉＮ／Ｗ膜を、接続孔５の底
部において下層配線３の上面が完全に露出するまでエッ
チバックする。これによって、図２に示すように、接続
孔５の内壁にサイドウォール状にＴｉＮ／Ｗ膜６ａが残
されるとともに、層間絶縁膜４の表面の凹部に埋め込ま
れるようにＴｉＮ／Ｗ膜６ｂが残されることにより層間
絶縁膜４の表面が平坦化される。

【００２２】ここで、Ｗ膜の形成において、その膜厚を
例えば２００ｎｍとしているのは、次の理由による。す
なわち、Ｗ膜を２００ｎｍより厚く形成すると、サイド
ウォール状に残されたＴｉＮ／Ｗ膜６ａが厚くなるた
め、接続孔５の径が小さくなってしまい、後に上層配線
を形成する際に、かえって、接続孔５の内壁および底部
に対する上層配線の被覆率を悪くしてしまい、また、Ｗ
膜を２００ｎｍより薄く形成すると、サイドウォール状
に残されたＴｉＮ／Ｗ膜６ａによる接続孔５の内壁およ
び底部に対する上層配線の被覆率の改善の効果が小さく
なってしまうことから、これを防止するためである。

【００２３】一般的には、ＴｉＮ／Ｗ膜６ａの形成膜厚
は、このことを考慮して、それぞれの接続孔５の径に応
じて最適化する。

【００２４】次に、例えば図５に示すような構造の上層
配線７を形成する。すなわち、例えばスパッター法によ
り、層間絶縁膜４上に例えばＴｉ膜７ａ、Ａｌ−Ｓｉ膜
７ｂおよびＴｉＮ膜７ｃを順次形成し、Ｔｉ／Ａｌ−Ｓ
ｉ／ＴｉＮ膜を形成する。これらのＴｉ膜７ａ、Ａｌ−
Ｓｉ膜７ｂおよびＴｉＮ膜７ｃの膜厚は、例えばそれぞ
れ２００ｎｍ、８００ｎｍおよび２５ｎｍである。ま
た、これらのＴｉ膜７ａ、Ａｌ−Ｓｉ膜７ｂおよびＴｉ
Ｎ膜７ｃの形成は、好適には、マルチチャンバー型のス
パッター装置を用いて連続的に行う。次に、フォトリソ
グラフィ工程により、層間絶縁膜４上に所定形状のレジ
ストパターン（図示せず）を形成した後、このレジスト
パターンをマスクとして、ドライエッチング法により、
Ｔｉ／Ａｌ−Ｓｉ／ＴｉＮ膜の所定部分をエッチングす
る。この際、オーバーエッチングを行うことにより、層
間絶縁膜４の表面の凹部に残されたＴｉＮ／Ｗ膜６ｂの
うち、平坦化に寄与しない部分を除去する。その後、レ
ジストパターンを除去する。これによって、図３に示す
ようにＴｉ／Ａｌ−Ｓｉ／ＴｉＮ膜からなる上層配線７
が形成される。ここで上述のように、オーバーエッチン
グによりＴｉＮ／Ｗ膜６ｂのうち平坦化に寄与しない部
分を除去しているので、ＴｉＮ／Ｗ膜６ｂがストリンガ
ー状に残ることによる上層配線７間のショートは防止さ
れる。この上層配線７は、接続孔５を通じて、下層配線
３と電気的に接続されている。この場合、この接続孔５
の内壁にサイドウォール状に残されたＴｉＮ／Ｗ膜６ａ
によって、接続孔５の内部の上層配線７の膜厚を実効的
に増加させることができる。

【００２５】以上説明したように、この第１の実施形態
によれば、層間絶縁膜４の表面にＴｉＮ／Ｗ膜を形成
し、その後、エッチバックを行うことにより、接続孔５
の内壁にＴｉＮ／Ｗ膜６ａをサイドウォール状に残すと
ともに、層間絶縁膜４の表面の凹部に埋め込まれるよう
にＴｉＮ／Ｗ膜６ｂを残していることにより、接続孔５
の内壁および底部をすり鉢状にすることができるととも
に、層間絶縁膜４の表面を平坦化することができる。こ
れによって、上層配線７を形成するために、配線材料を
スパッター法により成膜する際のシャドーイング効果が
抑えられ、接続孔５の内部および層間絶縁膜４の表面へ
の上層配線７の被覆性を大幅に改善することができる。
例えば、接続孔５の部分における上層配線７の被覆率は
２０〜３５％に改善され、また、層間絶縁膜４の表面の
段差における上層配線７の被覆率は６０〜８０％へと改
善される。したがって、接続孔５の内部の上層配線７の
エレクトロマイグレーション耐性を向上させることがで
き、半導体装置の信頼性を向上させることができる。

【００２６】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。

【００２７】図６に示すように、この第２の実施形態に
よる半導体装置の製造方法においては、第１の実施形態
とは異なり、接続孔５のテーパ化は行わない。ここで、
第１の実施形態に述べたように、接続孔５の内壁にサイ
ドウォール状にＴｉＮ／Ｗ膜６ａを残していることによ
り、接続孔５の内部における上層配線７の膜厚が実効的
に増加しているので、テーパ化を行っていなくても何ら
支障は生じない。その他のことについては第１の実施形
態と同様である。

【００２８】この第２の実施形態によれば、第１の実施
形態と同様の利点を得ることができる。

【００２９】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。

【００３０】例えば、上述の第１の実施形態において挙
げた数値はあくまでも例に過ぎず、必要に応じて、これ
と異なる数値を用いてもよい。

【００３１】また、上述の実施形態において、図４に示
す下層配線３および図５に示す上層配線７の構造はあく
までも例に過ぎず、必要に応じて、これらとは異なる構
造の配線を用いてもよい。また、配線材料については、
Ａｌ−Ｓｉ膜３ｃ、７ｂの代わりにＡｌ膜、Ａｌ−Ｃｕ
膜、Ａｌ−Ｓｉ−Ｃｕ膜などを用いてもよい。

【００３２】また、上述の実施形態においては、接続孔
５の内壁にサイドウォール状にＴｉＮ／Ｗ膜６ａを残す
とともに、層間絶縁膜４の表面の凹部にＴｉＮ／Ｗ膜６
ｂを埋め込んでいるが、ＴｉＮ／Ｗ膜６ａ、６ｂの代わ
りに、Ｔｉ膜やＴｉＮ膜などの単層膜あるいはＴｉ、Ｔ
ｉＮ、Ｗのうちの少なくとも２種類からなる積層膜であ
ってもよい。また、上述の実施形態においては、それら
の形成をＣＶＤ法によって行っているが、必要に応じ
て、真空蒸着法で行っても、スパッター法で行ってもよ
い。

【００３３】また、図７に示すように、ＴｉＮ／Ｗ膜６
の形成後、全面のエッチバックを行わずに配線材料を成
膜し、その後、パターニングを行うことによって上層配
線７を形成するようにしても、第１の実施形態と同様の
効果を得ることができる。

【００３４】

【発明の効果】以上説明したように、この発明による半
導体装置の製造方法によれば、層間絶縁膜上に形成され
た膜をエッチバックし、接続孔の内壁にサイドウォール
状にその膜を残すとともに、層間絶縁膜の表面の凹部に
その膜を残すようにしていることにより、接続孔の内壁
および底部をすり鉢状にすることができるとともに、層
間絶縁膜の表面を平坦化することができ、その上層に形
成される上層配線の被覆性を大幅に向上させることがで
きる。そして、これによって、接続孔の内部の配線のエ
レクトロマイグレーション耐性を大幅に向上させること
ができ、配線や層間絶縁膜の厚膜化に対応することがで
きるようになる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。

【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。

【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。

【図４】この発明の第１の実施形態における下層配線の
構造を示す断面図である。

【図５】この発明の第１の実施形態における上層配線の
構造を示す断面図である。

【図６】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。

【図７】この発明の他の実施形態による半導体装置の製
造方法を説明するための断面図である。

【図８】従来の半導体装置の製造方法を説明するための
断面図である。

【符号の説明】

１・・・Ｓｉ基板、２、４・・・層間絶縁膜、３・・・
下層配線、５・・・接続孔、６ａ、６ｂ・・・ＴｉＮ／
Ｗ膜、７・・・上層配線

Claims

【特許請求の範囲】

【請求項１】半導体基板上に導電層を形成する工程
と、上記導電層を覆うように層間絶縁膜を形成する工程と、上記層間絶縁膜に接続孔を形成する工程と、少なくとも上記接続孔および上記層間絶縁膜の表面の凹
部並びにそれらの近傍に膜を形成する工程と、上記膜をエッチバックすることにより、上記接続孔の内
壁に上記膜をサイドウォール状に残すとともに、上記層
間絶縁膜の表面の上記凹部に上記膜を残す工程とを有す
ることを特徴とする半導体装置の製造方法。
【請求項２】上記導電層は配線であることを特徴とす
る請求項１記載の半導体装置の製造方法。
【請求項３】上記導電層は拡散層であることを特徴と
する請求項１記載の半導体装置の製造方法。
【請求項４】上記膜が導電体からなることを特徴とす
る請求項１記載の半導体装置の製造方法。
【請求項５】上記膜が金属からなることを特徴とする
請求項１記載の半導体装置の製造方法。
【請求項６】上記金属の成膜を化学気相成長法により
行うことを特徴とする請求項５記載の半導体装置の製造
方法。
【請求項７】上記膜が絶縁体からなることを特徴とす
る請求項１記載の半導体装置の製造方法。
【請求項８】上記接続孔の上部をテーパ化することを
特徴とする請求項１記載の半導体装置の製造方法。