JPH0794583A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0794583A JPH0794583A JP23301593A JP23301593A JPH0794583A JP H0794583 A JPH0794583 A JP H0794583A JP 23301593 A JP23301593 A JP 23301593A JP 23301593 A JP23301593 A JP 23301593A JP H0794583 A JPH0794583 A JP H0794583A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- silicon oxide
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 スパッタエッチング時に層間絶縁膜の表面か
ら発生する異物の量を低減する。 【構成】 層間絶縁膜７の最上層に無機シランをソース
ガスとするプラズマＣＶＤ法で堆積した酸化シリコン膜
１０を堆積する。この酸化シリコン膜１０は、プラズマ
ＴＥＯＳ膜８のような有機シランをソースガスとするプ
ラズマＣＶＤ法で堆積した酸化シリコン膜に比べて、膜
質が緻密で難いため、スパッタエッチング時の異物の発
生量が少ない。
ら発生する異物の量を低減する。 【構成】 層間絶縁膜７の最上層に無機シランをソース
ガスとするプラズマＣＶＤ法で堆積した酸化シリコン膜
１０を堆積する。この酸化シリコン膜１０は、プラズマ
ＴＥＯＳ膜８のような有機シランをソースガスとするプ
ラズマＣＶＤ法で堆積した酸化シリコン膜に比べて、膜
質が緻密で難いため、スパッタエッチング時の異物の発
生量が少ない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、アルミニウム系金属で構成され
た多層配線と、有機シランをソースガスとする酸化シリ
コン膜で構成された層間絶縁膜とを有する半導体集積回
路装置に適用して有効な技術に関するものである。
製造技術に関し、特に、アルミニウム系金属で構成され
た多層配線と、有機シランをソースガスとする酸化シリ
コン膜で構成された層間絶縁膜とを有する半導体集積回
路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来より、シリコン（Ｓｉ）の半導体基
板上に形成される配線材料としては、電気抵抗が低い、
酸化珪素膜との密着性が良い、加工が容易であるなどの
理由からアルミニウム（Ａｌ）系の金属が使用されてい
る。
板上に形成される配線材料としては、電気抵抗が低い、
酸化珪素膜との密着性が良い、加工が容易であるなどの
理由からアルミニウム（Ａｌ）系の金属が使用されてい
る。
【０００３】また、半導体基板上に多層配線を形成した
場合の層間絶縁膜材料としては、下地段差の被覆性（ス
テップカバレージ）や平坦性を考慮してＳｉ（ＯＣ2 Ｈ
5)4（テトラエトキシシラン）のような有機シランをソ
ースガスとするＣＶＤ法で堆積した酸化シリコン膜（以
下、この酸化シリコン膜をプラズマＴＥＯＳ膜という）
や、このプラズマＴＥＯＳ膜とスピンオングラス（ＳＯ
Ｇ）膜とを積層した膜などが使用されている。
場合の層間絶縁膜材料としては、下地段差の被覆性（ス
テップカバレージ）や平坦性を考慮してＳｉ（ＯＣ2 Ｈ
5)4（テトラエトキシシラン）のような有機シランをソ
ースガスとするＣＶＤ法で堆積した酸化シリコン膜（以
下、この酸化シリコン膜をプラズマＴＥＯＳ膜という）
や、このプラズマＴＥＯＳ膜とスピンオングラス（ＳＯ
Ｇ）膜とを積層した膜などが使用されている。
【０００４】半導体基板上に多層配線を形成する場合
は、層間絶縁膜に開孔した接続孔を通じて上層の配線と
下層の配線とを電気的に接続する。上下層の配線を電気
的に接続するには、まず下層配線の上に層間絶縁膜を堆
積した後、フォトレジストをマスクにしたエッチングで
この層間絶縁膜に接続孔（コンタクトホール）を形成
し、次に、この層間絶縁膜の上に上層配線用の金属膜を
堆積した後、フォトレジストをマスクにしたエッチング
によってこの金属膜をパターニングし、上層配線を形成
する。
は、層間絶縁膜に開孔した接続孔を通じて上層の配線と
下層の配線とを電気的に接続する。上下層の配線を電気
的に接続するには、まず下層配線の上に層間絶縁膜を堆
積した後、フォトレジストをマスクにしたエッチングで
この層間絶縁膜に接続孔（コンタクトホール）を形成
し、次に、この層間絶縁膜の上に上層配線用の金属膜を
堆積した後、フォトレジストをマスクにしたエッチング
によってこの金属膜をパターニングし、上層配線を形成
する。
【０００５】このとき、前記アルミニウム系の金属材料
を用いて配線を形成する場合は、接続孔の内部における
上下層の配線の接触抵抗（コンタクト抵抗）に配慮する
必要がある。すなわち、アルミニウムは非常に酸化し易
い金属材料であるため、層間絶縁膜に接続孔を形成して
下層配線の一部を露出させると、大気中の酸素によって
下層配線の表面が速やかに酸化し、絶縁性の酸化アルミ
ニウム膜が形成される。そのため、この状態で層間絶縁
膜上に上層の配線を形成すると、接続孔の内部で上下層
の配線の接触抵抗が増大してしまう。
を用いて配線を形成する場合は、接続孔の内部における
上下層の配線の接触抵抗（コンタクト抵抗）に配慮する
必要がある。すなわち、アルミニウムは非常に酸化し易
い金属材料であるため、層間絶縁膜に接続孔を形成して
下層配線の一部を露出させると、大気中の酸素によって
下層配線の表面が速やかに酸化し、絶縁性の酸化アルミ
ニウム膜が形成される。そのため、この状態で層間絶縁
膜上に上層の配線を形成すると、接続孔の内部で上下層
の配線の接触抵抗が増大してしまう。
【０００６】これを防止するためには、接続孔を形成し
た層間絶縁膜上に上層配線用のアルミニウム系金属膜を
堆積する直前に接続孔内の下層配線の表面をスパッタエ
ッチングして絶縁性の酸化アルミニウム膜を除去する必
要がある。
た層間絶縁膜上に上層配線用のアルミニウム系金属膜を
堆積する直前に接続孔内の下層配線の表面をスパッタエ
ッチングして絶縁性の酸化アルミニウム膜を除去する必
要がある。
【０００７】
【発明が解決しようとする課題】前記接続孔内の下層配
線の表面をスパッタエッチングして酸化アルミニウム膜
を除去する工程では、接続孔が形成された層間絶縁膜の
表面も同時にスパッタエッチングされる。ところが、こ
のとき、層間絶縁膜の材料に前述したプラズマＴＥＯＳ
膜が使用されていると、この膜の表面から多くの異物が
発生し、この異物が汚染源となって半導体集積回路装置
の信頼性や製造歩留りを低下させることが本発明者の検
討によって明らかとなった。
線の表面をスパッタエッチングして酸化アルミニウム膜
を除去する工程では、接続孔が形成された層間絶縁膜の
表面も同時にスパッタエッチングされる。ところが、こ
のとき、層間絶縁膜の材料に前述したプラズマＴＥＯＳ
膜が使用されていると、この膜の表面から多くの異物が
発生し、この異物が汚染源となって半導体集積回路装置
の信頼性や製造歩留りを低下させることが本発明者の検
討によって明らかとなった。
【０００８】本発明の目的は、層間絶縁膜の表面をスパ
ッタエッチングする際の異物の発生量を低減することの
できる技術を提供することにある。
ッタエッチングする際の異物の発生量を低減することの
できる技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
【００１１】プラズマＴＥＯＳ膜のような有機シランを
ソースガスとするＣＶＤ法で堆積した酸化シリコン膜を
含む層間絶縁膜に設けた接続孔を通じて、上下層のアル
ミニウム系金属配線を電気的に接続する際、前記層間絶
縁膜の表面に無機シランをソースガスとするプラズマＣ
ＶＤ法で酸化シリコン膜を堆積した後、前記酸化シリコ
ン膜および前記層間絶縁膜をエッチングして前記接続孔
を形成する。
ソースガスとするＣＶＤ法で堆積した酸化シリコン膜を
含む層間絶縁膜に設けた接続孔を通じて、上下層のアル
ミニウム系金属配線を電気的に接続する際、前記層間絶
縁膜の表面に無機シランをソースガスとするプラズマＣ
ＶＤ法で酸化シリコン膜を堆積した後、前記酸化シリコ
ン膜および前記層間絶縁膜をエッチングして前記接続孔
を形成する。
【００１２】
【作用】無機シランをソースガスとするプラズマＣＶＤ
法で堆積した酸化シリコン膜は、プラズマＴＥＯＳ膜の
ような有機シランをソースガスとするプラズマＣＶＤ法
で堆積した酸化シリコン膜に比べて膜質が緻密で硬いた
め、スパッタエッチング時の異物の発生量が少ない。従
って、この無機シランをソースガスとするプラズマＣＶ
Ｄ法で堆積した酸化シリコン膜をプラズマＴＥＯＳ膜を
含む層間絶縁膜の上に設けることにより、スパッタエッ
チング時に層間絶縁膜の表面から発生する異物の量を低
減することができる。
法で堆積した酸化シリコン膜は、プラズマＴＥＯＳ膜の
ような有機シランをソースガスとするプラズマＣＶＤ法
で堆積した酸化シリコン膜に比べて膜質が緻密で硬いた
め、スパッタエッチング時の異物の発生量が少ない。従
って、この無機シランをソースガスとするプラズマＣＶ
Ｄ法で堆積した酸化シリコン膜をプラズマＴＥＯＳ膜を
含む層間絶縁膜の上に設けることにより、スパッタエッ
チング時に層間絶縁膜の表面から発生する異物の量を低
減することができる。
【００１３】
【実施例】以下、図１〜図６を用いて本発明の一実施例
である半導体集積回路装置の製造方法を説明する。
である半導体集積回路装置の製造方法を説明する。
【００１４】図１に示すように、シリコン単結晶からな
る半導体基板１の主面のフィールド絶縁膜２で囲まれた
活性領域には、ＭＯＳＦＥＴなどの半導体素子３が形成
されている。フィールド絶縁膜２および半導体素子３の
上層には酸化シリコンの絶縁膜４が形成され、この絶縁
膜４に開孔した接続孔５を通じて、絶縁膜４上の第１層
Ａｌ配線６と半導体素子３とが電気的に接続されてい
る。この第１層Ａｌ配線６は、微量のシリコンおよびＣ
ｕを添加したＡｌ合金膜で構成されている。
る半導体基板１の主面のフィールド絶縁膜２で囲まれた
活性領域には、ＭＯＳＦＥＴなどの半導体素子３が形成
されている。フィールド絶縁膜２および半導体素子３の
上層には酸化シリコンの絶縁膜４が形成され、この絶縁
膜４に開孔した接続孔５を通じて、絶縁膜４上の第１層
Ａｌ配線６と半導体素子３とが電気的に接続されてい
る。この第１層Ａｌ配線６は、微量のシリコンおよびＣ
ｕを添加したＡｌ合金膜で構成されている。
【００１５】上記第１層Ａｌ配線６の上には、層間絶縁
膜７が堆積されている。図２に示すように、この層間絶
縁膜７は、下層から順にプラズマＴＥＯＳ膜８、スピン
オングラス膜９、プラズマＴＥＯＳ膜８を積層した３層
膜で構成され、さらにその上には、ＳｉＨ4 などの無機
シランをソースガスとするプラズマＣＶＤ法で堆積した
酸化シリコン膜１０が形成されている。すなわち、層間
絶縁膜７は、実質的にプラズマＴＥＯＳ膜８、スピンオ
ングラス膜９、プラズマＴＥＯＳ膜８および酸化シリコ
ン膜１０の４層膜で構成されている。
膜７が堆積されている。図２に示すように、この層間絶
縁膜７は、下層から順にプラズマＴＥＯＳ膜８、スピン
オングラス膜９、プラズマＴＥＯＳ膜８を積層した３層
膜で構成され、さらにその上には、ＳｉＨ4 などの無機
シランをソースガスとするプラズマＣＶＤ法で堆積した
酸化シリコン膜１０が形成されている。すなわち、層間
絶縁膜７は、実質的にプラズマＴＥＯＳ膜８、スピンオ
ングラス膜９、プラズマＴＥＯＳ膜８および酸化シリコ
ン膜１０の４層膜で構成されている。
【００１６】本実施例では、まず図３に示すように、フ
ォトレジスト（図示せず）をマスクにして上記層間絶縁
膜７をエッチングすることにより、第１層Ａｌ配線６に
達する接続孔１１を形成する。
ォトレジスト（図示せず）をマスクにして上記層間絶縁
膜７をエッチングすることにより、第１層Ａｌ配線６に
達する接続孔１１を形成する。
【００１７】次に、スパッタ法を用いて上記層間絶縁膜
７上にＡｌ合金膜１２ａを堆積する。このとき、まず図
４に示すように、半導体基板１の表面全体をスパッタエ
ッチングして、接続孔１１の底部に露出した第１層Ａｌ
配線６の表面の自然酸化膜を除去し、その後、図５に示
すように、層間絶縁膜７上の全面にＡｌ合金膜１２ａを
堆積する。
７上にＡｌ合金膜１２ａを堆積する。このとき、まず図
４に示すように、半導体基板１の表面全体をスパッタエ
ッチングして、接続孔１１の底部に露出した第１層Ａｌ
配線６の表面の自然酸化膜を除去し、その後、図５に示
すように、層間絶縁膜７上の全面にＡｌ合金膜１２ａを
堆積する。
【００１８】次に、図６に示すように、フォトレジスト
（図示せず）をマスクにして上記Ａｌ合金膜１２ａをエ
ッチングすることにより、前記接続孔１１を通じて第１
層Ａｌ配線６と電気的に接続された第２層Ａｌ配線１２
が形成される。
（図示せず）をマスクにして上記Ａｌ合金膜１２ａをエ
ッチングすることにより、前記接続孔１１を通じて第１
層Ａｌ配線６と電気的に接続された第２層Ａｌ配線１２
が形成される。
【００１９】上記のような構成からなる本実施例によれ
ば、次のような効果が得られる。
ば、次のような効果が得られる。
【００２０】(1).接続孔１１の底部に露出した第１層Ａ
ｌ配線６の表面の自然酸化膜を除去するためにスパッタ
エッチングを行うと、層間絶縁膜７の表面も同時にスパ
ッタエッチングされるが、層間絶縁膜７の最上層に無機
シランをソースガスとするプラズマＣＶＤ法で堆積した
酸化シリコン膜１０を堆積することにより、上記スパッ
タエッチング時に層間絶縁膜７の表面から発生する異物
の量を低減することができるので、この異物による半導
体集積回路装置の信頼性や製造歩留りの低下を抑制する
ことができる。
ｌ配線６の表面の自然酸化膜を除去するためにスパッタ
エッチングを行うと、層間絶縁膜７の表面も同時にスパ
ッタエッチングされるが、層間絶縁膜７の最上層に無機
シランをソースガスとするプラズマＣＶＤ法で堆積した
酸化シリコン膜１０を堆積することにより、上記スパッ
タエッチング時に層間絶縁膜７の表面から発生する異物
の量を低減することができるので、この異物による半導
体集積回路装置の信頼性や製造歩留りの低下を抑制する
ことができる。
【００２１】(2).層間絶縁膜７上にＡｌ合金膜１２ａを
堆積する直前に半導体基板１の表面全体をスパッタエッ
チングして、接続孔１１の底部に露出した第１層Ａｌ配
線６の表面の自然酸化膜を除去することにより、第１層
Ａｌ配線６と第２層Ａｌ配線１２との接触抵抗を低減す
ることができる。
堆積する直前に半導体基板１の表面全体をスパッタエッ
チングして、接続孔１１の底部に露出した第１層Ａｌ配
線６の表面の自然酸化膜を除去することにより、第１層
Ａｌ配線６と第２層Ａｌ配線１２との接触抵抗を低減す
ることができる。
【００２２】(3).層間絶縁膜７の一部をプラズマＴＥＯ
Ｓ膜８、スピンオングラス膜９、プラズマＴＥＯＳ膜８
の積層膜で構成することにより、層間絶縁膜７の表面を
容易に平坦化することができるので、層間絶縁膜７上に
形成される第２層Ａｌ配線１２とその下層の第１層Ａｌ
配線６との接続信頼性を向上させることができる。
Ｓ膜８、スピンオングラス膜９、プラズマＴＥＯＳ膜８
の積層膜で構成することにより、層間絶縁膜７の表面を
容易に平坦化することができるので、層間絶縁膜７上に
形成される第２層Ａｌ配線１２とその下層の第１層Ａｌ
配線６との接続信頼性を向上させることができる。
【００２３】(4).プラズマＴＥＯＳ膜８、スピンオング
ラス膜９、プラズマＴＥＯＳ膜８の３層膜上に無機シラ
ンをソースガスとするプラズマＣＶＤ法で堆積した酸化
シリコン膜１０を堆積することにより、特にバッチ方式
のＣＶＤ装置を使って酸化シリコン膜１０を堆積する場
合には、スピンオングラス膜９の脱気（脱水）効果が得
られるため、スピンオングラス膜９を２次ベークする工
程を省略することができる。
ラス膜９、プラズマＴＥＯＳ膜８の３層膜上に無機シラ
ンをソースガスとするプラズマＣＶＤ法で堆積した酸化
シリコン膜１０を堆積することにより、特にバッチ方式
のＣＶＤ装置を使って酸化シリコン膜１０を堆積する場
合には、スピンオングラス膜９の脱気（脱水）効果が得
られるため、スピンオングラス膜９を２次ベークする工
程を省略することができる。
【００２４】すなわち、本実施例によれば、層間絶縁膜
７の最上層に酸化シリコン膜１０を堆積することによ
り、層間絶縁膜７の堆積工程が１工程増加するが、上記
したスピンオングラス膜９の２次ベークする工程を省略
することができるので、全体として製造工程を増やすこ
となく、上記(1) の効果を得ることができる。
７の最上層に酸化シリコン膜１０を堆積することによ
り、層間絶縁膜７の堆積工程が１工程増加するが、上記
したスピンオングラス膜９の２次ベークする工程を省略
することができるので、全体として製造工程を増やすこ
となく、上記(1) の効果を得ることができる。
【００２５】(5).無機シランをソースガスとするプラズ
マＣＶＤ法で堆積した酸化シリコン膜１０は、有機シラ
ンをソースガスとするプラズマＴＥＯＳ膜８に比べて膜
質が緻密で硬い。従って、層間絶縁膜７の最上層にこの
酸化シリコン膜１０を堆積することにより、層間絶縁膜
７にクラックが発生し難くなり、半導体集積回路装置の
信頼性や製造歩留りが向上する。
マＣＶＤ法で堆積した酸化シリコン膜１０は、有機シラ
ンをソースガスとするプラズマＴＥＯＳ膜８に比べて膜
質が緻密で硬い。従って、層間絶縁膜７の最上層にこの
酸化シリコン膜１０を堆積することにより、層間絶縁膜
７にクラックが発生し難くなり、半導体集積回路装置の
信頼性や製造歩留りが向上する。
【００２６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２７】前記実施例では、無機シランをソースガス
とするプラズマＣＶＤ法で堆積した酸化シリコン膜を層
間絶縁膜の最上層に形成したが、スパッタエッチング時
に異物が発生し難い他の絶縁膜（例えばアルミナなど）
を用いてもよい。また、プラズマＴＥＯＳ膜を堆積する
工程の途中で温度やガス流量などの堆積条件を変えるこ
とにより、プラズマＴＥＯＳ膜の一部をスパッタエッチ
ング時に異物の発生量が少ない膜に改質することもでき
る。
とするプラズマＣＶＤ法で堆積した酸化シリコン膜を層
間絶縁膜の最上層に形成したが、スパッタエッチング時
に異物が発生し難い他の絶縁膜（例えばアルミナなど）
を用いてもよい。また、プラズマＴＥＯＳ膜を堆積する
工程の途中で温度やガス流量などの堆積条件を変えるこ
とにより、プラズマＴＥＯＳ膜の一部をスパッタエッチ
ング時に異物の発生量が少ない膜に改質することもでき
る。
【００２８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００２９】本発明によれば、無機シランをソースガス
とするプラズマＣＶＤ法で堆積した酸化シリコン膜を層
間絶縁膜の最上層に設けることにより、スパッタエッチ
ング時に層間絶縁膜の表面から発生する異物の量を低減
することができるので、この異物に起因する半導体集積
回路装置の信頼性低下や製造歩留りの低下を抑制するこ
とができる。
とするプラズマＣＶＤ法で堆積した酸化シリコン膜を層
間絶縁膜の最上層に設けることにより、スパッタエッチ
ング時に層間絶縁膜の表面から発生する異物の量を低減
することができるので、この異物に起因する半導体集積
回路装置の信頼性低下や製造歩留りの低下を抑制するこ
とができる。
【図１】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図２】図１の拡大断面図である。
【図３】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
１ 半導体基板 ２ フィールド絶縁膜 ３ 半導体素子 ４ 絶縁膜 ５ 接続孔 ６ 第１層Ａｌ配線 ７ 層間絶縁膜 ８ プラズマＴＥＯＳ膜 ９ スピンオングラス膜 １０ 酸化シリコン膜 １１ 接続孔 １２ａ Ａｌ合金膜 １２ 第２層Ａｌ配線
Claims (3)
- 【請求項１】 有機シランをソースガスとするプラズマ
ＣＶＤ法で堆積した酸化シリコン膜を含む層間絶縁膜に
接続孔を設け、アルミニウム系金属膜で構成した上下層
の配線を前記接続孔を通じて電気的に接続する工程を有
する半導体集積回路装置の製造方法であって、前記層間
絶縁膜の表面に無機シランをソースガスとするプラズマ
ＣＶＤ法で酸化シリコン膜を堆積した後、前記酸化シリ
コン膜および前記層間絶縁膜をエッチングして前記接続
孔を形成することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項２】 前記有機シランは、テトラエトキシシラ
ンであることを特徴とする請求項１記載の半導体集積回
路装置の製造方法。 - 【請求項３】 前記層間絶縁膜は、有機シランをソース
ガスとするプラズマＣＶＤ法で堆積した２層の酸化シリ
コン膜の間にスピンオングラス膜を設けた３層膜で構成
されることを特徴とする請求項１または２記載の半導体
集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23301593A JPH0794583A (ja) | 1993-09-20 | 1993-09-20 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23301593A JPH0794583A (ja) | 1993-09-20 | 1993-09-20 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794583A true JPH0794583A (ja) | 1995-04-07 |
Family
ID=16948481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23301593A Pending JPH0794583A (ja) | 1993-09-20 | 1993-09-20 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6224899B1 (en) | 1997-03-18 | 2001-05-01 | Kobayashi Pharmaceutical Co., Ltd. | Adhesive cooling composition and process for its preparation |
-
1993
- 1993-09-20 JP JP23301593A patent/JPH0794583A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6224899B1 (en) | 1997-03-18 | 2001-05-01 | Kobayashi Pharmaceutical Co., Ltd. | Adhesive cooling composition and process for its preparation |
| US6228376B1 (en) | 1997-03-18 | 2001-05-08 | Kobayashi Pharmaceutical Co., Ltd. | Adhesive cooling composition and process for its preparation |
| US6524612B2 (en) | 1997-03-18 | 2003-02-25 | Kobayashi Pharmaceutical Co., Ltd. | Adhesive cooling composition and process for its preparation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0794583A (ja) | 半導体集積回路装置の製造方法 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| KR100702120B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그의 형성 방법 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPH0513411A (ja) | 半導体装置の製造方法 | |
| JPH10209274A (ja) | 半導体装置の製造方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH06196573A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH09330976A (ja) | 半導体装置の製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH01300537A (ja) | 半導体装置の製造方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH05102150A (ja) | 半導体装置及びその製造方法 |