JP2819640B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2819640B2 JP2819640B2 JP20167689A JP20167689A JP2819640B2 JP 2819640 B2 JP2819640 B2 JP 2819640B2 JP 20167689 A JP20167689 A JP 20167689A JP 20167689 A JP20167689 A JP 20167689A JP 2819640 B2 JP2819640 B2 JP 2819640B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- opening
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に多層配線構造を有す
る半導体装置に関する。
る半導体装置に関する。
最近のVLSIは高速化，高性能化を達成する一手段とし
て、配線の多層化が図られており、３〜４層配線が実用
化されている。特にバイポーラVLSIはコンピュータ等に
使用されるため、要求される信頼度は高く、製造技術も
高度なものが要求される。
て、配線の多層化が図られており、３〜４層配線が実用
化されている。特にバイポーラVLSIはコンピュータ等に
使用されるため、要求される信頼度は高く、製造技術も
高度なものが要求される。
VLSIにおける過去の不良例を分析すると、メタライズ
系に起因する不良が大半であり、その内でも段差部にお
ける配線の被覆形状に依存するものが多く、特に問題な
のが（Ｉ）下層配線端および下層配線間における上層配
線のカバレジと（II）スルーホール部における上層配線
のカバレッジである。また、当然のことながら、層間膜
の電気絶縁性や耐水性も良好であることが要求される。
系に起因する不良が大半であり、その内でも段差部にお
ける配線の被覆形状に依存するものが多く、特に問題な
のが（Ｉ）下層配線端および下層配線間における上層配
線のカバレジと（II）スルーホール部における上層配線
のカバレッジである。また、当然のことながら、層間膜
の電気絶縁性や耐水性も良好であることが要求される。
まず、（Ｉ）に対しては、リフローしたSOG膜（Spin
On Glass膜）を用いることが多く、一般的にはPCVD（Pl
asma Chemical Vapor Deposition法）にて堆積した無機
絶縁膜と組合せて使用している。
On Glass膜）を用いることが多く、一般的にはPCVD（Pl
asma Chemical Vapor Deposition法）にて堆積した無機
絶縁膜と組合せて使用している。
第３図（ａ）はSOG膜を1,2層配線の層間膜として適用
した場合の縦断面図を示すものである。所定の素子領域
が形成されたシリコン基板１上にSiO2膜２を設け、第１
層目のAl配線３を被着，形成したのち、PCVD法にてシリ
コン窒化酸化膜４（これは、SiOxNy:x,y≧0,（x/2）＋
（3y/4）＝１であるが、以後簡略化してSiON膜と称す
る），塗布焼成SOG膜5,SiO膜６を順次形成し、第２層目
のAl配線７を設けて出来上る。
した場合の縦断面図を示すものである。所定の素子領域
が形成されたシリコン基板１上にSiO2膜２を設け、第１
層目のAl配線３を被着，形成したのち、PCVD法にてシリ
コン窒化酸化膜４（これは、SiOxNy:x,y≧0,（x/2）＋
（3y/4）＝１であるが、以後簡略化してSiON膜と称す
る），塗布焼成SOG膜5,SiO膜６を順次形成し、第２層目
のAl配線７を設けて出来上る。
第３図（ａ）において、充分な平坦性を確保するため
には膜4,5,6からなる積層膜の膜厚は少なくとも１層目
のAl配線３の膜厚程度必要であり、Al配線３の膜厚が1.
0μｍの場合、積層膜の膜厚は1.0μｍ程度となる。
には膜4,5,6からなる積層膜の膜厚は少なくとも１層目
のAl配線３の膜厚程度必要であり、Al配線３の膜厚が1.
0μｍの場合、積層膜の膜厚は1.0μｍ程度となる。
また、（II）に対しては、第３図（ｂ）に示すよう
に、２段形状を有する様に加工する。まず始に、フォト
レジストマク８をマスクにSiON膜６を等方的にエッチン
グして等方的開口部９を形成し、その後、RIE法（React
ive Ion Etching法）によりSiON膜４を異方的にエッチ
ングして異方的開口部10を形成し、図示した形状を実現
する。等方的なエッチングには100Pa程度のCF4＋O2ガス
プラスマを用い、異方的なエッチングには10Pa程度のCf
4ガスプラズマを用いる。
に、２段形状を有する様に加工する。まず始に、フォト
レジストマク８をマスクにSiON膜６を等方的にエッチン
グして等方的開口部９を形成し、その後、RIE法（React
ive Ion Etching法）によりSiON膜４を異方的にエッチ
ングして異方的開口部10を形成し、図示した形状を実現
する。等方的なエッチングには100Pa程度のCF4＋O2ガス
プラスマを用い、異方的なエッチングには10Pa程度のCf
4ガスプラズマを用いる。
上述した従来の多層配線構造では、スルーホール形状
に問題が生じ、接続不良に結び付く場合がある。高速性
が要求されるVLSIでは、配線の寄生容量がスピードを律
する場合が多く、寄生容量低減のため層間膜の膜厚を厚
くする手法がとられる。
に問題が生じ、接続不良に結び付く場合がある。高速性
が要求されるVLSIでは、配線の寄生容量がスピードを律
する場合が多く、寄生容量低減のため層間膜の膜厚を厚
くする手法がとられる。
層間膜の膜厚を従来の２倍に厚くした場合の様子を第
４図に示す。
４図に示す。
第４図（ａ）は、SiON膜4,6を従来の２倍の膜厚にし
た時のスルーホール部の断面図である。ここで、SiON膜
４における異方的開口部の段差が２倍となるため、この
部分における第２層目のAl配線７のステップカバレジが
悪化し、くびれ11が発生する。一方、SiON膜６における
等方的開口部においても、その上部ほど勾配が急峻にな
り、特にその上端において第２層目のAl配線７のくびれ
12が発生する。
た時のスルーホール部の断面図である。ここで、SiON膜
４における異方的開口部の段差が２倍となるため、この
部分における第２層目のAl配線７のステップカバレジが
悪化し、くびれ11が発生する。一方、SiON膜６における
等方的開口部においても、その上部ほど勾配が急峻にな
り、特にその上端において第２層目のAl配線７のくびれ
12が発生する。
くびれ11,12の存在は、単に接続抵抗（コンタクト抵
抗）を増大させるのみではなく、エレクトロマイグレー
ション耐性を大幅に低下させる原因となり、極端な場合
は断線を引き起す。
抗）を増大させるのみではなく、エレクトロマイグレー
ション耐性を大幅に低下させる原因となり、極端な場合
は断線を引き起す。
また、上層配線としてエレクトロマイグレーション耐
性およびストレスマイグレーション耐性がAlに比べ格段
に優れるAu配線を用いる場合はさらに深刻となる。通常
Au配線形成には、リフトオフ法と電解メッキ法を用いる
が、メッキの際にはメッキ電極が必要となる。第４図
（ｂ）はスルーホール開口の後、メッキ電極となるTi膜
13およびPt膜14をスパッタ被着した後の状態を示すもの
である。
性およびストレスマイグレーション耐性がAlに比べ格段
に優れるAu配線を用いる場合はさらに深刻となる。通常
Au配線形成には、リフトオフ法と電解メッキ法を用いる
が、メッキの際にはメッキ電極が必要となる。第４図
（ｂ）はスルーホール開口の後、メッキ電極となるTi膜
13およびPt膜14をスパッタ被着した後の状態を示すもの
である。
Ti膜13はAlとAuが直接接して金属間化合物の発生を防
止するためのものであり、また、Pt膜14はAuを析出させ
るための膜である。リフトオフを容易に行なうには、膜
13,14の膜厚は極力薄くすることが重要であることか
ら、Ti膜厚としては約4000Å,Pt膜厚としては約2000
Å、計6000Å程度が厚い方の限界となる。
止するためのものであり、また、Pt膜14はAuを析出させ
るための膜である。リフトオフを容易に行なうには、膜
13,14の膜厚は極力薄くすることが重要であることか
ら、Ti膜厚としては約4000Å,Pt膜厚としては約2000
Å、計6000Å程度が厚い方の限界となる。
しかし、前述の第４図（ａ）における第２層目のAl配
線７のくびれ11,12の発生と同じ現象が生じ、膜13,14の
断線15,16が起りやすくなる。断線15,16の発生する部分
ではTi膜13のカバレジが低下し、一部オーバーハング形
状となるため、断線15,16が発生することになる。断線1
5,16の部分では、Auメッキ時にAu膜が被着せず、接続抵
抗の極端な増大を引き起す。この現象はメッキ膜層を薄
くするほど顕著になる。
線７のくびれ11,12の発生と同じ現象が生じ、膜13,14の
断線15,16が起りやすくなる。断線15,16の発生する部分
ではTi膜13のカバレジが低下し、一部オーバーハング形
状となるため、断線15,16が発生することになる。断線1
5,16の部分では、Auメッキ時にAu膜が被着せず、接続抵
抗の極端な増大を引き起す。この現象はメッキ膜層を薄
くするほど顕著になる。
また、一般に用いられる無機系のSOG膜は厚く塗布す
るとクラックを発生しやすいという問題もある。
るとクラックを発生しやすいという問題もある。
本発明の多層配線構造を有する半導体装置は、層間絶
縁膜が下層に気相成長された無機膜と上層に塗布形成さ
れたポリイミド系有機膜との積層膜からなり、積層膜に
設けられたスルーホールの開口径が上部ほど広く、スル
ーホールにおける無機膜の勾配は下部ほどゆるく、スル
ーホールにおけるポリイミド系有機膜の勾配が上部ほど
ゆるくなっている。
縁膜が下層に気相成長された無機膜と上層に塗布形成さ
れたポリイミド系有機膜との積層膜からなり、積層膜に
設けられたスルーホールの開口径が上部ほど広く、スル
ーホールにおける無機膜の勾配は下部ほどゆるく、スル
ーホールにおけるポリイミド系有機膜の勾配が上部ほど
ゆるくなっている。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の縦断面図であ
る。所定の素子領域が形成されたシリコン基板１上にSi
O2膜２を設け、第１層目のAl配線３を被着，形成したの
ち、PCVD法にてSiON膜４を被着した後、Si含有ポリイミ
ド膜17を形成し、スルーホール18を所定位置に設け、さ
らに第２層目のAl配線７を被着，形成して出来上る。
る。所定の素子領域が形成されたシリコン基板１上にSi
O2膜２を設け、第１層目のAl配線３を被着，形成したの
ち、PCVD法にてSiON膜４を被着した後、Si含有ポリイミ
ド膜17を形成し、スルーホール18を所定位置に設け、さ
らに第２層目のAl配線７を被着，形成して出来上る。
次に、第１図（ｂ）〜（ｄ）を用いて、本実施例の製
造方法の説明をする。
造方法の説明をする。
まず、第１図（ｂ）のように、SiO2膜２上に第１層目
のAl配線３を形成した後、全面にSiON層４を5000Å程度
堆積し、所定位置に開口予定部を有するフォトレジスト
8aを形成し、100Pa程度のCF4＋O2ガスプラズマでSiON膜
４を等方的にエッチングして開口部19を形成する。ここ
で、開口部19の形状は、開口径が上部ほど広く、勾配が
下部ほどゆるやかになる。この時のエッチングは、極端
なオーバーエッチをしないことが大切である。つまり、
オーバーエッチ状態では開口部19の勾配が急になるため
である。10％程度のオーバーエッチでは、第１層目のAl
配線３に接する開口部19の勾配（すなわち最っともゆる
い勾配）は30゜前後になる。
のAl配線３を形成した後、全面にSiON層４を5000Å程度
堆積し、所定位置に開口予定部を有するフォトレジスト
8aを形成し、100Pa程度のCF4＋O2ガスプラズマでSiON膜
４を等方的にエッチングして開口部19を形成する。ここ
で、開口部19の形状は、開口径が上部ほど広く、勾配が
下部ほどゆるやかになる。この時のエッチングは、極端
なオーバーエッチをしないことが大切である。つまり、
オーバーエッチ状態では開口部19の勾配が急になるため
である。10％程度のオーバーエッチでは、第１層目のAl
配線３に接する開口部19の勾配（すなわち最っともゆる
い勾配）は30゜前後になる。
次に、フォトレジスト8aをO2プラズマ等で除去した後
に、全面にSi含有ポリイミド膜17を開口部19上で6000Å
程度になるように塗布ベークし、開口部19上に開口寸法
が開口部19より5000Å程度広い開口予定部20を有するフ
ォトレジスト8bを形成する。この様子を第１図（ｃ）に
示す。ここで使用したSi含有ポリイミド膜17としては、
以下の化学構造式を持つ。
に、全面にSi含有ポリイミド膜17を開口部19上で6000Å
程度になるように塗布ベークし、開口部19上に開口寸法
が開口部19より5000Å程度広い開口予定部20を有するフ
ォトレジスト8bを形成する。この様子を第１図（ｃ）に
示す。ここで使用したSi含有ポリイミド膜17としては、
以下の化学構造式を持つ。
この膜の特徴は通常のポリイミド膜に比べ、接着性，
耐熱性，絶縁性等に優れている。また、開口部19周辺上
のフォトレジスト膜8bの膜厚は、その部分でのSi含有ポ
リイミド膜17の膜厚より2000〜5000Å程度厚くなるよう
に形成する。
耐熱性，絶縁性等に優れている。また、開口部19周辺上
のフォトレジスト膜8bの膜厚は、その部分でのSi含有ポ
リイミド膜17の膜厚より2000〜5000Å程度厚くなるよう
に形成する。
次いで、熱処理によりフォトレジスト膜8bを故意にだ
らし、開口予定部20の形状を第１図（ｃ）において点線
で示す熱処理後の開口予定部21に変形する。熱処理条件
（温度，時間）および使用フォトレジストの種類を変え
ることにより、熱処理後の開口予定部21の形状はある程
度自由に変えられる。例えば、フォトレジストに東京応
用化学社製OFPR50を用いた場合、150℃,30分間程度のN2
ベークを行なうことで、最っとも勾配の急な部分で50゜
〜60゜位である。
らし、開口予定部20の形状を第１図（ｃ）において点線
で示す熱処理後の開口予定部21に変形する。熱処理条件
（温度，時間）および使用フォトレジストの種類を変え
ることにより、熱処理後の開口予定部21の形状はある程
度自由に変えられる。例えば、フォトレジストに東京応
用化学社製OFPR50を用いた場合、150℃,30分間程度のN2
ベークを行なうことで、最っとも勾配の急な部分で50゜
〜60゜位である。
次に、RIE法を用いてフォトレジスト膜8bとSi含有ポ
リイミド膜17のエッチングレート比がほぼ１となる条件
で全面をエッチバックしてゆき、SiON膜４に設けた開口
部19内のSi含有ポリイミド膜17が無くなるまでエッチバ
ックを続けると、第１図（ｄ）のようになる。このとき
SiON膜４をエッチングしないようにエッチング条件を選
択する必要があり、例えば5Pa程度のO2ガスプラズマを
用いれば良い。ここで、Si含有ポリイミド膜17の下地の
SiON膜４がエッチングされるような条件では、スルーホ
ール18の形状が極端に悪くなり、オーバーハング形状と
なることもある。
リイミド膜17のエッチングレート比がほぼ１となる条件
で全面をエッチバックしてゆき、SiON膜４に設けた開口
部19内のSi含有ポリイミド膜17が無くなるまでエッチバ
ックを続けると、第１図（ｄ）のようになる。このとき
SiON膜４をエッチングしないようにエッチング条件を選
択する必要があり、例えば5Pa程度のO2ガスプラズマを
用いれば良い。ここで、Si含有ポリイミド膜17の下地の
SiON膜４がエッチングされるような条件では、スルーホ
ール18の形状が極端に悪くなり、オーバーハング形状と
なることもある。
この方式を用いると、フォトレジスト膜8bの形状が保
存されるため、Si含有ポリイミド膜17におけるスルーホ
ール18の形状は、上部ほど勾配がゆるやかになり、スム
ーズな形状となる。
存されるため、Si含有ポリイミド膜17におけるスルーホ
ール18の形状は、上部ほど勾配がゆるやかになり、スム
ーズな形状となる。
最後に、残されたフォトレジスト膜8cを除去し、第２
層目のAl配線を被着，形成することにより、本実施例が
完成する。
層目のAl配線を被着，形成することにより、本実施例が
完成する。
ここで、本実施例に用いたSi含有ポリイミド膜の比誘
電率は約３であり、SiON膜の約６に比べると1/2である
ことから、寄生容量であるところの層間膜容量は大幅に
低減される。
電率は約３であり、SiON膜の約６に比べると1/2である
ことから、寄生容量であるところの層間膜容量は大幅に
低減される。
第２図は本発明の第２の実施例の縦断面図である。本
実施例は１回のフォトレジスト工程を行なうだけで、第
１の実施例のスルーホール形状を実現しようとするもの
である。
実施例は１回のフォトレジスト工程を行なうだけで、第
１の実施例のスルーホール形状を実現しようとするもの
である。
本実施例は、下地が例えば第1Al配線のような凸状の
部分で、Si含有ポリイミド膜の膜厚が5000Å以下と比較
的薄く、SiON膜の膜厚も3000Å以下と薄い場合に有効で
ある。つまり、下地段差が比較的少なく、しかも小さな
スルーホール寸法が要求されるVLSIに適している。
部分で、Si含有ポリイミド膜の膜厚が5000Å以下と比較
的薄く、SiON膜の膜厚も3000Å以下と薄い場合に有効で
ある。つまり、下地段差が比較的少なく、しかも小さな
スルーホール寸法が要求されるVLSIに適している。
最終的なスルーホール形状は第１図（ａ）とほぼ同じ
であるので省略し、製造方法に関して説明する。
であるので省略し、製造方法に関して説明する。
第２図（ａ）は、シリコン基板１表面上のSiO2膜２上
に所定の第１層目のAl配線３が形成され、その後全面に
SiON膜４を3000ÅPCVD法にて堆積し、その上にSi含有ポ
リイミド膜17を下地が凸状の部分で約4000Å塗布，形成
し、所定の位置に開口予定部20aを有するフォトレジス
ト膜8cを形成した様子を示す図である。この時、フォト
レジスト膜8cにおける開口予定部20aの断面形状は出来
うる限り垂直に近く形成する。
に所定の第１層目のAl配線３が形成され、その後全面に
SiON膜４を3000ÅPCVD法にて堆積し、その上にSi含有ポ
リイミド膜17を下地が凸状の部分で約4000Å塗布，形成
し、所定の位置に開口予定部20aを有するフォトレジス
ト膜8cを形成した様子を示す図である。この時、フォト
レジスト膜8cにおける開口予定部20aの断面形状は出来
うる限り垂直に近く形成する。
次に、第１の実施例で説明した方法でSi含有ポリイミ
ド膜17とフォトレジスト膜8cとを同時にエッチングし、
開口予定部20a下のSi含有ポリイミド膜17を除去し、SiO
N膜４を等方的にエッチング除去すると、第２図（ｂ）
のようになる。この時、フォトレジスト膜8cの膜厚は開
口予定部20a下のSi含有ポリイミド膜17の膜厚（4000
Å）分だけ減少する。この状態で熱処理を行ない、フォ
トレジスト膜8cをだらし、形状を点線で示すような熱処
理後の開口予定部21aを形成する。
ド膜17とフォトレジスト膜8cとを同時にエッチングし、
開口予定部20a下のSi含有ポリイミド膜17を除去し、SiO
N膜４を等方的にエッチング除去すると、第２図（ｂ）
のようになる。この時、フォトレジスト膜8cの膜厚は開
口予定部20a下のSi含有ポリイミド膜17の膜厚（4000
Å）分だけ減少する。この状態で熱処理を行ない、フォ
トレジスト膜8cをだらし、形状を点線で示すような熱処
理後の開口予定部21aを形成する。
続いて、再度O2ガスプラズマにてフォトレジスト膜8
c,Si含有ポリイミド膜17のエッチングを続けてゆくと、
第２図（ｃ）に示すようなスルーホール18aが完成す
る。
c,Si含有ポリイミド膜17のエッチングを続けてゆくと、
第２図（ｃ）に示すようなスルーホール18aが完成す
る。
最後に、フォトレジスト膜8cを除去し、上層配線を形
成することにより、本実施例は完了する。
成することにより、本実施例は完了する。
以上説明したように、本発明は多層配線構造における
層間絶縁膜が下層に気相成長された無機膜と上層に塗布
形成されたポリイミド系有機膜との積層膜からなり、積
層膜に設けられたスルーホールの開口径が上部ほど広
く、スルーホールにおける無機膜の勾配が下部ほどゆる
く、スルーホールにおけるポリイミド系有機膜の勾配は
上部ほどゆるくすることにより、金属配線の層間接続不
良を激減することが出来る。すなわち、従来多発したス
ルーホール部分での金属配線の「くびれ」による接続抵
抗の増大，エレクトロマイグレーション耐性の劣化や金
属配線の断線に対し、本発明のスルーホール形状は効果
的にこれらの現象の発生を抑止することが出来る。
層間絶縁膜が下層に気相成長された無機膜と上層に塗布
形成されたポリイミド系有機膜との積層膜からなり、積
層膜に設けられたスルーホールの開口径が上部ほど広
く、スルーホールにおける無機膜の勾配が下部ほどゆる
く、スルーホールにおけるポリイミド系有機膜の勾配は
上部ほどゆるくすることにより、金属配線の層間接続不
良を激減することが出来る。すなわち、従来多発したス
ルーホール部分での金属配線の「くびれ」による接続抵
抗の増大，エレクトロマイグレーション耐性の劣化や金
属配線の断線に対し、本発明のスルーホール形状は効果
的にこれらの現象の発生を抑止することが出来る。
例えば、SiON膜を5000Åに、Si含有ポリイミド膜（下
地が凸状の部分で）を1.0μｍに形成し、SiON膜上端の
開口寸法を1.5μｍとし、上層金属としてスパッタ法に
より被着したAl膜を用いた場合、そのAl膜のカバレジは
70％程度となり、充分なカバレジを確保出来る。
地が凸状の部分で）を1.0μｍに形成し、SiON膜上端の
開口寸法を1.5μｍとし、上層金属としてスパッタ法に
より被着したAl膜を用いた場合、そのAl膜のカバレジは
70％程度となり、充分なカバレジを確保出来る。
さらに、従来の層間絶縁膜は膜厚構成の主体が無機膜
である故、クラックの発生から膜厚の上限が決定されて
いたが、本発明では、クラック発生の危惧が少なくかつ
比誘電率の低いポリイミド系有機膜の膜厚を厚くするこ
とにより、寄生容量を低減することが可能となる。
である故、クラックの発生から膜厚の上限が決定されて
いたが、本発明では、クラック発生の危惧が少なくかつ
比誘電率の低いポリイミド系有機膜の膜厚を厚くするこ
とにより、寄生容量を低減することが可能となる。
第１図（ａ）は本発明の第１の実施例の縦断面図、第１
図（ｂ）〜（ｄ）は第１の実施例の主要工程の縦断面
図、第２図（ａ）〜（ｃ）は本発明の第２の実施例の主
要工程の縦断面図、第３図（ａ），（ｂ）および第４図
（ａ），（ｂ）は従来の技術を説明するための縦断面図
である。 １……シリコン基板、２……SiO2膜、３……第１層目Al
配線、4,6……SiON膜、５……SOG膜、７……第２層目Al
配線、8,8a,8b,8c……フォトレジスト膜、９……等方的
開口部、10……異方的開口部、11,12……くびれ、13…
…Ti膜、14……Pt膜、15,16……断線、17……Si含有ポ
リイミド膜、18,18a……スルーホール、19,19a……開口
部、20,20a……開口予定部、21,21a……熱処理後の開口
予定部。
図（ｂ）〜（ｄ）は第１の実施例の主要工程の縦断面
図、第２図（ａ）〜（ｃ）は本発明の第２の実施例の主
要工程の縦断面図、第３図（ａ），（ｂ）および第４図
（ａ），（ｂ）は従来の技術を説明するための縦断面図
である。 １……シリコン基板、２……SiO2膜、３……第１層目Al
配線、4,6……SiON膜、５……SOG膜、７……第２層目Al
配線、8,8a,8b,8c……フォトレジスト膜、９……等方的
開口部、10……異方的開口部、11,12……くびれ、13…
…Ti膜、14……Pt膜、15,16……断線、17……Si含有ポ
リイミド膜、18,18a……スルーホール、19,19a……開口
部、20,20a……開口予定部、21,21a……熱処理後の開口
予定部。
Claims (1)
- 【請求項１】多層配線構造を有する半導体装置におい
て、層間絶縁膜が下層に気相成長された無機膜と上層に
塗布形成されたポリイミド系有機膜との積層膜からな
り、前記積層膜に設けられたスルーホールの開口径は上
部ほど広く、前記スルーホールにおける前記無機膜の勾
配は下部ほどゆるく、前記スルーホールにおける前記ポ
リイミド系有機膜の勾配は上部ほどゆるくなることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20167689A JP2819640B2 (ja) | 1989-08-02 | 1989-08-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20167689A JP2819640B2 (ja) | 1989-08-02 | 1989-08-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364921A JPH0364921A (ja) | 1991-03-20 |
| JP2819640B2 true JP2819640B2 (ja) | 1998-10-30 |
Family
ID=16445053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20167689A Expired - Lifetime JP2819640B2 (ja) | 1989-08-02 | 1989-08-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819640B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002037443A (ja) * | 2000-07-19 | 2002-02-06 | Taisho Pharmaceut Co Ltd | 瓶の整列方法及び瓶の整列装置 |
| JP4938391B2 (ja) * | 2006-09-08 | 2012-05-23 | アサヒビール株式会社 | 搬送装置 |
-
1989
- 1989-08-02 JP JP20167689A patent/JP2819640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0364921A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740050B2 (ja) | 溝埋込み配線形成方法 | |
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| KR100303221B1 (ko) | 반도체 장치 | |
| US5583074A (en) | Semiconductor circuit | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JP2734675B2 (ja) | 半導体装置の製造方法 | |
| JPH02281757A (ja) | 半導体装置 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH0547706A (ja) | 半導体装置の製造方法 |