JPH0794481A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794481A JPH0794481A JP5238103A JP23810393A JPH0794481A JP H0794481 A JPH0794481 A JP H0794481A JP 5238103 A JP5238103 A JP 5238103A JP 23810393 A JP23810393 A JP 23810393A JP H0794481 A JPH0794481 A JP H0794481A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- polyimide film
- photoresist mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】
【目的】 工程のわずかな変更で２層目配線のステップ
断線を確実に防止することができる半導体装置の製造方
法を提供する。 【構成】 半導体基板１側から保護膜３、ポリイミド膜
４を層状に重ねて成る中間絶縁膜上に開口パターン６を
有するフォトレジストマスク５を設けてエッチングによ
りポリイミド膜４に開口７を形成し、フォトレジストマ
スク５及びポリイミド膜４をマスクとしてエッチングに
より保護膜３に開口８を形成し、フォトレジストマスク
５を利用して再びポリイミド膜４を選択的にエッチング
して、保護膜３の開口８に対してポリイミド膜４の開口
７を大きくし、これら開口をまとめて形成される開口を
上方へ向かって開いた形状にし、フォトレジストマスク
５を除去した後に、半導体基板１上に設けられたオーミ
ック電極２に接続したメッキ用配線９をポリイミド膜４
上に設けるこよにより、開口の途中におけるメッキ用配
線９のステップ断線を確実に防止する。
断線を確実に防止することができる半導体装置の製造方
法を提供する。 【構成】 半導体基板１側から保護膜３、ポリイミド膜
４を層状に重ねて成る中間絶縁膜上に開口パターン６を
有するフォトレジストマスク５を設けてエッチングによ
りポリイミド膜４に開口７を形成し、フォトレジストマ
スク５及びポリイミド膜４をマスクとしてエッチングに
より保護膜３に開口８を形成し、フォトレジストマスク
５を利用して再びポリイミド膜４を選択的にエッチング
して、保護膜３の開口８に対してポリイミド膜４の開口
７を大きくし、これら開口をまとめて形成される開口を
上方へ向かって開いた形状にし、フォトレジストマスク
５を除去した後に、半導体基板１上に設けられたオーミ
ック電極２に接続したメッキ用配線９をポリイミド膜４
上に設けるこよにより、開口の途中におけるメッキ用配
線９のステップ断線を確実に防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、中間絶縁膜を介して多層配線を形成する方
法に関するものである。
関し、特に、中間絶縁膜を介して多層配線を形成する方
法に関するものである。
【０００２】
【従来の技術】高周波領域で高効率な性能を発揮するガ
リウム砒素電界効果トランジスタ装置は、複数のトラン
ジスタ素子を並列接続した構造となっている。このた
め、トランジスタ素子の上に設けられた中間絶縁膜にエ
ッチングにより開口を設け、中間絶縁膜上に設けた配線
をこの開口を介してトランジスタ素子の電極に接続する
２層配線構造を形成する必要がある。
リウム砒素電界効果トランジスタ装置は、複数のトラン
ジスタ素子を並列接続した構造となっている。このた
め、トランジスタ素子の上に設けられた中間絶縁膜にエ
ッチングにより開口を設け、中間絶縁膜上に設けた配線
をこの開口を介してトランジスタ素子の電極に接続する
２層配線構造を形成する必要がある。
【０００３】２層配線構造を形成するための従来の方法
を図３乃至図６を参照して説明する。図３に示すよう
に、ガリウム砒素基板１には予めトランジスタ素子が形
成され、ソース或いはドレイン領域にオーミック接触す
るオーミック電極２が設けられている。そして、このガ
リウム砒素基板１上には順次、シリコン窒化膜（ＳｉＮ
膜）３、ポリイミド膜４が設けられ、これらの膜３、４
で層間絶縁のための中間絶縁膜が構成されている。
を図３乃至図６を参照して説明する。図３に示すよう
に、ガリウム砒素基板１には予めトランジスタ素子が形
成され、ソース或いはドレイン領域にオーミック接触す
るオーミック電極２が設けられている。そして、このガ
リウム砒素基板１上には順次、シリコン窒化膜（ＳｉＮ
膜）３、ポリイミド膜４が設けられ、これらの膜３、４
で層間絶縁のための中間絶縁膜が構成されている。
【０００４】上記のような中間絶縁膜まで設けられた状
態において、まず、中間絶縁膜上にはフォトレジスト膜
５を設け、このフォトレジスト膜５にオーミック電極２
に対応した開口６のパターンを形成する。
態において、まず、中間絶縁膜上にはフォトレジスト膜
５を設け、このフォトレジスト膜５にオーミック電極２
に対応した開口６のパターンを形成する。
【０００５】次いで、図４に示すように、フォトレジス
ト膜５をマスクとして、ポリイミド膜４をシリコン窒化
膜３が露出するまで選択的にウエットエッチングし、フ
ォトレジスト膜５の開口６に連続した開口７を形成す
る。このウエットエッチングは、ポリイミド膜４の膜厚
が１μｍの場合に、例えばエチレンジアミン；ヒドラジ
ンヒドラードを用いて約２分間行う。
ト膜５をマスクとして、ポリイミド膜４をシリコン窒化
膜３が露出するまで選択的にウエットエッチングし、フ
ォトレジスト膜５の開口６に連続した開口７を形成す
る。このウエットエッチングは、ポリイミド膜４の膜厚
が１μｍの場合に、例えばエチレンジアミン；ヒドラジ
ンヒドラードを用いて約２分間行う。
【０００６】なお、このウエットエッチングにおいて、
ポリイミド膜４は若干サイドエッチングされ、開口７は
開口６より若干大きくなる。
ポリイミド膜４は若干サイドエッチングされ、開口７は
開口６より若干大きくなる。
【０００７】次いで、図５に示すように、フォトレジス
ト膜５及びポリイミド膜４をマスクとして、シリコン窒
化膜３をオーミック電極２が露出するまで選択的にドラ
イエッチングし、シリコン窒化膜３に開口６、７に連続
した開口８を形成する。このドライエッチングは、シリ
コン窒化膜３の膜厚が数千オングストロームの場合に、
ガスプラズマを用いて約３０秒間行う。
ト膜５及びポリイミド膜４をマスクとして、シリコン窒
化膜３をオーミック電極２が露出するまで選択的にドラ
イエッチングし、シリコン窒化膜３に開口６、７に連続
した開口８を形成する。このドライエッチングは、シリ
コン窒化膜３の膜厚が数千オングストロームの場合に、
ガスプラズマを用いて約３０秒間行う。
【０００８】なお、このドライエッチングにおいて、シ
リコン窒化膜３は若干サイドエッチングされ、開口８は
開口７より若干大きくなる。
リコン窒化膜３は若干サイドエッチングされ、開口８は
開口７より若干大きくなる。
【０００９】次いで、フォトレジスト膜５を除去し、ポ
リイミド膜４及び開口７の部分の全面に、金属（例え
ば、チタン、白金、金）を蒸着し、この金属の上に新た
なフォトレジスト膜を用いてマスクパターンを形成し、
電解メッキを行うことにより、２層目の配線９を形成す
る。
リイミド膜４及び開口７の部分の全面に、金属（例え
ば、チタン、白金、金）を蒸着し、この金属の上に新た
なフォトレジスト膜を用いてマスクパターンを形成し、
電解メッキを行うことにより、２層目の配線９を形成す
る。
【００１０】
【発明が解決しようとする課題】上記に説明したよう
に、ポリイミド膜４及びシリコン窒化膜３を順次エッチ
ングして開口７及び開口８を形成すると、サイドエッチ
ングも生じて開口が順次大きくなり、これら開口７、８
によって形成される開口は下方に向かって（すなわち、
オーミック電極２に向かって）開いた段差形状となって
しまう。
に、ポリイミド膜４及びシリコン窒化膜３を順次エッチ
ングして開口７及び開口８を形成すると、サイドエッチ
ングも生じて開口が順次大きくなり、これら開口７、８
によって形成される開口は下方に向かって（すなわち、
オーミック電極２に向かって）開いた段差形状となって
しまう。
【００１１】しかしながら、図６に示すように従来の製
造方法にあっては、開口の形状が上記のような下方に向
かって開いた段差を有するものであるにもかかわらず、
そのまま金属を蒸着して２層目のメッキ用電極９を形成
するようにしていたため、上記開口の段差部分で蒸着し
た金属が切れ、メッキ用電極９が断線してしまうという
ステップ断線が生じてしまう場合があった。
造方法にあっては、開口の形状が上記のような下方に向
かって開いた段差を有するものであるにもかかわらず、
そのまま金属を蒸着して２層目のメッキ用電極９を形成
するようにしていたため、上記開口の段差部分で蒸着し
た金属が切れ、メッキ用電極９が断線してしまうという
ステップ断線が生じてしまう場合があった。
【００１２】本発明は上記従来の事情に鑑み為されたも
ので、工程のわずかな変更で上記のようなステップ断線
を確実に防止することができる半導体装置の製造方法を
提供することを目的とする。
ので、工程のわずかな変更で上記のようなステップ断線
を確実に防止することができる半導体装置の製造方法を
提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置の製造方法は、電極が設けられた半導体
基板上に、半導体基板側から保護膜、ポリイミド膜を層
状に重ねて成る中間絶縁膜を設け、この中間絶縁膜に開
口を形成して配線を接続する半導体装置の製造方法にお
いて、中間絶縁膜上に開口パターンを有するフォトレジ
ストマスクを設けてエッチングによりポリイミド膜に開
口を形成する工程と、前記フォトレジストマスク及びポ
リイミド膜をマスクとしてエッチングにより保護膜に開
口を形成する工程と、前記フォトレジストマスクを利用
して再びポリイミド膜を選択的にエッチングし、保護膜
の開口縁部に対してポリイミド膜の開口縁部を側方へ後
退させる工程と、前記フォトレジストマスクを除去した
後に中間絶縁膜上に前記電極に接続したメッキ用電極を
設ける工程と、を備えたことを特徴とする。
明の半導体装置の製造方法は、電極が設けられた半導体
基板上に、半導体基板側から保護膜、ポリイミド膜を層
状に重ねて成る中間絶縁膜を設け、この中間絶縁膜に開
口を形成して配線を接続する半導体装置の製造方法にお
いて、中間絶縁膜上に開口パターンを有するフォトレジ
ストマスクを設けてエッチングによりポリイミド膜に開
口を形成する工程と、前記フォトレジストマスク及びポ
リイミド膜をマスクとしてエッチングにより保護膜に開
口を形成する工程と、前記フォトレジストマスクを利用
して再びポリイミド膜を選択的にエッチングし、保護膜
の開口縁部に対してポリイミド膜の開口縁部を側方へ後
退させる工程と、前記フォトレジストマスクを除去した
後に中間絶縁膜上に前記電極に接続したメッキ用電極を
設ける工程と、を備えたことを特徴とする。
【００１４】
【作用】従来例と同様に中間絶縁膜をエッチングして、
中間絶縁膜のポリイミド膜及び保護膜に順次開口を形成
する。そして、本発明では、２層目のメッキ用電極を形
成する前に、これら開口のエッチング形成に用いたフォ
トレジスト膜を再びマスクとして利用してポリイミド膜
のみを選択的にエッチングし、ポリイミド膜の開口を保
護膜の開口より大きくして、これら開口をまとめて形成
される開口を上方へ向かって開いた形状にする。そし
て、従来例と同様に、フォトレジスト膜を除去した後、
開口を介して半導体基板上の電極に接続した２層目のメ
ッキ用電極を中間絶縁膜上に形成する。
中間絶縁膜のポリイミド膜及び保護膜に順次開口を形成
する。そして、本発明では、２層目のメッキ用電極を形
成する前に、これら開口のエッチング形成に用いたフォ
トレジスト膜を再びマスクとして利用してポリイミド膜
のみを選択的にエッチングし、ポリイミド膜の開口を保
護膜の開口より大きくして、これら開口をまとめて形成
される開口を上方へ向かって開いた形状にする。そし
て、従来例と同様に、フォトレジスト膜を除去した後、
開口を介して半導体基板上の電極に接続した２層目のメ
ッキ用電極を中間絶縁膜上に形成する。
【００１５】
【実施例】以下、本発明の一実施例を図１及び図２に基
づいて説明する。なお、従来と同一の工程については説
明を省略し、符号も従来と同一部分には同一の符号を付
して説明する。
づいて説明する。なお、従来と同一の工程については説
明を省略し、符号も従来と同一部分には同一の符号を付
して説明する。
【００１６】本実施例は、上記した従来の製造方法によ
って対象の半導体装置を図５に示した状態とした後に、
工程を１つ追加したものである。すなわち、図５に示し
たようにポリイミド膜４及びシリコン窒化膜３をそれぞ
れ選択的にエッチングして開口７及び開口８を形成した
後、２層目のメッキ用電極を形成するための金属蒸着を
行う前に、ポリイミド膜４の選択的エッチングを再び行
う。
って対象の半導体装置を図５に示した状態とした後に、
工程を１つ追加したものである。すなわち、図５に示し
たようにポリイミド膜４及びシリコン窒化膜３をそれぞ
れ選択的にエッチングして開口７及び開口８を形成した
後、２層目のメッキ用電極を形成するための金属蒸着を
行う前に、ポリイミド膜４の選択的エッチングを再び行
う。
【００１７】このポリイミド膜４の再度のエッチング
は、図１に示すように、先に開口７及び開口８のエッチ
ング形成に用いたフォトレジスト膜５をそのまま再びマ
スクとして利用して行い、ポリイミド膜４のみを選択的
にウエットエッチングする。このウエットエッチング
は、ポリイミド膜４の膜厚が１μｍの場合に、例えばエ
チレンジアミン；ヒドラジンヒドラード混合液を用いて
約９０秒間（図２に示した工程の約３／４）行う。
は、図１に示すように、先に開口７及び開口８のエッチ
ング形成に用いたフォトレジスト膜５をそのまま再びマ
スクとして利用して行い、ポリイミド膜４のみを選択的
にウエットエッチングする。このウエットエッチング
は、ポリイミド膜４の膜厚が１μｍの場合に、例えばエ
チレンジアミン；ヒドラジンヒドラード混合液を用いて
約９０秒間（図２に示した工程の約３／４）行う。
【００１８】この結果、ポリイミド膜４の開口７の壁面
がサイドエッチングされ、開口７がシリコン窒化膜３の
開口８より大きくなる。したがって、これら開口７及び
開口８を総じて形成される開口は上方へ向かって開いた
形状になる。
がサイドエッチングされ、開口７がシリコン窒化膜３の
開口８より大きくなる。したがって、これら開口７及び
開口８を総じて形成される開口は上方へ向かって開いた
形状になる。
【００１９】この後、従来と同様にして、フォトレジス
ト膜５を除去した後、ポリイミド膜４及び開口７の部分
の全面に、チタン、白金、金等の金属を蒸着し、この金
属の上に新たなフォトレジスト膜を用いてマスクパター
ンを形成し、開口７及び開口８を介してガリウム砒素基
板１上のオーミック電極２に接続した２層目のメッキ用
電極９をポリイミド膜４上に形成する。
ト膜５を除去した後、ポリイミド膜４及び開口７の部分
の全面に、チタン、白金、金等の金属を蒸着し、この金
属の上に新たなフォトレジスト膜を用いてマスクパター
ンを形成し、開口７及び開口８を介してガリウム砒素基
板１上のオーミック電極２に接続した２層目のメッキ用
電極９をポリイミド膜４上に形成する。
【００２０】ここで、図２に示すように、中間絶縁膜に
形成された開口は上方に向かって開いた段差形状となっ
ていることから、メッキ用電極９の形成のための金属は
ポリイミド膜４上からオーミック電極２上へなだらかに
蒸着されるため、この開口の段差部分で蒸着した金属が
切れてしまうことはなく、メッキ用電極９がステップ断
線してしまうことはない。そして、メッキ用電極９の上
にオーミック電極２の上に開口部を有するレジストパタ
ーンを形成し、メッキ用電極９を一方の電極として電流
を流す電解メッキ法により、メッキ用電極９の上に選択
的に導電金属を被着することでソースドレイン電極を形
成するものである。
形成された開口は上方に向かって開いた段差形状となっ
ていることから、メッキ用電極９の形成のための金属は
ポリイミド膜４上からオーミック電極２上へなだらかに
蒸着されるため、この開口の段差部分で蒸着した金属が
切れてしまうことはなく、メッキ用電極９がステップ断
線してしまうことはない。そして、メッキ用電極９の上
にオーミック電極２の上に開口部を有するレジストパタ
ーンを形成し、メッキ用電極９を一方の電極として電流
を流す電解メッキ法により、メッキ用電極９の上に選択
的に導電金属を被着することでソースドレイン電極を形
成するものである。
【００２１】なお、上記実施例ではガリウム砒素基板を
用いた半導体装置を例にとって説明したが、本発明はこ
れに限定されるのもではなく、他の種類の化合物半導体
基板やシリコン半導体基板など、種々の半導体基板を用
いた半導体装置に適用することができる。例えばシリコ
ン半導体装置の多層配線構造に適用するには、図２の工
程においてメッキ用電極９の代わりに２層目配線層用の
導電金属層を堆積し、該導電金属層をフォトエッチング
にてパターニングすることにより、２層目の配線層を形
成する。
用いた半導体装置を例にとって説明したが、本発明はこ
れに限定されるのもではなく、他の種類の化合物半導体
基板やシリコン半導体基板など、種々の半導体基板を用
いた半導体装置に適用することができる。例えばシリコ
ン半導体装置の多層配線構造に適用するには、図２の工
程においてメッキ用電極９の代わりに２層目配線層用の
導電金属層を堆積し、該導電金属層をフォトエッチング
にてパターニングすることにより、２層目の配線層を形
成する。
【００２２】また、上記実施例では保護膜としてシリコ
ン窒化膜を用いた例を説明したが、本発明はこれに限定
されるものではなく、シリコン酸化膜（ＳｉＯ2）を保
護膜として用いた半導体装置にも適用することができ
る。
ン窒化膜を用いた例を説明したが、本発明はこれに限定
されるものではなく、シリコン酸化膜（ＳｉＯ2）を保
護膜として用いた半導体装置にも適用することができ
る。
【００２３】
【発明の効果】以上説明したように本発明によれば、中
間絶縁膜上に２層目のメッキ用電極を形成する前に、開
口形成に用いたフォトレジスト膜を利用してポリイミド
膜のみを再び選択的にエッチングして中間絶縁膜に形成
される開口を上方へ向かって開いた形状にし、この後
に、２層目のメッキ用電極を形成するようにしたため、
メッキ用電極のステップ断線を確実に防止することがで
きる。そして、この効果は、元々用いていたフォトレジ
スト膜を利用してポリイミド膜のみを再びエッチングす
るというわずかな工程の追加だけで得ることができ、製
造ラインの大幅な変更やコストの大幅な増大を招くこと
はない。
間絶縁膜上に２層目のメッキ用電極を形成する前に、開
口形成に用いたフォトレジスト膜を利用してポリイミド
膜のみを再び選択的にエッチングして中間絶縁膜に形成
される開口を上方へ向かって開いた形状にし、この後
に、２層目のメッキ用電極を形成するようにしたため、
メッキ用電極のステップ断線を確実に防止することがで
きる。そして、この効果は、元々用いていたフォトレジ
スト膜を利用してポリイミド膜のみを再びエッチングす
るというわずかな工程の追加だけで得ることができ、製
造ラインの大幅な変更やコストの大幅な増大を招くこと
はない。
【図１】本発明の一実施例の方法を説明する断面図。
【図２】本発明の一実施例の方法を説明する断面図。
【図３】従来例の方法を説明する断面図。
【図４】従来例の方法を説明する断面図。
【図５】従来例の方法を説明する断面図。
【図６】従来例の方法を説明する断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｂ
Claims (1)
- 【請求項１】 電極が設けられた半導体基板上に、半導
体基板側から保護膜、ポリイミド膜を層状に重ねて成る
中間絶縁膜を設け、この中間絶縁膜に開口を形成して配
線を接続する半導体装置の製造方法において、前記中間
絶縁膜上に開口パターンを有するフォトレジストマスク
を設けてエッチングによりポリイミド膜に開口を形成す
る工程と、前記フォトレジストマスク及びポリイミド膜
をマスクとしてエッチングにより保護膜に開口を形成す
る工程と、前記フォトレジストマスクを利用して再びポ
リイミド膜を選択的にエッチングし、保護膜の開口縁部
に対してポリイミド膜の開口縁部を側方へ後退させる工
程と、前記フォトレジストマスクを除去した後に中間絶
縁膜上に前記電極に接続した配線を設ける工程と、を備
えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238103A JPH0794481A (ja) | 1993-09-24 | 1993-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238103A JPH0794481A (ja) | 1993-09-24 | 1993-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794481A true JPH0794481A (ja) | 1995-04-07 |
Family
ID=17025227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238103A Pending JPH0794481A (ja) | 1993-09-24 | 1993-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794481A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012008075A1 (ja) * | 2010-07-12 | 2012-01-19 | パナソニック株式会社 | 窒化物半導体装置 |
| US8569843B2 (en) | 2008-10-21 | 2013-10-29 | Panasonic Corporation | Semiconductor device |
-
1993
- 1993-09-24 JP JP5238103A patent/JPH0794481A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569843B2 (en) | 2008-10-21 | 2013-10-29 | Panasonic Corporation | Semiconductor device |
| WO2012008075A1 (ja) * | 2010-07-12 | 2012-01-19 | パナソニック株式会社 | 窒化物半導体装置 |
| JP2012023074A (ja) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | 窒化物半導体装置 |
| CN102959686A (zh) * | 2010-07-12 | 2013-03-06 | 松下电器产业株式会社 | 氮化物半导体装置 |
| US8748995B2 (en) | 2010-07-12 | 2014-06-10 | Panasonic Corporation | Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| US9136457B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| US4070501A (en) | Forming self-aligned via holes in thin film interconnection systems | |
| US4029562A (en) | Forming feedthrough connections for multi-level interconnections metallurgy systems | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| JPH098130A (ja) | 半導体デバイスのビアホール形成方法 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPH0684827A (ja) | ゲルマニウム層を有する局部相互接続 | |
| JPS60153149A (ja) | 多層配線の形成方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| KR100324595B1 (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| KR950011554B1 (ko) | 다층금속배선형성방법 | |
| JPH08115923A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01211946A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS5911647A (ja) | 半導体装置の製造方法 | |
| JPH01211948A (ja) | 半導体装置の製造方法 | |
| JPH0223029B2 (ja) | ||
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 |