JP2012023074A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2012023074A
JP2012023074A JP2010157574A JP2010157574A JP2012023074A JP 2012023074 A JP2012023074 A JP 2012023074A JP 2010157574 A JP2010157574 A JP 2010157574A JP 2010157574 A JP2010157574 A JP 2010157574A JP 2012023074 A JP2012023074 A JP 2012023074A
Authority
JP
Japan
Prior art keywords
electrode
metal layer
nitride semiconductor
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010157574A
Other languages
English (en)
Other versions
JP5457292B2 (ja
Inventor
Kazuhiro Kaihara
一裕 海原
Tetsuzo Ueda
哲三 上田
Hidetoshi Ishida
秀俊 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010157574A priority Critical patent/JP5457292B2/ja
Priority to CN201180030056.6A priority patent/CN102959686B/zh
Priority to PCT/JP2011/002361 priority patent/WO2012008075A1/ja
Publication of JP2012023074A publication Critical patent/JP2012023074A/ja
Priority to US13/733,827 priority patent/US8748995B2/en
Application granted granted Critical
Publication of JP5457292B2 publication Critical patent/JP5457292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、活性領域１０２Ａを有する窒化物半導体層積層体１０２と、活性領域の上に互いに間隔をおいて形成されたフィンガー状の第１の電極１３１及び第２の電極１３２とを備えている。第１の電極の上に接して第１の電極配線１５１が形成され、第２の電極の上に第２の電極配線１５２が接して形成されている。第１の電極配線及び第２の電極配線を覆うように第２の絶縁膜が形成され、第２の絶縁膜の上に第１の金属層１６１が形成されている。第１の金属層は、第２の絶縁膜を介して活性領域の上に形成され、第１の電極配線と接続されている。
【選択図】図１

Description

本発明は、窒化物半導体装置に関し、特に活性領域の上に形成された電極パッドを有する窒化物半導体装置に関する。
III−Ｖ族窒化物半導体（以下、窒化物半導体という。）は、III族元素であるガリウム（Ｇａ）、アルミニウム（Ａｌ）及びインジウム（Ｉｎ）等と、Ｖ族元素である窒素（Ｎ）との化合物であり、一般式がＡｌxＧａ1-x-yＩｎyＮ(但し、０≦ｘ≦１、０≦ｙ ≦１、ｘ＋ｙ≦１)で表される混晶を形成する。窒化物半導体は、広いバンドギャップを有しており、バンド構造は直接遷移型である。このため、短波長光学素子へ応用されている。また、高い破壊電界と飽和電子速度という特長を有するため、電子デバイスへ応用することも検討されている。特に、半絶縁性基板の上に順次エピタキシャル成長したＡｌxＧａ1-xＮ層（但し、０＜ｘ≦１）とＧａＮ層との界面に現れる２次元電子ガス（２Dimensional Electron Gas：以下、２ＤＥＧという。）を利用したヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：以下、ＨＦＥＴという）は、高出力デバイス及び高周波デバイスとして開発が進められている。
ＨＦＥＴにおいては、キャリア供給層であるＡｌＧａＮショットキー層から電子が供給されるだけでなく、自発分極及びピエゾ分極からなる分極効果により電荷が供給される。このため、窒化物半導体を用いたＨＦＥＴの電子密度は１０13ｃｍ-2を超える。これは、砒化アルミニウムガリウム（ＡｌＧａＡｓ）と砒化ガリウム（ＧａＡｓ）とを用いたＨＦＥＴと比べて１桁程度も大きい。このように、窒化物半導体を用いたＨＦＥＴは、ＧａＡｓを用いたＨＦＥＴと比べて高いドレイン電流密度が期待でき、最大ドレイン電流が１Ａ／ｍｍを超える素子が報告されている（例えば、非特許文献１を参照。）。さらに、窒化物半導体は広いバンドギャップ（例えばＧａＮのバンドギャップは３．４ｅＶ）を有するため高い耐圧特性をも示し、窒化物半導体を用いたＨＦＥＴではゲート電極とドレイン電極との間の耐圧を１００Ｖ以上とすることが可能である。このため、窒化物半導体を用いたＨＦＥＴ等の電子デバイスは、高周波素子及び従来よりも小さい設計寸法で大電力を扱える素子として応用が検討されている。
窒化物半導体装置は、活性領域のサイズをシリコン（Ｓｉ）半導体装置の３分の１〜１０分の１程度に縮小可能である。しかし、大電流を流すパワーデバイスの用途では、電極パッドに接続するワイヤ径やリボンサイズは大きい方が望ましく、活性領域を縮小しても窒化物半導体装置のサイズを小さくする効果は小さい。窒化物半導体装置のサイズを縮小する方法として、活性領域の上に電極パッドを形成する、いわゆるパッドオンエレメント構造が検討されている（例えば、特許文献１を参照。）。
特開２００８−１７７５２７号公報
安藤祐二、岡本康宏、宮本広信、中山達峰、井上隆、葛原正明著「高耐圧AlGaN/GaNヘテロ接合FETの評価」信学技報、ED2002-214, CPM2002-105(2002-10), p.29-34
しかしながら、前記従来のパッドオンエレメント構造には以下のような問題がある。ドレイン電極パッドは活性層の上に形成し、ソース電極パッドは基板の裏面に形成すれば、最も効率良くパッドを配置することができる。しかし、ソース電極パッドを基板の裏面に形成するためには、窒化物半導体層及び基板を貫通するビアを形成する必要があり、コストが上昇するという問題がある。このため、製造方法の容易さの観点及びサイズの縮小の観点から、ドレイン電極パッドとソース電極パッドとを活性層の上に形成することが好ましい。しかし、ドレイン電極パッドとソース電極パッドとの両方を活性層の上に形成する場合には、電極フィンガーの一部しか電極パッドと直接接触させることができない。電極フィンガーの幅はデバイスのサイズによって制限されるため、広くすることは困難である。また、電極フィンガーはリフトオフ法により形成することが一般的であり、電極フィンガーの膜厚を厚くすることは困難である。このため、電極フィンガーは配線抵抗が大きく、電極フィンガーの一部しか電極パッドと直接接していない場合には、デバイスのオン抵抗が上昇するという問題がある。
また、活性層の上に例えば一方の電極パッドだけを形成する場合においても、電極フィンガーの全体が電極パッドと直接接するように大きな開口部を形成する必要があり、電極パッドの平坦性が低下するという問題もある。
これらの問題は、ＨＦＥＴだけでなくショットキーダイオード等の他の窒化物半導体装置においても生じる。
本発明は、活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、活性領域の上に形成された電極パッドが電極配線を介して電極と接続されている構成とする。
具体的に、本発明に係る窒化物半導体装置は、基板の上に形成され、素子分離領域に囲まれた活性領域を有する窒化物半導体層積層体と、活性領域の上に互いに間隔をおいて形成されたフィンガー状の第１の電極及び第２の電極と、第１の電極及び第２の電極を覆い、第１の電極の上面を露出する第１の開口部及び第２の電極の上面を露出する第２の開口部を有する第１の絶縁膜と、第１の電極の上に形成され、第１の開口部において第１の電極と接する第１の電極配線と、第２の電極の上に形成され、第２の開口部において第２の電極と接する第２の電極配線と、第１の電極配線及び第２の電極配線を覆う第２の絶縁膜と、第２の絶縁膜を介して活性領域の上に形成され、第１の電極配線と接続された第１の金属層とを備えている。
本発明の窒化物半導体装置は、電極パッドである第１の金属層が第２の絶縁膜を介して活性領域の上に形成され、第１の電極配線と接続されている。活性領域の上に形成された第１の金属層と第１の電極とをビア等により直接接続した場合には、第１の電極の配線抵抗が大きいため、窒化物半導体装置のオン抵抗が上昇するおそれがある。しかし、例示の第１の金属層と第１の電極とは、第１の電極配線を介して接続されている。第１の電極配線は第１の電極よりも配線抵抗を小さくすることができるので、第１の金属層と第１の電極配線との接触面積が小さい場合においても、窒化物半導体装置のオン抵抗の上昇を抑えることができる。
本発明に係る窒化物半導体装置は、第２の絶縁膜の上に第１の金属層と間隔をおいて形成された第２の金属層をさらに備え、第２の金属層は、活性領域の上に形成され、第２の電極配線と接続されていてもよい。
本発明の窒化物半導体装置において、第１の金属層と第１の電極配線とを接続する第１のビアと、第２の金属層と第２の電極配線とを接続する第２のビアとをさらに備え、第１のビア及び第２のビアは活性領域の上に形成されていてもよい。また、第１の金属層と第１の電極配線とを接続する第１のビアと、第２の金属層と第２の電極配線とを接続する第２のビアとをさらに備え、第１のビア及び第２のビアは、素子分離領域の上に形成されていてもよい。
本発明の窒化物半導体装置において、第２の絶縁膜は、シリコン窒化膜又はシリコン酸化膜である第１の膜と、該第１の膜の上に形成された有機絶縁膜である第２の膜とを有し、第１のビア及び第２のビアの開口部は、第２の膜の下端部における開口部の面積が、第１の膜の上端部における開口部の面積よりも大よりも大きくてもよい。
本発明の窒化物半導体装置において、第１の電極配線と第２の電極配線との最短距離、第１の電極配線と第２の金属層との最短距離及び第２の電極配線と第１の金属層との最短距離のうちの最小の距離と、第２の絶縁膜の絶縁破壊電圧との積は、６００Ｖ以上であることが好ましい。
本発明の窒化物半導体装置において、第１の電極は、カソード電極であり、第２の電極は、アノード電極である構成としてもよい。
本発明の窒化物半導体装置において、第１の電極と、第２の電極との間に形成されたフィンガー状の第１のゲート電極と、第２の絶縁膜の上に、第１の金属層及び第２の金属層と間隔をおいて形成され且つ第１のゲート電極と接続された第３の金属層とをさらに備え、第３の金属層と第２の金属層との間隔は、第３の金属層と第１の金属層との間隔以上であり、第１の電極は、ソース電極であり、第２の電極は、ドレイン電極である構成としてもよい。
この場合において、基板に垂直で且つ第１の電極配線及び第２の電極配線を垂直に横切る断面において、第１の電極配線の第２の電極側の端部は、第１のゲート電極よりも第２の電極側に位置していてもよい。
また、第１のゲート電極と窒化物半導体層積層体との間に形成されたｐ型の窒化物半導体層をさらに備えていてもよい。
本発明の窒化物半導体装置は、第１の電極と、第２の電極との間に、第１の電極側から順次形成されたフィンガー状の第１のゲート電極及び第２のゲート電極と、第２の絶縁膜の上に、第１の金属層及び第２の金属層と間隔をおいて形成され且つ第１のゲート電極と接続された第３の金属層及び第２のゲート電極と接続された第４の金属層とをさらに備え、第３の金属層と第２の金属層との間隔は、第３の金属層と第１の金属層との間隔以上であり、第１の電極は、第１のオーミック電極であり、第２の電極は、第２のオーミック電極である構成としてもよい。
この場合において、基板に垂直で且つ第１の電極配線及び第２の電極配線を垂直に横切る断面において、第１の電極配線の第２の電極側の端部は、第１のゲート電極よりも第２の電極側で且つ第２のゲート電極よりも第１のゲート電極側に位置し、第２の電極配線の第１の電極側の端部は、第２のゲート電極よりも第１の電極側で且つ第１のゲート電極よりも第２のゲート電極側に位置していてもよい。
また、第１のゲート電極及び第２のゲート電極と窒化物半導体層積層体との間にそれぞれ形成されたｐ型の窒化物半導体層をさらに備えていてもよい。
本発明に係る窒化物半導体装置によれば、活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できる。
一実施形態に係る窒化物半導体装置を示す平面図である。 一実施形態に係る窒化物半導体装置を示す断面図である。 一実施形態に係る窒化物半導体装置を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す平面図である。 一実施形態に係る窒化物半導体装置の変形例を示す平面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す平面図である。
図１〜図３は、一実施形態に係る窒化物半導体装置であり、図１は平面構成を示し、図２は図１のII−II線における断面構成を示し、図３は図１のIII−III線における断面構成を示している。本実施形態の窒化物半導体装置は、Ｓｉ基板１０１の上に形成された窒化物半導体層積層体１０２を備えている。窒化物半導体層積層体１０２は、例えば、基板１０１側から順次形成されたバッファ層１２０、膜厚が２．５μｍのアンドープのＧａＮからなる第１の窒化物半導体層１２１及び膜厚が５０ｎｍのアンドープのＡｌＧａＮからなる第２の窒化物半導体層１２２を有している。窒化物半導体層積層体１０２は、活性領域１０２Ａと、活性領域１０２Ａを囲む素子分離領域１０２Ｂとを有している。素子分離領域１０２Ｂはイオン注入等により高抵抗化された領域である。活性領域１０２Ａにおいては、第１の窒化物半導体層１２１における第２の窒化物半導体層１２２との界面近傍には、２次元電子ガス（２ＤＥＧ）からなるチャネルが形成されている。
窒化物半導体層積層体１０２の上には、活性領域１０２Ａを横切るようにフィンガー状の第１のオーミック電極１３１と第２のオーミック電極１３２とが、互いに間隔をおいて交互に形成されている。第１のオーミック電極１３１と第２のオーミック電極１３２との間には、ｐ型の第３の窒化物半導体層１３４を介在させてゲート電極１３３が形成されている。本実施形態においては、第１のオーミック電極１３１はソース電極であり、第２のオーミック電極１３２はドレイン電極である。図１においては、第１のオーミック電極１３１が２本、第２のオーミック電極１３２が３本の構成を示しているが、第１のオーミック電極１３１及び第２のオーミック電極１３２の数は何本であってもよい。
第１のオーミック電極１３１及び第２のオーミック電極１３２は、チタン（Ｔｉ）とアルミニウム（Ａｌ）とからなり、チャネルとオーミック接触している。本実施形態においては、コンタクト抵抗を低減するために、第２の窒化物半導体層１２２と第１の窒化物半導体層１２１との界面よりも下側に達する凹部に形成されている。第１のオーミック電極１３１及び第２のオーミック電極１３２は、最も厚い部分における膜厚が２５０ｎｍ程度であり、幅は数μｍ程度である。幅を大きくするとオーミック電極の配線抵抗を低減できるが、チップ面積におけるチャネル領域の割合が減少するため、大きくとることは好ましくない。チャネル領域が大きいほどオン抵抗は小さくなり、大電流を流すことができるので、チャネル領域は大きい方が望ましい。第１のオーミック電極１３１及び第２のオーミック電極１３２はニッケル（Ｎｉ）、金（Ａｕ）又はバナジウム（Ｖ）等により形成してもよい。第１のオーミック電極１３１及び第２のオーミック電極１３２はリフトオフ法を用いれば容易に形成することができる。
ｐ型の第３の窒化物半導体層１３４は、膜厚が２００ｎｍ程度のマグネシウム（Ｍｇ）がドープされたＧａＮからなる。ゲート電極１３３は、パラジウム（Ｐｄ）及びＡｕからなり、ｐ型の第３の窒化物半導体層１３４とオーミック接触している。ｐ型の第３の窒化物半導体層１３４と第２の窒化物半導体層１２２とによりＰＮ接合が形成される。これにより、ゲート電極１３３に印加する電圧が０Ｖの場合においても、ｐ型の第３の窒化物半導体層１３４から基板１０１側及び第２のオーミック電極１３２側に向かって、第２の窒化物半導体層１２２及び第１の窒化物半導体層１２１中に空乏層が広がる。従って、ゲート電極１３３に印加する電圧が０Ｖの場合においてもチャネルを流れる電流が遮断される、ノーマリオフ動作を行わせることが可能となる。本実施形態においては、閾値電圧を調整するために、ｐ型の第３の窒化物半導体層１３４及びゲート電極１３３は、第２の窒化物半導体層１２２の膜厚が他の部分よりも薄いゲートリセス部（図示せず）に形成されている。ゲート電極１３３は、Ｎｉ、Ｔｉ、銀（Ａｇ）又は白金（Ｐｔ）等により形成することも可能である。ｐ型の第３の窒化物半導体層１３４を用いてノーマリオフ動作をするノーマリオフ型としたが、ゲートリセス構造等によりノーマリオフ型を実現してもよい。また、ノーマリオン型とすることも可能である。
窒化物半導体層積層体１０２の上には、第１のオーミック電極１３１、第２のオーミック電極１３２及びゲート電極１３３を覆うように、膜厚が３００ｎｍ程度のシリコン窒化膜（ＳｉＮ膜）である第１の絶縁膜１４１が形成されている。第１の絶縁膜１４１は、窒化物半導体層積層体１０２の表面を安定化すると共に、後述する第２の絶縁膜１４２から窒化物半導体層積層体１０２への水分の侵入を低減する機能を有する。第１の絶縁膜１４１は、第１のオーミック電極１３１の上面を露出するストライプ状の第１の開口部及び第２のオーミック電極１３２の上面を露出するストライプ状の第２の開口部を有している。
第１の絶縁膜１４１の上には、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２が形成されている。第１のオーミック電極配線１５１は、第１の開口部において第１のオーミック電極１３１と接続され、第２のオーミック電極配線１５２は第２の開口部において第２のオーミック電極１３２と接続されている。第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２は、ＴｉとＡｕとの積層膜となっており、Ｔｉは第１のオーミック電極１３１及び第２のオーミック電極１３２との密着性を向上させる密着層である。第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２の膜厚は５μｍ程度とすればよく、幅はそれぞれ第１のオーミック電極１３１及び第２のオーミック電極１３２の幅と同じ又はそれよりも広くすることが好ましい。
第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２を覆うように、第２の絶縁膜１４２が形成されている。本実施形態において第２の絶縁膜１４２は、膜厚が４００ｎｍ程度のＳｉＮからなる第１の膜１４２Ａと、膜厚が１０μｍ程度のポリベンズオキサゾール（ＰＢＯ）からなる第２の膜１４２Ｂとの積層膜である。第１の膜１４２Ａは、第２の膜１４２Ｂから窒化物半導体層積層体１０２への水分の侵入を低減する機能と、第２の膜１４２Ｂと下側の層との密着性を向上させる機能とを有する。
第２の絶縁膜１４２の上には、電極パッドである第１の金属層１６１、第２の金属層１６２及び第３の金属層１６３が形成されている。本実施形態において第１の金属層１６１及び第２の金属層１６２は、活性領域１０２Ａの上に形成されている。第１の金属層１６１と第２の金属層１６２とは、ゲート電極１３３が延びる方向（ゲート幅方向）と交差する辺同士が相対するように、互いに間隔をおいて配置されている。第２の絶縁膜１４２は、第１の金属層１６１の下側において第１のオーミック電極配線１５１の上面を露出する第３の開口部を有している。第３の開口部を埋めるように第１の金属層１６１と一体となった第１のビア１６５が形成されており、第１のビア１６５により第１の金属層１６１と第１のオーミック電極配線１５１とは接続されている。また、第２の金属層１６２の下側において第２のオーミック電極配線１５２の上面を露出する第２の開口部を有している。第２の開口部を埋めるように第２の金属層１６２と一体となった第２のビア１６６が形成されており、第２のビア１６６により第２の金属層１６２と第２のオーミック電極配線１５２とは接続されている。
第１の金属層１６１、第２の金属層１６２及び第３の金属層１６３は、Ｔｉ、銅（Ｃｕ）及びＮｉの積層膜とすればよい。シート抵抗を低く抑えるためにＣｕ膜の厚さは５μｍ程度とすることが好ましい。最上層にＮｉ膜を設けることにより、Ａｌワイヤ又はＡｌリボン等との密着性が向上し、信頼性が高い半導体装置を実現することができる。Ｎｉ膜の膜厚は１μｍ程度とすることが好ましい。Ｎｉに代えてＡｇを用いることも可能である。Ａｕ又はＣｕ等からなるワイヤ、リボン又はクリップ等を用いる場合には最表面をＡｕ層としてもよい。
本実施形態において、第３の金属層１６３は活性領域１０２Ａの上の第１の金属層１６１側の領域に形成されている。このような構成とすることにより、第３の金属層１６３と第２の金属層１６２との間の耐圧を確保しつつ、半導体装置のサイズを小さくすることができる。第３の金属層１６３は、素子分離領域１０２Ｂの上に形成されたゲート電極配線１５３と第３のビア１６７を介して接続されている。ゲート電極配線１５３は、活性領域１０２Ａの外周を迂回して配置され、ゲート電極１３３と接続されている。本実施形態においては、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２を素子分離領域１０２Ｂに引き出して束ねていないため、ゲート電極配線１５３が第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２を横切ることがない。活性領域が複数形成されている場合には、活性領域の間の素子分離領域において、複数のゲート電極を束ねるようにゲート電極配線を形成してもよい。
第１の金属層１６１及び第２の金属層１６２を、活性領域１０２Ａの上に形成する場合には、第１のオーミック電極１３１の一部は第２の金属層１６２の下側に位置し、第２のオーミック電極１３２の一部は第１の金属層１６１の下側に位置する。仮に、第１のオーミック電極配線１５１を形成せずに、第１の金属層１６１と第１のオーミック電極１３１とをビアにより直接接続する場合、ビアと接するのは第１のオーミック電極１３１の第１の金属層１６１の下側に形成された部分だけである。第１のオーミック電極１３１は、膜厚が薄く幅も狭いため、配線抵抗が大きい。このため、第１のオーミック電極１３１の第２の金属層１６２の下側に形成されている部分においては、第１の金属層１６１と第１のオーミック電極１３１との間の抵抗を無視できなくなる。第２の金属層１６２と第２のオーミック電極１３２との間にも同じ問題が生じる。第１のオーミック電極１３１及び第２のオーミック電極１３２は、一般にリフトオフ法により形成するため、膜厚を厚くして配線抵抗を低減することは困難である。また、第１のオーミック電極１３１及び第２のオーミック電極１３２の幅は、デバイスのサイズによって制限されるため、幅を広くすることにより配線抵抗を低減することも困難である。
本実施形態の半導体装置は、第１のオーミック電極１３１の上を覆うように第１のオーミック電極配線１５１が形成され、第２のオーミック電極１３２の上を覆うように第２のオーミック電極配線１５２が形成されている。第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２は、第１のオーミック電極１３１及び第２のオーミック電極１３２よりも膜厚を厚くすることができるので、配線抵抗を小さくすることが容易である。このため、第１のオーミック電極配線１５１の第１の金属層１６１の下側の部分のみにビアが接続されていたとしても、第１の金属層１６１と第１のオーミック電極１３１との間の抵抗を小さく抑えることができる。第２の金属層１６２と第２のオーミック電極１３２との間においても同様である。本実施形態の半導体装置は、第１の金属層及び第２の金属層を第１のオーミック電極配線及び第２のオーミック電極配線を介さずに、第１のオーミック電極及び第２のオーミック電極と直接接続した場合と比べて、配線抵抗を約半分に低減することができる。
配線抵抗を効果的に抑えるためには、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２は、ゲート幅方向と交差する方向の断面積が第１のオーミック電極１３１及び第２のオーミック電極１３２よりも大きくなるようにすればよい。第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２をめっき法により形成すれば、膜厚を厚くすることが容易にできる。また、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２は、できるだけ電気抵抗が小さい材料を用いることが好ましく、Ａｕ若しくはＣｕ又はこれらの合金等とすればよい。Ａｌ、Ｎｉ若しくはＴｉ又はこれらの合金等を用いることも可能である。また、第１のオーミック電極１３１及び第２のオーミック電極１３２との密着性を向上するため、積層膜としてもよい。この場合には、密着層である下層は、Ｔｉ若しくはＴａ又はこれらの窒化物等を用いればよい。
図１は第１のオーミック電極配線１５１がゲート電極１３３の上を覆うように形成された例を示している。第１のオーミック電極配線１５１をゲート電極１３３よりも第２のオーミック電極１３２側に張り出した構造とすることにより、第１のオーミック電極配線１５１の断面積を大きくすることができるだけでなく、第１のオーミック電極配線１５１をフィールドプレートとして機能させることが可能となる。さらに、第１の金属層１６１及び第２の金属層１６２が活性領域１０２Ａの上に形成されている。これにより、半導体装置がオフの状態において、ゲート電極１３３の端部及び第１のオーミック電極配線１５１からなるフィールドプレートの端部における電界集中を緩和することができる。従って、パッドオンエレメント構造ではない場合と比べて、電流コラプスを抑制することができる。
本実施形態においては、第２の絶縁膜１４２をＳｉＮからなる第１の膜１４２ＡとＰＢＯからなる第２の膜１４２Ｂとの積層膜とした。ＰＢＯ膜等の有機膜はスピン塗布により形成できるため、凹部への埋め込みが容易であり、第２の絶縁膜１４２の上面を容易に平坦化できる。第２の絶縁膜１４２の上面を平坦にすることにより、第２の絶縁膜１４２の上に形成する電極パッドである金属層を平坦にすることができる。電極パッドを平坦にすることにより電極パッド面とワイヤとの接触面積を大きくなるため、配線の抵抗を低減したり、ワイヤボンディングの歩留まりを向上させたりすることができる。
ＰＢＯはＡｕとの密着性に劣る。このため、最上層がＡｕである第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２と、第２の絶縁膜１４２との密着性を向上させるために、第２の膜１４２Ｂと第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２との間に、ＳｉＮからなる第１の膜１４２Ａを設けている。第１の膜１４２ＡはＳｉＯ2膜等とすることも可能であるが、ＳｉＮ膜は耐水性が高いため、下層への水分の透過を抑える効果が得られる。第１の膜１４２Ａは例えばプラズマ化学気相堆積層（ＣＶＤ）法等により形成すればよい。
第１の金属層１６１と第１のオーミック電極配線１５１とを接続するための第３の開口部及び第２の金属層１６２と第２のオーミック電極配線１５２とを接続するための第４の開口部は、第１の膜１４２Ａの上端部における幅よりも、第２の膜１４２Ｂの下端部における幅が広い形状とすることが好ましい。これにより、第１のビア１６５及び第２のビア１６６は、第２の膜１４２Ｂの下端部における面積が第１の膜１４２Ａの上端部における面積より大きくなる。このような構成とすれば、Ａｕとの密着性が悪い第２の膜１４２Ｂが第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２の上面と直接接することがなく、第２の絶縁膜１４２の剥がれ等を抑えることができる。第１の膜１４２Ａに形成する開口部は、ドライエッチングにより形成すればよい。第２の膜１４２Ｂに形成する開口部は、第２の膜１４２Ｂを感光性樹脂とする場合にはフォトリソグラフィーにより形成すればよい。また、ＳｉＯ2膜等をハードマスクとして用いたドライエッチングにより形成してもよい。
第２の膜１４２Ｂは、ＰＢＯに代えて、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、エポキシ系の感光性樹脂（例えば、化薬マイクロケム社製ＳＵ−８）又はフッ素系の感光性樹脂（例えば、旭硝子社製ＡＬ−Ｘ２）等の有機膜としてもよい。但し、ポリイミド等の吸湿性を有する材料を用いる場合には、吸湿により第２の膜１４２Ｂが膨張し、第２の膜１４２Ｂに亀裂が発生したり、下層への水分の透過が生じたりするおそれがある。このため、第２の膜１４２Ｂの上にさらに耐水性の第３の膜を形成することが好ましい。
Ａｌ−Ｘ２等のＡｕとの密着性に優れた材料を用いた場合には、第１の膜１４２Ａを省略してもよい。また、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２の最上層をＴｉ又はＣｕ等の有機膜と比較的密着しやすい材料とした場合にも、第１の膜１４２Ａを省略することが可能である。
また、第２の膜１４２Ｂにガラス系材料を用いてもよい。この場合には、リンを含有することが望ましい。このようにすることにより、第２の絶縁膜１４２の膜応力を緩和し、膜剥がれの発生を抑えることができる。また、リンのゲッタリング効果により、活性領域１０２Ａへのアルカリ性不純物の侵入を防ぐ効果も得られるため、半導体装置の信頼性を向上させることができる。
本実施形態においては、第３の金属層１６３の面積を、第１の金属層１６１及び第２の金属層１６２よりも小さくしている。これは、ゲート電極には高い電圧を印加する必要がないため、第３の金属層１６３には細いワイヤを接続するためである。また、第３の金属層１６３を第１の金属層１６１よりに形成している。これは、ドレイン電極パッドである第２の金属層１６２には、より高い電圧を印加するためである。但し、必要な絶縁破壊耐圧を確保できれば、第３の金属層１６３の位置は特に限定されない。
第１の金属層１６１と第２の金属層１６２及び第３の金属層１６３と第２の金属層１６２との最小の間隔をＳ１とし、半導体装置全体を封止する樹脂封止の絶縁破壊耐圧をＡ１とすると、Ｓ１とＡ１との積が必要とする絶縁耐圧よりも大きくなるようにすればよい。
また、絶縁破壊耐圧を確保するためには、電極パッドである金属層同士の間隔だけでなく、第１のオーミック電極配線１５１と第２のオーミック電極配線１５２との間隔、第１のオーミック電極配線１５１と第２の金属層１６２との間隔、第２のオーミック電極配線１５２と第１の金属層１６１との間隔も重要である。これらの間隔のうちの最も狭いものをＳ２とし、第２の絶縁膜１４２の絶縁破壊電圧をＡ２とすると、Ｓ２とＡ２との積が必要とする絶縁破壊耐圧よりも大きくなるようにすればよい。例えば、ＰＢＯの絶縁破壊電圧は２５０Ｖ／μｍである。このため、必要とする絶縁破壊耐圧が６００Ｖの場合には、最小の間隔Ｓ１を２．４μｍ以上とし、１０００Ｖの場合には４μｍ以上とすればよい。本実施形態においては、Ｓ１を５μｍとなるように設計した。
本実施形態の半導体装置は、基板１０１における窒化物半導体層積層体１０２と反対側の面（裏面）には、例えばＡｕ、スズ（Ｓｎ）、クロム（Ｃｒ）若しくはＮｉ又はこれらの合金等からなる裏面電極１６４を形成した例を示している。裏面電極１６４を形成することにより外部から基板１０１に電位を与えることが可能となる。また、裏面電極１６４と第１のオーミック電極１３１とを電気的に接続してもよい。この場合には、裏面電極１６４をソース電極パッドとすることも可能である。裏面電極１６４と第１のオーミック電極１３１との接続には貫通ビアを用いてもよい。裏面電極１６４は例えば、スパッタ法又は蒸着法等により形成すればよい。
本実施形態の半導体装置は、第１の金属層１６１と第１のオーミック電極配線１５１とを接続する第１のビア１６５は、活性領域１０２Ａの上に複数形成されている。第２の金属層１６２と第２のオーミック電極配線１５２とを接続する第２のビア１６６も同様である。このため、ワイヤボンディングの際の圧力から活性領域を保護する効果が得られる。しかし、第１の金属層１６１と第１のオーミック電極配線１５１とを接続する第１のビア１６５及び第２の金属層１６２と第２のオーミック電極配線１５２とを接続する第２のビア１６６は、素子分離領域１０２Ｂの上に形成してもよい。この場合には、図４に示すように、第１のオーミック電極配線１５１を互いに接続する配線１５５を素子分離領域１０２Ｂに形成し、配線１５５と第１の金属層１６１とを第１のビア１６５により接続すればよい。また、第２のオーミック電極配線１５２を互いに接続する配線１５６を活性領域１０２Ａを挟んで配線１５５と反対側に形成し、配線１５６と第２の金属層１６２とを第２のビア１６６により接続すればよい。
本実施形態において、シングルゲートの半導体装置について説明したが、インバータ又はマトリックスコンバータ等に用いることができるダブルゲートの半導体装置においても同様の構成としてかまわない。図５及び図６は、ダブルゲートの半導体装置の例であり、図５は平面構成を示し、図６は図５のVI−VI線における断面構成を示している。
ダブルゲートの半導体装置は、第１のオーミック電極１３１と第２のオーミック電極１３２との間に、第１のゲート電極１３３Ａと第２のゲート電極１３３Ｂとが、第１のオーミック電極１３１側から順に形成されている。図６は、ノーマリオフ型とするため第１のゲート電極１３３Ａ及び第２のゲート電極１３３Ｂを、それぞれｐ型の第３の窒化物半導体層１３４の上に形成した例を示している。但し、ゲートリセス構造によりノーマリオフ型にしたり、ノーマリオン型にしたりすることも可能である。
第１のゲート電極１３３Ａ及び第２のゲート電極１３３Ｂに所定のバイアスを印加することにより、双方向スイッチとしても、ダイオードとしても動作させることができる。例えば、第１のゲート電極１３３Ａと第２のゲート電極１３３Ｂとに、それぞれ、第１のオーミック電極１３１を基準として第１のゲート電極１３３Ａの閾値電圧以上の電圧を印加し、第２のオーミック電極１３２を基準として第２のゲート電極１３３Ｂの閾値電圧以上の電圧を印加することにより、第１のオーミック電極１３１と第２のオーミック電極１３２との間に双方向に電流が流れる双方向通電動作をさせることができる。一方、第１のゲート電極１３３Ａ及び第２のゲート電極１３３Ｂに印加するバイアス電圧をそれぞれ閾値電圧以下の電圧とすることにより第１のオーミック電極１３１と第２のオーミック電極１３２との間に双方向に電流が流れない双方向遮断動作をさせることができる。
また、第１のゲート電極１３３Ａに閾値電圧以上の電圧を印加し、第２のゲート電極１３３Ｂに閾値電圧以下の電圧を印加することにより、第１のオーミック電極１３１から第２のオーミック電極１３２へは電流が流れないが、第２のオーミック電極１３２から第１のオーミック電極１３１へは電流が流れるダイオード動作をさせることができる。第１のゲート電極１３３Ａに閾値電圧以下の電圧を印加し、第２のゲート電極１３３Ｂに閾値電圧以上の電圧を印加することにより、第１のオーミック電極１３１から第２のオーミック電極１３２へは電流が流れるが、第２のオーミック電極１３２から第１のオーミック電極１３１へは電流が流れないダイオード動作をさせることができる。
図５は、第１のオーミック電極配線１５１が第１のゲート電極１３３Ａよりも第２のゲート電極１３３Ｂ側に広がり、第２のオーミック電極配線１５２が第２のゲート電極１３３Ｂよりも第１のゲート電極１３３Ａ側に広がっている例を示している。このようにすれば、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２が、それぞれフィールドプレートとして機能する。また、第１のゲート電極１３３Ａと第２のゲート電極１３３Ｂとの間に発生する電気力線の一部を、第１のオーミック電極配線１５１及び第２のオーミック電極配線１５２により切断することができる。これにより、第１のゲート電極１３３Ａと第２のゲート電極１３３Ｂとの間の寄生抵抗Ｃｇｇを低減することが可能となり、ゲートノイズを抑制することができる。
図５に示すように、第１のゲート電極１３３Ａ同士を接続する第１のゲート電極配線１５３Ａと第２のゲート電極同士を接続する第２のゲート電極配線１５３Ｂとを、活性領域１０２Ａを挟んで反対側に形成することにより、配線の形成が容易となる。第３の金属層１６３Ａは、第１の金属層１６１側に形成し、第４の金属層１６３Ｂは、第２の金属層１６２側に形成することが好ましい。
図７に示すように、ショットキーダイオードにおいても同様の構成とすることができる。この場合には、２ＤＥＧとオーミック接触したカソード電極である第１の電極２３１と、ショットキー接触したアノード電極である第２の電極２３２とを設ければよい。第１の電極２３１は、第１の電極配線２５１を介して第１の金属層２６１と接続し、第２の電極２３２は、第２の電極配線２５２を介して第２の金属層２６２と接続すればよい。
図７では、第１の金属層２６１と第１の電極配線２５１とを接続する第１のビア２６５及び第２の金属層２６２と第２の電極配線２５２とを接続する第２のビア２６６を活性領域１０２Ａの上に形成する例を示した。しかし、第１の電極配線２５１を互いに接続する配線及び第２の電極配線２５２を互いに接続する配線を素子分離領域１０２Ｂに形成し、電極パッドである金属層と配線とを接続するビアを素子分離領域１０２Ｂの上に形成してもよい。
第１の電極２３１は、ＴｉとＮｉとの積層体等とすればよく、第２の電極２３２はＰｄ及びＡｕの合金等とすればよい。
本発明に係る窒化物半導体装置は、活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えることができ、電源回路用のパワーデバイス等を含む窒化物半導体装置として有用である。
１０１ 基板
１０２ 窒化物半導体層積層体
１０２Ａ 活性領域
１０２Ｂ 素子分離領域
１２０ バッファ層
１２１ 第１の窒化物半導体層
１２２ 第２の窒化物半導体層
１３１ 第１のオーミック電極
１３２ 第２のオーミック電極
１３３ ゲート電極
１３３Ａ 第１のゲート電極
１３３Ｂ 第２のゲート電極
１３４ 第３の窒化物半導体層
１４１ 第１の絶縁膜
１４２ 第２の絶縁膜
１４２Ａ 第１の膜
１４２Ｂ 第２の膜
１５１ 第１のオーミック電極配線
１５２ 第２のオーミック電極配線
１５３ ゲート電極配線
１５３Ａ 第１のゲート電極配線
１５３Ｂ 第２のゲート電極配線
１５５ 配線
１５６ 配線
１６１ 第１の金属層
１６２ 第２の金属層
１６３ 第３の金属層
１６３Ａ 第３の金属層
１６３Ｂ 第４の金属層
１６４ 裏面電極
１６５ 第１のビア
１６６ 第２のビア
１６７ 第３のビア
２３１ 第１の電極
２３２ 第２の電極
２５１ 第１の電極配線
２５２ 第２の電極配線
２６１ 第１の金属層
２６２ 第２の金属層
２６５ 第１のビア
２６６ 第２のビア

Claims (13)

  1. 基板の上に形成され、素子分離領域に囲まれた活性領域を有する窒化物半導体層積層体と、
    前記活性領域の上に互いに間隔をおいて形成されたフィンガー状の第１の電極及び第２の電極と、
    前記第１の電極及び第２の電極を覆い、前記第１の電極の上面を露出する第１の開口部及び前記第２の電極の上面を露出する第２の開口部を有する第１の絶縁膜と、
    前記第１の電極の上に形成され、前記第１の開口部において前記第１の電極と接する第１の電極配線と、
    前記第２の電極の上に形成され、前記第２の開口部において前記第２の電極と接する第２の電極配線と、
    前記第１の電極配線及び第２の電極配線を覆う第２の絶縁膜と、
    前記第２の絶縁膜を介して前記活性領域の上に形成され、前記第１の電極配線と接続された第１の金属層とを備えていることを特徴とする窒化物半導体装置。
  2. 前記第２の絶縁膜の上に前記第１の金属層と間隔をおいて形成された第２の金属層をさらに備え、
    前記第２の金属層は、前記活性領域の上に形成され、前記第２の電極配線と接続されていることを特徴とする請求項１に記載の窒化物半導体装置。
  3. 前記第１の金属層と前記第１の電極配線とを接続する第１のビアと、
    前記第２の金属層と前記第２の電極配線とを接続する第２のビアとをさらに備え、
    前記第１のビア及び第２のビアは前記活性領域の上に形成されていることを特徴とする請求項２に記載の窒化物半導体装置。
  4. 前記第１の金属層と前記第１の電極配線とを接続する第１のビアと、
    前記第２の金属層と前記第２の電極配線とを接続する第２のビアとをさらに備え、
    前記第１のビア及び第２のビアは、前記素子分離領域の上に形成されていることを特徴とする請求項２に記載の窒化物半導体装置。
  5. 前記第２の絶縁膜は、シリコン窒化膜又はシリコン酸化膜である第１の膜と、該第１の膜の上に形成された有機絶縁膜である第２の膜とを有し、
    前記第１のビア及び第２のビアの開口部は、前記第２の膜の下端部における開口部の面積が、前記第１の膜の上端部における開口部の面積よりも大きいことを特徴とする請求項３又は４に記載の窒化物半導体装置。
  6. 前記第１の電極配線と前記第２の電極配線との最短距離、前記第１の電極配線と前記第２の金属層との最短距離及び前記第２の電極配線と前記第１の金属層との最短距離のうちの最小の距離と、前記第２の絶縁膜の絶縁破壊電圧との積は、６００Ｖ以上であることを特徴とする請求項２〜５のいずれか１項に記載の窒化物半導体装置。
  7. 前記第１の電極は、カソード電極であり、
    前記第２の電極は、アノード電極であることを特徴とする請求項１〜５のいずれか１項に記載の窒化物半導体装置。
  8. 前記第１の電極と、前記第２の電極との間に形成されたフィンガー状の第１のゲート電極と、
    前記第２の絶縁膜の上に、前記第１の金属層及び第２の金属層と間隔をおいて形成され且つ前記第１のゲート電極と接続された第３の金属層とをさらに備え、
    前記第３の金属層と前記第２の金属層との間隔は、前記第３の金属層と前記第１の金属層との間隔以上であり、
    前記第１の電極は、ソース電極であり、
    前記第２の電極は、ドレイン電極であることを特徴とする請求項２〜５のいずれか１項に記載の窒化物半導体装置。
  9. 前記基板に垂直で且つ前記第１の電極配線及び第２の電極配線を垂直に横切る断面において、
    前記第１の電極配線の前記第２の電極側の端部は、前記第１のゲート電極よりも前記第２の電極側に位置していることを特徴とする請求項８に記載の窒化物半導体装置。
  10. 前記第１のゲート電極と前記窒化物半導体層積層体との間に形成されたｐ型の窒化物半導体層をさらに備えていることを特徴とする請求項７又は８に記載の窒化物半導体装置。
  11. 前記第１の電極と、前記第２の電極との間に、前記第１の電極側から順次形成されたフィンガー状の第１のゲート電極及び第２のゲート電極と、
    前記第２の絶縁膜の上に、前記第１の金属層及び第２の金属層と間隔をおいて形成され且つ前記第１のゲート電極と接続された第３の金属層及び前記第２のゲート電極と接続された第４の金属層とをさらに備え、
    前記第３の金属層と前記第２の金属層との間隔は、前記第３の金属層と前記第１の金属層との間隔以上であり、
    前記第１の電極は、第１のオーミック電極であり、
    前記第２の電極は、第２のオーミック電極であることを特徴とする請求項２〜５のいずれか１項に記載の窒化物半導体装置。
  12. 前記基板に垂直で且つ前記第１の電極配線及び第２の電極配線を垂直に横切る断面において、
    前記第１の電極配線の前記第２の電極側の端部は、前記第１のゲート電極よりも前記第２の電極側で且つ前記第２のゲート電極よりも前記第１のゲート電極側に位置し、
    前記第２の電極配線の前記第１の電極側の端部は、前記第２のゲート電極よりも前記第１の電極側で且つ前記第１のゲート電極よりも前記第２のゲート電極側に位置していることを特徴とする請求項１１に記載の窒化物半導体装置。
  13. 前記第１のゲート電極及び第２のゲート電極と前記窒化物半導体層積層体との間にそれぞれ形成されたｐ型の窒化物半導体層をさらに備えていることを特徴とする請求項１１又は１２に記載の窒化物半導体装置。
JP2010157574A 2010-07-12 2010-07-12 窒化物半導体装置 Active JP5457292B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010157574A JP5457292B2 (ja) 2010-07-12 2010-07-12 窒化物半導体装置
CN201180030056.6A CN102959686B (zh) 2010-07-12 2011-04-22 氮化物半导体装置
PCT/JP2011/002361 WO2012008075A1 (ja) 2010-07-12 2011-04-22 窒化物半導体装置
US13/733,827 US8748995B2 (en) 2010-07-12 2013-01-03 Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010157574A JP5457292B2 (ja) 2010-07-12 2010-07-12 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2012023074A true JP2012023074A (ja) 2012-02-02
JP5457292B2 JP5457292B2 (ja) 2014-04-02

Family

ID=45469095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010157574A Active JP5457292B2 (ja) 2010-07-12 2010-07-12 窒化物半導体装置

Country Status (4)

Country Link
US (1) US8748995B2 (ja)
JP (1) JP5457292B2 (ja)
CN (1) CN102959686B (ja)
WO (1) WO2012008075A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545352A (zh) * 2012-07-12 2014-01-29 瑞萨电子株式会社 半导体器件
JP2014090140A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
JP2015032600A (ja) * 2013-07-31 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2015103549A (ja) * 2013-11-21 2015-06-04 日亜化学工業株式会社 電界効果トランジスタ
US9306558B2 (en) 2012-11-09 2016-04-05 Sharp Kabushiki Kaisha Field-effect transistor
US9484421B2 (en) 2014-09-19 2016-11-01 Kabushiki Kaisha Toshiba Semiconductor device
JPWO2016017068A1 (ja) * 2014-07-30 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置
US9911843B2 (en) 2012-09-12 2018-03-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2020508573A (ja) * 2017-02-21 2020-03-19 レイセオン カンパニー 金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
WO2020235429A1 (ja) * 2019-05-21 2020-11-26 パナソニックＩｐマネジメント株式会社 双方向スイッチモジュール及び双方向スイッチ
JP2022529373A (ja) * 2019-04-24 2022-06-21 ウルフスピード インコーポレイテッド 内側供給フィンガを有する高出力トランジスタ
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
JP7570061B2 (ja) 2019-05-21 2024-10-21 パナソニックＩｐマネジメント株式会社 双方向スイッチモジュール及び双方向スイッチ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5884094B2 (ja) 2011-06-24 2016-03-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2013008382A1 (ja) 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
ES2633467T3 (es) 2012-10-18 2017-09-21 Montero Gida Sanayi Ve Ticaret A.S. Formulaciones estables
US8941123B2 (en) * 2013-05-30 2015-01-27 International Business Machines Corporation Local interconnects by metal-III-V alloy wiring in semi-insulating III-V substrates
JP5948500B2 (ja) * 2013-06-13 2016-07-06 シャープ株式会社 ヘテロ接合電界効果トランジスタ
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
US9859411B2 (en) * 2014-05-21 2018-01-02 Sharp Kabushiki Kaisha Field effect transistor
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance
TWI584467B (zh) * 2015-09-24 2017-05-21 台達電子工業股份有限公司 半導體裝置
JP6584987B2 (ja) * 2016-03-23 2019-10-02 株式会社東芝 半導体装置
US10476620B2 (en) 2016-07-07 2019-11-12 Instituto De Telecomunicações System and method of distributed interference cancelation based on delayed channel gain information
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
JP7177660B2 (ja) * 2018-10-26 2022-11-24 株式会社東芝 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217908A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 半導体装置の製造方法
JPH02268467A (ja) * 1989-04-10 1990-11-02 New Japan Radio Co Ltd 半導体集積回路
JPH03198373A (ja) * 1989-12-26 1991-08-29 Nec Corp モノリシック集積回路素子
JPH0794481A (ja) * 1993-09-24 1995-04-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0883838A (ja) * 1994-09-09 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH09252050A (ja) * 1996-03-15 1997-09-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
JP2006005005A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 窒素化合物含有半導体装置
WO2010047016A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 双方向スイッチ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985002061A1 (en) 1983-10-28 1985-05-09 Hughes Aircraft Company Multi-gate field effect transistor
JPS6373648A (ja) 1986-09-17 1988-04-04 Sanyo Electric Co Ltd 多層配線の製造方法
JPH022179A (ja) 1988-06-13 1990-01-08 Fujitsu Ltd メタル・セミコンダクタ・ｆｅｔ
JPH065849A (ja) 1992-06-17 1994-01-14 Nec Kansai Ltd 半導体素子の構造
JPH06163604A (ja) 1992-11-26 1994-06-10 Nec Corp 電界効果トランジスタ
JPH06326201A (ja) 1993-05-11 1994-11-25 Nippon Steel Corp 半導体装置
JPH088441A (ja) 1994-06-23 1996-01-12 Sony Corp デュアルゲート型電界効果トランジスタ
JP3379376B2 (ja) 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
JP2000049169A (ja) 1998-07-28 2000-02-18 Mitsubishi Electric Corp 電界効果トランジスタ
JP3616297B2 (ja) 2000-01-21 2005-02-02 松下電器産業株式会社 半導体装置の製造方法
JP2001284992A (ja) 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP2004273658A (ja) 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ナイトライド系半導体素子の作製法
JP2004363563A (ja) 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP4821214B2 (ja) 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US20100237049A1 (en) 2007-10-08 2010-09-23 Selim Mokadem Preheating temperature during remelting

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217908A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 半導体装置の製造方法
JPH02268467A (ja) * 1989-04-10 1990-11-02 New Japan Radio Co Ltd 半導体集積回路
JPH03198373A (ja) * 1989-12-26 1991-08-29 Nec Corp モノリシック集積回路素子
JPH0794481A (ja) * 1993-09-24 1995-04-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0883838A (ja) * 1994-09-09 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH09252050A (ja) * 1996-03-15 1997-09-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
JP2006005005A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 窒素化合物含有半導体装置
WO2010047016A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 双方向スイッチ

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269803B2 (en) 2012-07-12 2016-02-23 Renesas Electronics Corporation Semiconductor device
JP2014022413A (ja) * 2012-07-12 2014-02-03 Renesas Electronics Corp 半導体装置
CN103545352A (zh) * 2012-07-12 2014-01-29 瑞萨电子株式会社 半导体器件
US11699751B2 (en) 2012-09-12 2023-07-11 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US10868167B2 (en) 2012-09-12 2020-12-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US9911843B2 (en) 2012-09-12 2018-03-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2014090140A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
US9306558B2 (en) 2012-11-09 2016-04-05 Sharp Kabushiki Kaisha Field-effect transistor
JP2015032600A (ja) * 2013-07-31 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2015103549A (ja) * 2013-11-21 2015-06-04 日亜化学工業株式会社 電界効果トランジスタ
JPWO2016017068A1 (ja) * 2014-07-30 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置
US9484421B2 (en) 2014-09-19 2016-11-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2020508573A (ja) * 2017-02-21 2020-03-19 レイセオン カンパニー 金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
JP7146784B2 (ja) 2017-02-21 2022-10-04 レイセオン カンパニー 金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
JP2022529373A (ja) * 2019-04-24 2022-06-21 ウルフスピード インコーポレイテッド 内側供給フィンガを有する高出力トランジスタ
JP7474782B2 (ja) 2019-04-24 2024-04-25 ウルフスピード インコーポレイテッド 内側供給フィンガを有する高出力トランジスタ
US12057484B2 (en) 2019-04-24 2024-08-06 Macom Technology Solutions Holdings, Inc. High power transistor with interior-fed fingers
WO2020235429A1 (ja) * 2019-05-21 2020-11-26 パナソニックＩｐマネジメント株式会社 双方向スイッチモジュール及び双方向スイッチ
JP7570061B2 (ja) 2019-05-21 2024-10-21 パナソニックＩｐマネジメント株式会社 双方向スイッチモジュール及び双方向スイッチ
US12125904B2 (en) 2019-05-21 2024-10-22 Panasonic Intellectual Property Management Co., Ltd. Bidirectional switch module and bidirectional switch

Also Published As

Publication number Publication date
CN102959686B (zh) 2015-09-09
WO2012008075A1 (ja) 2012-01-19
US20130119486A1 (en) 2013-05-16
JP5457292B2 (ja) 2014-04-02
US8748995B2 (en) 2014-06-10
CN102959686A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5457292B2 (ja) 窒化物半導体装置
JP5884094B2 (ja) 窒化物半導体装置
JP5530682B2 (ja) 窒化物半導体装置
US8405126B2 (en) Semiconductor device
US9245845B2 (en) Semiconductor device
US7800097B2 (en) Semiconductor device including independent active layers and method for fabricating the same
JP5526470B2 (ja) 窒化物系化合物半導体装置
US10804361B2 (en) Nitride semiconductor device
US10868164B2 (en) Nitride semiconductor device
US9082884B2 (en) Schottky diode
JP2009117820A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN109698236B (zh) 半导体装置
JP2013062494A (ja) 窒化物半導体装置
US8866231B2 (en) Nitride semiconductor device
JP2006135241A (ja) 半導体装置
JP7313197B2 (ja) 半導体装置
JP2011142182A (ja) 電界効果トランジスタ
WO2024204534A1 (ja) 半導体装置および半導体装置の製造方法
JP2019169696A (ja) 半導体装置および半導体装置の製造方法
WO2023224092A1 (ja) 窒化物半導体装置
JP2018148009A (ja) 化合物半導体装置
KR20140111795A (ko) 전력 반도체 소자 및 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140109

R150 Certificate of patent or registration of utility model

Ref document number: 5457292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150