JPH03198373A - モノリシック集積回路素子 - Google Patents
モノリシック集積回路素子Info
- Publication number
- JPH03198373A JPH03198373A JP33968389A JP33968389A JPH03198373A JP H03198373 A JPH03198373 A JP H03198373A JP 33968389 A JP33968389 A JP 33968389A JP 33968389 A JP33968389 A JP 33968389A JP H03198373 A JPH03198373 A JP H03198373A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- resistance
- electrode
- layer
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 23
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract 3
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 2
- 241001538234 Nala Species 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 40
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はモノリシック集積回路素子に関し、特に、より
優れた低雑音用トランジスタを能動素子とし、バイアス
回路の一体化をも含めたモノリシック集積回路素子に関
する。
優れた低雑音用トランジスタを能動素子とし、バイアス
回路の一体化をも含めたモノリシック集積回路素子に関
する。
近年、半導体トランジスタについては超高周波域での性
能向上と共に、整合回路や保護回路、又電源回路をも半
導体基板上に一体構成したモノリシック集積回路素子が
各所で検討されている。とりわけ、ＧａＡｓは半絶縁性
基板が容易に得られる事や高速性に適している事から、
ＩＧＨｚ以上のより超高周波帯域で、増幅器１発振器１
位相器、あるいは分周器等のモノリシック素子が検討さ
れている。
能向上と共に、整合回路や保護回路、又電源回路をも半
導体基板上に一体構成したモノリシック集積回路素子が
各所で検討されている。とりわけ、ＧａＡｓは半絶縁性
基板が容易に得られる事や高速性に適している事から、
ＩＧＨｚ以上のより超高周波帯域で、増幅器１発振器１
位相器、あるいは分周器等のモノリシック素子が検討さ
れている。
このようなモノリシック集積回路素子としては、例えば
奇弁らが１９８３年に電子通信学会技術報告（ＥＤ８２
−１１６）において報告している。これは第３図に示す
ように、能動素子として、ＧａＡｓＭＥＳＦ’ＥＴを、
又、受動素子として抵抗、容量およびインダクタを用い
たものである。
奇弁らが１９８３年に電子通信学会技術報告（ＥＤ８２
−１１６）において報告している。これは第３図に示す
ように、能動素子として、ＧａＡｓＭＥＳＦ’ＥＴを、
又、受動素子として抵抗、容量およびインダクタを用い
たものである。
すなわち、半絶縁性基板３１上にＦＥＴの能動層３３．
コンタクト層３４．更に抵抗層３２がイオン注入法によ
り形成された後に、ＦＥＴのゲート電極３６およびソー
ス電極３７．ドレイン電極３８のオーミック電極、更に
、第１層電極３９に接続するキャパシタ下部電極４２と
誘電体膜４３と第２層電極４１から構成される平行平板
型のキャパシタ部、又、第２層電極４１を用いてインダ
クタ部を設ける事によって、モノリシック集積回路素子
が得られていた。
コンタクト層３４．更に抵抗層３２がイオン注入法によ
り形成された後に、ＦＥＴのゲート電極３６およびソー
ス電極３７．ドレイン電極３８のオーミック電極、更に
、第１層電極３９に接続するキャパシタ下部電極４２と
誘電体膜４３と第２層電極４１から構成される平行平板
型のキャパシタ部、又、第２層電極４１を用いてインダ
クタ部を設ける事によって、モノリシック集積回路素子
が得られていた。
一方、超高周波帯でより高性能な素子として、高純度半
導体層と、電子親和力の異なるドーピングされた半導体
層のへテロ接合を用いたＦＥＴが、従来のＭＥＳＦＥＴ
を凌駕する素子として、注目され、一部は、低雑音用と
して製品化されている。
導体層と、電子親和力の異なるドーピングされた半導体
層のへテロ接合を用いたＦＥＴが、従来のＭＥＳＦＥＴ
を凌駕する素子として、注目され、一部は、低雑音用と
して製品化されている。
このようなより優れたヘテロ接合ＦＥＴ （以下ＨＪＦ
ＥＴと称する）を用いたモノリシック素子は、開発が始
まった段階であり、従来例としては、綾木らが１９８８
年に電子通信学会技術報告（ＣＰＭ８８−８）において
、報告している。第４図にその低雑音増幅素子の断面図
を示す。
ＥＴと称する）を用いたモノリシック素子は、開発が始
まった段階であり、従来例としては、綾木らが１９８８
年に電子通信学会技術報告（ＣＰＭ８８−８）において
、報告している。第４図にその低雑音増幅素子の断面図
を示す。
これは半絶縁性基板３１上に高純度半導体層４５、電子
親和力が異なるドーピングされた半導体Ｈ４６，高濃度
キャップ層４７がＭＢＥ法で順次成長された後に、ソー
ス電極３７．ドレイン電極３８のオーミック電極、およ
びゲート電極３６゜更にキャパシタ下部電極４２と誘電
体膜４３および第２層電極４１からなるキャパシタ部、
又、第２層電極４１を用いてインダクタ部を設ける事に
よってモノリシック集積回路素子が得られていた。
親和力が異なるドーピングされた半導体Ｈ４６，高濃度
キャップ層４７がＭＢＥ法で順次成長された後に、ソー
ス電極３７．ドレイン電極３８のオーミック電極、およ
びゲート電極３６゜更にキャパシタ下部電極４２と誘電
体膜４３および第２層電極４１からなるキャパシタ部、
又、第２層電極４１を用いてインダクタ部を設ける事に
よってモノリシック集積回路素子が得られていた。
尚、この時、抵抗層３２としては、高濃度キャップ層４
７を用いて形成している。
７を用いて形成している。
従来のこのようにして得られたモノリシック集積回路素
子では、確かに所望の利得−周波数特性が、ＭＥＳＦＥ
Ｔより優れたものが達成されているが、抵抗素子を高濃
度キャップ層４７を用いて形成している為に、１００Ω
以下の抵抗は実現できるが、電源バイアスフィードに用
いる様な約ｌＫΩの抵抗を実現するのは困難である。従
って、バイアス回路はモノリシック集積化できず、外付
けしなければならないという欠点がある。
子では、確かに所望の利得−周波数特性が、ＭＥＳＦＥ
Ｔより優れたものが達成されているが、抵抗素子を高濃
度キャップ層４７を用いて形成している為に、１００Ω
以下の抵抗は実現できるが、電源バイアスフィードに用
いる様な約ｌＫΩの抵抗を実現するのは困難である。従
って、バイアス回路はモノリシック集積化できず、外付
けしなければならないという欠点がある。
上述した従来のモノリシック集積回路素子に対し、本発
明は高濃度キャップ層の抵抗と共に、高純度層とドーピ
ング層とのへテロ接合の抵抗をモノリシック回路の抵抗
素子として用いるという相違点を有する。
明は高濃度キャップ層の抵抗と共に、高純度層とドーピ
ング層とのへテロ接合の抵抗をモノリシック回路の抵抗
素子として用いるという相違点を有する。
本発明のモノリシック集積回路素子は高純度ＧａＡｓ
（ＩｎＧａＡｓ）と電子親和力の異なるドーピングされ
たＡρＧａＡｓ（ＩｎＡでＡｓ）とのへテロ接合電界効
果トランジスタを能動素子とし、このヘテロ接合の抵抗
および高濃度にドーピングされたＧ ａ Ａ ｓキャッ
プ層抵抗からなる抵抗素子を有している。
（ＩｎＧａＡｓ）と電子親和力の異なるドーピングされ
たＡρＧａＡｓ（ＩｎＡでＡｓ）とのへテロ接合電界効
果トランジスタを能動素子とし、このヘテロ接合の抵抗
および高濃度にドーピングされたＧ ａ Ａ ｓキャッ
プ層抵抗からなる抵抗素子を有している。
次に、本発明の典型的な一実施例である抵抗。
インダクタ、キャパシタを整合回路素子とし、Ａ、Ｊ７
ＧａＡｓ／ＧａＡｓヘテロ接合ＦＥＴを能動素子とする
モノリシ、り増幅器素子の場合について図面を参照して
説明する。
ＧａＡｓ／ＧａＡｓヘテロ接合ＦＥＴを能動素子とする
モノリシ、り増幅器素子の場合について図面を参照して
説明する。
第１図は本発明の第１の実施例の断面図である。
まず第１図（ａ）に示すように、半絶縁性ＧａＡｓ基板
ｌｌ上に、第１の半導体層として高純度のアンドープＧ
ａＡｓ １２．電子親和力の異なる不純物がドーピング
された第２の半導体層としてｎ＋＃Ａｊ７ＧａＡｓ （
Ｎｄ＝２Ｘ１０”ｃｍ−リ１３．アンドープＧ ａ Ａ
ｓ １４ ＊更にキャップ層であるｎ＋ＧａＡｓ ｌ
５を順次ＭＢＥ法により成長させる。
ｌｌ上に、第１の半導体層として高純度のアンドープＧ
ａＡｓ １２．電子親和力の異なる不純物がドーピング
された第２の半導体層としてｎ＋＃Ａｊ７ＧａＡｓ （
Ｎｄ＝２Ｘ１０”ｃｍ−リ１３．アンドープＧ ａ Ａ
ｓ １４ ＊更にキャップ層であるｎ＋ＧａＡｓ ｌ
５を順次ＭＢＥ法により成長させる。
次に、ソース電極１６．ドレイン電極１７．抵抗電極１
８．キャパシタ下部電極１９をＡｕＧｅＮｉ／Ｔ ｉ
／Ｐ ｔ ／Ａ ｕをスペーサ５ｉＯｚ２２を用いたリ
フトオフ法により形成した後、第１の抵抗２０をｎ”Ｇ
ａＡｓキャップ層１５を窓開けする事で、又第２の抵抗
２１をｎ”ｆＡｉ７ＧａＡｓ １３に到達するように掘
り込む事によって形成する。
８．キャパシタ下部電極１９をＡｕＧｅＮｉ／Ｔ ｉ
／Ｐ ｔ ／Ａ ｕをスペーサ５ｉＯｚ２２を用いたリ
フトオフ法により形成した後、第１の抵抗２０をｎ”Ｇ
ａＡｓキャップ層１５を窓開けする事で、又第２の抵抗
２１をｎ”ｆＡｉ７ＧａＡｓ １３に到達するように掘
り込む事によって形成する。
次に第１図（ｂ）に示すように、電流値をモニターしな
がらアンドープＧａＡｓ１４．ｎ”ＧａＡｓ１５を掘り
込んだのち、Ａｉ７を真空蒸着法により被着しリフトオ
フ法によりゲート電極２５を形成する。更に窒化膜から
なる誘電体膜２４を表面保護膜を兼ねて設けた後、’ｌ
’ ｉ ／ Ｐ ｔ ／ Ａ ｕ ／ Ａ ｕメツキ層
からなるキャパシタ上部電極２７および配線金属２６を
形成して、ＦＥＴ部、第１．第２抵抗部、キャパシタ部
及びインダクタ部よりなるモノリシック増幅素子を完成
させる。
がらアンドープＧａＡｓ１４．ｎ”ＧａＡｓ１５を掘り
込んだのち、Ａｉ７を真空蒸着法により被着しリフトオ
フ法によりゲート電極２５を形成する。更に窒化膜から
なる誘電体膜２４を表面保護膜を兼ねて設けた後、’ｌ
’ ｉ ／ Ｐ ｔ ／ Ａ ｕ ／ Ａ ｕメツキ層
からなるキャパシタ上部電極２７および配線金属２６を
形成して、ＦＥＴ部、第１．第２抵抗部、キャパシタ部
及びインダクタ部よりなるモノリシック増幅素子を完成
させる。
このように第１の実施例によれば、１００Ω／口以下の
比抵抗をもつキャップ層の抵抗と約Ｉ ＫΩ／口の比抵
抗をもつヘテロ接合の抵抗が得られる。
比抵抗をもつキャップ層の抵抗と約Ｉ ＫΩ／口の比抵
抗をもつヘテロ接合の抵抗が得られる。
第２図は本発明の第２の実施例の断面図である。
半絶縁性Ｇ ａ Ａ ｓ基板１１上に高純度のアンドー
プＩｎＧａＡｓ層２８． ｎ＋７Ｉ ｎＡｊ７Ａｓ層（
Ｎｄ＝２Ｘ １０”ｃｍ−３） ２９．アンドープＧａ
Ａｓ層１４．ｎ”ｆＧａＡｓキャップ層１５をそれぞれ
ＭＢＥ法に成長させる。次で第１の実施例と同様に、Ｆ
ＥＴ部、第１．第２抵抗部、キャパシタ部及びインダク
タ部を形成する事によってモノリシック集積回路素子が
得られる。
プＩｎＧａＡｓ層２８． ｎ＋７Ｉ ｎＡｊ７Ａｓ層（
Ｎｄ＝２Ｘ １０”ｃｍ−３） ２９．アンドープＧａ
Ａｓ層１４．ｎ”ｆＧａＡｓキャップ層１５をそれぞれ
ＭＢＥ法に成長させる。次で第１の実施例と同様に、Ｆ
ＥＴ部、第１．第２抵抗部、キャパシタ部及びインダク
タ部を形成する事によってモノリシック集積回路素子が
得られる。
この第２の実施例ではＩｎＡｊ７Ａｓ／ＩｎＧａＡｓの
ヘテロ接合を用いることによって、飽和速度が１．５倍
と大きくなるために、超高周波で雑音特性のすぐれたモ
ノリシック増幅素子が得られるという利点がある。
ヘテロ接合を用いることによって、飽和速度が１．５倍
と大きくなるために、超高周波で雑音特性のすぐれたモ
ノリシック増幅素子が得られるという利点がある。
以上説明したように本発明は、ヘテロ接合ＦＥＴを能動
素子とし、そのへテロ接合の抵抗及びキャップ層の抵抗
を用いる事によって、整合回路用の低抵抗と共に、バイ
アスフィード用の高抵抗を実現でき、電源バイアス回路
をも一体化でき、超高周波で高性能なモノリシック集積
回路素子が実現できるという効果を有する。
素子とし、そのへテロ接合の抵抗及びキャップ層の抵抗
を用いる事によって、整合回路用の低抵抗と共に、バイ
アスフィード用の高抵抗を実現でき、電源バイアス回路
をも一体化でき、超高周波で高性能なモノリシック集積
回路素子が実現できるという効果を有する。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図及び第４図
は従来のモノリシック集積回路の断面図である。 １１・・・・・・半絶縁性ＧａＡｓ基板、１２・・・・
・・アンドープＧａＡｓ、１３・−・−ｎ”ＡｆｆＧａ
Ａｓ、１４−・・・アンドープＧａＡｓ、１５・・・・
・・ｎ”ＧａＡｓ。 １６．３７・・・・・・ソース電極、１７．３８・・・
・・・ドレイン電極、２５．３６・・・・・・ゲート電
極、１８・・・・・・抵抗電極、２０・・・・・・第１
の抵抗、２１・・・・・・第２の抵抗、２２・・・・・
・スペーサ５ｉ（ｈ、２４・・・・・・誘電体膜、２６
・・・・・・配線金属、２７・・・・・・キャパシタ上
部電極、２８・・・・・・アンドープＩｎＧａＡｓ、２
９・・・・・・ｎ”ＶＩ ｎＡｆｆＡｓ、３１・・・・
・・半絶縁性基板、３２・・・・・・抵抗層、３３・・
・・・・能動層、３４・・・・・・コンタクト層、３９
・・・・・・第１層電極、４０・・・・・・層間絶縁膜
、４１・・・・・・第２層電極、４２・・・・・・キャ
パシタ下部電極、４３・・・・・・誘電体膜、４４・・
・・・・スペーサ層、４５・・・・・・高純度半導体層
、４６・・・・・・ドーピング層、４７・・・・・・高
純度キャップ層、５６・・・・・・アンドープ層。
明するための半導体チップの断面図、第３図及び第４図
は従来のモノリシック集積回路の断面図である。 １１・・・・・・半絶縁性ＧａＡｓ基板、１２・・・・
・・アンドープＧａＡｓ、１３・−・−ｎ”ＡｆｆＧａ
Ａｓ、１４−・・・アンドープＧａＡｓ、１５・・・・
・・ｎ”ＧａＡｓ。 １６．３７・・・・・・ソース電極、１７．３８・・・
・・・ドレイン電極、２５．３６・・・・・・ゲート電
極、１８・・・・・・抵抗電極、２０・・・・・・第１
の抵抗、２１・・・・・・第２の抵抗、２２・・・・・
・スペーサ５ｉ（ｈ、２４・・・・・・誘電体膜、２６
・・・・・・配線金属、２７・・・・・・キャパシタ上
部電極、２８・・・・・・アンドープＩｎＧａＡｓ、２
９・・・・・・ｎ”ＶＩ ｎＡｆｆＡｓ、３１・・・・
・・半絶縁性基板、３２・・・・・・抵抗層、３３・・
・・・・能動層、３４・・・・・・コンタクト層、３９
・・・・・・第１層電極、４０・・・・・・層間絶縁膜
、４１・・・・・・第２層電極、４２・・・・・・キャ
パシタ下部電極、４３・・・・・・誘電体膜、４４・・
・・・・スペーサ層、４５・・・・・・高純度半導体層
、４６・・・・・・ドーピング層、４７・・・・・・高
純度キャップ層、５６・・・・・・アンドープ層。
Claims (2)
- （１）高純度の第１の半導体層とこの第１の半導体層と
電子親和力の異なる不純物がドーピングされた第２の半
導体層からなるヘテロ接合構造を用いた電界効果トラン
ジスタを能動素子とし、ヘテロ接合界面の抵抗および高
濃度キャップ層の抵抗を回路の抵抗素子として用いる事
を特徴とするモノリシック集積回路素子。 - （２）前記第１の半導体層はＧａＡｓまたはＩｎＧａＡ
ｓであり、前記第２の半導体層はＡｌＧａＡｓまたはＩ
ｎＡｌＡｓである請求項（１）記載のモノリシック集積
回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01339683A JP3087278B2 (ja) | 1989-12-26 | 1989-12-26 | モノリシック集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01339683A JP3087278B2 (ja) | 1989-12-26 | 1989-12-26 | モノリシック集積回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198373A true JPH03198373A (ja) | 1991-08-29 |
| JP3087278B2 JP3087278B2 (ja) | 2000-09-11 |
Family
ID=18329809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01339683A Expired - Fee Related JP3087278B2 (ja) | 1989-12-26 | 1989-12-26 | モノリシック集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087278B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844299A (en) * | 1997-01-31 | 1998-12-01 | National Semiconductor Corporation | Integrated inductor |
| US6326314B1 (en) | 1997-09-18 | 2001-12-04 | National Semiconductor Corporation | Integrated inductor with filled etch |
| JP2007059433A (ja) * | 2005-08-22 | 2007-03-08 | Mitsubishi Electric Corp | カスコード接続回路 |
| JP2012023074A (ja) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | 窒化物半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110233147B (zh) * | 2019-05-08 | 2021-03-09 | 福建省福联集成电路有限公司 | 一种叠状电感及制作方法 |
-
1989
- 1989-12-26 JP JP01339683A patent/JP3087278B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844299A (en) * | 1997-01-31 | 1998-12-01 | National Semiconductor Corporation | Integrated inductor |
| US6326314B1 (en) | 1997-09-18 | 2001-12-04 | National Semiconductor Corporation | Integrated inductor with filled etch |
| JP2007059433A (ja) * | 2005-08-22 | 2007-03-08 | Mitsubishi Electric Corp | カスコード接続回路 |
| JP2012023074A (ja) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | 窒化物半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3087278B2 (ja) | 2000-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851884B2 (en) | Field-effect transistor, semiconductor chip and semiconductor device | |
| US7838914B2 (en) | Semiconductor device | |
| US20040155260A1 (en) | High electron mobility devices | |
| JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
| US9269784B2 (en) | Gallium arsenide based device having a narrow band-gap semiconductor contact layer | |
| US5254492A (en) | Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation | |
| JP2000100828A (ja) | 半導体装置及びその製造方法 | |
| JP2007335586A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| JP2001326284A (ja) | 化合物半導体集積回路およびその製造方法 | |
| US5324682A (en) | Method of making an integrated circuit capable of low-noise and high-power microwave operation | |
| Wu et al. | Pseudomorphic HEMT manufacturing technology for multifunctional Ka-band MMIC applications | |
| JP2001244419A (ja) | 高周波モジュール及び移動体検知モジュール | |
| JPH03198373A (ja) | モノリシック集積回路素子 | |
| JP2004241471A (ja) | 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール | |
| Camnitz et al. | Microwave characterization of very high transconductance MODFET | |
| US6096587A (en) | Manufacturing method of a junction field effect transistor | |
| US7321251B2 (en) | Bias circuit and method of producing semiconductor device | |
| US5321284A (en) | High frequency FET structure | |
| JPH07326737A (ja) | インピーダンス線路、フィルタ素子、遅延素子および半導体装置 | |
| KR100707325B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조방법 | |
| JPH10289979A (ja) | 高周波半導体デバイス | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| JP3923260B2 (ja) | 半導体装置の製造方法および発振器 | |
| JP2002026253A (ja) | 半導体装置及びその製造方法 | |
| JPS6130298Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |