CN110233147B - 一种叠状电感及制作方法 - Google Patents
一种叠状电感及制作方法 Download PDFInfo
- Publication number
- CN110233147B CN110233147B CN201910380364.XA CN201910380364A CN110233147B CN 110233147 B CN110233147 B CN 110233147B CN 201910380364 A CN201910380364 A CN 201910380364A CN 110233147 B CN110233147 B CN 110233147B
- Authority
- CN
- China
- Prior art keywords
- metal
- inductor
- manufacturing
- laminated
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 153
- 239000002184 metal Substances 0.000 claims abstract description 153
- 239000010410 layer Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 150000004767 nitrides Chemical group 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 19
- 238000001465 metallisation Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种叠状电感及制作方法，制作方法包括如下步骤：在半导体器件上制作第一光阻层，在源极金属、漏极金属和电感底层金属处进行曝光显影，电感底层金属处在半导体器件的绝缘区域；沉积晶体管的源极金属、漏极金属和电感底层金属；去除第一光阻层，沉积第一保护层，在栅极位置、源极金属、漏极金属和电感底层金属蚀刻出开口；制作第二光阻层，在栅极位置、源极金属、漏极金属和电感底层金属处进行曝光显影；沉积栅极金属、源极叠层金属、漏极叠层金属和电感叠层金属。本方案相对于改进前的制程工艺，节省光罩和金属沉积工艺，同时降低了电感内电阻。
Description
技术领域
本发明涉及半导体电感制作技术领域，尤其涉及一种叠状电感及制作方法。
背景技术
目前在集成电路中，以现有HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)工艺技术做被动器件中的电感，一般工艺制程会先做完主动器件的晶体管栅极和源漏极，再做被动器件电阻、电容、电感。依照现有技术叠层电感的制作方式会由两层金属叠层制作而成，制作流程如下：
1.制作主动器件HEMT的源极、漏极，欧姆接触(Source and drain ohmiccontact),简称(SDOC)。
2.制作主动器件HEMT的栅极肖特基接触(Gate Schottky Contact),简称(GSC)。
3.制作第一层Silicon Nitride Via1保护层和通孔层,简称(SNV1)。
4.制作被动器件电感的第一层金属，简称(M1)。
5.制作被动器件电感的第二层Silicon Nitride Via2保护层通孔层，简称(SNV2)。
6.制作被动器件电感的第二层金属，简称(M2)。制得的器件结构如图1所示。
现有的制程具有如下的缺点：1、在制作完晶体管后，额外需要层两层M1和M2光罩，增加工艺制造成本。2、在制作叠层电感时，只能有单层或两层金属沉积，其电感本身的电阻值较高。3、因为被动器件电感的制程在主动器件晶体管源漏极和栅极之后。制作电感电极和晶体管源、漏极和栅极电极用不一样的金属制程，则电路内部晶体管和电感连接电阻值会较高。
发明内容
为此，需要提供一种叠状电感及制作方法，解决现有叠层电感工艺成本高以及电感阻值大的问题。
为实现上述目的，发明人提供了一种叠状电感制作方法，包括如下步骤：
在半导体器件上制作第一光阻层，在源极金属、漏极金属和电感底层金属处进行曝光显影，电感底层金属处在半导体器件的绝缘区域；
沉积晶体管的源极金属、漏极金属和电感底层金属；
去除第一光阻层，沉积第一保护层，在栅极位置、源极金属、漏极金属和电感底层金属蚀刻出开口；
制作第二光阻层，在栅极位置、源极金属、漏极金属和电感底层金属处进行曝光显影；
沉积栅极金属、源极叠层金属、漏极叠层金属和电感叠层金属。
进一步地，所述电感底层金属为螺线状，所述沉积栅极金属时沉积一连接金属，所述连接金属连接电感叠层金属与源极叠层金属或者漏极叠层金属，所述连接金属与电感叠层金属的连接端处在螺线状的中心位置，所述连接金属与电感底层金属间具有第一保护层。
进一步地，还包括步骤：
去除第二光阻层，沉积第二保护层，在电感叠层金属上进行开口；
制作第三光阻层，在电感叠层金属上进行曝光显影，沉积另一电感金属。
进一步地，在第一保护层蚀刻出开口包括步骤：采用非等向性干蚀刻在第一保护层蚀刻出开口。
进一步地，所述第一保护层为氮化物保护层。
本发明提供一种叠状电感，所述叠状电感由上述任意一项的一种叠状电感制作方法制得。
区别于现有技术，上述技术方案具有如下优点：1、相对于改进前的制程工艺，节省光罩和金属沉积工艺。2、电感金属为叠层金属，因为两层金属的厚度增加，可以降低电感自身的阻值。3、电感金属与栅极金属为同一制程制作，其连接的电阻相应较低。
附图说明
图1为改进前制程工艺的电感俯视及电感与晶体管横切面图；
图2为电感底层金属和源漏极金属沉积后的俯视图及横切面图；
图3为第一保护层制作并开口后的俯视图及横切面图；
图4为栅极金属和电感叠层金属沉积后的俯视图和横切面图；
图5为多个叠层电感的俯视图及横切面图；
图6为晶体管串连三个电感的电路图。
附图标记说明：
1、半导体器件；
10、源、漏极金属；
11、电感底层金属；
2、绝缘区域；
3、第一保护层；
12、栅极位置；
40、沉积栅极金属；
41、源、漏极叠层金属；
42、电感叠层金属；
43、连接金属；
5、第二保护层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图6，本实施例提供一种叠状电感制作方法，本方法可以在半导体器件1上进行制作，半导体器件可以是砷化镓外延及基板，半导体器件包含主动器件区和被动器件区，主动器件去用于制作晶体管(包括源漏极和栅极)，被动器件区用于制作电感，被动器件区在制作以前要进行绝缘处理，从而形成绝缘区域，一般通过离子注入的方式来形成绝缘区域。包括如下步骤：首先在半导体器件1上制作第一光阻层，在源极金属10、漏极金属10和电感底层金属11处进行曝光显影，曝光显影后，会在源极金属10、漏极金属10和电感底层金属11处形成开口，而后可以沉积金属在该开口处。电感底层金属处在半导体器件的绝缘区域2；沉积晶体管的源极金属、漏极金属和电感底层金属，即沉积第一金属层，形成如图2的结构。本发明中横切面的图对应为虚线位置的横切面的图。这样在一次光罩(光阻和曝光显影)的情况下，就实现了源漏极金属和电感底层金属的制作。
而后去除第一光阻层，沉积第一保护层3，在栅极位置12、源极金属、漏极金属和电感底层金属蚀刻出开口，如图3所示。图3的俯视图中，半导体器件1的非金属区的表面也覆盖有第一保护层，这里为了表示更加简洁，没有用阴影示出。这里的蚀刻可以通过非等向性干蚀刻，在某些实施例中，也可以通过湿蚀刻来实现。而后制作第二光阻层，在栅极位置、源极金属、漏极金属和电感底层金属处进行曝光显影；沉积栅极金属40、源极叠层金属41、漏极叠层金属41和电感叠层金属42，形成如图4所示的结构。这样在一次光罩工艺中，就形成了栅极金属和电感叠层金属。本发明通过两次光罩工艺，利用晶体管制作工艺同时形成电感，同时完成晶体管和电感的制作，相对于改进前的制程工艺，节省光罩和金属沉积工艺。以及电感金属包含有电感底层金属和电感叠层金属，即电感金属为叠层金属，因为两层金属的厚度增加，可以降低电感自身的阻值。以及电感金属与栅极金属为同一制程制作，其金属厚度等厚，则连接的电阻相应较低。
本发明的电感金属是在半导体器件平面，只要能在半导体器件平面上形成封闭的图形即可。如可以是个封闭的方形状，如图5所示。或者为了增大单层电感的电感量，如图2到图4所示，所述电感底层金属为螺线状。在某些实施例中，可以一并将电感与晶体管结构进行连接。连接可以通过连接金属43实现，则在沉积栅极金属时沉积一连接金属43，所述连接金属连接电感叠层金属与源极叠层金属或者漏极叠层金属，所述连接金属与电感叠层金属的连接端处在螺线状的中心位置，所述连接金属与电感底层金属间具有第一保护层，这样形成如图4的结构。这样在栅极工艺同时制作连接金属，减少后续连接的工艺流程。
本发明进一步可以制作多层次叠加的电感，还包括步骤：去除第二光阻层，沉积第二保护层5，在电感叠层金属上进行开口；制作第三光阻层，在电感叠层金属上进行曝光显影，沉积另一电感金属，如图5所示。电感金属的形状可以是方形的电感形状或者螺线状的电感形状，通过开口可以实现另一电感与下方电感的连接，通过第二保护层可以实现两个电感分隔。图5的结构中，第一保护层也用于实现两个电感的分割，这需要在第一保护层开口的时候，开口仅仅用于连接上下电感，从而实现上下电感线圈的分隔。对于制作多个电感，可以重复上述步骤，即可以实现多个电感的制作。如图5为3个电感的结构图，形成的电路图如图6所示，这样可以在射频电路内提供多个电感的叠加，因为电流流过所有电感的电流值是一样的，所以等效的总电感值会如下公式:LT＝L1+L2+L3+……。本发明的电感在竖直方向进行叠加，相对于现有的平面螺旋电感，单层金属绕的圈数可以相对减少而达到相同Q值，可节省集成电路里电感设计区域范围，达到缩小集成电路目的。
保护层用于实现对不同层之间金属的隔离，则应该是绝缘的。如所述第一保护层为氮化物保护层，如氮化硅。
本发明提供一种叠状电感，所述叠状电感由上述任意一项的一种叠状电感制作方法制得。通过本发明方法制得的电感，其自身的阻值交底，有利于提高电感品质。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (6)
1.一种叠状电感制作方法，其特征在于，包括如下步骤：
通过离子注入的方式来形成绝缘区域；
在半导体器件上制作第一光阻层，在源极金属、漏极金属和电感底层金属处进行曝光显影，电感底层金属处在半导体器件的绝缘区域；
沉积晶体管的源极金属、漏极金属和电感底层金属；
去除第一光阻层，沉积第一保护层，在栅极位置、源极金属、漏极金属和电感底层金属蚀刻出开口；
制作第二光阻层，在栅极位置、源极金属、漏极金属和电感底层金属处进行曝光显影；
沉积栅极金属、源极叠层金属、漏极叠层金属和电感叠层金属。
2.根据权利要求1所述的一种叠状电感制作方法，其特征在于：所述电感底层金属为螺线状，所述沉积栅极金属时沉积一连接金属，所述连接金属连接电感叠层金属与源极叠层金属或者漏极叠层金属，所述连接金属与电感叠层金属的连接端处在螺线状的中心位置，所述连接金属与电感底层金属间具有第一保护层。
3.根据权利要求1所述的一种叠状电感制作方法，其特征在于，还包括步骤：
去除第二光阻层，沉积第二保护层，在电感叠层金属上进行开口；
制作第三光阻层，在电感叠层金属上进行曝光显影，沉积另一电感金属。
4.根据权利要求1所述的一种叠状电感制作方法，其特征在于，在第一保护层蚀刻出开口包括步骤：采用非等向性干蚀刻在第一保护层蚀刻出开口。
5.根据权利要求1所述的一种叠状电感制作方法，其特征在于：所述第一保护层为氮化物保护层。
6.一种叠状电感，其特征在于：所述叠状电感由权利要求1到5任意一项的一种叠状电感制作方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910380364.XA CN110233147B (zh) | 2019-05-08 | 2019-05-08 | 一种叠状电感及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910380364.XA CN110233147B (zh) | 2019-05-08 | 2019-05-08 | 一种叠状电感及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110233147A CN110233147A (zh) | 2019-09-13 |
| CN110233147B true CN110233147B (zh) | 2021-03-09 |
Family
ID=67861150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910380364.XA Active CN110233147B (zh) | 2019-05-08 | 2019-05-08 | 一种叠状电感及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110233147B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088406A (ja) * | 1994-06-21 | 1996-01-12 | Takeshi Ikeda | 複合素子 |
| JP3087278B2 (ja) * | 1989-12-26 | 2000-09-11 | 日本電気株式会社 | モノリシック集積回路素子 |
| JP2007324422A (ja) * | 2006-06-01 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008130736A (ja) * | 2006-11-20 | 2008-06-05 | Hitachi Metals Ltd | 電子部品及びその製造方法 |
| JP2011077106A (ja) * | 2009-09-29 | 2011-04-14 | Dainippon Printing Co Ltd | 薄膜集積回路装置及びその製造方法 |
| CN104485334A (zh) * | 2014-12-16 | 2015-04-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| JP2016139656A (ja) * | 2015-01-26 | 2016-08-04 | 三菱電機株式会社 | 電界効果トランジスタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178435B2 (en) * | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US6518642B2 (en) * | 2001-06-06 | 2003-02-11 | Samsung Electronics Co., Ltd. | Integrated circuit having a passive device integrally formed therein |
-
2019
- 2019-05-08 CN CN201910380364.XA patent/CN110233147B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3087278B2 (ja) * | 1989-12-26 | 2000-09-11 | 日本電気株式会社 | モノリシック集積回路素子 |
| JPH088406A (ja) * | 1994-06-21 | 1996-01-12 | Takeshi Ikeda | 複合素子 |
| JP2007324422A (ja) * | 2006-06-01 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008130736A (ja) * | 2006-11-20 | 2008-06-05 | Hitachi Metals Ltd | 電子部品及びその製造方法 |
| JP2011077106A (ja) * | 2009-09-29 | 2011-04-14 | Dainippon Printing Co Ltd | 薄膜集積回路装置及びその製造方法 |
| CN104485334A (zh) * | 2014-12-16 | 2015-04-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| JP2016139656A (ja) * | 2015-01-26 | 2016-08-04 | 三菱電機株式会社 | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110233147A (zh) | 2019-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393787B2 (en) | Conductor design for integrated magnetic devices | |
| US8609538B2 (en) | Methods relating to the fabrication of devices having conductive substrate vias with catch-pad etch-stops | |
| US10868106B2 (en) | Semiconductor structure and method | |
| US9773680B1 (en) | Advanced method for scaled SRAM with flexible active pitch | |
| CN110752207B (zh) | 一种背面电容结构及制作方法 | |
| US8754500B2 (en) | Plated lamination structures for integrated magnetic devices | |
| US9613897B2 (en) | Integrated circuits including magnetic core inductors and methods for fabricating the same | |
| CN110233147B (zh) | 一种叠状电感及制作方法 | |
| CN112530939B (zh) | 集成电容器及其制造方法，射频电路 | |
| CN110223970B (zh) | 一种孔槽式的电容结构及制作方法 | |
| CN110473861B (zh) | 一种环柱电容结构及制作方法 | |
| KR20180037878A (ko) | 반도체 소자 및 이의 제조 방법 | |
| EP1976009B1 (en) | Semiconductor device and manufacturing method therefor | |
| US20110272780A1 (en) | Method and structure for improving the qualilty factor of rf inductors | |
| CN110459535B (zh) | 一种叠层电感的制作方法及制得的器件 | |
| US20200144175A1 (en) | Interconnect structure and manufacturing method thereof | |
| US10283585B2 (en) | Process of forming capacitor | |
| CN110767633A (zh) | 一种不同深度的电容结构及制作方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| US20240355869A1 (en) | Composite passive component and preparation method therefor | |
| US11538751B2 (en) | Inductor capacitor filter in far back end of line and integration schemes | |
| US20240234481A1 (en) | Semiconductor device with inductive component and method of forming | |
| CN111834339A (zh) | 一种用于集成电路的电感结构及制作方法 | |
| KR102528067B1 (ko) | 전력용 반도체 소자 및 이의 제조 방법 | |
| US20200176377A1 (en) | Electronic device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |