CN111834339A - 一种用于集成电路的电感结构及制作方法 - Google Patents
一种用于集成电路的电感结构及制作方法 Download PDFInfo
- Publication number
- CN111834339A CN111834339A CN201910327615.8A CN201910327615A CN111834339A CN 111834339 A CN111834339 A CN 111834339A CN 201910327615 A CN201910327615 A CN 201910327615A CN 111834339 A CN111834339 A CN 111834339A
- Authority
- CN
- China
- Prior art keywords
- metal
- region
- inductor
- metal layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 190
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 238000000227 grinding Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 abstract description 4
- 230000004907 flux Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种用于集成电路的电感结构及制作方法,其中方法包括步骤:在半导体器件上制作绝缘区域;在绝缘区域的一面制作第一金属层,所述第一金属层包括两个以上的第一金属区;在绝缘区域的另一面正对于第一金属区的位置制作贯穿绝缘区域的通孔,通孔的底部为第一金属区,每个第一金属区至少有一个通孔;在绝缘区域的另一面制作第二金属层,所述第二金属层包括一个以上的第二金属区,每个第二金属区通过两个通孔与两个第一金属区连接;所述第一金属区和第二金属区连接形成电感的螺旋结构。形成螺旋的电感,可获得更高的品质因数,可以在广泛应用在高频通讯领域。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种用于集成电路的电感结构及制作方法。
背景技术
现有在集成电路的电感大多是传统的平面电感结构。但是传统的平面电感结构虽然可得到较高的电感值,但是其品质因素较低。传统的平面电感器一般具有平行的通量轴(从电路平面进入或出来),其磁耦合的减少是通过将电感器分隔起来,会导致导线的延长及电路版图设计的困难,不利于集成化。
发明内容
为此,需要提供一种用于集成电路的电感结构及制作方法,解决现有平面电感结构品质不佳且不易于集成的问题。
为实现上述目的,发明人提供了一种用于集成电路的电感结构,包括半导体器件的绝缘区域,所述在绝缘区域的一面设置有第一金属层,所述第一金属层包括两个以上的第一金属区;
在绝缘区域的另一面正对于第一金属区的位置设置有贯穿绝缘区域的通孔,通孔的底部为第一金属区,每个第一金属区至少有一个通孔;
在绝缘区域的另一面设置有第二金属层,所述第二金属层包括一个以上的第二金属区,每个第二金属区通过两个通孔与两个第一金属区连接;
所述第一金属区和第二金属区连接形成电感的螺旋结构。
进一步地,所述第一金属区和第二金属区为直条状,通孔置于第一金属区和第二金属区的端头处。
进一步地,所述第一金属层包含两个以上平行的第一金属区。
进一步地,所述通孔垂直于绝缘区域的另一面。
进一步地,所述绝缘区域的一面与另一面平行。
本发明提供一种用于集成电路的电感制作方法,包括如下步骤:
在半导体器件上制作绝缘区域;
在绝缘区域的一面制作第一金属层,所述第一金属层包括两个以上的第一金属区;
在绝缘区域的另一面正对于第一金属区的位置制作贯穿绝缘区域的通孔,通孔的底部为第一金属区,每个第一金属区至少有一个通孔;
在绝缘区域的另一面制作第二金属层,所述第二金属层包括一个以上的第二金属区,每个第二金属区通过两个通孔与两个第一金属区连接;
所述第一金属区和第二金属区连接形成电感的螺旋结构。
进一步地,所述第一金属区和第二金属区为直条状,通孔置于第一金属区和第二金属区的端头处。
进一步地,所述第一金属层包含两个以上平行的第一金属区。
进一步地,所述通孔垂直于绝缘区域的另一面。
进一步地,在制作通孔前还包括步骤:在绝缘区域的另一面研磨减薄。
区别于现有技术,上述技术方案通过第一金属区、第二金属区及通孔内金属形成螺旋的电感,可获得更高的品质因数,可以在广泛应用在高频通讯领域。本发明的螺旋电感结构,其通量轴是与绝缘区域平行的,则在需要制作两个电感的时候,为了降低两电感间的磁耦合,可将两个电感的通量轴垂直放置,无需隔离电感,这样有利于缩小器件尺寸。
附图说明
图1为具体实施方式所述方法工艺流程图;
图2为在绝缘区域正面制作第一层金属的结构示意图;
图3为在绝缘区域正面制作第一层金属后进行背板减薄的结构示意图;
图4为在绝缘区域背面制作通孔的透视结构示意图;
图5为通孔放大的剖面结构示意图;
图6为在绝缘区域背面制作第二层金属的透视结构示意图;
图7为在绝缘区域背面制作第二层金属的正面结构示意图;
图8为在绝缘区域背面制作两个电感的结构示意图。
附图标记说明:
1、绝缘区域;
A、绝缘区域的一面(正面);
B、绝缘区域的另一面(背面);
10、第一金属区;
11、通孔;
12、第二金属区;
2、通量轴。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1到图8,本实施例提供一种用于集成电路的电感制作方法,包括如下步骤:在半导体器件上制作绝缘区域1。本步骤对应实际的工艺步骤S101,在步骤S101中,还可能包括有对半导体器件外延片的表面处理,从而便于制作绝缘区域。制作绝缘区域避免半导体器件具有导电性而造成电感失效。绝缘的制作方式可以通过离子植入或者蚀刻的方式,首先在半导体器件上涂布光阻,而后曝光显影在要绝缘的区域开口,最后采用离子植入或蚀刻的方式隔离出无缘区(绝缘区域),以便于在无源区制作电感。绝缘区域制作完成后要清洗去除光阻,最后得到如图2的结构。
而后进入步骤S102正面金属层的图形化及镀膜。一般地,可以通过在绝缘区域的一面A涂布光阻,而后图形化光阻,即曝光显影蚀刻使得要蒸镀金属的部位开口。然后溅镀或蒸镀上金属,则在绝缘区域的一面实现制作第一金属层,所述第一金属层包括两个以上的第一金属区10。一般地,为了实现导线的引出以及至少一匝的电感线圈,第一金属区为两个以上,当然,为了实现更多匝数的电感,则第一金属区可以为更多。每个第一金属区为一个独立的金属片,其与其他第一金属区之间在他们所在的这一面并不连接。金属区形成完毕后进行金属举离及去胶清洗,从而单独保留下第一金属层。
然后进入步骤S103背孔图形化及蚀刻工艺。具体地,在绝缘区域的另一面B正对于第一金属区的位置制作贯穿绝缘区域的通孔11,通孔的底部为第一金属区,即第一金属区形成了通孔封闭的底部。这样在进行B面金属溅镀或蒸镀的时候,可以实现溅镀或蒸镀的金属沉积。为了实现第一金属区的连接,每个第一金属区至少有一个通孔。在制作背面通孔(背孔)的时候,一般通过在背面B采用光阻及金属或其他介质(如氮化物)作为掩模进行干法蚀刻,将背孔打通至正面的第一金属层。打通完成后再去除掩膜,最后形成图4的结构。
最后进行步骤S104背面金属层的图形化及镀膜。具体地,在绝缘区域的另一面制作第二金属层,所述第二金属层包括一个以上的第二金属区12,每个第二金属区通过两个通孔与两个第一金属区连接;如图5所示,在进行第二金属层蒸镀或溅镀的时候,金属会进入到通孔内,并形成第一金属区和第二金属区的连接。形成连接后可以通过电镀的方式对通孔内的金属进行加厚,以减小电阻。这样第一金属区通过通孔与第二金属区首尾串联连接起来,形成一条连接的金属线,由于金属线在绝缘区域上下螺旋,则所述第一金属区和第二金属区连接形成电感的螺旋结构,如图6和7所示。要将电感应用在电路时,只需要将串联金属线的首尾,即可以将电感串联到电路中,实现了电感的功能。这样形成螺旋的电感,可获得更高的品质因数,可以在广泛应用在高频通讯领域。同时本发明电感结构的通量轴2是与绝缘区域平行的,则在需要制作两个电感的时候,如图8所示,为了降低两电感间的磁耦合,可将两个电感的通量轴垂直放置,电感可以靠近,无需隔离电感,这样有利于缩小器件尺寸。
本发明并不限定第一金属区和第二金属区的形状,只要能形成电感结构就行。优选地,如图2、6所示,所述第一金属区和第二金属区为直条状,通孔置于第一金属区和第二金属区的端头处,可以实现更高的电感性能。当然在某些实施例,金属区形状也可以是在绝缘区域平面内弯曲的,或者通孔可以置于金属区的中间,这样可能会造成金属区部分金属没有连接而造成浪费。
为了实现电感每匝之间是等距的,优选地,所述第一金属层包含两个以上平行的第一金属区。这样平行的第一金属区就会构成每匝等距的电感,使得电感性能更佳。
优选地,所述通孔垂直于绝缘区域的另一面。这样可以形成垂直螺旋的电感,具有更佳的品质因素。
在某些实施例中,由于半导体器件厚度较厚,则需要进行半导体器件减薄。在制作通孔前还包括步骤S113:在绝缘区域的另一面研磨减薄,得到如图3的变薄后的结构。一般地,减薄通过正面A涂腊粘合蓝宝石玻璃板来保护正面,并对外延片背面进行研磨,减薄至约(120-180)um,从而降低半导体器件厚度,便于通孔制作。
本发明提供一种用于集成电路的电感结构,电感结构可以通过上述的方法制得。具体的结构如图2到6所示,包括半导体器件的绝缘区域1,所述在绝缘区域的一面A设置有第一金属层,所述第一金属层包括两个以上的第一金属区10;在绝缘区域的另一面B正对于第一金属区的位置设置有贯穿绝缘区域的通孔11,通孔的底部为第一金属区,每个第一金属区至少有一个通孔;在绝缘区域的另一面设置有第二金属层,所述第二金属层包括一个以上的第二金属区12,每个第二金属区通过两个通孔与两个第一金属区连接;所述第一金属区和第二金属区连接形成电感的螺旋结构。其中,电感的每匝线圈包含有一个第一金属区、两个通孔中的金属和一个第二金属区。所有的第一金属区、通孔中的金属和第二金属区串联形成一条金属线,该金属线构成电感的电感线圈。这样形成螺旋的电感,可获得更高的品质因数,可以在广泛应用在高频通讯领域。
优选地,所述第一金属区和第二金属区为直条状,通孔置于第一金属区和第二金属区的端头处,这样可以形成更好的电感性能。
进一步地,所述第一金属层包含两个以上平行的第一金属区。这样可以形成每匝之间等距。为了形成垂直螺旋电感,所述通孔垂直于绝缘区域的另一面。为了让第一金属区与第二金属区平行,所述绝缘区域的一面与另一面平行。
优选的实施例中,如图2-6所示,在第一金属区和第二金属区两侧的通孔中每一侧的通孔都处在一个平面,且两个平面互相平行,这样可以侧壁平行的电感,达到更好的电感性能。在不冲突的情况下,本实施例可以与上述实施例进行结合。
上述所有实施例中,在第一金属层和第二金属层中,只有要形成电感的金属区才是本发明所指的金属区,与本发明电感无关的金属区即使在第一金属层或者第二金属层同时形成,也不能认为其是金属区。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。
Claims (10)
1.一种用于集成电路的电感结构,其特征在于,包括半导体器件的绝缘区域,所述在绝缘区域的一面设置有第一金属层,所述第一金属层包括两个以上的第一金属区;
在绝缘区域的另一面正对于第一金属区的位置设置有贯穿绝缘区域的通孔,通孔的底部为第一金属区,每个第一金属区至少有一个通孔;
在绝缘区域的另一面设置有第二金属层,所述第二金属层包括一个以上的第二金属区,每个第二金属区通过两个通孔与两个第一金属区连接;
所述第一金属区和第二金属区连接形成电感的螺旋结构。
2.根据权利要求1所述的一种用于集成电路的电感结构,其特征在于:所述第一金属区和第二金属区为直条状,通孔置于第一金属区和第二金属区的端头处。
3.根据权利要求1所述的一种用于集成电路的电感结构,其特征在于:所述第一金属层包含两个以上平行的第一金属区。
4.根据权利要求1所述的一种用于集成电路的电感结构,其特征在于:所述通孔垂直于绝缘区域的另一面。
5.根据权利要求1所述的一种用于集成电路的电感结构,其特征在于:所述绝缘区域的一面与另一面平行。
6.一种用于集成电路的电感制作方法,其特征在于,包括如下步骤:
在半导体器件上制作绝缘区域;
在绝缘区域的一面制作第一金属层,所述第一金属层包括两个以上的第一金属区;
在绝缘区域的另一面正对于第一金属区的位置制作贯穿绝缘区域的通孔,通孔的底部为第一金属区,每个第一金属区至少有一个通孔;
在绝缘区域的另一面制作第二金属层,所述第二金属层包括一个以上的第二金属区,每个第二金属区通过两个通孔与两个第一金属区连接;
所述第一金属区和第二金属区连接形成电感的螺旋结构。
7.根据权利要求6所述的一种用于集成电路的电感制作方法,其特征在于:所述第一金属区和第二金属区为直条状,通孔置于第一金属区和第二金属区的端头处。
8.根据权利要求6所述的一种用于集成电路的电感制作方法,其特征在于:所述第一金属层包含两个以上平行的第一金属区。
9.根据权利要求6所述的一种用于集成电路的电感制作方法,其特征在于:所述通孔垂直于绝缘区域的另一面。
10.根据权利要求6所述的一种用于集成电路的电感制作方法,其特征在于:在制作通孔前还包括步骤:在绝缘区域的另一面研磨减薄。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910327615.8A CN111834339A (zh) | 2019-04-23 | 2019-04-23 | 一种用于集成电路的电感结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910327615.8A CN111834339A (zh) | 2019-04-23 | 2019-04-23 | 一种用于集成电路的电感结构及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111834339A true CN111834339A (zh) | 2020-10-27 |
Family
ID=72911906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910327615.8A Pending CN111834339A (zh) | 2019-04-23 | 2019-04-23 | 一种用于集成电路的电感结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111834339A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151718A (ja) * | 1992-11-05 | 1994-05-31 | Oki Electric Ind Co Ltd | 半導体装置におけるインダクタ素子 |
KR19990015740A (ko) * | 1997-08-09 | 1999-03-05 | 윤종용 | 반도체 장치의 인덕터 및 그 제조 방법 |
US20060163691A1 (en) * | 2005-01-25 | 2006-07-27 | Semiconductor Components Industries, Llc. | High voltage sensor device and method therefor |
TWI264021B (en) * | 2005-10-20 | 2006-10-11 | Via Tech Inc | Embedded inductor and the application thereof |
KR20070042711A (ko) * | 2005-10-19 | 2007-04-24 | 삼성전자주식회사 | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 |
JP2007324422A (ja) * | 2006-06-01 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US20130293336A1 (en) * | 2012-05-03 | 2013-11-07 | Qualcomm Mems Technologies, Inc. | Three-dimensional multilayer solenoid transformer |
CN104979333A (zh) * | 2015-07-15 | 2015-10-14 | 宜确半导体(苏州)有限公司 | 一种半导体集成电感 |
JP2016092104A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社村田製作所 | コイル部品 |
CN105957691A (zh) * | 2016-07-15 | 2016-09-21 | 中国电子科技集团公司第十三研究所 | 立体绕线电感、变压器、均衡器和lc滤波器 |
-
2019
- 2019-04-23 CN CN201910327615.8A patent/CN111834339A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151718A (ja) * | 1992-11-05 | 1994-05-31 | Oki Electric Ind Co Ltd | 半導体装置におけるインダクタ素子 |
KR19990015740A (ko) * | 1997-08-09 | 1999-03-05 | 윤종용 | 반도체 장치의 인덕터 및 그 제조 방법 |
US20060163691A1 (en) * | 2005-01-25 | 2006-07-27 | Semiconductor Components Industries, Llc. | High voltage sensor device and method therefor |
KR20070042711A (ko) * | 2005-10-19 | 2007-04-24 | 삼성전자주식회사 | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 |
TWI264021B (en) * | 2005-10-20 | 2006-10-11 | Via Tech Inc | Embedded inductor and the application thereof |
JP2007324422A (ja) * | 2006-06-01 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US20130293336A1 (en) * | 2012-05-03 | 2013-11-07 | Qualcomm Mems Technologies, Inc. | Three-dimensional multilayer solenoid transformer |
TW201351457A (zh) * | 2012-05-03 | 2013-12-16 | Qualcomm Mems Technologies Inc | 三維多層螺線管變壓器 |
JP2016092104A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社村田製作所 | コイル部品 |
CN104979333A (zh) * | 2015-07-15 | 2015-10-14 | 宜确半导体(苏州)有限公司 | 一种半导体集成电感 |
CN105957691A (zh) * | 2016-07-15 | 2016-09-21 | 中国电子科技集团公司第十三研究所 | 立体绕线电感、变压器、均衡器和lc滤波器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7107666B2 (en) | Method of manufacturing an ultra-miniature magnetic device | |
US6249039B1 (en) | Integrated inductive components and method of fabricating such components | |
US5279988A (en) | Process for making microcomponents integrated circuits | |
KR100629063B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
US6008102A (en) | Method of forming a three-dimensional integrated inductor | |
US20030070282A1 (en) | Ultra-miniature magnetic device | |
JP2001522144A (ja) | 一体構造インダクタ | |
US11393787B2 (en) | Conductor design for integrated magnetic devices | |
JP2000511350A (ja) | 集積回路のための導電体 | |
US8385047B2 (en) | Integrated power passives | |
US7786586B2 (en) | Inductor of semiconductor device and method for manufacturing the same | |
CN110277376B (zh) | 一种空气桥集成电感及其制作方法 | |
KR100469248B1 (ko) | 무선통신 모듈용 마이크로 인덕터 | |
CN110767634B (zh) | 一种凹陷螺旋电感结构及其制作方法 | |
CN111834339A (zh) | 一种用于集成电路的电感结构及制作方法 | |
US6781229B1 (en) | Method for integrating passives on-die utilizing under bump metal and related structure | |
US6518141B2 (en) | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon | |
CN112530939B (zh) | 集成电容器及其制造方法,射频电路 | |
CN110233147B (zh) | 一种叠状电感及制作方法 | |
CN111129305B (zh) | 一种增加电感量的电感制程方法及电感结构 | |
CN107946323B (zh) | 一种偏置器及制作方法 | |
CN116052981A (zh) | 磁性薄膜电感及其制备方法 | |
CN115411020A (zh) | 片上螺旋磁芯电感器及其制作方法和批量化生产方法 | |
CN116190356A (zh) | 三维电感器的制备方法 | |
JPS5854636A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201027 |
|
RJ01 | Rejection of invention patent application after publication |