KR100629063B1 - 반도체 구조체 및 그 제조 방법 - Google Patents
반도체 구조체 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100629063B1 KR100629063B1 KR1020037011388A KR20037011388A KR100629063B1 KR 100629063 B1 KR100629063 B1 KR 100629063B1 KR 1020037011388 A KR1020037011388 A KR 1020037011388A KR 20037011388 A KR20037011388 A KR 20037011388A KR 100629063 B1 KR100629063 B1 KR 100629063B1
- Authority
- KR
- South Korea
- Prior art keywords
- coil
- cavity
- dielectric material
- substrate
- delete
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000003989 dielectric material Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000000696 magnetic material Substances 0.000 claims description 3
- 229910000828 alnico Inorganic materials 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 229910000640 Fe alloy Inorganic materials 0.000 claims 1
- 229910000990 Ni alloy Inorganic materials 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 238000004070 electrodeposition Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- -1 Si 3 N 4 Chemical class 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
본 발명은 반도체 칩 내에 집적된 솔레노이드형 인덕터의 제조 방법을 제공한다. 솔레노이드형 코일(50)은 칩 기판(10) 내부로 에칭된 딥 웰(deep well) 내에 부분적으로 매립된다. 코일이 매립되지 않은 부분(30)은 BEOL 금속화 층(52)의 일부로서 제조된다. 이렇게 하면, 솔레노이드 권선의 단면적을 크게 할 수 있으며, 권선 간의 용량 결합을 감소시킬 수 있다. 본 발명의 솔레노이드형 코일은 큰 직경의 단면을 갖기 때문에, 코일은 큰 인덕턴스 값을 가지며 칩의 작은 영역을 차지하도록 형성될 수 있다. 제조 공정은 모든 FEOL 단계들이 완료된 후에 기판 내에 깊은 공동을 에칭하는 단계와, 유전체(14)로 상기 공동을 라이닝하고 마스크를 통해 도전성 재료 금속의 증착에 의해 매립될 코일(22)의 일부를 제조하는 단계와, 유전체(24, 28)의 증착 및 CMP에 의한 평탄화 단계를 포함한다. 평탄화 후에, 솔레노이드형 코일의 나머지 부분(30)의 구성이 BEOL 내의 금속화 부분으로서 즉, BEOL의 라인/비아로서) 형성된다. 솔레노이드형 코일의 단면을 더 크게 하기 위해, 그 일부는 BEOL 층의 상부의 마스크를 통해 전착에 의해 형성될 수도 있다.
Description
본 발명은 반도체 디바이스에 관한 것으로서, 구체적으로는 무선 주파수(RF) 통신에 사용되는, 반도체 칩 내에 집적된 멀티턴 솔레노이드형 인덕터(a multiturn solenoidal inductor)에 관한 것이다. 본 발명은 또한 독창적인 멀티턴 솔레노이드형 인덕터를 제조하는 방법에 관한 것이다.
반도체 칩 내에 집적된 인덕터는 통상적으로 하나의 BEOL(back-end-of-the-line) 금속화 레벨(및 리턴 암에 대한 접속을 위한 비아들) 내에 나선형으로 제조된다. BEOL 금속화 층의 한정된 두께(약 2 내지 4 미크론) 때문에, 나선형 인덕터들은 주어진 인덕턴스 값에 대해 비교적 높은 저항(약 1-5 옴 이상)을 갖는다. 때론 상호 접속 비아를 갖는 이중 금속층이 나선형 저항을 감소시키는데 사용된다. 인덕턴스 값은 인덕터 트레이스(inductor trace)의 길이와 직접 관련되기 때문에, 나선 인덕터들은 아주 작은 인덕턴스 값으로 한정되며(약 20 nHenry 정도), 칩의 아주 큰 영역을 차지한다. 나선 인덕터의 전자기장은 한정되지 않기 때문에, 통상적으로 능동 소자들이 인덕터 아래에 허용되지 않으며, 따라서 나선 인덕터는 실제로 큰 칩 영역을 차지한다.
집적된 솔레노이드형 인덕터는 또한 반도체 칩의 BEOL 층 내에 제조될 수 있다. 이들 디바이스는 솔레노이드형 권선들 간의 고 용량 결합으로 인한 한계를 갖는데, 이는 BEOL 층의 총 두께가 약 8 내지 10 미크론 정도로 아주 작다는 사실에 기인하며, 따라서 솔레노이드형 권선들은 수직으로 서로에게 아주 근접해야 한다. 솔레노이드형 인덕턴스는 단면적과 직접 관련되므로, 이러한 근접은 또한 성취할 수 있는 인덕턴스를 직접 제한하는 솔레노이드의 단면적을 제한한다.
이와 같은 종래 기술의 단점을 고려하면, 전술한 종래 기술의 문제점을 극복하는 반도체 칩 내에 집적된 멀티턴 솔레노이드형 인덕터를 계속해서 개발할 필요가 있다.
본 발명은 반도체 칩 내에 집적된 멀티턴 솔레노이드형 인덕터를 제공한다. 본 발명은 또한, 솔레노이드 권선들이 서로로부터 충분히 분리되어 솔레노이드 권선들 간의 용량 결합을 감소시키는, 반도체 칩 내에 집적된 멀티턴 솔레노이드형 인덕터를 제공한다.
또한, 본 발명은 큰 직경의 단면을 갖는 솔레노이드형 코일을 포함하는 집적 구조에 관한 것이다. 또한, 본 발명은 큰 인덕턴스 값을 갖지만 칩의 작은 면적을 차지하는 솔레노이드형 코일을 갖는 집적 구조를 제공한다.
본 발명 및 그 이점은, 반도체 칩 내에 솔레노이드형 인덕터를 제공함으로써 얻어지는데, 여기서 솔레노이드형 코일은 반도체 칩 내로 에칭된 "딥 웰(deep well)(즉, 공동) 내에 부분적으로 매립된다. 본원 명세서에서, "딥 웰(deep well)"이라는 용어는 반도체 칩의 상부면으로부터의 깊이가 약 10 내지 50 미크론, 바람직하게는 약 20 내지 25 마-이크론인 공동을 의미한다. 이것은 솔레노이드 권선의 큰 분리를 허용하며, 따라서 권선들 간의 용량 결합을 감소시킨다. 본 발명의 솔레노이드형 코일은 큰 직경의 단면(약 25 내지 35 미크론)을 갖기 때문에, 본 발명의 코일은 큰 인덕턴스 값을 가지며 칩의 작은 영역을 차지하도록 만들어질 수 있다.
본 발명의 일 측면은 집적 회로(IC) 칩과 함께 집적된 솔레노이드형 코일을 포함하는 반도체 구조체와 관련되며, 여기서 솔레노이드형 코일은 상기 IC 칩의 기판 내에 형성된 공동(cavity) 내에 부분적으로 매립되고, IC 칩의 BEOL(back-end-of-the-line) 층 내에 부분적으로 매립된다.
본 발명의 일실시예에서, 솔레노이드형 코일은 자기 코어를 포함한다. 본 발명의 다른 실시예에서, 솔레노이드형 코일은 환형(toroid)이다.
본 발명의 다른 측면은 공통 자기 코어를 갖는 두 개의 솔레노이드형 코일을 포함하는 전기 변환기와 관련된다.
본 발명의 또 다른 측면은 전술한 반도체 구조체를 제조하는 방법과 관련된다. 구체적으로는, 본 발명의 반도체 구조체는 (a) 집적 회로(IC) 칩의 기판 내에 하나 이상의 공동을 형성하는 단계와, (b) 상기 하나 이상의 공동을 포함하는 상기 기판 상에 제 1 유전체 재료를 형성하는 단계와, (c) 상기 하나 이상의 공동 내에 라이너로서 상기 제 1 유전체 재료를 남겨 두고, 상기 하나 이상의 공동과 인접하는 상기 제 1 유전체 재료를 제거하는 단계와, (d) 상기 하나 이상의 유전체로 라이닝된 공동 내에 솔레노이드형 코일의 하부 코일 소자를 형성하는 단계와, (e) 상기 솔레노이드형 코일의 상기 하부 코일 소자를 포함하는 상기 기판 상에 제 2 유전체 재료를 형성하는 단계와, (f) 상기 하나 이상의 공동을 포함하지 않는 상기 기판 상에서 상기 제 2 유전체 재료를 제거하는 단계와, (g) 상기 솔레노이드형 코일의 상부 코일 소자 및 측면 코일 소자들 -상기 상부 코일 소자는 상기 측면 코일 소자들을 통해 상기 하부 코일 소자와 전기 접촉함- 을 형성하는 단계에 의해 제조된다.
상기 방법의 일실시예에서, 측면 코일 소자들은 단계 (d)에서 형성되고, 단계 (g)는 상부 코일 소자의 형성만 포함한다.
도 1a는 기판 내에 부분적으로 매립된 환형 코일을 갖는 집적 회로(IC) 웨이퍼의 단면을 도시한 도면이고, 도 1b는 도 1a에 도시된 솔레노이드형 코일의 평면도로서, 환형 코일은 솔레노이드가 그 자신에 대해 휘어져 있는 보다 일반적인 솔레노이드형 형상의 특별한 경우이며, 이 구성은 이상적으로 환상면체의 단면 영역 내의 모든 자기장을 한정하는 도면.
도 2a 내지 2j는 본 발명의 솔레노이드형 코일의 제조의 상이한 단계들에서 의 IC 웨이퍼의 단면을 도시한 도면.
도 3은 내부에 자기 코어가 형성되어 있는 솔레노이드형 코일의 단면을 도시한 도면.
이하에서는 첨부한 도면을 참조하여, 반도체 칩 내에 집적된 멀티턴 솔레노이드형 인덕터 및 그 제조 방법을 제공하는 본 발명을 보다 상세히 설명한다. 첨부한 도면에서, 유사하거나 대응하는 소자들은 유사한 참조번호를 사용한다.
먼저, 도 1a(단면도) 및 도 1b(평면도)를 참조하여 본 발명의 반도체 구조를 설명한다. 특히, 도 1a는 기판(10)을 포함하는 구조를 포함하는데, 상기 기판은 하나 이상의 솔레노이드형 코일(50)을 가지며, 상기 솔레노이드형 코일은 기판 내에 형성되는 공동 내부에 형성되며, 부분적으로 BEOL 배선 레벨(52) 내에 형성된다. 도 1a의 솔레노이드형 코일(50)의 평면도는 도 1b에 도시되어 있다.
본 발명에 따르면, 각각의 솔레노이드형 코일(50)은 측면 코일 소자(26)를 통해 각각 전기 접속하고 있는 하부 코일 소자(22)와 상부 코일 소자(30)를 포함한다. 제 1 유전체층(14)은 하부 코일 소자(22)와 기판(10) 사이에 형성되고, 제 2 유전체층(24)은 상부 코일 소자와 하부 코일 소자 사이에 형성된다. 도 1a 및 1b에 포함되어 있지 않은 전술한 소자들은 도 2a 내지 2j에서 보다 상세하게 설명될 것이다.
도시되어 있는 바와 같이, 코일은 IC 기판 내에 형성된 공동 내에 부분적으 로 형성되고, BEOL 배선층 내에 부분적으로 형성된다. 이런 방식으로, 정확하게 3차원 구조가 제조될 수 있으며, 그럼에도 불구하고 다른 표준 IC 칩의 두께 범위로 포함된다. 또한 본 발명의 코일은 큰 직경의 단면을 가지며, 따라서 코일은 큰 인덕턴스 값을 가지며 칩의 작은 영역을 차지하도록 만들어질 수 있음에 주목하라.
이하에서는 도 1a 및 도 1b에 도시된 구조를 제조하기 위해 본 발명에 사용된 처리 단계들을 도 2a 내지 2j 및 후술하는 상세한 설명을 참조하여 보다 상세하게 설명한다.
특히, 도 2a는 도 1a 및 도 1b에 도시된 본 발명의 구조를 형성하는 본 발명에 채용되는 초기 구조를 나타낸다. 초기 구조는 그 내부에 부분적으로 형성된 공동들(12)(본 도면에는 단 하나만 도시되어 있음)을 갖는 집적 회로 칩의 기판(10)을 포함한다. 공동은, IC 칩의 모든 FEOL(front-end-of-the-line) 처리가 완료되고, 산화물 또는 BPSG(boron phosphorous-doped silicate glass)의 패시베이팅 층(도면에는 도시되어 있지 않음)이 웨이퍼 상에 증착된 후에 형성된다. 이 패시베이팅 층은, 도시된 영역에서 국부적으로 제거되므로, 본원 명세서에는 도시되어 있지 않다.
도 2a에 도시된 구조는 당업자에게 공지되어 있는 종래의 재료를 포함하며, 이러한 구조를 제조하는데 종래의 프로세스들이 채용된다. 예를 들면, 기판(10)은 Si, Ge, SiGe, GaAs, InP, InAs 및 기타 Ⅲ/Ⅴ족 화합물 반도체를 포함하는 임의의 반도체 재료를 포함할 수도 있다. 기판(10)은 SOI(silicon-on-insulator) 뿐만 아니라 Si/SiGe 또는 Si/Si와 같은 층형 반도체일 수도 있다. 기판은 공동(12)의 표 면과 마주보는 기판의 표면 내에 형성되거나 또는 그 표면 상에 형성된 다양한 활성 디바이스를 포함할 수도 있다.
공동(12)은 종래의 리소그래피(기판의 표면에 포토레지스트를 도포하고, 방사 패턴에 포토레지스트를 노출시켜 그 패턴을 현상하는 것을 포함함) 및 에칭을 이용하여 형성된다. 에칭 단계는 반응성 이온 에칭(RIE)과 같은 건식 에칭, 이온 빔 에칭, 또는 플라즈마 에칭 또는 기판 재료에 대하여 고도로 선택적인 화학 에칭제를 포함하는 화학 습식 에치 프로세스를 포함한다. 본 발명에 따르면, 공동(12)은 상부면으로부터의 깊이가 약 10 내지 50 미크론이며, 보다 바람직하게는 약 20 내지 25 미크론인 깊은 공동이다.
다음에, 제 1 유전체 재료(14)가 기판(10)의 상부면을 포함하는 도 2a에 도시된 구조 위에 증착되어 도 2b에 도시된 구조를 제공한다. 제 1 유전체 재료는 SiO2와 같은 산화물, Si3N4와 같은 질화물 또는 폴리이미드로 이루어질 수 있는데, 기판 상에 제 1 유전체 재료(14)의 부합층을 형성할 수 있는 임의의 종래의 전면 증착(blanket deposition) 프로세스를 이용하여 형성된다. 예를 들면, 제 1 유전체 재료(14)는 화학 기상 증착(CVD), 플라즈마 지원 CVD, 스퍼터링 및 기타 전면 증착 프로세스에 의해 증착될 수도 있다. 그러나, 통상적으로, 제 1 유전체 재료는 약 1 내지 10 미크론의 두께, 보다 바람직하게는 약 4 내지 5 미크론의 두께를 갖는다.
그 다음에, 공동(12) 외부의 제 1 유전체 재료가 상기 구조로부터 제거되어 도 2c에 도시된 구조를 제공한다. 이 제거 단계 다음에, 기판 내의 공동은 제 1 유전체 재료(14)로 라이닝된다. 제 1 유전체 재료(14)로 라이닝되는 공동을 형성하는 본 발명의 제거 단계는 화학 기계적 폴리싱(CMP) 또는 연마와 같은 종래의 평탄화 프로세스를 이용하여 수행된다.
코일 재료의 증착에 사용되는 전면 라이너(예를 들면, TaN/Ta, TiN, WN 또는 기타 확산 장벽 재료) 및 시드층(예를 들면, Cu, Al, W, 또는 기타 도전성 재료)이 증착되고, 뒤이어 아주 두꺼운 포토레지스트가 증착된다. 도 2d에서 참조 번호 16은 전면 라이너와 시드층을 나타내고, 참조 번호 18은 포토레지스트를 나타낸다.
도 2e는 포토레지스트(18)가 l-라인, x 선 및 기타 큰 촛점 깊이를 갖는 방사에 의해 패터닝되는 것을 보여준다. 도 2e에서, 참조 번호 20은 종래의 포토레지스트 현상제를 이용하여 현상될 포토레지스트의 영역을 나타내는데, 이 영역은 코일 소자들의 후속 형성을 위한 영역을 제공한다. 습식 에칭된 공동의 경우에, 이 패턴은 코일의 하부 소자들과, 웨이퍼 표면의 레벨(즉, 공동의 상부)까지 또는 약간 위의 측면 (돌출(rising)) 구획의 부분으로 이루어진다. RIE에 의해 획득된 수직 측면을 갖는 공동에 있어서는, 이 마스크 상의 패턴은 단지 코일의 하부 소자들만으로 이루어지며, 웨이퍼 표면까지 코일의 돌출 요소의 제조는 제 2 리소그래피 단계를 요구한다("비아"로만 구성되는 다른 마스크를 이용하여). 나머지 도면들은 제 2 리소그래피 단계를 나타내며, 이들은 일부 실시예들에서 생략될 수도 있다.
현상된 영역을 적절히 세정한 후에, 전자 증착, 스퍼터링 및 도금 등을 포함하는 표준 기법을 이용하여 코일 소자(22)가 형성된다. 하부 코일 소자들은 Cu, Al, W 및 기타 도체와 같은 종래의 도전성 재료로 이루어진다. 하부 코일 소자들(22)을 포함하는 그 결과의 구조는 도 2f에 예로서 도시되어 있다. 이 도면에서, 하부 코일 소자들은 라이너/시드층(16)을 포함함에 주목하라.
그 다음에, 종래 기술에서 공지된 종래의 프로세스를 이용하여, 나머지 포토레지스트(18)가 도 2f에 도시된 구조물로부터 벗겨지고, 하부 코일 소자들(22)을 포함하지 않는 임의의 라이너/시드층(16)이 RIE와 같은 종래의 에칭 프로세스를 이용하여 상기 구조물로부터 제거된다. 이들 두 처리 단계는 도 2g에 도시되어 있다.
그 다음에, 제 1 유전체 재료(14)를 형성하는데 이용되는 전술한 증착 프로세스들 중 하나를 이용하여 상기 구조물 상에 제 2 유전체 재료(24)가 형성된다. 제 2 유전체 재료(24)는 제 1 유전체 재료(14)와 동일하거나 상이한 유전체로 이루어질 수도 있다. 본 발명의 바람직한 실시예에서, 제 1 및 제 2 유전체 재료는 동일한 유전체로 이루어진다. 제 2 유전체 재료(24)의 증착 후에, 상기 구조물에 도 2h에 도시된 구조를 제공하는 CMP와 같은 종래의 평탄화 프로세스가 행해진다. 평탄화 프로세스 동안에, 공동(12)의 상부 표면 위에 있는 일부 하부 코일 소자(22)가 제거될 수도 있다.
돌출 요소들의 미형성(missing) 부분(즉, 측면 코일 소자(26))의 완성은 대머신 또는 이중 대머신과 같은 표준 프로세스에 의해 칩의 BEOL 구성의 일부로서 행해진다(도 2i 참조). 이것은, 유전체(28)를 증착하고, 종래의 리소그래피 및 에칭에 의해 유전체(28)를 패터닝하여 유전체(28)에 하부 코일 소자(22)를 노출시키는 개구를 형성하고, 개구 내에 도전성 금속을 증착하는 것을 포함한다. 측면 코일 소자들은 바람직하게는 하부 코일 소자와 같은 도전성 재료로 이루어진다. 또한, 측면 코일 소자들의 형성은 보다 일찍 이루어질 수도 있으며, 따라서 개구의 리소그래피 및 에칭과 후속하는 도전성 재료로 개구를 채우는 것이 생략될 수도 있다.
코일 루프를 완성하는 수평 소자들(즉, 상부 코일 소자(30))은 마스크(도시되어 있지 않음)를 통한 도전성 재료(하부 및 측면 코일 소자들과 동일하거나 상이한 재료, 바람직하게는 하부 및 측면 코일 소자들과 동일한 도전성 재료)의 전착(electrodeposition), 스퍼터링 또는 도금에 의해 BEOL 층의 일부로서 또는 BEOL의 상부 상에 제조될 수 있다. 그 결과의 구조물은 도 2j에 예시되어 있다.
본 발명의 일실시예에서, 솔레노이드형 코일은 환형이다. 본 발명의 다른 실시예에서는, 퍼멀로이(Permalloy) 및 AlNiCo와 같은 자기 재료의 코어(32)가 코일 중앙의 적절한 위치에 포함될 수도 있다(도 3 참조). 특히, 자기 재료(32)가 CVD, 플라즈마 지원 CVD, 스퍼터링, 도금 또는 화학 용액 증착과 같은 종래의 증착 프로세스를 이용하여 상기 구조물 내에 형성된다.
이상, 본 발명의 바람직한 실시예를 참조하여 본 발명을 설명하였지만, 당업자라면 본 발명의 사상 및 범주를 벗어나지 않고 형태 및 상세에 있어서 다른 변형들이 이루어질 수 있음을 알 수 있을 것이다. 따라서, 본 발명은 상술한 형태 및 상세에 한정되지 않고 첨부한 청구범위 내로 한다.
Claims (33)
- 집적 회로(IC) 칩과 함께 집적된 하나 이상의 코일을 포함하는 반도체 구조체에 있어서,상기 각 코일은 측면 코일 소자들을 통해 서로 전기적으로 접촉하는 하부 코일 소자 및 상부 코일 소자를 포함하고,상기 하부 코일 소자는 반도체 기판내에 형성된 공동(cavity)내에 배치되며, 상기 측면 코일 소자는 패터닝된 BEOL(back-end-of-the-line) 층의 노출된 수직 측벽상에 배치되고, 상기 상부 코일 소자는 상기 패터닝된 BEOL(back-end-of-the-line) 층의 내부 또는 그의 상부에 배치되는반도체 구조체.
- 제 1 항에 있어서,상기 하나 이상의 코일은 코일 소자들 사이에 형성된 자기 코어를 포함하는 반도체 구조체.
- 제 1 항에 있어서,상기 하나 이상의 코일은 환형(toroid shape)인 반도체 구조체.
- 삭제
- 제 1 항에 있어서,상기 하나 이상의 코일은 Cu, Al 및 W로 이루어진 그룹으로부터 선택된 도전성 재료로 이루어지는 반도체 구조체.
- 삭제
- 제 1 항에 있어서,상기 공동은 상기 기판의 상부 표면으로부터 약 10 내지 50 미크론의 깊이를 갖는 반도체 구조체.
- 삭제
- 제 1 항에 있어서,상기 공동은 제 1 유전체 재료로 라이닝되는 반도체 구조체.
- 삭제
- 제 1 항에 있어서,상기 공동은 상기 하부 코일 소자들로부터 상기 상부 코일 소자들을 분리시키는 제 2 유전체 재료를 포함하는 반도체 구조체.
- 삭제
- 제 1 항에 있어서,상기 BEOL 층은 적어도 유전체 재료를 포함하는 반도체 구조체.
- 제 2 항에 있어서,상기 자기 코어는 Ni/Fe 합금 및 AlNiCo로 이루어지는 그룹으로부터 선택된 자기 재료를 포함하는 반도체 구조체.
- 공통 자기 코어를 갖는, 제 1 항의 두 개의 코일을 포함하는 전기 변압기.
- 반도체 구조체 제조 방법에 있어서,(a) 집적 회로(IC) 칩의 기판 내에 하나 이상의 공동을 형성하는 단계와,(b) 상기 하나 이상의 공동을 포함하는 상기 기판 상에 제 1 유전체 재료를 형성하는 단계와,(c) 상기 하나 이상의 공동 내에 라이너로서 상기 제 1 유전체 재료를 남겨 두고, 상기 하나 이상의 공동과 인접하는 상기 제 1 유전체 재료를 제거하는 단계와,(d) 상기 하나 이상의 유전체로 라이닝된 공동 내에 솔레노이드형 코일의 하부 코일 소자를 형성하는 단계와,(e) 상기 솔레노이드형 코일의 상기 하부 코일 소자를 포함하는 상기 기판 상에 제 2 유전체 재료를 형성하는 단계와,(f) 상기 하나 이상의 공동을 포함하지 않는 상기 기판 상에서 상기 제 2 유전체 재료를 제거하는 단계와,(g) 상기 솔레노이드형 코일의 상부 코일 소자 및 측면 코일 소자들을 형성하는 단계를 포함하고,상기 상부 코일 소자는 상기 측면 코일 소자들을 통해 상기 하부 코일 소자와 전기 접촉하는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 하나 이상의 공동은 리소그래피 및 에칭에 의해 형성되는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 기판은 그 위에 형성된 패시베이팅층을 갖는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 제 1 유전체 재료는 약 1 내지 10 미크론의 두께를 갖는 반도체 구조체 제조 방법.
- 삭제
- 제 16 항에 있어서,상기 제 1 유전체 재료는 전면 증착(blanket deposition) 프로세스에 의해 형성되는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 단계(c)는 평탄화 프로세스에 의해 실행되는 반도체 구조체 제조 방법.
- 삭제
- 제 16 항에 있어서,상기 하부 코일 소자는, 상기 제 1 유전체 재료 상에 라이너/시드층을 형성하는 단계와, 상기 기판 상에 패터닝된 포토레지스트를 형성하는 단계 -상기 패터닝된 포토레지스트는 상기 공동 내의 상기 라이너/시드층 부분을 덮지 않음- 와, 상기 라이너/시드층 상에 도전성 재료를 증착하는 단계에 의해 형성되는 반도체 구조체 제조 방법.
- 삭제
- 제 16 항에 있어서,상기 제 2 유전체 재료는 증착에 의해 형성되는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 단계 (f)는 평탄화 프로세스를 포함하는 반도체 구조체 제조 방법.
- 삭제
- 제 16 항에 있어서,상기 측면 코일 소자들은 대머신 또는 이중 대머신 프로세스에 의해 형성되는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 측면 코일 소자들은, 상기 제 2 유전체 재료를 포함하는 상기 기판 상에 유전체를 형성하는 단계와, 상기 유전체 내에 상기 하부 코일 소자의 부분을 노출시키는 개구를 제공하는 단계와, 상기 개구를 도전성 재료로 채우는 단계에 의해 형성되는 반도체 구조체 제조 방법.
- 제 16 항에 있어서,상기 상부 코일 소자는 패터닝된 마스크를 통한 도전성 재료의 증착에 의해 형성되는 반도체 구조체 제조 방법.
- 삭제
- 제 16 항에 있어서,상기 측면 코일 소자는 단계 (d)에서 형성되고, 단계 (g)는 상기 상부 코일 소자의 형성만을 포함하는 반도체 구조체 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/808,381 | 2001-03-14 | ||
| US09/808,381 US6492708B2 (en) | 2001-03-14 | 2001-03-14 | Integrated coil inductors for IC devices |
| PCT/US2002/007992 WO2002073702A1 (en) | 2001-03-14 | 2002-03-13 | Integrated toroidal coil inductors for ic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040072022A KR20040072022A (ko) | 2004-08-16 |
| KR100629063B1 true KR100629063B1 (ko) | 2006-09-26 |
Family
ID=25198608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020037011388A KR100629063B1 (ko) | 2001-03-14 | 2002-03-13 | 반도체 구조체 및 그 제조 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6492708B2 (ko) |
| EP (1) | EP1374314B1 (ko) |
| JP (1) | JP4299543B2 (ko) |
| KR (1) | KR100629063B1 (ko) |
| CN (1) | CN100466294C (ko) |
| AT (1) | ATE478438T1 (ko) |
| DE (1) | DE60237354D1 (ko) |
| TW (1) | TW556235B (ko) |
| WO (1) | WO2002073702A1 (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635948B2 (en) * | 2001-12-05 | 2003-10-21 | Micron Technology, Inc. | Semiconductor device with electrically coupled spiral inductors |
| US7247544B1 (en) * | 2002-04-12 | 2007-07-24 | National Semiconductor Corporation | High Q inductor integration |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| US6894593B2 (en) * | 2003-02-12 | 2005-05-17 | Moog Inc. | Torque motor |
| JP4324952B2 (ja) * | 2003-02-26 | 2009-09-02 | Ｔｄｋラムダ株式会社 | インダクタンス素子の製造方法 |
| US7609763B2 (en) * | 2003-07-18 | 2009-10-27 | Microsoft Corporation | Advanced bi-directional predictive coding of video frames |
| US7517791B2 (en) * | 2004-11-30 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7985677B2 (en) * | 2004-11-30 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7696625B2 (en) * | 2004-11-30 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7732349B2 (en) * | 2004-11-30 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of insulating film and semiconductor device |
| KR100683866B1 (ko) * | 2004-12-03 | 2007-02-15 | 삼성전자주식회사 | 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 |
| US7687326B2 (en) * | 2004-12-17 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| US10049803B2 (en) | 2005-09-22 | 2018-08-14 | Radial Electronics, Inc. | Arrayed embedded magnetic components and methods |
| US10431367B2 (en) | 2005-09-22 | 2019-10-01 | Radial Electronics, Inc. | Method for gapping an embedded magnetic device |
| US7477128B2 (en) | 2005-09-22 | 2009-01-13 | Radial Electronics, Inc. | Magnetic components |
| US9754712B2 (en) | 2005-09-22 | 2017-09-05 | Radial Electronics, Inc. | Embedded magnetic components and methods |
| US10522279B2 (en) | 2005-09-22 | 2019-12-31 | Radial Electronics, Inc. | Embedded high voltage transformer components and methods |
| US7531407B2 (en) | 2006-07-18 | 2009-05-12 | International Business Machines Corporation | Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same |
| US20080052110A1 (en) * | 2006-08-23 | 2008-02-28 | Cambridge Software Solutions Corp. | Referral system |
| US20100327406A1 (en) * | 2009-06-26 | 2010-12-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate |
| US8313659B2 (en) * | 2009-07-10 | 2012-11-20 | Seagate Technology Llc | Fabrication of multi-dimensional microstructures |
| US9754714B2 (en) | 2009-07-31 | 2017-09-05 | Radial Electronics, Inc. | Embedded magnetic components and methods |
| US8664745B2 (en) * | 2010-07-20 | 2014-03-04 | Triune Ip Llc | Integrated inductor |
| CN102738128B (zh) * | 2011-03-30 | 2015-08-26 | 香港科技大学 | 大电感值集成磁性感应器件及其制造方法 |
| US8742539B2 (en) * | 2012-07-27 | 2014-06-03 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
| DE102012018013B4 (de) | 2012-09-12 | 2014-09-18 | X-Fab Semiconductor Foundries Ag | Spiralförmige, integrierbare Spulen mit zentrischen Anschlüssen in planarer grabenisolierter Siliziumhalbleitertechnologie |
| KR20140083577A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
| KR20150025859A (ko) * | 2013-08-30 | 2015-03-11 | 삼성전기주식회사 | 코일 부품 및 이를 이용하는 전자 모듈 |
| US9355972B2 (en) | 2014-03-04 | 2016-05-31 | International Business Machines Corporation | Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator |
| US9893141B2 (en) * | 2015-02-26 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic core, inductor, and method for fabricating the magnetic core |
| US10431377B2 (en) | 2015-03-26 | 2019-10-01 | Toyota Motor Engineering & Manufacturing North America, Inc. | High efficiency magnetic component |
| US10304603B2 (en) * | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10811177B2 (en) | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881244A (en) * | 1972-06-02 | 1975-05-06 | Texas Instruments Inc | Method of making a solid state inductor |
| JPH03241768A (ja) * | 1990-02-20 | 1991-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5336921A (en) * | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
| JP3063422B2 (ja) * | 1992-10-05 | 2000-07-12 | 富士電機株式会社 | 磁気誘導素子用コイル |
| JPH06181290A (ja) * | 1992-12-14 | 1994-06-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5793292A (en) * | 1993-04-22 | 1998-08-11 | Ivey, Jr.; Ellwood G. | System for inhibiting use of a hand-operated machine by an impaired individual through detection of toxins in the individual |
| WO1996027905A1 (fr) * | 1995-03-06 | 1996-09-12 | Hitachi, Ltd. | Circuit amplificateur haute frequence |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| KR100250225B1 (ko) * | 1996-11-19 | 2000-04-01 | 윤종용 | 집적회로용 인덕터 및 그 제조방법 |
| US6008102A (en) * | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
| US6249039B1 (en) * | 1998-09-10 | 2001-06-19 | Bourns, Inc. | Integrated inductive components and method of fabricating such components |
| US6083802A (en) * | 1998-12-31 | 2000-07-04 | Winbond Electronics Corporation | Method for forming an inductor |
| KR100328710B1 (ko) * | 1999-08-23 | 2002-03-20 | 박종섭 | 인덕터 및 그의 제조방법 |
| US6534843B2 (en) * | 2001-02-10 | 2003-03-18 | International Business Machines Corporation | High Q inductor with faraday shield and dielectric well buried in substrate |
| US20030122175A1 (en) * | 2001-12-28 | 2003-07-03 | Buskirk Peter Van | Integrated passive devices formed by demascene processing |
-
2001
- 2001-03-14 US US09/808,381 patent/US6492708B2/en not_active Expired - Lifetime
-
2002
- 2002-03-11 TW TW091104476A patent/TW556235B/zh not_active IP Right Cessation
- 2002-03-13 DE DE60237354T patent/DE60237354D1/de not_active Expired - Lifetime
- 2002-03-13 AT AT02725187T patent/ATE478438T1/de not_active IP Right Cessation
- 2002-03-13 JP JP2002572646A patent/JP4299543B2/ja not_active Expired - Fee Related
- 2002-03-13 CN CNB028091396A patent/CN100466294C/zh not_active Expired - Lifetime
- 2002-03-13 WO PCT/US2002/007992 patent/WO2002073702A1/en active Search and Examination
- 2002-03-13 KR KR1020037011388A patent/KR100629063B1/ko not_active IP Right Cessation
- 2002-03-13 EP EP02725187A patent/EP1374314B1/en not_active Expired - Lifetime
- 2002-09-10 US US10/238,746 patent/US6720230B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ATE478438T1 (de) | 2010-09-15 |
| KR20040072022A (ko) | 2004-08-16 |
| US6492708B2 (en) | 2002-12-10 |
| JP4299543B2 (ja) | 2009-07-22 |
| EP1374314A1 (en) | 2004-01-02 |
| US20030011041A1 (en) | 2003-01-16 |
| JP2004524696A (ja) | 2004-08-12 |
| CN100466294C (zh) | 2009-03-04 |
| WO2002073702A1 (en) | 2002-09-19 |
| US6720230B2 (en) | 2004-04-13 |
| EP1374314A4 (en) | 2008-03-12 |
| CN1526171A (zh) | 2004-09-01 |
| US20020130386A1 (en) | 2002-09-19 |
| DE60237354D1 (de) | 2010-09-30 |
| TW556235B (en) | 2003-10-01 |
| WO2002073702A9 (en) | 2003-03-20 |
| EP1374314B1 (en) | 2010-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100629063B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
| US7820521B2 (en) | Conductive through via structure and process for electronic device carriers | |
| US9196670B2 (en) | Through substrate features in semiconductor substrates | |
| US7791447B2 (en) | Integrated transformer | |
| US6870456B2 (en) | Integrated transformer | |
| KR101045195B1 (ko) | 집적 회로에 형성된 인덕터 | |
| EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
| US6717232B2 (en) | Semiconductor inductor and methods for making the same | |
| KR20070091326A (ko) | 집적 회로의 제조 방법, 반도체 장치 및 집적회로 캐패시터 | |
| KR101084959B1 (ko) | 반도체 기판에 형성된 스파이럴 인덕터 및 인덕터 형성 방법 | |
| JP2002525846A (ja) | 一体型の誘導性素子及びその製造方法 | |
| US8531002B2 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
| US6853079B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| US20020028557A1 (en) | Radio frequency integrated circuit and method for manufacturing the same | |
| US20020066175A1 (en) | Method of manufacturing inductor | |
| CN116190356A (zh) | 三维电感器的制备方法 | |
| KR20050108843A (ko) | 온 칩 인덕터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100824 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |