JP4299543B2 - Ｉｃデバイス用の集積トロイダル・コイル・インダクタ - Google Patents
Ｉｃデバイス用の集積トロイダル・コイル・インダクタ Download PDFInfo
- Publication number
- JP4299543B2 JP4299543B2 JP2002572646A JP2002572646A JP4299543B2 JP 4299543 B2 JP4299543 B2 JP 4299543B2 JP 2002572646 A JP2002572646 A JP 2002572646A JP 2002572646 A JP2002572646 A JP 2002572646A JP 4299543 B2 JP4299543 B2 JP 4299543B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- coil element
- dielectric
- semiconductor structure
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 239000003989 dielectric material Substances 0.000 claims description 37
- 238000007373 indentation Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005137 deposition process Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000000696 magnetic material Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 3
- 229910000828 alnico Inorganic materials 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 229910000889 permalloy Inorganic materials 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 238000004070 electrodeposition Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- -1 Si 3 N 4 Chemical class 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
本発明は、半導体デバイスに関し、より詳細には、無線周波（ＲＦ）通信に使用されるもののような半導体チップに集積化された多重巻きソレノイド・インダクタに関する。本発明はまた、発明的多重巻きソレノイド・インダクタを製造する方法に関する
半導体チップに集積化されたインダクタは、通常、１つのＢＥＯＬ（ｂａｃｋ−ｅｎｄ−ｏｆ−ｔｈｅ−ｌｉｎｅ、後部工程）メタライゼーション・レベル（リターン・アームに、またリターン・アームからつながるビアに加えて）でスパイラルの形状で製造される。ＢＥＯＬメタライゼーション層の限られた厚さのために（約２ミクロンから約４ミクロンまでのオーダ）、スパイラル・インダクタは、ある一定のインダクタンス値で比較的高い抵抗（約１〜５オーム以上のオーダ）を有する。相互接続ビアを有する２層金属層は、スパイラル抵抗を低減するために利用されることがある。インダクタンス値はインダクタ線の長さに直接関係するので、スパイラル・インダクタは相当に小さなインダクタンス値（約２０ナノ・ヘンリ以下のオーダ）に制限され、かつチップのかなり大きな面積を占める。スパイラル・インダクタの電磁界は閉じ込められないので、能動デバイスは一般にインダクタの下に置けない。したがって、スパイラル・インダクタは多量のチップ不動産を占有する。
集積化ソレノイド・インダクタは、半導体チップのＢＥＯＬ層に製造することもできる。これらのデバイスは、ソレノイドの巻き間の大きな容量性結合に起因する制限を受ける。この制限は、ＢＥＯＬ層の全厚さが非常に小さく約８ミクロンから約１０ミクロンのオーダであるので、必然的にソレノイドの巻きが垂直方向で非常に近接していることから生じている。また、ソレノイド・インダクタンスは断面積に直接的に関係しているので、この近接のために、実現可能なインダクタンスを直接制限するソレノイドの断面積が制限される。
従来技術の上記の欠点を考慮して、前記の従来技術の問題を克服する、半導体チップ内に集積化された多重巻きソレノイド・インダクタの開発が常に必要とされている。
本発明は、半導体チップに集積化された多重巻きソレノイド・インダクタを提供する。さらに、本発明は、ソレノイド巻き線が互いに十分分離して、ソレノイドの巻き間の容量性結合を低減する、半導体チップに集積化された多重ソレノイド・インダクタを提供する。
さらに、本発明は、関連した大きな直径方向断面を有するソレノイド・コイルを含んだ集積化構造に向けられる。さらに、本発明は、大きなインダクタンス値を有するソレノイド・コイルを有し、それにもかかわらずチップの小さな面積を占有する集積化構造を提供する。
本発明およびその有利点は、半導体チップ中にエッチングされた深いウェル（すなわち、くぼみ）の中にソレノイド・コイルが部分的に埋め込まれている、半導体チップ内に集積化されたソレノイド・インダクタを実現することで得られる。ここで使用されるような用語「深いウェル」は、それの半導体チップの上面からの深さが約１０ミクロンから約５０ミクロン、好ましくは約２０ミクロンから約２５ミクロンであるくぼみを意味する。これによって、ソレノイドの巻きの大きな分離が可能になり、したがって、巻き間の容量性結合が減少する。本発明のソレノイド・コイルは大きな直径方向断面（約２５ミクロンから約３５ミクロンのオーダ）を有するので、本発明のコイルは、大きなインダクタンス値で作ることができるが、依然としてチップの小さな面積を占める。
したがって、本発明の一態様は、集積回路（ＩＣ）と共に集積化されたソレノイド・コイルを備える半導体構造に関し、前記ソレノイド・コイルは前記ＩＣチップの基板に形成されたくぼみの中に部分的に埋め込まれ、かつ前記ＩＣチップの後部工程の層の中に部分的に埋め込まれている。
本発明の一実施形態では、ソレノイド・コイルは磁気コアを含む。本発明の他の実施形態では、ソレノイド・コイルはトロイドの形状である。
本発明の他の態様は、共通磁気コアを有する２つのソレノイド・コイルを備える電気変成器に関する。
本発明のさらに他の態様は、上述の半導体構造を製造する方法に関する。特に、発明の半導体構造が製造される下記の処理ステップは、
（ａ）集積回路（ＩＣ）チップの基板に１つまたは複数のくぼみを形成するステップと、
（ｂ）前記１つまたは複数のくぼみを含んで前記基板の上に第１の誘電体材料を形成するステップと、
（ｃ）前記１つまたは複数のくぼみに隣接する前記第１の誘電体材料を除去し、一方で、前記１つまたは複数のくぼみの中の前記第１の誘電体材料をライナ（ｌｉｎｅｒ）として残すステップと、
（ｄ）前記１つまたは複数の誘電体被服くぼみの中にソレノイド・コイルの底部コイル要素を形成するステップと、
（ｅ）前記ソレノイド・コイルの前記底部コイル要素を含んで前記基板の上に第２の誘電体材料を形成するステップと、
（ｆ）前記１つまたは複数のくぼみを含まない前記基板の上の前記第２の誘電体材料を除去するステップと、
（ｇ）前記ソレノイド・コイルの側面コイル要素および上部コイル要素を形成するステップであって、前記上部コイル要素が前記側面コイル要素を通して前記底部コイル要素と電気的に接触しているものであるステップとを含む。
（ａ）集積回路（ＩＣ）チップの基板に１つまたは複数のくぼみを形成するステップと、
（ｂ）前記１つまたは複数のくぼみを含んで前記基板の上に第１の誘電体材料を形成するステップと、
（ｃ）前記１つまたは複数のくぼみに隣接する前記第１の誘電体材料を除去し、一方で、前記１つまたは複数のくぼみの中の前記第１の誘電体材料をライナ（ｌｉｎｅｒ）として残すステップと、
（ｄ）前記１つまたは複数の誘電体被服くぼみの中にソレノイド・コイルの底部コイル要素を形成するステップと、
（ｅ）前記ソレノイド・コイルの前記底部コイル要素を含んで前記基板の上に第２の誘電体材料を形成するステップと、
（ｆ）前記１つまたは複数のくぼみを含まない前記基板の上の前記第２の誘電体材料を除去するステップと、
（ｇ）前記ソレノイド・コイルの側面コイル要素および上部コイル要素を形成するステップであって、前記上部コイル要素が前記側面コイル要素を通して前記底部コイル要素と電気的に接触しているものであるステップとを含む。
本発明方法の一実施形態では、側面コイル要素がステップ（ｄ）で形成され、ステップ（ｇ）は上部コイル要素の形成を含むだけである。
半導体チップ内に集積化された多重巻きソレノイド・インダクタおよびこれを製造する方法を提供する本発明は、ここで、本出願に添付する図面を参照してより詳細に説明する。留意すべきことであるが、添付の図面において、同様および／または対応する要素は、同様な参照数字で参照する。
最初に、発明の半導体構造を図示する図１（断面図）および図２（上面図）を参照する。特に、図１は、基板に形成されたくぼみの中に、および部分的にＢＥＯＬ配線レベル５２の中に形成された１つまたは複数のソレノイド・コイル５０を有する基板１０を含んだ構造を示す。図１のソレノイド・コイル５０の上面図を、例えば図２に示す。
本発明に従って、各ソレノイド・コイル５０は、側面コイル要素２６を通して互いに電気的に接触する底部コイル要素２２と上部コイル要素３０を含む。第１の誘電体層１２が、底部コイル要素２２と基板１０の間に形成され、第２の誘電体層２４が上部コイル要素と底部コイル要素の間に形成される。図１、２に含まれない上述の要素は、図３〜１２でより詳細に説明する。
図示するように、コイルは、ＩＣ基板に形成されたくぼみの中にその一部が製造され、またＢＥＯＬ配線レベルの中にその一部が製造される。このようにして、真の３次元構造を製造することができ、それでもこの構造は、そうでない標準的なＩＣチップの厚さの境界で囲まれている。また、留意すべきことであるが、本発明のコイルは直径方向の大きな断面（約２５ミクロンから３５ミクロンのオーダの）を有する。したがって、コイルは、大きなインダクタンス値で作ることができ、それにもかかわらずチップの小さな面積を占める。
図１および２に示す構造を製造する際に本発明で使用される処理ステップは、ここで、以下の説明だけでなく図３〜１２を参照してより詳細に説明する。
特に、図３は、図１〜２に示す発明の構造を形成する際に本発明で使用する初期の構造を示す。この初期構造は、基板内に部分的にくぼみ１２が形成された集積回路チップの基板１０を含む（くぼみの１つだけをこれらの図に示す）。留意されたいことであるが、ＩＣチップの前部工程（ＦＥＯＬ（ｆｒｏｎｔ−ｅｎｄ−ｏｂ−ｌｉｎｅ））の処理全てが完成した後で、くぼみが形成され、そして、酸化物またはボロンリン添加ケイ酸塩ガラス（ＢＰＳＧ）の不動態化層（図面に示さない）がウェーハに堆積される。この不動態化層は図示の領域では局部的に除去されるので、この層は図示されていない。
図３に示す構造は、当業者によく知られている従来の材料を含み、またこの構造を製造する際に従来のプロセスが使用される。例えば、構造１０は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓおよび他のＩＩＩ／Ｖ化合物半導体を含むがこれらに限定されない任意の半導体で構成される。基板１０は、また、シリコン・オン・インシュレータ（ＳＯＩ）はもちろんのことＳｉ／ＳｉＧｅまたはＳｉ／Ｓｉのような層状半導体であってもよい。基板は、基板内か、くぼみ１２の面と反対側の基板の面か、どちらかに形成された様々な能動デバイス領域を含むことができる。
くぼみ１２は、従来のリソグラフィ（基板の表面にフォトレジストを塗り、このフォトレジストを放射のパターンに曝し、このパターンを現像することを含む）およびエッチングを使用して形成される。エッチング・ステップは、反応性イオン・エッチング（ＲＩＥ）、イオン・ビーム・エッチングまたはプラズマ・エッチチングのようなドライ・エッチング・プロセス、または基板材料に対して非常に選択的な化学エッチング液を含む化学ウェット・エッチング・プロセスを含む。本発明に従って、くぼみ１２は、上面からの深さが約１０ミクロンから約５０ミクロンである深いくぼみであり、約２０ミクロンから約２５ミクロンまでの深さが非常に好ましい。
次に、基板１０およびくぼみ１２の上面を含んだ図３に示す構造の上に第１の誘電体材料１４を堆積し、図４に示す構造を実現する。ＳｉＯ２のような酸化物、Ｓｉ３Ｎ４のような窒化物、またはポリイミドで構成することができる第１の誘電体材料は、この構造上に第１の誘電体材料１４の共形層を形成することができる任意の従来の一面堆積プロセスを使用して形成する。例えば、第１の誘電体材料１４は、気相成長法（ＣＶＤ）、プラズマ支援ＣＶＤ，スパッタリングなどの一面堆積プロセスで堆積することができる。第１の誘電体材料の厚さは、使用される一面堆積プロセスおよび誘電体材料の種類に依存して変わる可能性がある。しかし、一般的に、第１の誘電体材料は、約１ミクロンから約１０ミクロンの厚さであり、約４ミクロンから５ミクロンの厚さがさらに非常に好ましい。
次に、くぼみ１２の外にある第１の誘電体材料を全て構造から除去して、図５に示す構造を実現する。留意されたいことであるが、この除去ステップの後で、基板中のくぼみの内側は第１の誘電体材料１４で覆われている。結果として第１の誘電体材料１４で内側が覆われたくぼみを形成することになる本発明の除去ステップは、化学機械研磨（ＣＭＰ）または研削のような従来の平坦化プロセスを使用して行う。
一面のライナ（例えば、ＴａＮ／Ｔａ、ＴｉＮ、ＷＮ、または他の同様な拡散障壁材料）およびコイル材料の堆積に使用されるシード層（例えば、Ｃｕ、Ａｌ、Ｗ、または他の同様な導電性材料）を堆積し、その後で、非常に厚いフォトレジストが続く。留意すべきことであるが、図６において、参照数字１６は、一面のライナとシード層の両方を参照し、参照数字１８はフォトレジストを参照する。
図７は、大きな焦点深度を用いてｉ線、ｘ線などの放射でフォトレジスト１８をパターン形成した後の構造を示す。留意されたいことであるが、図７において、参照数字２０は、従来のフォトレジスト現像液を使用して現像されるフォトレジストの領域を示し、この領域は、その後のコイル要素の形成のための領域を与える。ウェット・エッチングされたくぼみの場合には、このパターンは、コイルの底部要素と、ウェーハ表面のレベル（すなわち、くぼみの最上部）までの、またはそれより僅かに上までの側面（立上り）部分の一部とから成る。ＲＩＥで得られるような垂直側面を有するくぼみでは、このマスクのパターンは、コイルの底部要素だけから成る。ウェーハ表面までのコイルの立上り要素の製造には、第２のリソグラフィ・ステップ（「ビア」だけから成る別のマスクを使用する）が必要である。残りの図面はこの第２のリソグラフィ・ステップを示し、このステップはいくつかの実施形態では省略することができることに留意されたい。
現像された領域を適切に洗浄した後で、電気めっき、スパッタリングおよびメッキを含むがこれらに限定されない標準的な技術を使用して、コイルを形成する。底部コイル要素は、Ｃｕ、Ａｌ、Ｗなどの導体のような従来の導電性材料で構成される。底部コイル要素２２を含んだ結果として得られる構造を、例えば、図８に示す。この図で、底部コイル要素２２はライナ／シード層１６の部分を含むことに留意されたい。
それから、当技術分野でよく知られている従来のプロセスを使用して、図８に示す構造から残りのフォトレジスト１８を剥離し、そして、ＲＩＥのような従来のエッチング・プロセスを使用して、底部コイル要素２２を含まないライナ／シード層１６全てを構造から除去する。これらの２つの処理ステップを図９に示す。
それから、第１の誘電体材料１４の形成で使用された上述の堆積プロセスの１つを使用して、この構造の上に第２の誘電体材料２４を形成する。第２の誘電体材料２４は、第１の誘電体材料１４と同じまたは異なる誘電体で構成することができる。本発明の好ましい実施形態では、第１および第２の誘電体材料は、同じ誘電体で構成される。第２の誘電体材料２４の堆積に続いて、この構造をＣＭＰのような従来の平坦化プロセスにかけて、図１０に示す構造を実現する。平坦化プロセス中に、くぼみ１２の上面の上にある底部コイル要素２２の一部も除去されるかもしれないことに留意されたい。
立上り要素（すなわち、側面コイル要素２６）の欠落部分の完成は、ダマシンまたはデュアル・ダマシンのような標準的なプロセスによるチップのＢＥＬＯ製造の一部として行われる（図１１）。これは、誘電体２８の堆積、従来リソグラフィによる誘電体２８のパターン形成、底部コイル要素２２を露出させる開口を誘電体２８に形成するためのエッチング、および開口中への導電性金属の堆積を含む。留意されたいことであるが、側面コイル要素は、好ましくは、底部コイル要素と同じ導電性材料で構成される。再び強調するが、側面コイル要素の形成をもっと前に行ってしまうことができる。その結果、開口のリソグラフィおよびエッチング、およびその後の導電性材料による開口の充填を省略することができる。
コイルのループを完成する水平要素（すなわち、上部コイル要素３０）は、ＢＥＯＬ層の一部として製造するか、または、マスク（図示しない）を通して導電性材料（底部コイル要素および側面コイル要素と同じか異なる、好ましくは底部コイル要素と側面コイル要素の両方と同じ導電性材料）の電気めっき、スパッタリングまたはメッキを行うことでＢＥＯＬの上に製造するか、どちらかである。結果として得られる構造を、例えば、図１２に示す。
本発明の一実施形態では、ソレノイド・コイルはトロイドの形である。本発明の他の実施形態では、パーマロイおよびＡｌＮｉＣｏのような磁気材料のコア３２を、コイルの中央の適切な位置に組み込むことができる。図１３を参照されたい。特に、ＣＶＤ、プラズマ支援ＣＶＤ、スパッタリング、メッキ、または化学溶液堆積のような従来の堆積プロセスを使用して、磁気材料３２は構造中に形成される。
本発明は好ましい実施形態に関して特に図示し説明したが、当業者は理解するであろうが、形および細部の前述および他の変更は、本発明の精神および範囲から逸脱することなく行うことができる。したがって、本発明は、説明しかつ図示した形および細部そのものに限定されることなく、添付の特許請求の範囲に含まれる意図である。
このように我々の発明を詳細に説明したので、我々が請求するものは新規であり、特許証で確保したいことは、特許請求の範囲の通りである。
Claims (32)
- 集積回路（ＩＣ）チップとともに集積化されたコイルを備える半導体構造であって、前記コイルが、側面コイル要素を通して互いに電気的に接触する底部コイル要素および上部コイル要素を含み、前記底部コイル要素は、前記ＩＣチップの基板に形成されたくぼみの中に部分的に埋め込まれ、その上に誘電体材料が形成され、前記側面コイル要素は、パターン付けされた前記ＩＣチップの後部工程の層の開口の垂直側壁の中に配置され、前記上部コイル要素は、前記誘電体材料上に形成される誘電体を含む前記パターン付けされた前記後部工程の層上に配置されて、前記側面コイル要素と接続する、半導体構造。
- 前記コイルが、コイル要素間に形成された磁気コアを含む、請求項１に記載の半導体構造。
- 前記コイルは、ソレノイド・コイルである、請求項１に記載の半導体構造。
- 前記コイルが、トロイド形状を有する、請求項１に記載の半導体構造。
- 前記コイルが、Ｃｕ、Ａｌ、およびＷから成るグループから選ばれた導電性材料で構成される、請求項１に記載の半導体構造。
- 前記コイル要素の各々が、同じまたは異なる導電性材料で構成される、請求項１に記載の半導体構造。
- 前記くぼみが、前記基板の上面から１０ミクロンから５０ミクロンまでの深さである、請求項１に記載の半導体構造。
- 前記深さが、２０ミクロンから２５ミクロンまでである、請求項７に記載の半導体構造。
- 前記くぼみの内側が、他の誘電体材料で覆われている、請求項１に記載の半導体構造。
- 前記他の誘電体材料が、酸化物、窒化物、およびポリイミドから成るグループから選ばれた誘電体で構成される、請求項９に記載の半導体構造。
- 前記くぼみが、底部コイル要素から上部コイル要素を隔離する前記誘電体材料を含む、請求項１に記載の半導体構造。
- 前記誘電体材料が、酸化物、窒化物、およびポリイミドから成るグループから選ばれた誘電体で構成される、請求項１１に記載の半導体構造。
- 前記磁気コアが、パーマロイおよびＡｌＮｉＣｏから成るグループから選ばれた磁気材料を含む、請求項２に記載の半導体構造。
- 共通磁気コアを有する請求項１に記載の２つのコイルを備える電気変成器。
- 半導体構造を製造する方法であって、
（ａ）集積回路（ＩＣ）チップの基板に１つまたは複数のくぼみを形成するステップと、
（ｂ）前記１つまたは複数のくぼみを含んで前記基板の上に第１の誘電体材料を形成するステップと、
（ｃ）前記１つまたは複数のくぼみに隣接する前記第１の誘電体材料を除去し、一方で、前記１つまたは複数のくぼみの中の前記第１の誘電体材料をライナとして残すステップと、
（ｄ）前記１つまたは複数の誘電体被覆くぼみの中にソレノイド・コイルの底部コイル要素を形成するステップと、
（ｅ）前記ソレノイド・コイルの前記底部コイル要素の上を含めて前記基板の上に第２の誘電体材料を形成するステップと、
（ｆ）前記１つまたは複数のくぼみの中の部分を含まない前記基板の上の前記第２の誘電体材料を除去するステップと、
（ｇ）前記ソレノイド・コイルの側面コイル要素および上部コイル要素を形成するステップであって、前記上部コイル要素を、前記側面コイル要素を通して前記底部コイル要素と電気的に接触させるステップとを含む方法。 - 前記１つまたは複数のくぼみが、リソグラフィおよびエッチングで形成される、請求項１５に記載の方法。
- 前記基板が、その上に形成された不動態化層を含む、請求項１５に記載の方法。
- 前記第１の誘電体が、約１ミクロンから約１０ミクロンまでの厚さを有する、請求項１５に記載の方法。
- 前記第１の誘電体が、４ミクロンから５ミクロンまでの厚さを有する、請求項１８に記載の方法。
- 前記第１の誘電体材料が、一面堆積プロセスで形成される、請求項１５に記載の方法。
- ステップ（ｃ）が、平坦化プロセスで行われる、請求項１５に記載の方法。
- 前記平坦化プロセスが、化学機械研磨である、請求項２１に記載の方法。
- 前記底部コイル要素が、
前記第１の誘電体材料上にライナ／シード層を形成するステップと、
前記基板上にパターン形成されたフォトレジストを形成するステップであって、前記パターン形成されたフォトレジストが前記くぼみの前記ライナ／シード層の部分を覆わないステップと、
前記ライナ／シード層上に導電性材料を堆積するステップとで形成される、請求項１５に記載の方法。 - 前記導電性材料が、電気めっきプロセスで堆積される、請求項２３に記載の方法。
- 前記第２の誘電体材料が、堆積で形成される、請求項１５に記載の方法。
- ステップ（ｆ）が、平坦化プロセスを含む、請求項１５に記載の方法。
- 前記平坦化プロセスが、化学機械研磨である、請求項２６に記載の方法。
- 前記側面コイル要素が、ダマシン・プロセスまたはデュアル・ダマシン・プロセスで形成される、請求項１５に記載の方法。
- 前記ステップ（ｇ）は、
前記ステップ（ｆ）で残された前記第２の誘電体材料の上を含めて前記基板の上に誘電体を形成するサブステップと、
前記底部コイル要素の部分を露出させる開口を前記誘電体に設けるサブステップと、
前記開口に導電性材料を充填して、前記側面コイル要素を形成するサブステップとを含む、請求項１５に記載の方法。 - 前記ステップ（ｇ）は、さらに、
パターン形成されたマスクを通した導電性材料の堆積して、形成された前記側面コイル要素に接して前記上部コイル要素を形成するサブステップを含む、請求項２９に記載の方法。 - 前記堆積が、電気めっきを含む、請求項３０に記載の方法。
- 前記ステップ（ｄ）で、さらに前記底部コイル要素からの立ち上がり部分として前記側面コイル要素を形成し、前記ステップ（ｇ）で、パターン形成されたマスクを通した導電性材料を堆積して、前記側面コイル要素に接して前記上部コイル要素だけを形成する、請求項１５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/808,381 US6492708B2 (en) | 2001-03-14 | 2001-03-14 | Integrated coil inductors for IC devices |
| PCT/US2002/007992 WO2002073702A1 (en) | 2001-03-14 | 2002-03-13 | Integrated toroidal coil inductors for ic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004524696A JP2004524696A (ja) | 2004-08-12 |
| JP4299543B2 true JP4299543B2 (ja) | 2009-07-22 |
Family
ID=25198608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002572646A Expired - Fee Related JP4299543B2 (ja) | 2001-03-14 | 2002-03-13 | Ｉｃデバイス用の集積トロイダル・コイル・インダクタ |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6492708B2 (ja) |
| EP (1) | EP1374314B1 (ja) |
| JP (1) | JP4299543B2 (ja) |
| KR (1) | KR100629063B1 (ja) |
| CN (1) | CN100466294C (ja) |
| AT (1) | ATE478438T1 (ja) |
| DE (1) | DE60237354D1 (ja) |
| TW (1) | TW556235B (ja) |
| WO (1) | WO2002073702A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635948B2 (en) * | 2001-12-05 | 2003-10-21 | Micron Technology, Inc. | Semiconductor device with electrically coupled spiral inductors |
| US7247544B1 (en) * | 2002-04-12 | 2007-07-24 | National Semiconductor Corporation | High Q inductor integration |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| US6894593B2 (en) * | 2003-02-12 | 2005-05-17 | Moog Inc. | Torque motor |
| JP4324952B2 (ja) * | 2003-02-26 | 2009-09-02 | Ｔｄｋラムダ株式会社 | インダクタンス素子の製造方法 |
| US7609763B2 (en) * | 2003-07-18 | 2009-10-27 | Microsoft Corporation | Advanced bi-directional predictive coding of video frames |
| US7517791B2 (en) * | 2004-11-30 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7985677B2 (en) * | 2004-11-30 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7696625B2 (en) * | 2004-11-30 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7732349B2 (en) * | 2004-11-30 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of insulating film and semiconductor device |
| KR100683866B1 (ko) * | 2004-12-03 | 2007-02-15 | 삼성전자주식회사 | 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 |
| US7687326B2 (en) * | 2004-12-17 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| US10522279B2 (en) | 2005-09-22 | 2019-12-31 | Radial Electronics, Inc. | Embedded high voltage transformer components and methods |
| US10431367B2 (en) | 2005-09-22 | 2019-10-01 | Radial Electronics, Inc. | Method for gapping an embedded magnetic device |
| US10049803B2 (en) | 2005-09-22 | 2018-08-14 | Radial Electronics, Inc. | Arrayed embedded magnetic components and methods |
| WO2011014200A1 (en) | 2009-07-31 | 2011-02-03 | Radial Electronics, Inc | Embedded magnetic components and methods |
| US7477128B2 (en) | 2005-09-22 | 2009-01-13 | Radial Electronics, Inc. | Magnetic components |
| US9754712B2 (en) | 2005-09-22 | 2017-09-05 | Radial Electronics, Inc. | Embedded magnetic components and methods |
| US7531407B2 (en) | 2006-07-18 | 2009-05-12 | International Business Machines Corporation | Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same |
| US20080052110A1 (en) * | 2006-08-23 | 2008-02-28 | Cambridge Software Solutions Corp. | Referral system |
| US20100327406A1 (en) | 2009-06-26 | 2010-12-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate |
| US8313659B2 (en) * | 2009-07-10 | 2012-11-20 | Seagate Technology Llc | Fabrication of multi-dimensional microstructures |
| US8664745B2 (en) * | 2010-07-20 | 2014-03-04 | Triune Ip Llc | Integrated inductor |
| CN102738128B (zh) * | 2011-03-30 | 2015-08-26 | 香港科技大学 | 大电感值集成磁性感应器件及其制造方法 |
| US8742539B2 (en) * | 2012-07-27 | 2014-06-03 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
| DE102012018013B4 (de) | 2012-09-12 | 2014-09-18 | X-Fab Semiconductor Foundries Ag | Spiralförmige, integrierbare Spulen mit zentrischen Anschlüssen in planarer grabenisolierter Siliziumhalbleitertechnologie |
| KR20140083577A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
| KR20150025859A (ko) * | 2013-08-30 | 2015-03-11 | 삼성전기주식회사 | 코일 부품 및 이를 이용하는 전자 모듈 |
| US9355972B2 (en) | 2014-03-04 | 2016-05-31 | International Business Machines Corporation | Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator |
| US9893141B2 (en) | 2015-02-26 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic core, inductor, and method for fabricating the magnetic core |
| US10431377B2 (en) | 2015-03-26 | 2019-10-01 | Toyota Motor Engineering & Manufacturing North America, Inc. | High efficiency magnetic component |
| US10304603B2 (en) * | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10811177B2 (en) | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881244A (en) * | 1972-06-02 | 1975-05-06 | Texas Instruments Inc | Method of making a solid state inductor |
| JPH03241768A (ja) * | 1990-02-20 | 1991-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5336921A (en) * | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
| JP3063422B2 (ja) * | 1992-10-05 | 2000-07-12 | 富士電機株式会社 | 磁気誘導素子用コイル |
| JPH06181290A (ja) * | 1992-12-14 | 1994-06-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5793292A (en) * | 1993-04-22 | 1998-08-11 | Ivey, Jr.; Ellwood G. | System for inhibiting use of a hand-operated machine by an impaired individual through detection of toxins in the individual |
| WO1996027905A1 (fr) * | 1995-03-06 | 1996-09-12 | Hitachi, Ltd. | Circuit amplificateur haute frequence |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| KR100250225B1 (ko) * | 1996-11-19 | 2000-04-01 | 윤종용 | 집적회로용 인덕터 및 그 제조방법 |
| US6008102A (en) * | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
| US6249039B1 (en) * | 1998-09-10 | 2001-06-19 | Bourns, Inc. | Integrated inductive components and method of fabricating such components |
| US6083802A (en) * | 1998-12-31 | 2000-07-04 | Winbond Electronics Corporation | Method for forming an inductor |
| KR100328710B1 (ko) * | 1999-08-23 | 2002-03-20 | 박종섭 | 인덕터 및 그의 제조방법 |
| US6534843B2 (en) * | 2001-02-10 | 2003-03-18 | International Business Machines Corporation | High Q inductor with faraday shield and dielectric well buried in substrate |
| US20030122175A1 (en) * | 2001-12-28 | 2003-07-03 | Buskirk Peter Van | Integrated passive devices formed by demascene processing |
-
2001
- 2001-03-14 US US09/808,381 patent/US6492708B2/en not_active Expired - Lifetime
-
2002
- 2002-03-11 TW TW091104476A patent/TW556235B/zh not_active IP Right Cessation
- 2002-03-13 CN CNB028091396A patent/CN100466294C/zh not_active Expired - Lifetime
- 2002-03-13 KR KR1020037011388A patent/KR100629063B1/ko not_active IP Right Cessation
- 2002-03-13 DE DE60237354T patent/DE60237354D1/de not_active Expired - Lifetime
- 2002-03-13 EP EP02725187A patent/EP1374314B1/en not_active Expired - Lifetime
- 2002-03-13 AT AT02725187T patent/ATE478438T1/de not_active IP Right Cessation
- 2002-03-13 JP JP2002572646A patent/JP4299543B2/ja not_active Expired - Fee Related
- 2002-03-13 WO PCT/US2002/007992 patent/WO2002073702A1/en active Search and Examination
- 2002-09-10 US US10/238,746 patent/US6720230B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1526171A (zh) | 2004-09-01 |
| US6492708B2 (en) | 2002-12-10 |
| TW556235B (en) | 2003-10-01 |
| DE60237354D1 (de) | 2010-09-30 |
| EP1374314B1 (en) | 2010-08-18 |
| KR20040072022A (ko) | 2004-08-16 |
| EP1374314A1 (en) | 2004-01-02 |
| US20020130386A1 (en) | 2002-09-19 |
| JP2004524696A (ja) | 2004-08-12 |
| ATE478438T1 (de) | 2010-09-15 |
| WO2002073702A9 (en) | 2003-03-20 |
| US6720230B2 (en) | 2004-04-13 |
| EP1374314A4 (en) | 2008-03-12 |
| WO2002073702A1 (en) | 2002-09-19 |
| KR100629063B1 (ko) | 2006-09-26 |
| CN100466294C (zh) | 2009-03-04 |
| US20030011041A1 (en) | 2003-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299543B2 (ja) | Ｉｃデバイス用の集積トロイダル・コイル・インダクタ | |
| EP1831918B1 (en) | Fabrication of a ferromagnetic inductor core and capacitor electrode in a single photo mask step | |
| US7434306B2 (en) | Integrated transformer | |
| US6856226B2 (en) | Integrated transformer | |
| US9196670B2 (en) | Through substrate features in semiconductor substrates | |
| US6717232B2 (en) | Semiconductor inductor and methods for making the same | |
| JP2002525846A (ja) | 一体型の誘導性素子及びその製造方法 | |
| US8531002B2 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
| TW200301546A (en) | Integrated passive device formed by demascene processing | |
| US6265306B1 (en) | Resist flow method for defining openings for conductive interconnections in a dielectric layer | |
| CN116190356A (zh) | 三维电感器的制备方法 | |
| KR20050108843A (ko) | 온 칩 인덕터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20070202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |