KR100683866B1 - 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 - Google Patents
감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 Download PDFInfo
- Publication number
- KR100683866B1 KR100683866B1 KR1020040101068A KR20040101068A KR100683866B1 KR 100683866 B1 KR100683866 B1 KR 100683866B1 KR 1020040101068 A KR1020040101068 A KR 1020040101068A KR 20040101068 A KR20040101068 A KR 20040101068A KR 100683866 B1 KR100683866 B1 KR 100683866B1
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- insulating layer
- lower electrode
- inductor
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000007747 plating Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000007921 spray Substances 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000005728 strengthening Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000002184 metal Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및 그 제조방법이 개시된다. 본 발명에 따르면, 상부전극, 절연층 및 하부전극의 구조에 의한 기생용량의 발생을 최소화하고 기판에서의 와전류에 의한 에너지 손실을 최소화하기 위하여 기판상에 공동(cavity)을 두고, 공동의 생성 및 평탄화하는 공정을 단순화하고 공동을 충분히 깊게 형성할 수 있다. 이에 의하여, 높은 품질계수와 자기공진주파수를 가지는 인덕터를 제조할 수 있으며, 공동의 형성 및 평탄화를 단순화한 제조기법을 제시한다.
인덕터, 스파이어럴, spiral, 공동, cavity, 감광성 필름, DFR, Dry Film Resist
Description
도 1은 종래의 일반적인 스파이어럴 인덕터의 구성을 나타내는 단면도,
도 2는 본 발명에 따른 감광성 필름 및 공동을 이용하여 제조된 인덕터를 도시한 평면도,
도 3은 본 발명에 따른 감광성 필름 및 공동을 이용하여 제조된 인덕터의 구성을 도시한 단면도,
도 4는 본 발명에 따른 감광성 필름 및 공동을 이용하여 제조된 인덕터의 기판의 형상을 도시한 사시도, 그리고
도 5는 도 3의 구조를 가지는 인덕터의 제조공정을 단계적으로 나타낸 공정도이다.
본 발명은, 높은 자기공진 주파수(SRF) 및 품질계수(Q)를 가지도록 절연층과 하부전극 사이에 공동(空洞)을 형성한, 감광성 필름 및 공동을 이용하여 제조된 인덕터에 관한 것이다.
무선 회로의 영역에서, 인덕터는 공간적 제약 때문에, 패턴을 이용하여 한방향으로 동심원을 그리는 스파이어럴(spiral) 인덕터가 주로 사용된다. 스파이어럴 인덕터는 같은 방향으로 감김에 따라 자기장이 더해져서 작은 크기로 큰 값의 인덕턴스를 만들 수 있기 때문이다.
최근에 스파이어럴 인덕터는 800에서 2400㎒ 주파수 대역에서 무선 회로를 위한 집적회로를 위해 다양한 분야에서 응용되고 있다.
도 1은 종래의 일반적인 스파이어럴 인덕터의 구성을 나타내는 단면도이다.
도 1을 참조하면, 종래의 인덕터(100)는 기판(10)상에 하부전극인 메탈층(20)을 적층되고 상기 메탈층(20)의 상부에 절연층(30)이 증착되어 있다. 절연층(30)에는 두 개의 비아(40,50)이 형성되어 있다.
절연층(30)의 상부에는 스파이어럴 형상으로 형성된 패턴닝된 상부전극(60)이 있다. 상부전극(60)은 비아(40,50)를 통해 절연층(30) 하부의 하부전극(20)에 연결된다.
종래의 인덕터(100)의 구조에 의하면, 상부전극(60)의 스파이어럴 구조에 의해 실리콘 기판(10)에 걸쳐 발생하는 와전류(eddy current)와 실리콘 기판(10)의 저항성분에 의해 에너지의 손실이 있으며, 또한 상부전극(60), 절연층(30) 및 하부전극(20)의 구조에 의해 발생하는 기생용량(capacitance) 성분을 무시할 수 없다.
인덕터의 품질을 나타내는 품질계수(Quality factor) Q는, 인덕터에 저장되는 자기에너지를 손실되는 에너지로 나눈 값이다. 에너지의 손실은 금속선과 실리콘 기판의 저항에 의해서 발생하며, 금속선의 저항은 표피효과에 의해 주파수가 증 가할수록 커지고 실리콘 기판의 손실 또한 주파주 증가에 대해 커진다. 또한 자기에너지는 주파수가 증가할수록 감소한다. 또한 인덕터의 형상에 의해 나타나는 용량성분(capacitance)에 의한 에너지는 주파수가 증가할수록 증가한다. 따라서 품질계수는 특정 주파수에서 최대값을 갖고 점점 감소한다.
또한 인덕터는 주파수가 증가함에 따라 자기에너지는 점점 감소하고 용량성분에 의한 에너지는 점점 커짐에 따라 인덕터로서의 기능을 상실하고 커패시터로 동작하는 자기공진주파수(SRF :Self Resonant Frequency)가 나타난다.
이러한 문제를 해결하기 위하여, 상부전극과 하부전극간의 기생용량을 줄이기 위해 절연층에 저유전율을 갖는 물질을 사용하고 절연층의 두께를 증가시켜 상부 및 하부전극간의 기생용량을 줄이고자 했으나 여기에는 한계가 있으며, 기판의 에너지 손실을 제거하지는 못하였다.
미국 특허 제5844299호 "Integrated inductor"에는 인덕터 밑의 기판을 제거하여 기판에 의한 영향을 줄일 수 있었으나, 상부전극과 하부전극간의 기생용량은 줄일 수 없는 구조이며, 기판을 제거하기 위하여 공동(cavity)을 형성한 후 공동을 두꺼운 실리콘 산화물로 채운 다음, 연마(lapping) 및 화학적기계연마(CMP: Chemical Mechanical Polishing)와 같은 방법을 사용하므로 공정이 복잡하다.
따라서 기판에 의한 에너지 손실 및 상부 및 하부전극간의 기생용량을 동시에 줄일 수 있는 방법이 필요하다.
따라서 본 발명의 목적은, 상부전극과 하부전극 사이에 감광성 필름을 이용 하여 절연층을 형성하고 절연층과 하부전극 사이에 공동(空洞)을 둠으로써 높은 품질계수와 자기공진주파수를 가지는, 감광성 필름 및 공동을 이용하여 제조된 인덕터 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 감광성 필름 및 공동을 이용한 인덕터는, 하부전극, 바닥면을 따라 상기 하부전극이 패터닝(patterning)된 공동(空洞)을 포함하되, 상기 하부전극의 양측을 제외한 소정의 영역에 상기 공동이 형성된 기판, 상기 공동이 유지되도록 상기 기판 상측에 형성되고, 상기 하부전극의 양측에 각각 접하는 적어도 하나의 비아(via)가 형성된 절연층 및 상기 절연층의 상측에 스파이어럴(spiral) 형상으로 형성되고 상기 적어도 하나의 비아를 통해 상기 하부전극의 양측에 각각 연결되는 상부전극을 포함한다.
바람직하게는 상기 공동은, 상기 상부전극이 형성된 위치에 대응되는 상기 기판상에 형성하되, 상기 비아의 위치는 제외한다.
또한 상기 절연층은, 감광성 필름를 이용하여 롤러에 의해 형성되고, 전면 노광 및 열처리 중 적어도 하나의 방법에 의해 강화된다.
나아가 상기 비아는 이온 빔 에칭방법 및 화학적 사진식각 방법 중 어느 하나에 의해 형성되는 것이 바람직하다.
상기 상부전극은, 일반적인 메탈증착후 식각하는 기술 및 도금공정(electro plating) 중 어느 하나에 의해 형성된다.
상기 하부전극은, 스프레이 코터를 이용한 패터닝방법 및 새도우 마스크를 이용한 증착방법 중 어느 하나에 의해 형성된다.
또한 본 발명에 따른 감광성 필름 및 공동을 이용한 인덕터 제조방법은, 기판상의 소정영역에 공동을 형성하는 단계, 상기 공동의 바닥면을 따라 하부전극을 패터닝하는 단계, 상기 공동이 유지되도록 상기 기판 상측에 절연층을 형성하는 단계, 상기 절연층에 상기 하부전극의 양측과 연결되도록 비아를 형성하는 단계 및 상기 비아를 통해 상기 하부전극과 연결되는 스파이어럴 형성의 상부전극을 상기 절연층의 상측에 형성하는 단계를 포함한다.
바람직하게는 상기 공동은, 상기 상부전극이 형성된 위치에 대응되는 상기 기판상에 형성하되, 상기 비아의 위치는 제외한다.
또한 상기 절연층을 형성하는 단계는, 롤러에 의해 형성되는 감광성 필름을 이용하며, 전면 노광 및 열처리 중 적어도 하나의 방법에 의해 강화된다.
나아가 상기 비아는 이온 빔 에칭방법 및 화학적 사진식각 방법 중 어느 하나에 의해 형성되는 것이 바람직하다.
상기 상부전극은, 일반적인 메탈증착후 식각하는 기술 및 도금공정(electro plating) 중 어느 하나에 의해 형성된다.
상기 하부전극은, 스프레이 코터를 이용한 패터닝방법 및 새도우 마스크를 이용한 증착방법 중 어느 하나에 의해 형성된다.
이하에서는, 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 감광성 필름 및 공동을 이용하여 제조된 인덕터를 도시한 평면도이다.
본 발명의 인덕터(200)는 기판(201)에 공동(cavity)(203)을 형성함으로써, 기판(201)의 단면적 및 크기를 줄여 기판(201)에서의 에너지 손실을 줄이고, 스파이어럴 인덕터의 상부 및 하부전극(221,223,205) 간의 기생용량을 줄임으로써 품질계수 Q를 높인다.
도 2를 참조하면, 본 발명의 인덕터(200)는 절연층(210)위에 스파이어럴(spiral)형상으로 패터닝(patterning)된 상부전극 1(221)과 상부전극 1(221)의 외곽의 일측에 형성된 상부전극 2(223)를 포함하고, 상부전극 1 및 2(221,223)는 절연층(210)의 비아(via) 1 및 2(211,213)를 통해 절연층(210)의 하부에 형성된 하부전극(205)과 연결된다.
상부전극 1 및 2(221,223)와 하부전극(205)은 소정의 폭을 가지는 패턴으로 형성되는 것이 바람직하다.
도 3은 본 발명에 따른 감광성 필름 및 공동을 이용하여 제조된 인덕터의 구성을 도시한 단면도이다. 도 3에서 도 2와 동일한 참조번호를 사용하는 것은 도 2의 구성요소와 동일한 것으로 본다.
도 3을 참조하면, 본 발명의 인덕터(200)는 기판(201)상의 소정의 영역에 공동(203)이 형성되어 있다.
기판(201)상에 형성된 공동(203)은, 공동(203)상부의 절연층(210)을 지지하기 위한 기판(201)의 지지구조를 제외하고 형성되며, 상기 지지구조는 기판(201)의 중심과 가장자리에 형성되는 것이 바람직하다.
기판(201)상측의 중심 지지구조에서 시작하여 기판(201)상측의 가장자리의 한 곳을 잇도록, 공동(203)의 바닥인 기판(201)의 상측을 따라 하부전극(205)이 패터닝되어 있다. 그리고 공동(203)을 덮은 절연층(210)이 증착되어 있다.
절연층(210)은 인쇄회로기판(PCB), 반도체용 기판 등의 고밀도, 고집적 회로기판 제조시 회로 형성에 사용되는 감광성 필름소재(DFR: Dry Film Resist)인 것이 바람직하다.
또한 본 발명의 다른 실시예는, 감광성 필름에 의한 절연층의 형성 후에 이종 혹은 동종의 절연물질 등을 이용하여 절연층을 한 층 더 형성함으로써 절연층(210)의 구조적 안정성을 더욱 확실히 할 수 있다.
상기에 설명한 바와 같이, 본 발명은 감광성 필름과 같은 소재로 하부전극(205)이 형성된 공동(203)을 덮음으로써, 상부 및 하부전극(221,223,205)간의 절연층(210)으로 사용함과 동시에 후속공정을 용이하게 할 수 있다.
절연층(210)에는 비아 1 및 2(211,213)이 형성되어 있고, 비아 1 및 2(211,213)는 하부전극(205)에 연결되도록 절연층(210)의 중심 및 가장자리에 형성되는 것이 바람직하다.
절연층(210)의 상부에는, 절연층(210)의 상부 일측에서 시작하여 비아 1(211)을 중심으로 스파이어럴 형상으로 패터닝된 상부전극 1(221)이 형성되어 있다. 상부전극 1(221)은 비아 1(211)을 통해 하부전극(205)의 일측에 연결되고, 하부전극(205)의 타측은 비아 2(213)를 통해 다시 절연층(210)을 관통하여 상부전극 2(223)에 연결된다.
도 4는 본 발명에 따른 감광성 필름 및 공동을 이용하여 제조된 인덕터의 기 판의 형상을 도시한 사시도이다. 도 4에 도시된 구조는, 공동(203)이 형성된 기판(201)의 일 예를 나타낸다.
도 4를 참조하면, 기판(201)의 중심에 중심지지부(207)가 있고, 가장자리에 걸쳐 외곽지지부(209)가 있다. 하부전극(205)의 일측이 있는 중심지지부(207)의 상측에 비아 1(211)이 형성되고, 하부전극(205)의 타측이 도달하는 외곽지지부(209)의 상측에는 비아 2(213)가 형성된다.
도 4에 도시된 것과 같이, 공동(203)은 적어도 기판(201)상에 상부전극 1(221)의 스파이어럴 형상에 대응되는 위치를 커버하는 영역에 형성되는 것이 바람직하며, 나아가 절연층(210)을 지지하기 위한 기판(201)의 중심과 가장자리의 지지구조를 제외하고 기판(201)전체에 걸쳐 형성될 수 있다.
도 4의 구조는 본 발명의 인덕터(200)를 위한 기판(201)의 일 예이며, 상기 중심지지부(207)의 위치가 기판의 한가운데가 아닐 수 있으며, 외곽지지부(209)도 기판(201)의 가장자리가 아닐 수 있다.
감광성 필름에 의해 절연층(210)을 형성함으로써, 공동(203)의 면적 및 깊이는 후속공정에 의한 제약을 받지 않고 최대로 할 수 있다. 따라서 공동(203)의 깊이는 하부전극(205)을 형성할 수 있는 조건이면 가능한 한 깊이할 수 있다. 인덕터(200)는 공동(203)에 의하여 상부전극 1 및 2(221,223)와 하부전극(205)사이의 공간을 확보하여 기생용량(capacitance)을 최대한 줄일 수 있다. 나아가 기판(201)에서의 에너지 손실을 최대한 줄일 수 있다. 따라서 높은 품질계수 및 자기공진주파수를 가지는 인덕터를 구현할 수 있다.
도 5는 도 3의 구조를 가지는 인덕터의 제조공정을 단계적으로 나타낸 공정도이다. 이하에서는 본 발명의 인덕터의 제조공정을 도 3 내지 도 5를 통하여 설명한다.
도 5의 (a)를 참조하면, 먼저 기판(201)의 소정 영역에 공동(203)을 형성한다. 공동(203)의 위치는, 도 4에 도시된 것과 같이 기판(201)에서 비아 1 및 2(211,213)의 하부 및 기판(201)의 상부에 위치할 절연층(210)을 지지할 정도의 영역을 제외한다. 공동의 형성은 초산수용액, 불화수소산, 인산수용액 등의 화학용액을 사용하는 습식에칭(etching) 방법을 이용하거나, 가스(gas), 플라즈마(plasma) 및 이온 빔(ion beam)을 사용하는 건식에칭 방법을 이용할 수 있다.
공동이 형성된 이후에, 도 5의 (b)와 같이 공동(203)의 상측에 메탈층을 증착한 후, 스프레이 코터(spray coater)를 이용하여 사진공정에 의해 패터닝하는 방법이나 새도우 마스크(shadow mask)를 이용한 증착방법을 사용하여 하부전극(205)을 형성하되 중심지지부(207)로부터 외곽지지부(209)의 한 지점에 이르도록 형성한다.
하부전극(205)을 기판(201)에 형성한 후, 도 5의 (c)와 같이 공동(203)을 덮는 절연층(210)을 형성한다. 절연층(210)의 형성을 위해서, 롤러(roller)를 이용하여 형성하는 감광성 필름(DFR: dry film resist)을 이용한다. 또한 절연층(210)의 평탄도 및 구조적인 안정성을 확보하기 위하여 전면 노광 및 열처리를 수행하는 것이 바람직하다. 이에 따라 공동의 채우고, 절연층을 형성한 다음 다시 공동을 채운 재료를 제거하는 등의 복잡한 공정이 필요없게 된다.
상기에서 설명한 바와 같이, 본 발명의 다른 실시예는 상기 감광성 필름에 의한 절연층(210)의 상부에 일반적인 절연물질을 이용한 절연층(210)을 한 층 더 형성할 수 있다.
도 5의 (d)는 절연층(210)에 비아 1 및 2(211,213)를 형성하는 공정이다. 상부전극 1 및 2(221,223)와 하부전극(205)을 연결하는 비아 1 및 2(211,213)는 하드 마스크(hard mask)를 이용한 건식식각 방법을 사용하여 제작할 수 있다. 또한 상부전극 1 및 2(221,223)의 패턴의 크기가 큰 경우에는 감광성 필름의 감광성을 이용하여 노광 및 현상공정을 거쳐 제작할 수 있다. 그리고 패턴이 비교적 작은 경우, 즉 비아 1 및 2(211,213)의 폭이 작은 경우에는 건식에칭에 의하여 비아 1 및 2(211,213)를 형성할 수 있다.
절연층(210)에 비아 1 및 2(211,213)가 형성된 다음, 절연층(210)의 상부에 상부전극 1 및 2(221,223)를 형성한다. 상부전극 1 및 2(221,223)의 형성은, 일반적인 메탈층의 증착기술에 의할 수 있으며, 나아가 도금공정을 이용하여 후막의 금속막을 형성함으로써 높은 품질계수를 가지는 인덕터를 제작할 수 있다.
도 5의 (e) 및 (f)는 도금공정에 의한 상부전극 1 및 2(221,223)의 형성을 도시한다.
도 5의 (e)는 상부전극 1 및 2(221,223)를 도금공정에 의해 형성하기 위하여, 메탈을 이용한 도금기반층(215)을 절연층(210)의 상부 전면에 증착하고, 감광제를 이용하여 상부전극 1 및 2(221,223)가 형성되는 곳을 제외하고 감광제를 이용하여 도금몰드(217)를 형성한다. 비아 1 및 2(211,213)의 위치에는 도금몰드를 형 성하지 않음으로써 상부전극 1 및 2(221,223)와 하부전극(205)이 연결되도록 한다.
도금몰드(217)가 형성된 다음, 도 5의 (f)에 도시된 것과 같이, 도금용액을 도금기반층(215)과 접촉시켜 산화환원반응에 의하여 상부전극 1 및 2(221,223)의 메탈층을 도금한다. 상부전극 1 및 2(221,223)가 형성된 다음, 도금몰드(217)를 제거하고 도금몰드(217) 위치에 형성되어 있었든 도금기반층(215)을 제거함으로써 본 발명의 인덕터(200)를 완성한다.
도금몰드(217)와 도금기반층(215)은 화학적 에칭이나 이온 빔에 의한 건식에칭에 의하여 제거한다.
상기의 방법에 의하여, 본 발명의 감광성 필름 및 공동을 이용하여 제조된 인덕터를 제조할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 스파이어럴(spiral) 인덕터를 제조할 수 있을 뿐 아니라, 제조되는 인덕터의 품질계수를 높이고 상부전극, 절연층 및 하부전극의 구조에 의한 기생용량 성분을 제거할 수 있다.
이에 의하여 고주파수 대역 뿐 아니라 저주파수 대역에서도 높은 품질계수 및 자기공진주파수(SRF :Self Resonant Frequency)를 가지는 큰 용량의 인덕터를 제작할 수 있다.
또한, 기판 상에 공동을 형성함으로써 상부전극에 의해 기판 상에 형성되는 와전류(Eddy current)때문에 발생하는 에너지 손실을 최소화할 수 있다.
또한 본 발명의 기판상에 형성된 공동을 덮는 방법은, 일반적으로 실시하는 공동을 두꺼운 산화물로 채우고 이를 다시 연마(lapping)하고 화학적기계연마(CMP: Chemical Mechanical Polishing)하는 과정을 생략할 수 있어 쉽게 공동의 평탄화를 할 수 있어 공정을 단순화 시킬 수 있다.
나아가, 하부전극을 형성할 수 있는 조건이면, 공동의 깊이를 후속공정의 제약없이 증가시킬 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
Claims (14)
- 하부전극;바닥면을 따라 상기 하부전극이 패터닝(patterning)된 공동(空洞)을 포함하되, 상기 하부전극의 양측을 제외한 소정의 영역에 상기 공동이 형성된 기판;상기 공동이 유지되도록 상기 기판 상측에 형성되고, 상기 하부전극의 양측에 각각 접하는 적어도 하나의 비아(via)가 형성된 필름으로 이루어진 절연층; 및상기 절연층의 상측에 스파이어럴(spiral) 형상으로 형성되고 상기 적어도 하나의 비아를 통해 상기 하부전극의 양측에 각각 연결되는 상부전극;을 포함하는 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 공동은, 상기 상부전극이 형성된 위치에 대응되는 상기 기판상에 형성하되, 상기 비아의 위치는 제외하는 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 절연층은, 감광성 필름인 것을 특징으로 하는 인덕터.
- 제 3항에 있어서,상기 절연층은, 전면 노광 및 열처리 중 적어도 하나의 방법에 의해 강화되는 것을 특징으로 하는 인덕터.
- 제 3항에 있어서,상기 비아는 이온 빔 에칭방법 및 화학적 사진식각 방법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 상부전극은, 일반적인 메탈증착후 식각하는 기술 및 도금공정(electro plating) 중 어느 하나에 의해 형성되는 것을 특징으로 하는 인덕터.
- 제 1항에 있어서,상기 하부전극은, 스프레이 코터를 이용한 패터닝방법 및 새도우 마스크를 이용한 증착방법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 인덕터.
- 기판상의 소정영역에 공동을 형성하는 단계;상기 공동의 바닥면을 따라 하부전극을 패터닝하는 단계;상기 공동이 유지되도록 상기 기판 상측에 필름으로 이루어진 절연층을 형성하는 단계;상기 절연층에 상기 하부전극의 양측과 연결되도록 비아를 형성하는 단계; 및상기 비아를 통해 상기 하부전극과 연결되는 스파이어럴 형성의 상부전극을 상기 절연층의 상측에 형성하는 단계;를 포함하는 것을 특징으로 하는 인덕터 제조방법.
- 제 8항에 있어서,상기 공동은, 상기 상부전극이 형성된 위치에 대응되는 상기 기판상에 형성하되, 상기 비아의 위치는 제외하는 것을 특징으로 하는 인덕터 제조방법.
- 제 8항에 있어서,상기 절연층을 형성하는 단계는, 롤러에 의해 형성되는 감광성 필름을 이용하는 것을 특징으로 하는 인덕터 제조방법.
- 제 10항에 있어서,상기 절연층은, 전면 노광 및 열처리 중 적어도 하나의 방법에 의해 강화되는 것을 특징으로 하는 인덕터 제조방법.
- 제 10항에 있어서,상기 비아는 이온 빔 에칭방법 및 화학적 사진식각 방법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 인덕터 제조방법.
- 제 8항에 있어서,상기 상부전극은, 일반적인 메탈증착후 식각하는 기술 및 도금공정 중 어느 하나에 의해 형성되는 것을 특징으로 하는 인덕터 제조방법.
- 제 8항에 있어서,상기 하부전극은, 스프레이 코터를 이용한 패터닝방법 및 새도우 마스크를 이용한 증착방법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 인덕터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101068A KR100683866B1 (ko) | 2004-12-03 | 2004-12-03 | 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 |
| US11/291,894 US7612428B2 (en) | 2004-12-03 | 2005-12-02 | Inductor fabricated with dry film resist and cavity and method of fabricating the inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101068A KR100683866B1 (ko) | 2004-12-03 | 2004-12-03 | 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060062286A KR20060062286A (ko) | 2006-06-12 |
| KR100683866B1 true KR100683866B1 (ko) | 2007-02-15 |
Family
ID=36931305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040101068A KR100683866B1 (ko) | 2004-12-03 | 2004-12-03 | 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7612428B2 (ko) |
| KR (1) | KR100683866B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397667B1 (ko) | 2013-04-25 | 2014-05-23 | 전자부품연구원 | 반도체 소자용 배선 및 그 배선의 형성 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100327406A1 (en) | 2009-06-26 | 2010-12-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate |
| US8907227B2 (en) | 2012-08-02 | 2014-12-09 | Hong Kong Science and Technology Research Institute Company Limited | Multiple surface integrated devices on low resistivity substrates |
| CN104681555B (zh) * | 2013-11-28 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法和电子装置 |
| US9355972B2 (en) | 2014-03-04 | 2016-05-31 | International Business Machines Corporation | Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator |
| CN106409808B (zh) * | 2016-11-23 | 2019-04-16 | 厦门云天半导体科技有限公司 | 三维螺旋电感 |
| US9960081B1 (en) | 2017-02-02 | 2018-05-01 | Nxp Usa, Inc. | Method for selective etching using dry film photoresist |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010067188A (ko) * | 1999-09-17 | 2001-07-12 | 무라타 야스타카 | 적층 인덕터 어레이 |
| KR20030092380A (ko) * | 2002-05-29 | 2003-12-06 | 전자부품연구원 | 내장형 세라믹 인덕터의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844299A (en) * | 1997-01-31 | 1998-12-01 | National Semiconductor Corporation | Integrated inductor |
| US6492708B2 (en) * | 2001-03-14 | 2002-12-10 | International Business Machines Corporation | Integrated coil inductors for IC devices |
-
2004
- 2004-12-03 KR KR1020040101068A patent/KR100683866B1/ko active IP Right Grant
-
2005
- 2005-12-02 US US11/291,894 patent/US7612428B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010067188A (ko) * | 1999-09-17 | 2001-07-12 | 무라타 야스타카 | 적층 인덕터 어레이 |
| KR20030092380A (ko) * | 2002-05-29 | 2003-12-06 | 전자부품연구원 | 내장형 세라믹 인덕터의 제조방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1020010067188 * |
| 1020030092380 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397667B1 (ko) | 2013-04-25 | 2014-05-23 | 전자부품연구원 | 반도체 소자용 배선 및 그 배선의 형성 방법 |
| WO2014175687A1 (ko) * | 2013-04-25 | 2014-10-30 | 전자부품연구원 | 반도체 소자용 배선 및 그 배선의 형성 방법 |
| US9899315B2 (en) | 2013-04-25 | 2018-02-20 | Korea Electronics Technology Institute | Wiring for semiconductor device and method of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060192267A1 (en) | 2006-08-31 |
| KR20060062286A (ko) | 2006-06-12 |
| US7612428B2 (en) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191506B2 (ja) | 高密度インダクタおよびその製造方法 | |
| KR100869741B1 (ko) | 나선형 인덕터 | |
| US7612428B2 (en) | Inductor fabricated with dry film resist and cavity and method of fabricating the inductor | |
| KR100298480B1 (ko) | 집적회로의인덕터및그제조방법 | |
| KR19980032338A (ko) | 금속충전바이어플러그를 사용하여 vlsi 커패시터와 고품질인자 vlsi 인덕터를 제조하는 방법 | |
| JP2006191050A (ja) | インダクター及びインダクター形成方法 | |
| US7939439B2 (en) | Semiconductor device and fabricating method thereof | |
| US6292084B1 (en) | Fine inductor having 3-dimensional coil structure and method for producing the same | |
| US6383889B2 (en) | Semiconductor device having improved parasitic capacitance and mechanical strength | |
| JP2003523639A (ja) | 電子装置 | |
| EP3279932B1 (en) | A semiconductor device and manufacture thereof | |
| WO2022151711A1 (zh) | 半导体结构及其制作方法 | |
| JP2002525869A (ja) | 磁気コアを有するコイルが設けられている表面を有する半導体基体を備えた半導体デバイスの製造方法 | |
| CN110767634B (zh) | 一种凹陷螺旋电感结构及其制作方法 | |
| KR20030030958A (ko) | 인덕턴스 및 그 제조방법 | |
| KR100611474B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| JP2001308538A (ja) | インダクタ内蔵多層配線板 | |
| JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
| JP4872341B2 (ja) | 集積化インダクタおよびその製造方法 | |
| KR20040009753A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR101120184B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR102713793B1 (ko) | 반도체 기판 집적 인덕터 및 그 제조 방법 | |
| JP2001244420A (ja) | 多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法 | |
| KR100477547B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| JP2005268490A (ja) | 高周波用高ｑインダクタ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140124 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180119 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190116 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200120 Year of fee payment: 14 |