JP3765366B2

JP3765366B2 - 平面型磁気素子一体型半導体デバイス

Info

Publication number: JP3765366B2
Application number: JP13801499A
Authority: JP
Inventors: 雅晴江戸
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1999-05-19
Filing date: 1999-05-19
Publication date: 2006-04-12
Anticipated expiration: 2019-05-19
Also published as: JP2000331830A

Description

【０００１】
【発明の属する技術分野】
この発明は、サーフェイスマイクロマシーニング技術、ＩＣ製造技術を活用することにより平面型に製作される平面インダクタ（薄膜インダクタ）や平面トランスのような平面型磁気素子、特にこのような平面型磁気素子が集積回路と電気的に接続された平面型磁気素子一体型半導体デバイスに関する。
【０００２】
【従来の技術】
近年、ノート型パソコンや携帯電話に代表されるマルチメディア機器を始め、各種電子機器の小型化が盛んに進められている。これに伴い、その電源部の小型化の研究も活発に行なわれており、その主要部品であるインダクタやトランスなどの磁気素子の小型化実現のために、それらの磁気素子をサーフェイスマイクロマシーニング技術、ＩＣ製造技術を利用して平面型，薄膜型に製造する試みが多くなされている。
【０００３】
平面型インダクタの最も一般的な例として、例えば図４に示すものがある。なお、同図（ａ）は組立分解図、（ｂ）は断面図を示す。
すなわち、シリコン（Ｓｉ）等の基板上に絶縁膜を形成し（図示なし）、その上に下部磁性膜４，下部絶縁膜５，平面コイル（導体部）８，絶縁膜１０，上部磁性膜１１の順に形成する、いわゆる平面コイルを磁性膜でサンドイッチ状に挟み込んだ構造のものであり、積層平面型インダクタといわれる。また、磁性体がコイルよりも外側にあり、コイルが磁性膜の中にあることから、外鉄型または内部コイル型インダクタとも呼ばれている。
【０００４】
平面コイルの形状としては、つづら折り型，ミアンダー（ｍｅａｎｄｅｒ）型，スパイラル型など様々なパターンが用いられる。これらのコイルパターンのうち、単位面積当たりのインダクタンス値を最も大きくできるのはスパイラル型であることから、同じインダクタンス値を得るためには、より小型化が可能なスパイラル型が最も適しているといえる。
このような構成の平面型インダクタは、使用する周波数帯域において充分高いＱ値を持つことが必要である。平面型インダクタのＱ値は、コイル抵抗をＲ、インダクタをＬ、ω＝２πｆ（ｆ：周波数）とすると、
Ｑ＝ωＬ／Ｒ
で表わされる。インダクタのＱ値を高くするためにはコイルの抵抗を低く（小さく）し、インダクタンスを大きくすることが必要である。
【０００５】
インダクタンスを決定する要素としては、コイルの大きさとターン数が重要であり、平面インダクタの場合、一般的には数ｍｍ角以上の大きさを必要とされる。また、抵抗を小さくするためには、コイルの大きさとターン数が一定の場合、コイルの厚さを厚くする必要がある。
近年、このような要望にこたえる平面インダクタとして、コイルの一辺が４ｍｍ角以上であり、コイルの直流抵抗を低減するために、スパイラル型に電解めっきで銅を成膜し、３０μｍ以上の厚いコイル導体を持ったメッキ方式のインダクタが多く報告されている（例えば、特開平４−３６３００６号公報，信学技報ＰＥ９６−１４など参照）。
【０００６】
平面インダクタは、例えば電源回路を構成する主要素子であるが、従来のバルク磁性体を用いたインダクタ素子に代えて平面インダクタを使用することで、電源回路の薄膜化，小型化を図った例が報告されている。
このような平面インダクタを電源回路に用いる場合、電源回路を構成する制御ＩＣ，ＭＯＳＦＥＴ，ダイオード，コンデンサなどを、例えばプラスチック基板上に外付けし、平面インダクタも他の素子と同様に外付けする方法（ハイブリッド方式）をとるのが一般的である。
【０００７】
電源回路をさらに小型化するには、制御ＩＣやＭＯＳＦＥＴなどの集積回路と磁気素子を一体で形成する必要がある。このような磁気素子一体型半導体デバイスとして、アルミニウム（Ａｌ）をスパッタで成膜し、エッチングでコイル形状に加工したコイル膜厚６．１μｍ、磁性膜膜厚１．４μｍの積層型平面インダクタを、集積回路上に形成した発振回路の例も報告されている（第22回応用磁気学会学術講演概要集２２ａＢ−４参照）。
【０００８】
【発明が解決しようとする課題】
上述のように、平面インダクタには、直流抵抗を低減するため、コイル導体の厚さは厚いことが望まれる。しかし、上記のＡｌスパッタ膜のエッチング法で膜厚の厚いコイル導体を形成することは、スパッタ膜の応力による基板の反りや、エッチング法によるためのコイル占有率の低下などを生じるため、電源用の平面インダクタ形成法としては適していない。
厚いコイル導体を形成するためには、メッキのシード層を薄膜でスパッタした基板上に、厚膜のフォトレジストや感光性ポリイミドなどをパターニングし、それをメッキの型とした電解メッキ法で形成する方法が適切である。その場合、集積回路と磁気素子とは、その間に絶縁膜が必要であり、また、両素子を電気的に接続するために、コンタクトホールを形成する必要がある。
図５にコンタクトホール形成手順の従来例を示す。これは、マスク１３を用いたエッチング法などによってコンタクトホール１４を形成し、そのコンタクトホール部にメッキをすることで、電気的に接続するものである。なお、１は半導体基板、２は電極、３は絶縁膜、４は磁性膜を示す。
【０００９】
しかし、図５のような方法では、次のような問題がある。
▲１▼マスクパターンを形成するための工程が新たに必要である。
▲２▼集積回路上の電極材料によってマスク材料が限定される。
▲３▼コンタクトホールの側壁が、図5(４)または（５）のように曲線的なＲを持つ形状となるため、特にその上部でスパッタのつきまわりが悪く、集積回路上の電極へのメッキ液の回り込みによる電極腐食が生じ、良品率が低下する。
したがって、この発明の課題は少ない工程で良品率の高い平面型磁気素子一体型半導体デバイスを提供することにある。
【００１０】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、半導体基板上に形成された集積回路上に、スパイラル平面型コイル，絶縁体および前記スパイラル平面コイルを挟み込む軟磁性体薄膜を積層してなる平面型磁気素子を、エッチングにより形成されたコンタクトホールを有する絶縁膜を介して形成し、前記コンタクトホールの側壁形状が順傾斜をもち、前記絶縁膜の前記エッチングを施された面側の前記コンタクトホールの側壁のエッジ部分にＲが形成されていることを特徴とする。
この請求項１の発明では、前記コンタクトホールを感光性絶縁材料の等方性のドライエッチング法により形成することができる（請求項２の発明）。
【００１１】
【発明の実施の形態】
図１はこの発明の第1の実施の形態を示す構成図で、同図（ａ）は斜視図、（ｂ）は断面図を示す。
すなわち、図1（ａ）に示すような半導体基板の上面に形成した集積回路21の上に、電気的に接続するための、図1（ｂ）に符号6で示すコンタクトホールを持つ絶縁膜３を介して平面型磁気素子２２を形成するにあたり、そのコンタクトホール６の側壁形状に順傾斜を持たせ、コンタクトホール部へのメッキ用シード層となるスパッタ膜のつきまわりを良好にするものである。
【００１２】
図２は製造手順の説明図である。
まず、集積回路を形成した基板1上に、絶縁膜３を形成する。絶縁膜としては、シリコン酸化膜や、シリコン窒化膜などの、スパッタリングや真空蒸着などの成膜方法で形成できる絶縁膜や、ポリイミド樹脂などを適用する。これらの絶縁膜は後工程でエッチングできる材料であることが必要である。次に、下部磁性膜４を成膜し、エッチングなどでパターニングする。次にコンタクトホール６を形成する。
【００１３】
図3はコンタクトホールの形成手順の詳細図である。
まず、感光性ポリイミドなどの感光性絶縁材料をパターニングし、絶縁膜５を形成する。このとき、集積回路の電極2とインダクタを電気的につなぐためのコンタクトホール６を形成する穴パターン６ａを形成する。穴パターン６ａの側壁形状は、露光時間を短くすることで、順テーパ（順傾斜）を持つ形状にすることができる。このあと、等方性のドライエッチングを行なうことにより、コンタクトホール形成用の穴パターンの下部にある絶縁膜３をエッチングし、コンタクトホール６ｂを形成する。
【００１４】
コンタクトホールの側壁の傾斜は、絶縁膜５の穴パターン６ａの傾斜をそのまま反映し、また、上部のエッジ部分6ｃには等方性のエッチングであることから、必然的にＲが形成される。加えて、このコンタクトホール形成方法では、絶縁膜５の膜厚を厚くしておけば、そのまま下部磁性膜４とコイル導体8の層間絶縁膜として使用できるため、マスク材料の剥離などの必要がない。つまり、省工程となるだけでなく、集積回路上の電極材料もほとんど限定されることもない。
【００１５】
次に、コイル導体8を電解メッキで形成する。まず、電解メッキの通電層７を成膜，パターニングし、コイル形状にパターニングする。次に、感光性ポリイミドをパターニングし、メッキ型９を形成し、電解メッキでコイル導体8を形成する。コイル導体を形成する方法としては、感光性ポリイミドではなく、フォトレジストをメッキ型とするメッキ法でも良い。次いで、コイル導体8上にポリイミドなどを塗布し、上部絶縁膜１０を形成する。コイルから電極取り出しが必要な場合は、パターニングして電極取り出し口１２を形成する。このとき、感光性ポリイミドなどを用いると、電極取り出し口と絶縁膜を同時に形成することができる。最後に、下部絶縁膜と同様の工程で、上部絶縁膜を形成して平面インダクタ一体型半導体デバイスが形成される。
以上のようなコンタクトホール形成方法を用いることにより、集積回路上へ平面型磁気素子を形成する際、電解メッキ法を用いても電極材料への腐食などを生じず、少ない工程で、安定したデバイスを得ることができる。
【００１６】
〔実施例〕
次に、実施例について説明する。
まず、半導体基板を用いて、集積回路を形成する。ここでは、電源用の制御ＩＣとＭＯＳＦＥＴを形成した基板を用いた。ＩＣ製作終了後の半導体基板上に絶縁膜として、ポリイミドを塗布・焼成する。膜厚は任意で良いが、ＩＣ基板の表面を平坦にするため、ここでは５μｍとした。
【００１７】
次に、磁性膜をスパッタ法で成膜し、エッチングでパターニングする。磁性膜の膜厚は９μｍである。次いで、感光性ポリイミドなどの感光性絶縁材料をパターニングし、磁性膜とコイル導体間の絶縁膜とコンタクトホール形成用の穴パターンとを形成する。膜厚は１５μｍとした。このときの穴パターンの側壁形状は、約45度の順テーパを持つように条件を設定した。続けて、酸素とフロンを用いたプラズマエッチングでドライエッチングすることで、集積回路上に形成された電極上に、平面インダクタと集積回路を電気的に接続するためのコンタクトホールを形成する。このときの側壁形状も同様の約45度であった。
【００１８】
コイル導体の電解メッキ時のシード層となるチタンおよび金をスパッタで成膜し、エッチングでコイル形状にパターニングする。このときのスパッタ膜のつきまわりは、良好であった。メッキシード層のコイルパターンにあわせて感光性ポリイミドをパターニングし、コイル導体のメッキ型を形成する。メッキ型の膜厚は３５μｍである。
電解メッキでコイル導体を形成する。コイルの膜厚はメッキ型とあわせ約３５μｍとした。その上に感光性ポリイミドをパターニングし、上部磁性膜との層間絶縁膜を形成する。層間絶縁膜の膜厚は１０μｍである。その上に上部磁性膜をスパッタし、エッチングでパターニングする。
以上で、薄膜リアクトルが完成する。リアクトルと電気的に接続されていないＡｌパッドは、プラズマによるポリイミドの深堀エッチングを行なって、露出させた。
【００１９】
最後に、磁性膜のウエハー内の場所による磁性膜特性のバラツキを抑制するために、回転磁場中熱処理を行ない、また、一軸磁気異方性を誘導するために、静止磁場中熱処理を行なった。製作したインダクタのターン数は１６ターン、コイル導体幅93μｍ、コイル厚３５μｍ、コイル間隔幅２０μｍ、コイル部の大きさ４×４ｍｍ、コイル部の全厚さ５３μｍ、制御ＩＣ，ＭＯＳＦＥＴを含む半導体デバイスの大きさは４×５ｍｍである。平面インダクタと集積回路の電極との電気的接続は良好であり、電極腐食などの現象は生じなかった。小型化と薄膜化が同時に達成されている。
【００２０】
本実施例では平面インダクタを例としたが、平面トランスなども同様の製造方法で形成することができる。また、磁性膜の有無に関係なく、電解メッキ法でコイルを形成するすべての素子に適用可能である。さらに、電源用の集積回路に限定されることなく、フィルタ回路をはじめとする、磁気素子を必要とする半導体デバイス一般に適用できることは勿論である。
【００２１】
【発明の効果】
この発明によれば、集積回路上に平面インダクタを形成するに当たり、両者を電気的に接続するためのコンタクトホールの側壁形状に、順傾斜を持たせるとともに側壁エッジ部分にＲを形成したので、少ない工程で、良品率の良い磁気素子一体型半導体デバイスを得ることが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す構成図である。
【図２】図１の製造工程説明図である。
【図３】図２におけるコンタクトホールの形成手順の詳細図である。
【図４】平面型磁気素子の一般的な例を示す構成図である。
【図５】図４の製造工程説明図である。
【符号の説明】
１…半導体基板、２…電極、３，５，１０…絶縁膜、４，１１…磁性膜、６，６ｂ…コンタクトホール、６ａ…穴パターン、６ｃ…エッジ部分、７…メッキの通電層、８…コイル導体、９…メッキ型、１２…電極取り出し口、２１…集積回路、２２…平面型磁気素子。

Claims

半導体基板上に形成された集積回路上に、スパイラル平面型コイル，絶縁体および前記スパイラル平面コイルを挟み込む軟磁性体薄膜を積層してなる平面型磁気素子を、エッチングにより形成されたコンタクトホールを有する絶縁膜を介して形成し、前記コンタクトホールの側壁形状が順傾斜をもち、前記絶縁膜の前記エッチングを施された面側の前記コンタクトホールの側壁のエッジ部分にＲが形成されていることを特徴とする平面型磁気素子一体型半導体デバイス。
前記コンタクトホールを感光性絶縁材料の等方性のドライエッチング法により形成することを特徴とする請求項１に記載の平面型磁気素子一体型半導体デバイス。