JP2002525846A - 一体型の誘導性素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 本発明の誘導性素子は浅い凹面（３４）またはトレンチを持った下部の絶縁層（３２）を表面上に備えた基板（１２）、トレンチに形成された第１の複数の導体（１６）、第１の複数の導体の上に形成された磁心（１４）、及び磁心の上に形成された第２の複数の導体（１８）を含む。第１及び第２の複数の導体は磁心の周りに誘導性のコイルを形成するために、互いに結合する。第１及び第２の磁心絶縁層（２８，３０）は磁心と、それぞれ、第１及び第２の複数の導体との間に配置される。素子は薄膜技術を使用して、それをトレンチに築き上げる方法によって製造される。第１の導体（１６）の配列は下部の絶縁層（３４）の上にパターン化され、さらに第１磁心絶縁層（２８）が第１の導体の配列の上に適用される。磁心（１４）は第１磁心絶縁層の上部に形成され、さらに第２磁心絶縁層（３０）が磁心に適用される。第２導体（１８）の配列は第１及び第２の導体の両端が互いに接続し、磁心の周りに誘導性のコイルを形成するように、第２磁心絶縁層の上部にパターン化される。第１または第２の複数の導体のどちらか（または、両方）は半導体集積回路製造中の金属導体層の形成と同時に行われてもよく、誘導性素子は集積回路の一部として製造することができる。

Description

【発明の詳細な説明】

【０００１】 （関連する出願への相互参照） 該当なし。

【０００２】 （連邦政府支援の研究または開発） 該当なし。

【０００３】 （発明の背景） 本発明は集積回路素子（または、デバイス）と共に使用される誘導性の（また
は、インダクタンスの）素子（または、構成要素）に関する。詳細に述べると、
本発明は集積回路素子を製造するために使用される技術と同様な技術を使用して
形成される誘導性の素子に関する。

【０００４】 集積回路で形成された電子回路を使用する製品の数は増大しつつある。これら
の集積回路は基板上に取り付けられたディスクリートの（すなわち、集積回路で
ない）素子によって形成されている回路に取って代わろうとしている。多くの状
況において、集積回路はディスクリートの回路に比べ、サイズ、電力消費、パフ
ォーマンス速度、信頼性、実装部品の数、及び全体としてのコスト等で、優れて
いる。

【０００５】 逐次的な特定の材質の層を特定のパターンで敷設するステップを含む、集積回
路の製造技術は半導体技術の分野で周知である。ほとんど場合、これらの集積回
路は（主に、トランジスタ等の）能動素子から成る。最近になって、いくつかの
受動素子も集積回路上に形成されるようになりつつある。しかしながら、従来の
半導体の製造技術によって課される制限のために、これらの受動素子は主に、コ
ンデンサー、抵抗、及び、インダクタンスの小さい誘導性の素子に限定されてき
た。

【０００６】 集積回路の製造技術による高いインダクタンスを持った誘導性素子の製造は大
きな難題を抱えている。１つの問題は付近に横たわるインダクターによって生ず
る電磁場によって、埋め込まれた能動素子に生ずるクロストークである。もう１
つの難題は半導体の製造過程におけるバッチ処理（または、一括処理）を使用し
てインダクターの磁心を形成することの難しさである。

【０００７】 電子回路の多くは多数の誘導性素子を必要とする。これは特に、アナログ信号
をフィルタリングする、ラジオや携帯電話等の、無線周波数装置において重要で
ある。これらの製品は大部分の回路を小さい集積回路内に形成しているが、抵抗
及びコンデンサー、並びに、（特に）誘導性素子を含む、ディスクリートな受動
素子を支持するための大きな回路基板を必要とする。誘導性素子をそれの周辺素
子と共に集積回路に一体化することは電子装置を従来のものに比べ大幅に小さく
することを可能にする。誘導性素子をより多く集積回路に一体化することは空間
の利用率及び消費電力をより効率的にし、信頼性を向上させるだろう。したがっ
て、誘導性素子を集積回路部品に一体化することが切望されている。

【０００８】 誘導性素子を集積回路に一体化するための従来の技術は量産には向かない高価
な処理を必要とするか、デバイス（または、素子）のパフォーマンスや効率を大
幅に下げるものであった。例えば、誘導性素子を集積回路に製造する１つの技術
は基板上に単層のコイルを含むプレーナー（または、平面性の）誘導性素子を形
成することである。そのようなプレーナー誘導性素子の大きさには限界があり、
巻数も（一般に、５から１０巻に）制限されてきた。コイルの巻数の制限は誘導
性素子のインダクタンス及び「Ｑ」因子を制限する。さらに、そのような素子は
一般に、最大のインダクタンスが約１００ナノヘンリーに制限されている。その
上、そのような誘導性素子の磁束線は集積回路素子の平面に対し本質的に垂直で
あるので、磁場を基板に入り込ませ、結果として、その付近にある素子とカップ
リング（または、結合）するクロストークを潜在的に生じさせ、さらに、基板自
体との干渉によるエネルギーの損失を生ずる可能性がある。

【０００９】 集積回路に含まれる誘導性素子の製造におけるもう１つの問題は一定の断面を
持った比較的厚い導体、及び一定の配線の配置及び間隔を必要とすることである
。これらの因子は誘導性素子が再現性を持って製造されるために、注意深く制御
されなければならない。

【００１０】 特定の例では、集積回路の一部として誘導性素子を形成するために、厚膜（th
ick film）処理及び微細機械加工（micro-machining）処理が使用されている。
それらの例は、例えば、Parkらの「High Current Integrated Microinductors a
nd Microtransformers Using Low Temperature Fabrication Processes」Microe
lectronics International、１４巻、No. 3（１９９７年、９月）；Ahnの「Micr
omachined Components as Integrated Inductors and Magnetic Microactuators
」第２章、博士号論文、Georgia Institute of Technology（１９９３年、５月
）；Lochelらの「Micro Coils Fabricated by UV Depth Lithography and Galva
noplating」、Solid State Sensors and Actuators第８回コンファレンスの議事
録、264-267頁（１９９５年、６月）；Yamadaらの「Fabrication of Wrapped Mi
cro Coils Wound around a Magnetic Core」、id、272-275頁；Watanabeらの「A
New Fabrication Process of a Planar Coil Using Photosensitive Polyimide
and Electroplating」、id、268-271頁；に掲載されている。

【００１１】 誘導性コイルの製造のための薄膜（thin film）処理は米国特許No. 3,614,554
に説明されている。この処理によって形成された金属層は垂直方向の断面が非常
に薄くなければならず、したがって、電流を流すコイルは高い抵抗値を呈し、磁
心は高いリラクタンス（磁気抵抗）を持つ。処理は電気抵抗を増大させ、それに
より電力損失を増大させるスルーホール（「ビア」）の使用を必要とする。

【００１２】 最近では、半導体回路産業に一般的な微細機械加工（micro-machining）を使
用して、集積回路を含むデバイス上に誘導性素子を形成するためのバッチ製造処
理（または、一括製造処理）が開発されている。誘導性素子は構造的な基礎とな
る基板を含む。従来のフォトリソグラフィ（または、写真食刻）及びエッチング
技術により、基板に間隔を開けられた、下部の導体の組（または、導線の組）が
付着及びパターン化される。付着は導体として使用される金属の種類に依って、
スパッタリング、電子ビーム蒸着、フィラメント蒸着、または電気溶着等の手段
によって実施される。（本明細書中の用語「付着」は蒸着、析出、めっき、その
他の手段による、導体または絶縁体の形成を意味する。）下部の絶縁層は個々の
導体（または、導線）の両端が露出するように、下部の導体の組に付着される。
下部の断熱層は熱硬化性ポリマーや熱可塑性物質等の、高分子の絶縁物質から形
成されてもよい。下部の絶縁層は導体を磁心部分から絶縁する。磁心部分は微細
成形（micro-molding）技術によって、下部の絶縁層に付着される（通常、銅か
金の）金属性のシード層（seed layer）に形成される。上部の絶縁層は磁心部分
に付着され、下部の導体の両端を露出するようにパターン化（すなわち、目的の
パターン形状に形成）される。個々のパターン化ステップは層間を垂直方向に接
続するコンタクト（contact）を作製する必要がないので、これは「ビア無し（v
ia-less）」構造と呼ばれる。間隔を開けられた上部の導体の組は上部の導体が
下部の導体の露出した両端に接続するように、第２の絶縁層の上部に付着される
。上部及び下部の導体の組は磁心部分の周囲に１巻または複数の巻数を形成する
ために相互に接続される。構造物全体は周囲に対する保護のために、パッシベー
ション層によって被包される。

【００１３】 上述の誘導性素子は基板や付近の素子及び回路に対する電磁結合（または、電
磁カップリング）を起こす可能性があり、特定の応用例において、不純物注入さ
れたシリコン等の、半導体基板上の構成に対しては適していない。その上、ビア
無し構造は比較的高い垂直方向の断面を持つので、必然的に磁心の厚さは制限さ
れる。さらに、基板内に磁気により誘導される電流はエネルギー損失を招き、「
Ｑ」因子を劣化させる。

【００１４】 （発明の概要） 本発明は（ａ）通常、集積回路の製造で使用されている、バッチ処理の製造技
術を使用して誘導性素子を製造する方法、及び、（ｂ）その方法で製造された誘
導性素子である。詳細に述べると、本発明の誘導性素子は薄膜集積回路（ＩＣ）
製造技術、並びに、最適な動作及び製造の容易性を考慮して選択される材質を使
用して製造される。

【００１５】 本発明の方法に従うと、浅い凹状のくぼみまたは「トレンチ（細長い堀）」を
持った下部の絶縁層が基板の表面上に形成され、さらに、薄膜製造技術を使用し
て、そのトレンチに誘導性素子が確立される。下部の絶縁層は磁気的及び電気的
に誘導性素子を基板から絶縁する。第１の導体の配列（または、導線の配列）は
トレンチの中で下部の絶縁層の上にパターン化され、さらに、第１磁心絶縁層が
第１の導体の配列の上に適用される。磁心は第１磁心絶縁層の上に、少なくとも
その一部が第１の導体の配列に重なるように形成され、さらに、第２磁心絶縁層
が磁心の上に適用される。第２の導体の配列は第１の導体の配列の両端と第２の
導体の配列の両端とが互いに接続して磁心の周りに完全な誘導コイルが形成され
るように、磁心の上部の、第２磁心絶縁層の上にパターン化される。したがって
、第１及び第２の導体の配列は第１配列がコイルの第１または下部の半分を形成
し、第２配列がコイルの第２または上部の半分を形成し、完全な誘導コイルを形
成する。中間のビアのパターン化ステップまたはエッチングステップは必要とさ
れない。

【００１６】 本発明に従った誘導性素子は表面にトレンチ（または、細長い堀）を持った下
部の絶縁層を、その上部に形成する基板、下部の絶縁層上に形成される第１の複
数の導体（または、導線）、第１の複数の導体上に形成される磁心、及び磁心上
に形成される第２の複数の導体を含む。第２の複数の導体の各々は磁心の周りに
連続的な渦巻き、またはらせんを形成するように、第１の複数の導体の２つに伝
導的に接続され、同様に、第１の複数の導体の各々も第２の複数の導体の２つに
接続される。磁心と第１及び第２の複数の導体との電気的な絶縁は、それぞれ、
第１及び第２の磁心絶縁層によって与えられる。

【００１７】 さらに詳細に述べると、第１及び第２の複数の導体はマイクロリソグラフ（mi
cro-lithographic）技術を使用して配列状のパターンに形成される。各々の導体
の配列は導体の所望のパターンを形成するためにフォトレジストの付着、並びに
、フォトレジストの露光（または、露出）及び現像によってパターン化される。
露光されたパターンの露出したフォトレジストは除去される。除去されたフォト
レジストによって形成されたパターンを埋めるためにめっきまたは被膜技術を使
用することができる。

【００１８】 あるいは、フォトレジスト及び、フォトレジストを除去して形成されたパター
ン化された開口部に金属コーティングを適用することもできる。金属コーティン
グが適用された後、素子全体はフォトレジストを膨張させるフォトレジストスト
リッパー（または、フォトレジスト剥離剤）に浸される。フォトレジストが膨張
するとフォトレジストに重なっている金属が剥がれる。剥がれた金属は洗い流さ
れてもよい。

【００１９】 本発明のさらなる特徴に従うと、第１及び第２の複数の導体の両方の（または
、一方の）形成は半導体の集積回路の製造中の金属導体層の形成と同時に行われ
てもよい。本発明のこの特徴は本発明に従ったインダクターの形成処理を半導体
集積回路デバイスの製造に組み合わせることを可能にする。

【００２０】 本発明のもう１つの特徴に従うと、磁心の形成は第１のフォトレジスト層を第
１の複数の導体の表面上に適用すること、及び第１のフォトレジスト層に第１の
開口部を形成することのステップから成る。そして、金属シード層（metal seed
layer）が第１フォトレジスト層上に適用され、第２のフォトレジスト層が金属
シード層上に適用される。シード層を露出するために第２フォトレジスト層に第
２の開口部が形成され、第２の開口部内に、露出されたシード層から磁心が成長
させられる。第１及び第２のフォトレジスト層は同時に剥がされ、それにより、
結果として生ずる磁心と接触していないシード層が物理的に除去される。あるい
は、シード層を化学的にエッチングすることが望まれる場合は、単一のリソグラ
フィーステップが使用されてもよい。

【００２１】 本発明の重要な長所はビア無し構造を持った従来の薄膜誘導性素子に比べ、誘
導性素子の低い断面が可能になり、それにより、基板上の可能な垂直方向の高さ
に対して厚めの磁心が可能になるということである。その上、本発明は最適な動
作の材質の選択、及びコストの面で効率的な製造技術の使用を可能にする。

【００２２】 （好まれる実施例の詳細な説明） 本発明はインダクターやトランス等の、誘導性素子、及びそのような誘導性素
子の製造方法である。本発明の製造方法は半導体ＩＣ製造で一般的に使用されて
いる技術及び（または）それらに整合性のある技術、特に、「バックエンド（ba
ck-end）」処理技術（例えば、金属絶縁ルーティング（metal isolation routin
g）及び、積層（stacking））と呼ばれる技術を使用する。本発明に従うと、こ
のような半導体製造技術を使用することによって、比較的安価で、再現性のある
バッチ処理を使用しながら、１つまたは複数の誘導性素子を半導体集積回路と同
じデバイス上に形成することができる。詳細に述べると、本発明に従って、誘導
性素子の製造に薄膜製造技術を使用することができる。

【００２３】 誘導性素子は本発明に従って、半導体製造技術で一般的に行われているように
、ウェハー上に形成される集積回路チップの一部として構成される。

【００２４】 本発明に従うと、誘導性素子は基板の表面上に水平に形成される。素子は細長
い磁心を含む。この磁心はらせん、または渦巻き状の巻線またはコイルによって
巻かれる。コイルの各ループは独立したビア処理手段ではなく、第１または下部
の半分及び、第２または上部の半分の直接的な接続と共に、それら２つの（半分
の）部分から形成される。下部の半分の部分は実質的に平行で、線状の下部の第
１の導体の配列から成り、上部の半分の部分は実質的に平行で、線状の上部の第
２の導体の配列から成る。上部の導体の各導体の第１の端は下部の導体の１つの
第１の端に接続し、上部の導体の各導体の第２の端は下部の導体の隣の導体の第
２の端に接続する。したがって、下部及び上部の半分の部分は磁心の周りに完全
な電気伝導性コイルが形成されるように、電気的に接続される。絶縁物質は磁心
と伝導性のコイルを形成する半分の部分との間に配置される。さらに、誘導性素
子のコイル及び磁心は基板から電気的及び磁気的に絶縁される。

【００２５】 最初に図１３、１４、及び１５を参照すると、本発明の好まれる処理に従って
製造された、好まれる構成の誘導性素子１０が示されている。誘導性素子１０は
（好まれるものとしてはシリコンであるが）量産に適したいかなる材質でもよい
基板１２の表面上に形成された浅い、凹状のくぼみ、または「トレンチ」（「ト
レンチ」については後で説明する）から築き上げられる。誘導性素子１０は基板
１２の平面に実質的に平行な軸を持った細長い強磁性の磁心１４を含む。磁心１
４は実質的に平行で、間隔を開けられた第１または下部の導体１６の配列、及び
同様に、実質的に平行で、間隔を開けられた第２または上部の導体１８の配列か
ら形成される、渦巻き、またはらせん状の伝導性巻線またはコイルによって巻か
れている。下部の導体１６の各々は銅等の、一本の（または、一塊の）伝導性金
属から形成され、第１端２０及び、第２端２２を持つ。同様に、上部の導体１８
も第１端２４及び第２端２６を備えた、一本の（または、一塊の）伝導性の金属
から成る。上部の導体１８は下部の導体１６に対して鋭角になるように配置され
る。各々の上部の導体１８の第１端２４は下部の導体１６の１つの第１端２０に
接続する。各々の上部の導体１８の第２端２６は下部の導体１６の隣の導体の第
２端２２に接続し、上部及び下部の導体は磁心１４の周りに連続した渦巻き状の
導体巻線を形成する。

【００２６】 第１の磁心絶縁層２８は磁心１４を下部の導体１６から絶縁する。第２の磁心
絶縁層３０は磁心１４を上部の導体１８から絶縁する。さらに、下部の絶縁層３
２は誘導性素子１０を電気的且つ磁気的に基板１２から絶縁する。（以下に説明
されるように）浅いへこみ、または「トレンチ」３４と共に形成される下部の絶
縁層３２はコイルから基板１２への電磁結合（inductive coupling）を減少させ
、さらに、それにより、基板上の、その付近に配置される他の構成要素（または
、素子）（図示せず）への電磁結合を減少させる。誘導性素子１０全体は好まれ
るものとして、周囲の環境からの保護のために、絶縁性の高分子材料のパッシベ
ーション層５４で被包（または、カプセル化）される。

【００２７】 本発明に従った、図１３、１４、及び１５の誘導性素子１０の好まれる製造方
法は図１から１３までの参照と共に以下に詳細に説明される。

【００２８】 図１、２、及び３はインダクターコイルの下部の導体１６の配列（図４Ａ、４
Ｂ）を形成する金属を配置するための、基板１２の事前処理（または、前処理）
を示している。処理のこの部分は誘導性素子の基板に対する磁気的且つ電気的な
絶縁を与えるための層の形成を含む。

【００２９】 最初に図１を参照すると、基板１２は最初に平らな上部の表面を持っている。
基板１２は僅かに不純物を注入した抵抗性の半導体基板でもよいし、ガリウム砒
素、燐火インジウム、ＦＲ４、セラミック等の、マイクロエレクトロニクス産業
で一般的に使用されている他の基板材料であってもよい。

【００３０】 低い誘電率を持った高分子材料の、感光性且つ絶縁性の絶縁性ベース層４２は
絶縁性のトレンチ３４（図３）の形成を可能にするために、基板１２の表面上に
形成される。好まれる材料は例えば、Dow Chemical Co.から「CYCLOTENE」の商
品名で販売されているベンゾシクロブテン（ＢＣＢ（benzocyclobutene））であ
る。ベース層４２は基板の表面上に、約１０ミクロンから約３０ミクロンの厚さ
に引き延ばされる。ベース層４２は絶縁トレンチ３４が形成される開口部（図２
）を形成するために、フォトエッチングのためにマスクされ、露光され、現像さ
れる。開口部４４を備えたベース層４２が（好まれるものとして、「ソフト」硬
化技術によって）硬化した後、（図３に示されているように）トレンチ３４を画
定する（少なくとも約２ミクロン、好まれるものとして、約５から１０ミクロン
の最大の深さの）、浅い凹面、またはへこみを残しながら、実質的に開口部４４
を満たす下部の絶縁層３２を形成するために、ベース層４２の上部に第２のＢＣ
Ｂ層が引き延ばされる。次に、下部の絶縁層３２は好まれるものとして、「ハー
ド」（高温）硬化技術によって硬化される。

【００３１】 トレンチ３４の凹状の構成は従来のビア無し構造技術を使用した平らな表面上
に可能なものよりも厚い磁心１４の使用を可能にする。その上、トレンチ３４は
最終的な誘導性素子の高さを平らな表面に形成されるものより低くすることを可
能にし、最終的な素子の任意の垂直方向の断面に対して（従来のものより）厚め
の、下部の絶縁層３２の使用を可能にする。

【００３２】 下部の絶縁層３２の絶縁材料はポリイミドであってもよい。しかしながら、好
まれる材料はＢＣＢである。なぜなら、それは比較的疎水性であり、材質の絶縁
品質に容認できない変動をもたらす可能性がある、製造中の水分吸収の問題を軽
減するからである。

【００３３】 トレンチ３４を生成するための代替的な方法は真空蒸着やプラズマで増強され
た化学蒸着法等の手段によって、基板の上部の表面を二酸化珪素や窒化珪素の（
約１ミクロン以下の）薄いマスク層でコーティングすることである。マスク層は
プラズマエッチングと共に、標準的なフォトリソグラフィマスク（photolithogr
aphic masking）技術を使用してパターン化される。次に、プラズマ、溶媒、ま
たは腐食によるエッチングによって基板１２自体にトレンチが形成される。次に
、上述されたような浅いへこみを持った下部の絶縁層３２を形成させながら、ト
レンチ３４を部分的に埋めるために（スピニング（spinning）等によって）ポリ
イミドまたは（好まれるものとして）ＢＣＢの層が適用される。あるいは、腐食
によるエッチングステップのため、基板をマスクするために感光性のＢＣＢが使
用されてもよい。

【００３４】 下部の絶縁層３２で埋められたトレンチ３４は（ある程度）伝導性のシリコン
基板１２と結合する磁束の程度を減少させる磁気的絶縁を与える。この結合を制
限することは磁気損失並びに、同じ基板上に配置されている付近の信号経路（si
gnal routing）及び他の能動素子（図示せず）とのクロストークを減少させる。
適度な絶縁を達成するために、下部の絶縁層３２の最小の厚さは少なくとも約１
０ミクロン、好まれるものとしては約２０ミクロンなければならない。

【００３５】 トレンチ３４を形成するための処理の代替的な実施例および、結果としての構
造は図２０−２２に図示されている。この代替案は特に、シリコン等の結晶質の
基板を使用する場合に適している。

【００３６】 最初に図２０を参照すると、平らな表面を持った基板１２’が与えられる。基
板１２’は好まれるものとして、２０００Ω−ｃｍ以上の＜１００＞ｐ型シリコ
ン等の、僅かに不純物注入された純シリコンから形成される。基板１２’の平ら
な上部の表面は二酸化珪素や窒化珪素の、（約１ミクロン以下の）薄いハードマ
スク層４２’でコーティングされる。マスク層４２’は真空蒸着やプラズマで増
強された化学蒸着法によって適用されてもよい。さらなる代替案としては、従来
のスピンオン（spin-on）技術を使用して、感光性のＢＣＢがマスク層４２’と
して適用されてもよい。

【００３７】 マスク層４２’は基板に形成されるトラフ（すなわち、浅いくぼみ）（図２１
の１４４）のための領域を露光するために、ハードマスク材料のために適当な従
来の技術を使用してパターン化される。開口部１４３はトラフ１４４が（基板１
２’の中に）エッチングされる部分の上の、マスク層４２’の現像されない部分
全体に形成される。

【００３８】 ここで図２１を参照すると、トラフ１４４はプラズマエッチング等の手段によ
って基板１２’の中にエッチングされる。基板の結晶性構造（５４．７°）の＜
１１１＞傾斜のための水酸化カリウム（ＫＯＨ）による時間エッチング（timed
etch）が使用されてもよく、それによって生ずるトラフの側面１４５は５４．７
°に傾斜する。基板１２’の結晶質構造はエッチング処理の高い再現性を確実に
し、トラフ１４４は常に同じ形状を持つ。半導体製造分野の技術者にとっては明
白なことであると思うが、マスク層の端の下の基板１２’の特定の部分はエッチ
ング処理中に切り取られるだろう。

【００３９】 次に、図２２を参照すると、へこみまたはトレンチ３４’を形成する上部の表
面の凹面を持った、下部の絶縁層１３２を形成するために、トラフ１４４は高分
子の絶縁材料（好まれるものとしては、ＢＣＢ）によって部分的に埋められる。
下部の絶縁層１３２は（ある程度）伝導性のシリコン基板１２’と結合する磁束
をある程度減少させる磁気的な絶縁を与える。トレンチ３４’は、上述の実施例
のトレンチ３４と同様に、（従来の）平らな基板にビア無し構造を使用して実現
可能なものより厚い磁心を形成することを可能にする。トレンチ３４’はまた、
最終的な誘導性素子の全体の高さを平らな表面に形成されるものより低くするこ
とを可能にし、下部の絶縁層１３２が適当な厚さ（すなわち、少なくとも約１０
ミクロン、好まれるものとしては約２０ミクロン）を得ることを可能にする。

【００４０】 基板１２’の表面上にＢＣＢの層を形成するために、従来の技術によって、下
部の絶縁層を形成するＢＣＢ材料が基板１２’の表面に適用され、硬化されても
よい。トラフ１４４に材料の上部の表面のトレンチ３４’を形成しながら、トラ
フ１４４を実質的に埋めるために十分な量の材料が適用される。

【００４１】 基板１２’のトラフ１４４を埋める下部の絶縁層１３２の上部の表面のへこみ
またはトレンチ３４’（図２２）は基板１２の平らな上部の表面に適用された絶
縁層３２の上部の表面のへこみまたはトレンチ３４（図３）に対応する。したが
って、凹状の下部の絶縁層を形成するために、上述のどちらの処理が使用された
としても、製造過程の残りのステップは同じであり、それは図４Ａ−１３への参
照と共に以下に説明される。説明の簡略化のために、以降で使用される技術用語
は特に説明がない限り、上述の図１−３の説明で使用されたものを意味する。

【００４２】 図４Ａ及び４Ｂを参照すると、下部の導体１６の配列が下部の絶縁層３２の上
部にパターン化される。下部の導体１６は下部の絶縁層３２の上部の表面のへこ
み３４に従い（すなわち、へこみに沿って配置され）、第１及び第２の導体の端
２０、２２を形成するために絶縁トレンチ３４の両側に拡張する。下部の導体１
６の配列は誘導性素子の巻線またはコイルの下部の部分を形成する。下部の導体
１６は互いに平行で、基板１２の縦軸に対して特定の角度を持った状態になるよ
うに付着される。

【００４３】 下部の導体１６は低い抵抗（率）及び、エレクトロマイグレーションに対する
高い耐性を持つ必要がある。これを達成するために、下部の導体１６に対して銅
を使用することが好まれる。銅は電気めっき、または無電気めっきされることが
好まれるが、スパッタリングによる真空蒸着、化学蒸着法、または蒸着が使用さ
れてもよい。電流の少ない用途に対しては、アルミニウム等の、他の伝導性金属
が使用されてもよい。下部の導体１６（及び、後で説明される上部の導体１８）
の厚さは誘導性素子の望まれる電流容量に依存するだろう。線抵抗を最小にし、
導体１６、１８の電流伝播能力を増大させ、電力ハンドリング特性（power hand
ling characteristic）を改善するために、少なくとも約２ミクロンの厚さが好
まれる。

【００４４】 下部の導体１６は下部の絶縁層３２の湾曲した輪郭に沿い、実質的に均一な厚
さを持つ。したがって、下部の導体１６も凹状の上部の表面を持つ。導体１６の
湾曲した形状は完成した誘導性素子の巻線の鋭い角を減少、または排除し、導体
１６、１８によって形成されるコイル中の電流の密集（crowding）を減少させる
。

【００４５】 下部の導体１６は従来のフォトリソグラフィ（photolithographic）処理を使
用することによって、下部の絶縁層３２の表面上に適当なパターンとして適用さ
れてもよい。詳細に述べると、半導体製造産業で使用されているのと同様なリフ
トオフ（lift-off）技術が使用されてもよい。リフトオフ技術は下部の絶縁層３
２にフォトレジストマスク層（図示せず）を適用するステップを含む。フォトレ
ジストは所望のパターンに露光され、現像される。例えば、マスク層は下部の絶
縁層３２の上部に適用される約５から約２０ミクロンの厚さを持ったフォトレジ
スト層であってもよい。フォトレジストは下部の導体１６のためのパターンで露
光され、垂直方向、または逆行性の断面にたいして最適化される。露光されたフ
ォトレジストは除去され、下部の絶縁層３２の表面まで貫通するフォトレジスト
の開口部（図示せず）が残される。単方向の物理蒸着法（ＰＶＤ）技術を使用し
て、下部の絶縁層３２の表面全体に金属が付着され、それにより、金属はフォト
レジストの開口部を通して下部の絶縁層３２の表面に付着される。

【００４６】 下部の絶縁層３２を覆うフォトレジストの部分と、フォトレジストの開口部を
通して露出した下部の絶縁層の表面部分との間の変わり目において、フォトレジ
ストの垂直な壁の金属の付着は連続的にはなりにくい（または、切れ目なく続く
状態にはなりにくい）。そこで、金属が付着された後、素子全体はレジスト剥離
溶液または溶媒に浸される。レジスト剥離溶液または溶媒はフォトレジストに吸
収され、フォトレジストを浸し、膨張させる。望まれない金属の下にあるフォト
レジストは膨張し、それは金属、フォトレジスト、及び下部の絶縁層３２が接触
する点で金属コーティングを破砕する。この金属の破砕はパターン化されたフォ
トレジストの開口部上にない金属が洗い流されることを可能にする。下部の絶縁
層３２と接触している金属が残り、下部の導体１６を形成する。フォトレジスト
の上部に存在する金属の破片や粒子の残留物を除去するために超音波剥離（ultr
asonic strip）操作やフィルター操作を使用してもよい。そのような剥離技術は
半導体製造の分野で周知である。

【００４７】 金属の付着の前に、アルゴンによるスパッターの前処理が実施されてもよい。
スパッターの前処理は下部の絶縁層３２の表面の金属が付着されるべき場所を洗
浄し、粗くする。特定の処理、特に下部の導体１６として銅が使用される場合に
は、下部の絶縁層３２が洗浄され、粗くされた後、約２０ｎｍ（約２００オング
ストローム）のタンタルまたはチタニウムの「接着」層（図示せず）をスパッタ
ーによって付着することが好まれる。化学的に活性化する接着層は銅が下部の絶
縁層３２のＢＣＢ材料の表面に接着することを促進するだろう。その上、タンタ
ルまたはチタニウムは下部の導体１６の底部の表面にクラッディングを形成し、
銅の腐食またはマイグレーションを減少させる。

【００４８】 特定の例においては、銅が付着した後に、銅の上部に第２の薄い不活性の金属
クラッディング（図示せず）を適用することが好まれる。スパッターによる付着
または、めっきにより形成されるクラッディングは後に続く処理中に銅の導体６
０を保護し、（製品の）使用中の信頼性を改善する。

【００４９】 下部の導体１６に対して、ＰＶＤ／リフトオフ処理または、銅の電気めっきパ
ターン化処理を使用することは、真空エッチングパターン化技術に対してコスト
や製造製の面で有利である。上述の技術はまた、均一な断面を持ち、フォトレジ
ストのチャネル（または、パターン）に正確に従う下部の導体１６の配列を与え
る。

【００５０】 金属を付着させるために、すなわち、下部の導体１６を形成するために他の技
術が使用されてもよいことは理解されなければならない。他の付着技術は化学蒸
着法（ＣＶＤ）及び無電気付着を含む。金属を付着させるための、そのような技
術は半導体製造の分野で周知である。

【００５１】 下部の導体１６をパターン化するために、他の技術が使用されてもよい。その
ような技術の１つはウェットエッチング（wet etching）である。ウェットエッ
チング中、金属は絶縁層３２の表面全体に一律に付着される。付着ステップの後
にパターン化が行われ、さらに溶液への浸漬が行われ、そこにおいて、溶液は等
方的に、露出した銅を侵食する。最近では、銅のエッチングのためのドライ（プ
ラズマ）エッチングが商業的に可能になりつつあり、それは本発明に対しても利
用可能であるだろう。

【００５２】 下部の導体１６のための銅の付着に対する好まれる技術は電気めっきである。
電気めっきにおいて、下部の絶縁層３２の表面は最初に、非電着性の銅、または
チタニウム／銅のシード層（図示せず）でシード化される（すなわち、付着の種
となるシード層を適用される）。シード層は真空蒸着、またはコンフォーマルＣ
ＶＤ（conformal CVD）技術によって付着されてもよい。下部の絶縁層３２の表
面は次に、下部の導体１６が形成される部分を除く全ての部分をレジストでマス
クされる。次に、基板は硝酸銅や硫酸銅等の、銅の塩の溶解によって形成された
銅イオンの溶液に浸される。基板が銅イオンの溶液中にある状態で、銅イオンを
引き寄せるために、銅を付着すべき表面に直流バイアスが印加される。電子交換
の結果、表面に金属の沈殿析出が生ずる。この方法による電気めっきにおいて、
基板の幾何構成並びに、めっき槽及び電極の幾何構成の関数となる基板１２の周
囲の電場を正確且つ均一に維持することは重要である。

【００５３】 銅を付着させるためのもう１つの方法は無電気めっきである。無電気めっきで
は、銅イオンの下部の絶縁層３２の表面への自発的な沈殿析出を誘発するために
、銅の溶液は触媒作用によって活性化される。

【００５４】 銅を付着し、下部の導体１６を形成するためのもう１つの方法は食刻（damasc
ene）処理である。この技術は標準的なＩＣまたはＩＣのバックエンド（back-en
d）処理と共にモノリシック集積回路を生成するために好まれる。食刻処理では
、下部の絶縁層３２に誘電体（図示せず）が適用され、その誘電体の表面にトレ
ンチがエッチングされる。トレンチは次に、一律的な電気めっき、または物理蒸
着法（ＰＶＤ）等によって、銅で埋め戻される。次に、下部の絶縁層３２の表面
は平らな部分から全ての銅を除去するために機械的に磨かれ、銅で埋められたト
レンチだけが残される。この技術は（例えば、「ＡＳＩＣ」等の）標準的なマイ
クロエレクトロニクス処理と互換性のある下部の導体１６を形成し、上述したよ
うな、独立したトレンチ形成ステップの必要性をなくす。

【００５５】 ここで図５Ａ及び５Ｂを参照すると、好まれるものとしてＢＣＢの、第１磁心
絶縁層２８が下部の導体１６の配列上に適用される。第１磁心絶縁層２８は下部
の導体１６を（後で説明される、製造過程の後のステップで形成される）磁心１
４から絶縁する。第１磁心絶縁層２８を形成するＢＣＢは下部の導体１６を覆う
ためにスピンオン技術によって適用されてもよい。理想的には、第１磁心絶縁層
２８の形成は磁心のための「ベッド」（または、土台）を与える凹面を備えた上
部の表面を形成する。第１磁心絶縁層２８の厚さの目標値は誘導性素子１０の所
望される動作特性によって決められる。例えば、比較的薄い第１磁心絶縁層２８
を持った誘導性素子は、磁心１４と効果的に磁場の結合を起こすので、その応答
は良くなる傾向がある。その一方で、厚めの第１磁心絶縁層２８は高い電圧の印
加で起きる破損に対する強度を上げる。

【００５６】 第１磁心絶縁層２８が付着された後、それのＢＣＢは約５５℃で軽くベークさ
れ、その後に露光及び現像され、さらに硬化される。ＢＣＢを露光、現像、及び
硬化するための処理は半導体の分野で周知であるだろう。ＢＣＢを硬化させるこ
とは、フォトレジストが溶解するときに、それ（ＢＣＢ）が溶解することを防ぎ
、さらに後の処理に対しても、それを安定させる。いくつかの応用例においては
、ＢＣＢの不完全な硬化が完成した誘導性素子に対して適当な特性を与えるだろ
う。他の状況においては、ＢＣＢの各層を完全に硬化することが必要である場合
もある。

【００５７】 誘導性素子の磁心１４を形成するためにはいくつかの種類の材料を使用するこ
とができるだろう。好まれる実施例においては、約８０％のニッケルと約２０％
の鉄の合金が磁心の材料として使用される。透磁性を増強するために、選択的に
、（ニッケル及び鉄の割合を比例させながら減少させて）少量のモリブデン及び
（／または）クロニウムが加えられてもよい。適当なニッケル／鉄の合金は商品
名「PERMALLOY」で販売されている。好まれるものとして電気めっき（または、
スパッタリング）によって形成される磁心１４は下部の導体１６の各々の中心部
分に形成され、導体の両端２０、２２は磁心１４に沿って露出したままにされる
。

【００５８】 図６から図８は磁心１４を作製するための、第１磁心絶縁層２８の表面の斬新
的な前処理を示している。第１及び第２のフォトレジスト層４６ａ、４６ｂはそ
れらの間の、好まれるものとして、チタニウム／銅、またはチタニウム／ニッケ
ルの薄い金属シード層４８と共に適用される。フォトレジスト層４６ａ、４６ｂ
の各々は磁心マスクを形成するために、露光及び現像される。フォトレジストを
露光及び現像することにより、構造物の表面にへこみが形成され、磁心１４が成
長することになっているシード層４８が露出される。第１フォトレジスト層４６
ａはその下に横たわる層を保護し、シード層４８にベッドを与える。第２フォト
レジスト層４６ｂはシード層の、磁心１４が形成される部分以外の全ての部分を
覆う。したがって、それは磁心を成長させる「微細な鋳型」を形成する。

【００５９】 特に図６を参照すると、第１または下部のフォトレジスト層４６ａは第１磁心
絶縁層２８の上に開口部を備えた状態で、下部の導体１６に適用される。第１フ
ォトレジスト層４６ａの第１磁心絶縁層２８の上の領域は、第１磁心絶縁層２８
の上のフォトレジストを除去し、第１磁心絶縁層２８を露出させるための開口部
を形成するために、露光及び現像されてもよい。第１フォトレジスト層４６ａの
開口部により、これまでに形成された構造物の上部の表面は下部の絶縁層３２の
上にへこみを持つ。第１フォトレジスト層４６ａの開口部の端は表面の高さに緩
やかな変化を与えるために傾斜、または湾曲させられ、それにより、電気的に連
続的なシード層４８の生成を容易にする。

【００６０】 第１フォトレジスト層４６ａの表面及び、第１磁心絶縁層２８の表面はアルゴ
ンによる事前のスパッターを使用して、シード層４８の適用に対する前処理がな
されてもよい。次に、シード層４８が第１フォトレジスト層４６ａに適用される
。シード層４８の金属は第１フォトレジスト層４６ａ及び第１磁心絶縁層２８の
露出した部分にスパッターによって付着されてもよい。好まれるものとして約５
０から約１００ｎｍ（約５００から約１０００オングストローム）の厚さを持っ
たシード層４８は以下に説明されるように、インダクターの磁心１４の形成のた
めのベッドを形成する。

【００６１】 ここで図７を参照すると、第２または上部のフォトレジスト層４６ｂがシード
層４８上に適用される。第２フォトレジスト層４６ｂの下部の絶縁層３２の上の
領域のフォトレジスト材料は第２フォトレジスト層４６ｂを通して開口部を生成
するために露光され、現像され、それにより、図８に示されているように、シー
ド層の中心部分が露出される。

【００６２】 図９に示されるように、シード層４８から強磁性体のインダクター磁心が成長
させられる。磁心１４は好まれるものとして、磁心材料を電気めっきすることに
より形成される。磁心１４は第２フォトレジスト層４６ｂの開口部に実質的に従
って（または、開口部に実質的に沿って）開口部を埋めるように築き上げられる
（この処理は「微細成形」として知られている）。磁心１４のサイズは電気化学
的な付着処理中の、磁心１４がシード層４８から成長させられるために与えられ
た時間の長さによって決められる。理想的には、磁心１４は磁心１４の上部が第
２フォトレジスト層４６ｂの上部の表面とほぼ同じ高さになる点まで成長させら
れる。そのようなサイズ及び形状は磁心１４の周りの導体の巻線に実質的に対称
な構造を与えるだろう。しかしながら、磁心１４のサイズ及び配置は誘導性素子
の所望の電気的特性に依って変化してもよい。典型的な例としては、磁心１４は
約０．５から約２５ミクロンの厚さである。

【００６３】 素子の他の構造に酸を接触させずに、フォトレジスト層４６ａ、４６ｂ、及び
シード層４８を除去するために、半導体製造で使用されるリフトオフ技術の斬新
的な変形が使用されてもよい。詳細に述べると、基板は第２フォトレジスト層４
６ｂを除去するためにアセトン等の、フォトレジスト剥離液体の槽に浸される。
そして、金属製のシード層４８をひび割れさせるために、この分野で周知なよう
に、アセトン槽に超音波が導入される。層４６ａ、４６ｂを形成しているフォト
レジスト材料はアセトンのフォトレジスト剥離液体を吸収する。フォトレジスト
材料がアセトンを吸収すると、フォトレジスト材料は膨張し、薄いシード層４８
をひび割れさせ、フォトレジスト剥離液体がシード層４８の下に横たわる、第１
または下部のフォトレジスト層４６ａを溶解することを可能にする。そして、フ
ォトレジスト剥離液体がフォトレジスト層４６ａ、４６ｂを溶解し、シード層を
基板から剥がし、多数の細かい断片や粒子に粉砕する。剥離ステップの後、シー
ド層材料の粒子を除去するために基板の表面は洗い流される。この洗い流しは超
音波剥離処理及びフィルタリング処理を使用して実施されてもよい。この方法は
減法的な（subtractive）化学エッチング処理の落とし穴、すなわち、誘導性素
子の他の材料への望まれない、侵略的な腐食を回避する。

【００６４】 図１０、１１Ａ、及び１１Ｂはインダクターの上部の半分の各巻線を形成する
、伝導性金属の第２層を形成するための、磁心１４の事前処理のステップを図示
している。最初に図１０を参照すると、上述されたように、磁心１４だけを残す
ために、フォトレジスト層４６ａ、４６ｂが両端の小さな切込み５０と共に除去
される。同様に、磁心１４の真下にある部分を除いて、シード層４８の全てが除
去される。

【００６５】 次に図１１Ａ及び１１Ｂを参照すると、好まれるものとしてＢＣＢの、第２の
磁心絶縁層３０が磁心１４に適用される。図１４及び１５への参照と共に上述さ
れたように、第２磁心絶縁層３０は磁心１４と、誘導性素子１０の巻線またはコ
イルの上部の部分を形成する、上部の導体１８の配列との間に配置される。第２
磁心絶縁層３０は好まれるものとして、従来のスピンオン技術によって磁心１４
に適用されるＢＣＢの薄い層である。それが適用されるとき、流体のＢＣＢ材料
はシード層４８の下の全ての切込みを満たす。第２磁心絶縁層３０のＢＣＢは５
５℃で軽くベークされ、露光され、現像され、さらに硬化される。いくつかの例
においては、以後の処理中にＢＣＢを保護するために完全な硬化が必要である。
詳細に述べると、ＢＣＢ材料は以後の処理中に損傷または劣化しないように、そ
れが溶解しない程度に十分に硬化される必要がある。他の状況においては、ＢＣ
Ｂの不完全な硬化でも十分である。さらに他の状況においては、硬化自体が必要
でない場合もある。

【００６６】 次に、図１２Ａ及び１２Ｂを参照すると、上部の導体１８の配列が第２磁心絶
縁層３０の上部にパターン化される。下部の導体１６と同様に、上部の導体１８
も好まれるものとして、銅の電気めっきまたは無電気めっきによって形成される
が、この分野で周知の他の技術が使用されてもよい。いずれの場合でも、上部及
び下部の導体１８、１６は好まれるものとして同じ金属で形成される。上部の導
体１８の配列は誘導性素子の巻線またはコイルの上部の半分を形成する。上部の
導体１８の各々は磁心の周り全体にらせん状の伝導性経路を与えるために、下部
の導体１６の隣り合った２つに接続する。詳細に述べると、上部の導体１８の各
々は（図１４及び１５への参照と共に上述されたように）第１端２４、及び第２
端２６を持った、実質的に直線状の形態の、銅等の、伝導性の金属から成る。上
部の導体１８は実質的に、互いに平行で、下部の導体１６に対して鋭角を持って
配置される。上部の導体１８の各々の第１端２４は下部の導体１６の１つの第１
端２０に接続する。上部の導体１８の各々の第２端２６は導体１６の隣接する第
２端２２と接続し、図１２Ａ、１４、及び１５に示されているように、（一般の
）ロッドやポールに巻かれたコイルのスプリングに類似した状態で、上部及び下
部の導体１６、１８が磁心１４を巻く、渦巻きまたは、らせん状の伝導性の巻線
を形成する。上部の導体１８の各々の第１端２４の水平方向の拡張部５２は誘導
性素子の巻線の間に伝導路（routing）用の金属被膜を与え、接合用のパッド（
または、ボンディングパッド）や他の電気的接続（図示せず）が同じ基板上に形
成されてもよい。

【００６７】 本発明に従った誘導性素子１０の下部及び上部の導体１６、１８によって形成
されるコイルの巻数は実質的に制限を持たない。典型的な応用例では、誘導性素
子１０は約１００ミクロンから約５ｍｍの長さを持つ。そのような誘導性素子は
少なくともマイクロヘンリーのオーダーのインダクタンスを持つことができるだ
ろう。

【００６８】 好まれるものとしてＢＣＢの、最終的な絶縁性のパッシベーション層５４は図
１３、１４、及び１５に示されているように、構造物全体、特に上部の導体１８
に適用される。パッシベーション層５４は好まれるものとして、従来のスピンオ
ン技術によって適用される。さらに、好まれるものとして、パッシベーション層
５４を通して接合用バッド（または、ボンディングパッド）用の開口部（ビア）
を形成し、接合用パッド（図示せず）の上部の導体１８の拡張部５２へのアクセ
ス（または、接続）を与えるために、「パッドマスク」（図示せず）がパターン
化され、露光される。そして、パッシベーション層５４が現像され、硬化される
。硬化は（Ｏ_２が１００ｐｐｍ以下の）３００℃の窒素ガスの環境での完全な硬
化であってもよい。

【００６９】 特定の応用例で持ち上がる問題の１つは誘導性素子の磁心の外側の抑制しきれ
ない磁束線に関係する、電磁場適合性である。この問題は図１７に概略的に図示
されており、そこにおいて、インダクター巻線５６によって数回巻かれている磁
心１４は、その磁心１４の上部及び下部に結果として生ずる磁束線５８と共に示
されている。抑制されない磁束線５８によって表さられる磁場は誘導性素子が形
成される基板と望ましくない結合を起こす可能性がある。その上、そのような漂
遊磁束線は誘導性素子の付近の他の素子、金属伝導体、または伝導路にも干渉を
起こす可能性がある。このような望まれない干渉は付近の素子の特性を悪くさせ
たり、付近の導体の信号の品質を劣化させたりする可能性がある。少なくとも、
これらの抑制されない磁束線は誘導性素子１０のＱ因子の退行性の損失を意味す
る。

【００７０】 誘導性素子によって生成される磁場の封じ込めが所望される応用例においては
、図１８及び１９に示されているように、誘導性素子の上部及び（／または）下
部に磁気遮蔽を与えるために、上部の強磁性体遮蔽層６０及び（／または）下部
の強磁性体遮蔽層６２が形成されてもよい。好まれるものとして、下部の遮蔽層
６２は強磁性体の金属層を下部の絶縁層３２の上部にパターン化及び電気めっき
することによって形成される。次に、好まれるものとしてＢＣＢの、下部の遮蔽
絶縁層６３が下部の遮蔽層６２の上部に形成される。同様に、好まれるものとし
てＢＣＢの、上部の遮蔽絶縁層６４は導体１８の上部の配列上に形成され、さら
に、強磁性体の金属層を上部の遮蔽絶縁層６４の上部にパターン化及び電気めっ
きすることにより、上部の遮蔽層６０が形成される。

【００７１】 図１９に示されているように、上部及び下部の遮蔽層６０、６２、並びに間に
入る絶縁層は各々の遮蔽層が磁心１４の対応する端部分と接続する、対向する端
部分の組６６を持つように構成される。結果として生成される磁気遮蔽は外部の
磁束線を磁心１４へ再方向付けし、それにより、磁気エネルギーの使用を改善し
てインダクタンスの効率を増強すると共に、付近の素子及び（／または）導体へ
の電磁結合を最小にする。いくつかの応用例においては、下部の強磁性体遮蔽層
６２だけで十分であり、上部の強磁性体遮蔽層６０を必要としない場合や、その
逆の場合もある。

【００７２】 図１６は本発明の第２の実施例に従った誘導性素子７０の断面を示している。
この実施例は磁心が低い（例えば、空気と同程度の）透磁率を持つことが要求さ
れる、高周波数（すなわち、メガヘルツの範囲）の用途に対して長所を持つ。図
１６に示されているように、誘導性素子７０は例えば、押し型セラミック（pres
sed ceramic）、ＦＲ４、またはテフロン（登録商標）等の、伝導特性を持たな い基板７２上に形成される。好まれるものとしてＢＣＢの、低い電磁結合の高分 子材料のベース絶縁層７３は図１、２、及び３への参照と共に上述されたように 、好まれるものとしてスピンオンされたＢＣＢの、下部の絶縁層７４によって部 分的に埋められる開口部を与えるために、好まれるものとして、従来の方法で、 スピンオンかスプレーオン（spray-on）技術によって基板７２の表面上に敷かれ 、フォトエッチングのためにマスクされ、露光され、さらに現像される。したが って、上述されたように、下部の絶縁層７４は浅い凹面かトレンチと共に形成さ れる。下部の絶縁層７４は誘導性素子７０と基板７２との間に磁気的且つ電気的 な絶縁を与えるのに十分な最小な厚さを持つ。この目的のために、最小な厚さは 少なくとも１０ミクロンであり、好まれるものとしては少なくとも２０ミクロン あることが望まれる。誘導性素子７０を形成するための以後のステップは磁心の 形成に関するステップを除いて、図１から図１３との関連で上述されたものと実 質的に同様である。簡単に述べると、下部の導体７６の配列は下部の絶縁層７４ のトレンチにパターン化される。下部の導体７６はインダクターコイルの下部の 部分を形成するために上述された材料及び方法で適用される。

【００７３】 次に、部分的に下部の導体７６を覆う第１の高分子磁心層７８が付着される。
同様な材質の第２の高分子磁心層８０が次に、第１高分子層７８の上部に付着さ
れる。あるいは、２つの比較的薄い層７８、８０の代わりに、単体の厚めの高分
子層が利用されてもよい。誘導性素子７０が高周波数の用途で使用される場合、
高分子磁心層７８、８０に対する適当な材料はポリイミド及び（好まれるものと
して）ＢＣＢである。なぜなら、これらの材料は透磁率が空気に近く、空気の磁
心の誘導性素子に近い動作特性を示すからである。特に、化学量論の二酸化珪素
より低い誘電率を持ったポリイミド及びＢＣＢは素子に使用される他の高分子層
との層間剥離や熱膨張率の違いをそれ程考慮することなく、直接的にパターン化
することを可能にするために感光性であるので、層７８、８０に適している。高
分子磁心層７８、８０のための他の適当な材料は低い透磁率、低い誘電率、付着
及びパターン化の容易性、並びに誘導性素子１０の他の材料との熱及び化学的な
互換性を持ったものであるだろう。

【００７４】 次に、上部の導体８２の配列は第１の実施例への参照と共に上述されたように
、上部の導体８２の各々が下部の導体７６の隣接した２つに重なり且つ接続し、
連続的な誘導コイルを形成するように、第２の高分子磁心層８０の上にパターン
化される。第１の実施例と同様に、導体７６、８２は選択的に、腐食からの保護
を与えるためにスパッターによる付着によって適用されたチタニウムかチタニウ
ム／銅のコーティング（図示せず）を備えた、好まれるものとして電気めっき、
または無電気めっきされた銅である。デバイスを被包（または、カプセル化）す
るためにパッシベーション層（図示せず）が適用されてもよい。

【００７５】 上述の製造過程の最大の長所は下部の導体１６が標準的なＩＣの金属被膜部分
と同じ金属被膜ステップで形成することができるために、標準的なバックエンド
（back-end）ＩＣ処理技術と互換性があるということである。例えば、モールド
パッケージＩＣデバイスの場合、伝導路の金属被膜の最終的な層は誘導性素子１
０の下部の導体と同時に形成することができる。同様に、「フリップチップ」パ
ッケージ構成の場合、リディストリビューション金属被膜と誘導性素子１０の下
部の導体１６は同じステップで形成することができる。

【００７６】 本発明の好まれる実施例及び代替的ないくつかの実施例が説明されてきたが、
当業者にとってはそれらに対する多様な変更や改良が明白であろう。そのような
変更や改良も付随する請求の範囲で規定される本発明の意図及び範囲に含まれる
と考えられる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に従って構成される誘導性素子を製造するための方法を
示している横方向の断面図であり、製造過程の第１の主要なステップを示してい
る。

【図２】 本発明の第１の実施例に従って構成される誘導性素子を製造するための方法を
示している横方向の断面図であり、製造過程の第２の主要なステップを示してい
る。

【図３】 本発明の第１の実施例に従って構成される誘導性素子を製造するための方法を
示している横方向の断面図であり、製造過程の第３の主要なステップを示してい
る。

【図４Ａ】 第４の主要ステップを示している、上からの平面図である。

【図４Ｂ】 図４Ａを線４Ｂ−４Ｂで切り取ったときの、互い違いになっている、横方向の
断面図である。

【図５Ａ】 第５の主要ステップを示している、上からの平面図である。

【図５Ｂ】 図５Ａを線５Ｂ−５Ｂで切り取ったときの、互い違いになっている、横方向の
断面図である。

【図６】 製造過程の、その後に続く主要なステップを示している、横方向の断面図であ
る。

【図７】 製造過程の、その後に続く主要なステップを示している、横方向の断面図であ
る。

【図８】 製造過程の、その後に続く主要なステップを示している、横方向の断面図であ
る。

【図９】 製造過程の、その後に続く主要なステップを示している、横方向の断面図であ
る。

【図１０】 製造過程の、その後に続く主要なステップを示している、横方向の断面図であ
る。

【図１１Ａ】 製造過程の、その後に続くステップを示している、上からの平面図である。

【図１１Ｂ】 図１１Ａを線１１Ｂ−１１Ｂで切り取ったときの、互い違いになっている、横
方向の断面図である。

【図１２Ａ】 製造過程の、その後に続くステップを示している、上からの平面図である。

【図１２Ｂ】 図１２Ａを線１２Ｂ−１２Ｂで切り取ったときの、互い違いになっている、横
方向の断面図である。

【図１３】 本発明の第１の実施例に従って構成される誘導性素子の、互い違いになってい
る、横方向の断面図である。

【図１４】 図１３を線１４−１４で切り取ったときの、縦方向の断面図である。

【図１５】 本発明の第１の実施例に従って完成された誘導性素子の、部分的に断面図にな
っている、遠近図である。

【図１６】 本発明の第２の実施例に従って部分的に完成された誘導性素子の、横方向の断
面図である。

【図１７】 強磁性の磁心を持ったソレノイドとして構成された誘導性素子によって発生す
る磁力線の概略図である。

【図１８】 磁気遮蔽を含む、本発明の改良品の、横方向の断面図である。

【図１９】 図１８を線１９−１９で切り取ったときの、縦方向の断面図である。

【図２０】 本発明の第２の実施例に従って構成される誘導性素子の部分的な横方向の断面
図であり、製造過程の第１の主要なステップを示している。

【図２１】 本発明の第２の実施例に従って構成される誘導性素子の部分的な横方向の断面
図であり、製造過程の第２の主要なステップを示している。

【図２２】 本発明の第２の実施例に従って構成される誘導性素子の部分的な横方向の断面
図であり、製造過程の第３の主要なステップを示している。

【符号の説明】

１０ 誘導性素子 １２ 基板 １４ 磁心 １６ 下部の導体 １８ 上部の導体 ２０、２２ 下部の導体の端 ２４、２６ 上部の導体の端 ２８ 下部の磁心絶縁層 ３０ 上部の磁心絶縁層 ３２ 下部の絶縁層 ３４ トレンチ ４２ ベース層 ４４ 開口部 ４６ フォトレジスト層 ４８ シード層 ５０ 切り込み ５２ 導体の拡張部 ５４ パッシベーション層 ５６ インダクター巻線 ５８ 磁束線 ６０ 上部の遮蔽層 ６２ 下部の遮蔽層 ６３ 下部の遮蔽絶縁層 ６４ 上部の遮蔽絶縁層 ６６ 遮断層の端部分 ７０ 誘導性素子 ７２ 基板 ７３ ベース層 ７４ 下部の絶縁層 ７６ 下部の導体 ７８、８０ 高分子磁心層 ８２ 上部の導体 １３２ 下部の絶縁層 １４３ 開口部 １４４ トラフ １４５ トラフの側面

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１２年９月１３日（２０００．９．１３）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＲ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＡ，ＺＷ (72)発明者 マルコム ランダル ハービー アメリカ合衆国 84318 ユタ、ハイド パーク、イースト 300 ノース 913 (72)発明者 ジェイムズ クレイグ スティーブンソン アメリカ合衆国 84094 ユタ、サンディ ー、イースト エメラルド ドライブ 929 Ｆターム(参考） 5E070 AA01 AB02 CB15 CC00 【要約の続き】 両方）は半導体集積回路製造中の金属導体層の形成と同 時に行われてもよく、誘導性素子は集積回路の一部とし て製造することができる。

Claims (22)

【特許請求の範囲】
1. 【請求項１】 基板上に誘導性素子を製造するための方法であって： 基板に凹状のへこみを持った下部の絶縁層を形成すること； 前記へこみに各々が第１及び第２の端を持った第１の導体の配列を形成するこ
   と； 第１及び第２の端が露出したままになるように、第１導体の配列上に磁心絶縁
   層を形成すること；及び、 第１及び第２の端を持った第２の導体の配列であって、第２の導体の配列の第
   １及び第２の端が、対応する第１の導体の第１及び第２の端に接続して誘導コイ
   ルを形成するように、第２の導体の配列を前記磁心絶縁層上に形成すること、 のステップから成る誘導性素子の製造方法。
2. 【請求項２】 前記磁心絶縁層を形成するステップが第１磁心絶縁層を形成
   するステップから成り、さらに： 前記第１磁心絶縁層を形成した後で、且つ、第２の導体の配列を形成する前に
   、第１磁心絶縁層上に強磁性体の磁心を形成すること；及び、 前記強磁性体の磁心を形成した後で、且つ、第２導体の配列を形成する前に、
   第１の導体の配列の第１及び第２の端を露出させたまま、強磁性体の磁心の上に
   第２磁心絶縁層を形成すること、 のステップを含む、請求項１に記載の製造方法。
3. 【請求項３】 前記下部の絶縁層及び磁心絶縁層が主要成分がベンゾシクロ
   ブテンから成る材料から形成される、請求項１に記載の製造方法。
4. 【請求項４】 前記下部の絶縁銅、第１磁心絶縁層、及び第１磁心絶縁層が
   主要成分がベンゾシクロブテンから成る材料から形成される、請求項２に記載の
   製造方法。
5. 【請求項５】 前記下部の絶縁層を形成するステップが： 前記基板の表面上に絶縁材質のベース層を形成すること； 前記ベース層に開口部を形成すること；及び、 前記開口部に前記下部の絶縁層を形成すること、 のステップから成る、請求項１または２に記載の製造方法。
6. 【請求項６】 前記下部の絶縁層を形成するステップが： 前記基板の表面上に絶縁材質のベース層を形成すること； 前記ベース層に開口部を形成すること； 前記開口部に実質的に一致する領域にトラフを形成すること；及び、 前記トラフに前記下部の絶縁層を形成すること、 のステップから成る、請求項１または２に記載の製造方法。
7. 【請求項７】 前記下部の絶縁層の形成後で、且つ、第１の導体の配列の形
   成前に、前記下部の絶縁層の上部に下部の強磁性体遮蔽層を形成し、さらに前記
   下部の遮蔽層の上部に下部の遮蔽絶縁層を形成すること；及び、 第２の導体の配列の形成後に、第２の導体の配列の上に上部の遮蔽絶縁層を形
   成し、さらに前記上部の遮蔽絶縁層の上部に上部の強磁性体遮蔽層を形成するこ
   と、 のステップをさらに含む、請求項２に記載の製造方法。
8. 【請求項８】 前記下部の絶縁層の形成後で、且つ、第１の導体の配列の形
   成前に、前記下部の絶縁層の上部に下部の強磁性体遮蔽層を形成し、さらに前記
   下部の遮蔽層の上部に下部の遮蔽絶縁層を形成すること；及び、 第２の導体の配列の形成後に、第２の導体の配列の上に上部の遮蔽絶縁層を形
   成し、さらに前記上部の遮蔽絶縁層の上部に上部の強磁性体遮蔽層を形成するこ
   と、 のステップをさらに含む、請求項５に記載の製造方法。
9. 【請求項９】 前記下部の絶縁層の形成後で、且つ、第１の導体の配列の形
   成前に、前記下部の絶縁層の上部に下部の強磁性体遮蔽層を形成し、さらに前記
   下部の遮蔽層の上部に下部の遮蔽絶縁層を形成すること；及び、 第２の導体の配列の形成後に、第２の導体の配列の上に上部の遮蔽絶縁層を形
   成し、さらに前記上部の遮蔽絶縁層の上部に上部の強磁性体遮蔽層を形成するこ
   と、 のステップをさらに含む、請求項６に記載の製造方法。
10. 【請求項１０】 前記強磁性体の磁心を形成するステップが： 第１磁心絶縁層上に金属シード層を形成すること；及び、 前記シード層に強磁性体の磁心を電気めっきすること、 のステップから成る、請求項２に記載の製造方法。
11. 【請求項１１】 前記シード層がチタニウム／銅及びチタニウム／ニッケル
    から成るグループから選択される金属から形成される、請求項１０に記載の製造
    方法。
12. 【請求項１２】 基板上に形成される誘導性素子であって： 前記基板上に形成され、凹状のへこみを持った下部の絶縁層； 前記へこみに形成され、各々が第１及び第２の端を持った第１の導体の配列； 第１の導体の配列上に、前記導体の第１及び第２の端が露出したままになるよ
    うに形成された磁心絶縁層；及び、 前記磁心絶縁層上に形成され、各々が第１及び第２の端を持った第２の導体の
    配列であって、第２の導体の配列の第１及び第２の端が、対応する第１の導体の
    配列の第１及び第２の端に接続し、誘導コイルを形成するように形成された第２
    の導体の配列、 から成る誘導性素子。
13. 【請求項１３】 前記磁心絶縁層が第１磁心絶縁層であり、さらに： 第１磁心絶縁層上に形成される強磁性体磁心； 前記強磁性体磁心上に形成される第２磁心絶縁層、 を備え、 第２の導体の配列が第２磁心絶縁層の上に形成される、請求項１２に記載の誘
    導性素子。
14. 【請求項１４】 前記誘導性素子によって発生する磁場を閉じ込めるために
    、前記導体の配列の少なくとも一方に対して配置された強磁性体遮蔽層、 をさらに備える、請求項１３に記載の誘導性素子。
15. 【請求項１５】 前記強磁性体遮蔽層が： 前記下部の絶縁層と第１の導体の配列との間に配置された下部の強磁性体遮蔽
    層、 を備える、請求項１４に記載の誘導性素子。
16. 【請求項１６】 前記下部の強磁性体遮蔽層と第１の導体の配列との間に配
    置された下部の遮蔽絶縁層、 をさらに備える、請求項１５に記載の誘導性素子。
17. 【請求項１７】 前記強磁性体遮蔽層が： 第２の導体の上に形成された上部の強磁性体遮蔽層、 を備える、請求項１４に記載の誘導性素子。
18. 【請求項１８】 前記上部の強磁性体遮蔽層と第２の導体の配列との間に配
    置された上部の遮蔽絶縁層、 をさらに備える、請求項１７に記載の誘導性素子。
19. 【請求項１９】 前記下部の絶縁層及び前記磁心絶縁層が主要成分がベンゾ
    シクロブテンから成る材質から形成される、請求項１２に記載の誘導性素子。
20. 【請求項２０】 前記下部の絶縁層、第１磁心絶縁層、及び第２磁心絶縁層
    が主要成分かベンゾシクロブテンから成る材質から形成される、請求項１３、１
    ４、１５、１６、１７、または１８に記載の誘導性素子。
21. 【請求項２１】 前記下部の遮蔽絶縁層が主要成分がベンゾシクロブテンか
    ら成る材質から形成される、請求項１６に記載の誘導性素子。
22. 【請求項２２】 前記上部の遮蔽絶縁層が主要成分がベンゾシクロブテンか
    ら成る材質から形成される、請求項１８に記載の誘導性素子。