JPH10294421A - マルチチップモジュールおよびその製造方法 - Google Patents
マルチチップモジュールおよびその製造方法Info
- Publication number
- JPH10294421A JPH10294421A JP10045697A JP10045697A JPH10294421A JP H10294421 A JPH10294421 A JP H10294421A JP 10045697 A JP10045697 A JP 10045697A JP 10045697 A JP10045697 A JP 10045697A JP H10294421 A JPH10294421 A JP H10294421A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- wiring pattern
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】所要面積が小さく、高周波特性がすぐれ、かつ
放熱性能がすぐれたマルチチップモジュールおよびその
製造方法を提供する。 【解決手段】アース導体層（２）の上に島状の第１の絶
縁膜（４-１）が形成されており、アース導体層（２）
の露出された部分上にはベアーチップ（１１）、上記第
１の絶縁膜（４-１）上には抵抗（５）およびコンデン
サ（７）が、それぞれ形成されている。上記アース導体
層（２）、抵抗（５）、ベアーチップ（１１）およびコ
ンデンサ（７）は、配線パターン（６-１〜４）および
導電ブロック（１２）などを介して電気的に互いに接続
されている。 【効果】すぐれた高周波特性が得られるとともに、放熱
性が向上して消費電力の大きなベアーチップを使用で
き、さらにモジュールを著しく小型化できる。
放熱性能がすぐれたマルチチップモジュールおよびその
製造方法を提供する。 【解決手段】アース導体層（２）の上に島状の第１の絶
縁膜（４-１）が形成されており、アース導体層（２）
の露出された部分上にはベアーチップ（１１）、上記第
１の絶縁膜（４-１）上には抵抗（５）およびコンデン
サ（７）が、それぞれ形成されている。上記アース導体
層（２）、抵抗（５）、ベアーチップ（１１）およびコ
ンデンサ（７）は、配線パターン（６-１〜４）および
導電ブロック（１２）などを介して電気的に互いに接続
されている。 【効果】すぐれた高周波特性が得られるとともに、放熱
性が向上して消費電力の大きなベアーチップを使用で
き、さらにモジュールを著しく小型化できる。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップモジ
ュールおよびその製造方法に関し、詳しくは、小型で高
周波特性がすぐれ、かつ消費電力が少ないマルチチップ
モジュールおよびその製造方法に関する。
ュールおよびその製造方法に関し、詳しくは、小型で高
周波特性がすぐれ、かつ消費電力が少ないマルチチップ
モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】電子装置の小型化と高性能化の一手段と
して、ベアーチップ（所望の機能を有するチップ状の各
種半導体素子、ＩＣおよび表面弾性波素子（ＳＡＷ）を
本明細書ではベアーチップと総称する）と抵抗、コンデ
ンサおよびコイルなど各種受動素子を複数個相互に接続
して一つのモジュールを構成する、いわゆるマルチチッ
プモジュールが使用されている。
して、ベアーチップ（所望の機能を有するチップ状の各
種半導体素子、ＩＣおよび表面弾性波素子（ＳＡＷ）を
本明細書ではベアーチップと総称する）と抵抗、コンデ
ンサおよびコイルなど各種受動素子を複数個相互に接続
して一つのモジュールを構成する、いわゆるマルチチッ
プモジュールが使用されている。
【０００３】例えば、従来例１（第５回マイクロエレク
トロニクスシンポジュウム、１９９３年６月号１２３
頁)には、表面に薄膜抵抗が形成されたガラスエポキシ
基板上にエポキシ樹脂膜を全面に塗布し、このエポキシ
樹脂膜上に薄膜コンデンサおよびＩＣチップを形成し、
多層配線によって互いに接続された構造が記載されてお
り、上記ＩＣチップはフェイスダウン（電気的な接続を
基板側のチップ表面において行う）で接続されている。
トロニクスシンポジュウム、１９９３年６月号１２３
頁)には、表面に薄膜抵抗が形成されたガラスエポキシ
基板上にエポキシ樹脂膜を全面に塗布し、このエポキシ
樹脂膜上に薄膜コンデンサおよびＩＣチップを形成し、
多層配線によって互いに接続された構造が記載されてお
り、上記ＩＣチップはフェイスダウン（電気的な接続を
基板側のチップ表面において行う）で接続されている。
【０００４】また、従来例２（特開平５‐４７８５６）
には、セラミックプリント板などのパッケージに複数個
のステージ（凹部）を設け、このステージ内にベアーチ
ップを、共晶ボンディングもしくは導電性接着材を用い
てフェイスアップ（電気的な接続を基板とは反対側のチ
ップ表面で行なう）でマウントし、上記パッケージとベ
アーチップ上に、ポリイミド等の絶縁膜を回転塗布によ
って全面に形成して表面を平滑にし、上記パッケージの
表面上に形成された接続パッドと上記チップの上面上の
パッドを、上記絶縁膜上に設けた配線パターンによって
互いに接続した構造が記載されている。
には、セラミックプリント板などのパッケージに複数個
のステージ（凹部）を設け、このステージ内にベアーチ
ップを、共晶ボンディングもしくは導電性接着材を用い
てフェイスアップ（電気的な接続を基板とは反対側のチ
ップ表面で行なう）でマウントし、上記パッケージとベ
アーチップ上に、ポリイミド等の絶縁膜を回転塗布によ
って全面に形成して表面を平滑にし、上記パッケージの
表面上に形成された接続パッドと上記チップの上面上の
パッドを、上記絶縁膜上に設けた配線パターンによって
互いに接続した構造が記載されている。
【０００５】
【発明が解決しようとする課題】基板上に複数個の受動
素子とベアーチップが搭載されたマルチチップモジュー
ルでは、薄型で小型な受動素子の実装と、消費電力の大
きな半導体チップの放熱効率向上が大きな課題になって
いる。
素子とベアーチップが搭載されたマルチチップモジュー
ルでは、薄型で小型な受動素子の実装と、消費電力の大
きな半導体チップの放熱効率向上が大きな課題になって
いる。
【０００６】たとえば、コンデンサの誘電体膜を形成す
るための従来の代表的な方法の一つは、上記従来例１に
記載されているように、ＳｉＯ2膜をＥＣＲ-ＣＶＤ法を
用いて常温で形成する方法である。しかし、この方法
は、ＳｉＯ2膜の比誘電率が小さいので、バイパスコン
デンサなど大きな静電容量が必要なコンデンサでは、面
積を広く（例えばＳｉＯ2膜の場合１ｍｍ2／１３０ｐ
Ｆ）する必要がある。
るための従来の代表的な方法の一つは、上記従来例１に
記載されているように、ＳｉＯ2膜をＥＣＲ-ＣＶＤ法を
用いて常温で形成する方法である。しかし、この方法
は、ＳｉＯ2膜の比誘電率が小さいので、バイパスコン
デンサなど大きな静電容量が必要なコンデンサでは、面
積を広く（例えばＳｉＯ2膜の場合１ｍｍ2／１３０ｐ
Ｆ）する必要がある。
【０００７】また、高い誘電率を得られる誘電体膜とし
ては、ＳＴＯ（ＳｒＴｉＯ3）膜やＢＳＴ（Ｂａ0.7Ｓｒ
0.3ＴｉＯ3）膜などが知られており、前者はスパッタ
法、後者はゾルゲル法などでそれぞれ成膜される。しか
し、これらの膜は何れも成膜時の温度を２００〜６００
℃程度にする必要があるため、エポキシ基板上へ形成す
ることができず、耐熱温度が３５０℃であるポリイミド
樹脂や、耐熱温度が３５０℃より高い無機質材料の絶縁
膜上に形成されている。
ては、ＳＴＯ（ＳｒＴｉＯ3）膜やＢＳＴ（Ｂａ0.7Ｓｒ
0.3ＴｉＯ3）膜などが知られており、前者はスパッタ
法、後者はゾルゲル法などでそれぞれ成膜される。しか
し、これらの膜は何れも成膜時の温度を２００〜６００
℃程度にする必要があるため、エポキシ基板上へ形成す
ることができず、耐熱温度が３５０℃であるポリイミド
樹脂や、耐熱温度が３５０℃より高い無機質材料の絶縁
膜上に形成されている。
【０００８】一方、電気的接続をベアーチップの上面に
おいて行う、フェイスアップによる従来のベアーチップ
の実装構造では、上記従来例２に記載されているよう
に、パッケージとしてはセラミックなどの絶縁基板が一
般に使用されている。しかし、一般に絶縁基板は、導電
体および半導体に比べて熱伝導率が一桁以上低いため、
発生した熱を基板を介して効果的に外部に発散させるこ
とができず、高出力で電力損失の大きい電力増幅器等の
実装には不適である。また、ベアーチップ裏面の共晶ボ
ンディングまたは導電性接着材層は、上記配線パターン
と電気的に接続されておらず、下地が絶縁体であるた
め、高周波領域での安定な回路動作が得られない。
おいて行う、フェイスアップによる従来のベアーチップ
の実装構造では、上記従来例２に記載されているよう
に、パッケージとしてはセラミックなどの絶縁基板が一
般に使用されている。しかし、一般に絶縁基板は、導電
体および半導体に比べて熱伝導率が一桁以上低いため、
発生した熱を基板を介して効果的に外部に発散させるこ
とができず、高出力で電力損失の大きい電力増幅器等の
実装には不適である。また、ベアーチップ裏面の共晶ボ
ンディングまたは導電性接着材層は、上記配線パターン
と電気的に接続されておらず、下地が絶縁体であるた
め、高周波領域での安定な回路動作が得られない。
【０００９】このように、従来のマルチチップモジュー
ルでは、コンデンサの誘電体膜の誘電率が小さいため、
バイパスコンデンサなど大容量のコンデンサが必要であ
る場合は、コンデンサの所要面積が大きくなり、モジュ
ールが大きくなってしまう。また、パッケージとして絶
縁基板を用いた場合は、放熱性能が低い、および高周波
領域での回路動作が不安定である、などの問題があっ
た。
ルでは、コンデンサの誘電体膜の誘電率が小さいため、
バイパスコンデンサなど大容量のコンデンサが必要であ
る場合は、コンデンサの所要面積が大きくなり、モジュ
ールが大きくなってしまう。また、パッケージとして絶
縁基板を用いた場合は、放熱性能が低い、および高周波
領域での回路動作が不安定である、などの問題があっ
た。
【００１０】本発明の目的は、上記従来の問題を解決
し、コンデンサなどの所要面積が小さく、十分高い放熱
性能と高周波領域における安定な回路動作が得られるマ
ルチチップモジュール、およびこのようなマルチチップ
モジュールを容易に製造することができるマルチチップ
モジュールの製造方法を提供することである。
し、コンデンサなどの所要面積が小さく、十分高い放熱
性能と高周波領域における安定な回路動作が得られるマ
ルチチップモジュール、およびこのようなマルチチップ
モジュールを容易に製造することができるマルチチップ
モジュールの製造方法を提供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマルチチップモジュールは、ベース基板
と、当該ベース基板上に形成された所定の機能を有する
ベアーチップ、抵抗およびコンデンサを少なくとも具備
し、上記ベアーチップは上記ベース基板上に形成された
アース導体層上にフェイスアップで配置され、上記抵抗
およびコンデンサは、上記アース導体層上に形成された
島状の第１の絶縁膜上に配置されていることを特徴とす
る。
め、本発明のマルチチップモジュールは、ベース基板
と、当該ベース基板上に形成された所定の機能を有する
ベアーチップ、抵抗およびコンデンサを少なくとも具備
し、上記ベアーチップは上記ベース基板上に形成された
アース導体層上にフェイスアップで配置され、上記抵抗
およびコンデンサは、上記アース導体層上に形成された
島状の第１の絶縁膜上に配置されていることを特徴とす
る。
【００１２】すなわち、本発明においては、ベース基板
上に金属など導電性材料からなるアース導体層が形成さ
れ、その上にベアーチップがフェイスアップで直接固定
されている。そのため、ベアーチップ裏面とアース導体
層の間の接触抵抗は極めて低く、良好な高周波特性が得
られる。また、厚さが抵抗やコンデンサより厚いベアー
チップはアース導体層上に直接固着され、抵抗とコンデ
ンサはアース導体層上に形成された第１の絶縁膜上に形
成されているため、ベアーチップ、コンデンサおよび抵
抗の間の配線は短くなり、この点も高周波特性には有利
である。
上に金属など導電性材料からなるアース導体層が形成さ
れ、その上にベアーチップがフェイスアップで直接固定
されている。そのため、ベアーチップ裏面とアース導体
層の間の接触抵抗は極めて低く、良好な高周波特性が得
られる。また、厚さが抵抗やコンデンサより厚いベアー
チップはアース導体層上に直接固着され、抵抗とコンデ
ンサはアース導体層上に形成された第１の絶縁膜上に形
成されているため、ベアーチップ、コンデンサおよび抵
抗の間の配線は短くなり、この点も高周波特性には有利
である。
【００１３】上記第１の絶縁膜上には所定の形状を有す
る第１の配線パターンが形成され、上記コンデンサは上
記第１の配線パターン上に配置されている。上記ベアー
チップ、コンデンサ、抵抗およびアース導体層の間の電
気的接続は、この第１の配線パターンおよび第２の配線
パターンを用いて行うことにより、容易かつ確実にな
る。具体的には、第１の上記ベアーチップの第１の電極
と第２の電極は、上記第２の配線パターンを介して第１
および第２の上記コンデンサの下部電極にそれぞれ電気
的に接続され、上記抵抗は上記第２の配線パターンを介
して、上記第２のベアーチップの第１の電極と、上記第
２のコンデンサの上部電極および上記アース導体層とそ
れぞれ電気的に接続される。
る第１の配線パターンが形成され、上記コンデンサは上
記第１の配線パターン上に配置されている。上記ベアー
チップ、コンデンサ、抵抗およびアース導体層の間の電
気的接続は、この第１の配線パターンおよび第２の配線
パターンを用いて行うことにより、容易かつ確実にな
る。具体的には、第１の上記ベアーチップの第１の電極
と第２の電極は、上記第２の配線パターンを介して第１
および第２の上記コンデンサの下部電極にそれぞれ電気
的に接続され、上記抵抗は上記第２の配線パターンを介
して、上記第２のベアーチップの第１の電極と、上記第
２のコンデンサの上部電極および上記アース導体層とそ
れぞれ電気的に接続される。
【００１４】また、上記コンデンサの上部電極の側部上
から上記第１の配線パターンおよび上記第１の絶縁膜上
に延びる第２の絶縁膜が形成され、この第２の絶縁膜に
よって、コンデンサの誘電体膜が保護されるとともに、
その上に形成される第２の配線パターンと上記第１の配
線パターンは互いに絶縁分離される。
から上記第１の配線パターンおよび上記第１の絶縁膜上
に延びる第２の絶縁膜が形成され、この第２の絶縁膜に
よって、コンデンサの誘電体膜が保護されるとともに、
その上に形成される第２の配線パターンと上記第１の配
線パターンは互いに絶縁分離される。
【００１５】上記コンデンサの上部電極上から上記第２
の絶縁膜上を経て上記第１の絶縁膜上に延びる第２の配
線パターンが形成され、この第２の配線パターンは第３
の配線パターンやベアチップのバンプとの電気的接続に
用いられる。
の絶縁膜上を経て上記第１の絶縁膜上に延びる第２の配
線パターンが形成され、この第２の配線パターンは第３
の配線パターンやベアチップのバンプとの電気的接続に
用いられる。
【００１６】上記アース導体層上には第３の絶縁膜が全
面に形成され、上記ベアーチップの電極、上記コンデン
サの電極、上記抵抗および上記アース導体層は、上記第
３の絶縁膜上に形成された所定の形状を有する第３の配
線パターンと、上記第３の絶縁膜を貫通して形成された
導電体を介して互いに電気的に接続される。
面に形成され、上記ベアーチップの電極、上記コンデン
サの電極、上記抵抗および上記アース導体層は、上記第
３の絶縁膜上に形成された所定の形状を有する第３の配
線パターンと、上記第３の絶縁膜を貫通して形成された
導電体を介して互いに電気的に接続される。
【００１７】この場合、上記ベアーチップの電極、上記
コンデンサの電極、上記抵抗および上記アース導体層と
上記第３の配線パターンの間に介在する上記導電体は、
それぞれ電気接続ポスト、バンプおよび導電ブロックで
ある。この電気接続ポストは周知の電解または無電解メ
ッキを用いて形成され、バンプと電極はベアーチップに
あらかじめ形成しておく。上記導電ブロックは円柱また
は柱状であって、所定の寸法にあらかじめ形成してお
き、これを共晶ボンデイングや導電性接着剤などによっ
て、アース導体層の所定部分上に固着させる。上記第３
の絶縁膜としては、例えばポリイミド膜など有機高分子
樹脂膜を使用すれば、上記アース導体層、第１および第
２の絶縁膜、コンデンサ、ベアチップおよびアース導体
層の耐熱温度より低い温度で成膜することができ、しか
も表面を容易に平坦化できるので好ましい。
コンデンサの電極、上記抵抗および上記アース導体層と
上記第３の配線パターンの間に介在する上記導電体は、
それぞれ電気接続ポスト、バンプおよび導電ブロックで
ある。この電気接続ポストは周知の電解または無電解メ
ッキを用いて形成され、バンプと電極はベアーチップに
あらかじめ形成しておく。上記導電ブロックは円柱また
は柱状であって、所定の寸法にあらかじめ形成してお
き、これを共晶ボンデイングや導電性接着剤などによっ
て、アース導体層の所定部分上に固着させる。上記第３
の絶縁膜としては、例えばポリイミド膜など有機高分子
樹脂膜を使用すれば、上記アース導体層、第１および第
２の絶縁膜、コンデンサ、ベアチップおよびアース導体
層の耐熱温度より低い温度で成膜することができ、しか
も表面を容易に平坦化できるので好ましい。
【００１８】上記第３の絶縁膜上には第４の絶縁膜が全
面に形成され、当該第４の絶縁膜上に形成された所定の
形状を有する第４の配線パターンは、上記第４の絶縁膜
に形成された開口部を介して上記第３の配線パターンと
電気的に接続される。上記第４の配線パターンにはコイ
ルを形成できる。
面に形成され、当該第４の絶縁膜上に形成された所定の
形状を有する第４の配線パターンは、上記第４の絶縁膜
に形成された開口部を介して上記第３の配線パターンと
電気的に接続される。上記第４の配線パターンにはコイ
ルを形成できる。
【００１９】上記ベース基板として金属板またはシリコ
ンを用いれば、熱電導率が絶縁性基板よりはるかに大き
いので、ベアーチップからの熱の放散に極めて好まし
い。さらに、上記第１の絶縁膜としては、上記ベース基
板との熱膨張率差が２０×１０-6／℃以下の有機熱硬化
性樹脂または無機物からなる膜を用いれば、温度変化に
よる剥離や割れが発生する恐れはなく、上記抵抗および
コンデンサは、成膜温度が上記アース導体層および第１
の絶縁膜の耐熱温度以下である材料の膜から形成すれ
ば、抵抗やコンデンサを形成する際に障害が発生する恐
れはない。
ンを用いれば、熱電導率が絶縁性基板よりはるかに大き
いので、ベアーチップからの熱の放散に極めて好まし
い。さらに、上記第１の絶縁膜としては、上記ベース基
板との熱膨張率差が２０×１０-6／℃以下の有機熱硬化
性樹脂または無機物からなる膜を用いれば、温度変化に
よる剥離や割れが発生する恐れはなく、上記抵抗および
コンデンサは、成膜温度が上記アース導体層および第１
の絶縁膜の耐熱温度以下である材料の膜から形成すれ
ば、抵抗やコンデンサを形成する際に障害が発生する恐
れはない。
【００２０】上記コンデンサの誘電体膜として、ＳｒＴ
ｉＯ3若しくはＢａ0.7Ｓｒ0.3ＴｉＯ3膜を使用すれば、
ＳｉＯ2を用いた場合よりコンデンサの所要面積がはる
かに小さくなり、厚さも薄くなる。
ｉＯ3若しくはＢａ0.7Ｓｒ0.3ＴｉＯ3膜を使用すれば、
ＳｉＯ2を用いた場合よりコンデンサの所要面積がはる
かに小さくなり、厚さも薄くなる。
【００２１】このような本発明のマルチチップモジュー
ルは、ベース基板上に形成された導電性材料からなるア
ース導体層上に島状の第１の絶縁膜を形成する工程と、
上記第１の絶縁膜上に第１の配線パターンを形成する工
程と、上記第１の絶縁膜上の上記第１の配線パターン上
にコンデンサの下部電極、誘電体膜および上部電極を順
次積層して形成する工程と、当該上部電極上の側部上か
ら上記コンデンサの下部電極上を経て上記第１の配線パ
ターン上および上記第１の絶縁膜上へそれぞれ延びる第
２の絶縁膜を形成する工程と、上記第１の絶縁膜上の所
定部分に膜状の抵抗を形成する工程と、上記コンデンサ
の上部電極上から上記第２の絶縁膜上および上記第１の
絶縁膜上を経て上記抵抗の電極上および上記抵抗の他の
電極上から上記アース導体上へそれぞれ延びる第２の配
線パターンを形成する工程と、上記第１の配線パターン
上および上記第２の配線パターン上の所定の位置に所定
の高さを有する電気接続ポストそれぞれを形成する工程
と、上記アース導体層上に電極およびバンプを有するベ
アーチップを導電材によってフェイスアップで固着する
工程と、所定の高さを有する導電ブロックを上記アース
導体層上に導電材を用いて固着する工程と、第３の絶縁
膜を全面に形成する工程と、当該第３の絶縁膜上に、上
記電気接続ポスト、上記バンプおよび上記導電ブロック
に電気的に接続された所定の形状を有する第３の配線パ
ターンを形成する工程を、少なくとも含むことを特徴と
するマルチチップモジュールの製造方法によって形成さ
れ、上記第３の配線パターンを形成する工程の後に、第
４の絶縁膜を形成する工程と、当該第４の絶縁膜に形成
された開口部を介して上記第３の配線パターンと電気的
に接続された所定の形状を有する第４の配線パターン
を、上記第４の絶縁膜上に形成する工程を付加すること
ができる。
ルは、ベース基板上に形成された導電性材料からなるア
ース導体層上に島状の第１の絶縁膜を形成する工程と、
上記第１の絶縁膜上に第１の配線パターンを形成する工
程と、上記第１の絶縁膜上の上記第１の配線パターン上
にコンデンサの下部電極、誘電体膜および上部電極を順
次積層して形成する工程と、当該上部電極上の側部上か
ら上記コンデンサの下部電極上を経て上記第１の配線パ
ターン上および上記第１の絶縁膜上へそれぞれ延びる第
２の絶縁膜を形成する工程と、上記第１の絶縁膜上の所
定部分に膜状の抵抗を形成する工程と、上記コンデンサ
の上部電極上から上記第２の絶縁膜上および上記第１の
絶縁膜上を経て上記抵抗の電極上および上記抵抗の他の
電極上から上記アース導体上へそれぞれ延びる第２の配
線パターンを形成する工程と、上記第１の配線パターン
上および上記第２の配線パターン上の所定の位置に所定
の高さを有する電気接続ポストそれぞれを形成する工程
と、上記アース導体層上に電極およびバンプを有するベ
アーチップを導電材によってフェイスアップで固着する
工程と、所定の高さを有する導電ブロックを上記アース
導体層上に導電材を用いて固着する工程と、第３の絶縁
膜を全面に形成する工程と、当該第３の絶縁膜上に、上
記電気接続ポスト、上記バンプおよび上記導電ブロック
に電気的に接続された所定の形状を有する第３の配線パ
ターンを形成する工程を、少なくとも含むことを特徴と
するマルチチップモジュールの製造方法によって形成さ
れ、上記第３の配線パターンを形成する工程の後に、第
４の絶縁膜を形成する工程と、当該第４の絶縁膜に形成
された開口部を介して上記第３の配線パターンと電気的
に接続された所定の形状を有する第４の配線パターン
を、上記第４の絶縁膜上に形成する工程を付加すること
ができる。
【００２２】
【発明の実施の形態】上記本発明のマルチチップモジュ
ールにおいては、金属板またはＳｉ基板からなるベース
基板上に形成されたアース導体層上に、耐熱温度がエポ
キシ基板より高く、上記ベース基板との熱膨張率差が２
０×１０-6／℃以下である有機物材料の熱硬化性樹脂ま
たは無機物材料からなる島状の第１の絶縁膜が形成さ
れ、この第１の絶縁膜上に、成膜温度が上記アース導体
層および第１の絶縁膜の耐熱温度以下である材料の薄膜
からなるコンデンサおよび抵抗など薄膜受動素子が形成
されており、極めて好ましい結果が得られる。また、抵
抗は、コンデンサ形成の工程より後の工程で形成される
ので、コンデンサの耐熱温度より低い温度で成膜できる
材料から形成される。同様に、後の工程で形成されるも
のは、それより先の工程で形成されたものの耐熱温度よ
り低い温度で形成される。
ールにおいては、金属板またはＳｉ基板からなるベース
基板上に形成されたアース導体層上に、耐熱温度がエポ
キシ基板より高く、上記ベース基板との熱膨張率差が２
０×１０-6／℃以下である有機物材料の熱硬化性樹脂ま
たは無機物材料からなる島状の第１の絶縁膜が形成さ
れ、この第１の絶縁膜上に、成膜温度が上記アース導体
層および第１の絶縁膜の耐熱温度以下である材料の薄膜
からなるコンデンサおよび抵抗など薄膜受動素子が形成
されており、極めて好ましい結果が得られる。また、抵
抗は、コンデンサ形成の工程より後の工程で形成される
ので、コンデンサの耐熱温度より低い温度で成膜できる
材料から形成される。同様に、後の工程で形成されるも
のは、それより先の工程で形成されたものの耐熱温度よ
り低い温度で形成される。
【００２３】上記のように、上記第３の絶縁膜として、
エポキシなど有機高分子樹脂膜を用いれば、成膜温度が
低く成膜が容易であるばかりでなく、表面の平坦化も容
易である。この有機高分子樹脂膜は周知のカーテンコー
トによって容易に形成され、配線パターン、ベアチップ
など、ベース基板上に形成されたものは、すべて第３の
絶縁膜に埋め込まれる。
エポキシなど有機高分子樹脂膜を用いれば、成膜温度が
低く成膜が容易であるばかりでなく、表面の平坦化も容
易である。この有機高分子樹脂膜は周知のカーテンコー
トによって容易に形成され、配線パターン、ベアチップ
など、ベース基板上に形成されたものは、すべて第３の
絶縁膜に埋め込まれる。
【００２４】上記第３の絶縁膜を貫通する導電体である
電気接続ポストは周知の無電解メッキよって例えばＣｕ
を付着させることによって形成され、上記導電ブロック
は、あらかじめ形成された所定の形状を有する例えばＣ
ｕ合金からなる導電性ブロックを、共晶ボンディングや
導電性接着剤などによって、アース導体層の所定部分に
固着することによって形成される。
電気接続ポストは周知の無電解メッキよって例えばＣｕ
を付着させることによって形成され、上記導電ブロック
は、あらかじめ形成された所定の形状を有する例えばＣ
ｕ合金からなる導電性ブロックを、共晶ボンディングや
導電性接着剤などによって、アース導体層の所定部分に
固着することによって形成される。
【００２５】これらの導電体を、上記第３の絶縁膜上に
形成された第３の配線パターンと確実に電気的な接続を
行うためには、上記第３の絶縁膜を形成した後、その表
面を研削、研磨あるいはエッチングして、上記導電体の
上端部を確実に露出させることが好ましい。
形成された第３の配線パターンと確実に電気的な接続を
行うためには、上記第３の絶縁膜を形成した後、その表
面を研削、研磨あるいはエッチングして、上記導電体の
上端部を確実に露出させることが好ましい。
【００２６】ベース基板としては、熱膨張率が低く、熱
伝導率の高いＣｕ、Ａｌ、Ｆｅ、Ｎｉ等の金属、これら
の合金またはこれらの複合材料を使用することができ、
Ｓｉ基板を使用してもよい。
伝導率の高いＣｕ、Ａｌ、Ｆｅ、Ｎｉ等の金属、これら
の合金またはこれらの複合材料を使用することができ、
Ｓｉ基板を使用してもよい。
【００２７】第１の絶縁膜としては、ベース基板との熱
膨張率の差が２０×１０-6／℃以下で、耐熱性が高い
（例えばガラス転移温度３５０℃）熱硬化性有機樹脂
（例えばポリイミド樹脂）を使用することができ、抵抗
およびコンデンサの材料としては、第１の絶縁膜の耐熱
温度（例えば３５０℃）以下の温度で成膜することがで
きる材料の膜（例えばＷＳｉＮ膜；シート抵抗率１００
Ω／□、膜厚２００ｎｍ）を使用できる。上記コンデン
サの誘電体膜として、例えばＳＴＯ（ＳｒＴｉＯ3）膜
またはＢＳＴ（Ｂａ0.7Ｓｒ0.3ＴｉＯ3）など誘電率が
ＳｉＯ2よりはるかに大きい高誘電体の膜を使用すれ
ば、ＳｉＯ2を用いた場合より所要面積ははるかに小さ
く、厚さも薄いコンデンサが得られる。膜厚は２００ｎ
ｍ程度が好ましい。このような高誘電体材料膜を用いる
と、コンデンサを薄型で小型にできるので、外部引出し
電極近傍または外部引出し電極下部または半導体素子ま
たはＩＣチップからなるベアーチップの電極端子近傍に
バイパスコンデンサ（例えば０．０１ｍｍ2／１００ｐ
Ｆ、誘電体膜厚２００ｎｍ）やカップリングコンデンサ
（例えば０．００１ｍｍ2／１０ｐＦ、誘電体膜厚２０
０ｎｍ）の形成が容易になり、上記コンデンサ、薄膜抵
抗および上記ベアーチップの各電極間を最短の配線長で
接続できると共に、従来のモジュール構造に比べ特に上
記コンデンサの占有面積が大幅に小さく（例えば従来の
３０分の１程度）なり、薄く小型なマルチチップモジュ
ール構造が実現できる。
膨張率の差が２０×１０-6／℃以下で、耐熱性が高い
（例えばガラス転移温度３５０℃）熱硬化性有機樹脂
（例えばポリイミド樹脂）を使用することができ、抵抗
およびコンデンサの材料としては、第１の絶縁膜の耐熱
温度（例えば３５０℃）以下の温度で成膜することがで
きる材料の膜（例えばＷＳｉＮ膜；シート抵抗率１００
Ω／□、膜厚２００ｎｍ）を使用できる。上記コンデン
サの誘電体膜として、例えばＳＴＯ（ＳｒＴｉＯ3）膜
またはＢＳＴ（Ｂａ0.7Ｓｒ0.3ＴｉＯ3）など誘電率が
ＳｉＯ2よりはるかに大きい高誘電体の膜を使用すれ
ば、ＳｉＯ2を用いた場合より所要面積ははるかに小さ
く、厚さも薄いコンデンサが得られる。膜厚は２００ｎ
ｍ程度が好ましい。このような高誘電体材料膜を用いる
と、コンデンサを薄型で小型にできるので、外部引出し
電極近傍または外部引出し電極下部または半導体素子ま
たはＩＣチップからなるベアーチップの電極端子近傍に
バイパスコンデンサ（例えば０．０１ｍｍ2／１００ｐ
Ｆ、誘電体膜厚２００ｎｍ）やカップリングコンデンサ
（例えば０．００１ｍｍ2／１０ｐＦ、誘電体膜厚２０
０ｎｍ）の形成が容易になり、上記コンデンサ、薄膜抵
抗および上記ベアーチップの各電極間を最短の配線長で
接続できると共に、従来のモジュール構造に比べ特に上
記コンデンサの占有面積が大幅に小さく（例えば従来の
３０分の１程度）なり、薄く小型なマルチチップモジュ
ール構造が実現できる。
【００２８】また、抵抗およびコンデンサは、ベース基
板との熱膨張率差が小さい有機物の熱硬化性樹脂または
無機物からなる第１の絶縁膜上に、この第１の絶縁膜の
耐熱温度より低い温度で形成されるので、膜の剥離やク
ラック発生などの障害が生じる恐れがない。
板との熱膨張率差が小さい有機物の熱硬化性樹脂または
無機物からなる第１の絶縁膜上に、この第１の絶縁膜の
耐熱温度より低い温度で形成されるので、膜の剥離やク
ラック発生などの障害が生じる恐れがない。
【００２９】電気接続ポストは、形状を直径が全て実質
的に同一な円柱形とし、アスペクト比（高さ／直径）を
１以下にすることにより、電気メッキにおけるレジスト
パターン穴内のメッキ液の循環が均一となり、形状不良
および高さ不良の発生を効果的に防止できる。さらに上
記電気接続ポストを第３の絶縁膜との熱膨張率差の小さ
な低抵抗率の金属から形成することによって、多層配線
パターンとの接続部での断線が生じることなく、高周波
性能に優れた構造を実現することができる。
的に同一な円柱形とし、アスペクト比（高さ／直径）を
１以下にすることにより、電気メッキにおけるレジスト
パターン穴内のメッキ液の循環が均一となり、形状不良
および高さ不良の発生を効果的に防止できる。さらに上
記電気接続ポストを第３の絶縁膜との熱膨張率差の小さ
な低抵抗率の金属から形成することによって、多層配線
パターンとの接続部での断線が生じることなく、高周波
性能に優れた構造を実現することができる。
【００３０】
〈実施例１〉図１は本発明の第１の実施例のマルチチッ
プモジュールの断面図である。図１に示したように、本
実施例においては、Ｓｉからなるベース基板３上にＴｉ
／Ａｕ／Ｍｏ膜からなるアース導体層２が形成され、そ
の上には、ベース基板３との熱膨張率差が２０×１０-6
／℃以下で、耐熱性が十分高い膜厚５００ｎｍのＳｉＯ
2膜からなる島状の第１の絶縁膜４−１が形成されてい
る。この第１の絶縁膜４−１上には、厚さ３０００ｎｍ
のＴｉ／Ａｕ／Ｔｉ膜からなる第１の配線パターン６−
１が形成されている。
プモジュールの断面図である。図１に示したように、本
実施例においては、Ｓｉからなるベース基板３上にＴｉ
／Ａｕ／Ｍｏ膜からなるアース導体層２が形成され、そ
の上には、ベース基板３との熱膨張率差が２０×１０-6
／℃以下で、耐熱性が十分高い膜厚５００ｎｍのＳｉＯ
2膜からなる島状の第１の絶縁膜４−１が形成されてい
る。この第１の絶縁膜４−１上には、厚さ３０００ｎｍ
のＴｉ／Ａｕ／Ｔｉ膜からなる第１の配線パターン６−
１が形成されている。
【００３１】コンデンサ７−１は、厚さ２００ｎｍのＰ
ｔ膜からなる下部電極７ａ、膜厚２００ｎｍのＳＴＯ膜
またはＢＳＴ膜からなる誘電体膜７ｂおよび膜厚１００
０ｎｍのＴｉ／Ａｕ／Ｔｉ膜からなる上部電極７ｃから
なり、コンデンサ７−１の下部電極７ａは、上記第１の
絶縁膜４−１上に形成された第１の配線パターン６−１
上に形成されている。
ｔ膜からなる下部電極７ａ、膜厚２００ｎｍのＳＴＯ膜
またはＢＳＴ膜からなる誘電体膜７ｂおよび膜厚１００
０ｎｍのＴｉ／Ａｕ／Ｔｉ膜からなる上部電極７ｃから
なり、コンデンサ７−１の下部電極７ａは、上記第１の
絶縁膜４−１上に形成された第１の配線パターン６−１
上に形成されている。
【００３２】厚さ４０００ｎｍの感光性ポリイミド膜か
らなる第２の絶縁膜４−２は、上記コンデンサ７−１の
下部電極７ａの露出部分、第１の配線パターン６−１の
一部およびコンデンサの誘電体膜７ｂの周囲を覆うよう
に形成されている。
らなる第２の絶縁膜４−２は、上記コンデンサ７−１の
下部電極７ａの露出部分、第１の配線パターン６−１の
一部およびコンデンサの誘電体膜７ｂの周囲を覆うよう
に形成されている。
【００３３】膜厚２００ｎｍのＷＳｉＮ膜またはＴａ2
Ｎ膜からなる少なくとも一つの抵抗５は第１の絶縁膜４
−１上に形成されており、この抵抗５の電極部から上記
第１の絶縁膜４−１および上記アース導体層２上の一部
と、コンデンサ７−１の上部電極７ｃ上から第２の絶縁
膜４−２と第１の絶縁膜４−１上を経て抵抗５の他の電
極部にそれぞれ延在する、厚さ４５００ｎｍのＣｒ／Ｃ
ｕ／Ｃｒ膜からなる第２の配線パターン６−２が形成さ
れている。
Ｎ膜からなる少なくとも一つの抵抗５は第１の絶縁膜４
−１上に形成されており、この抵抗５の電極部から上記
第１の絶縁膜４−１および上記アース導体層２上の一部
と、コンデンサ７−１の上部電極７ｃ上から第２の絶縁
膜４−２と第１の絶縁膜４−１上を経て抵抗５の他の電
極部にそれぞれ延在する、厚さ４５００ｎｍのＣｒ／Ｃ
ｕ／Ｃｒ膜からなる第２の配線パターン６−２が形成さ
れている。
【００３４】第１の配線パターン６−１および第２の配
線パターン６−２の上の所定の位置には、Ｃｕからなる
電気接続ポスト８がそれぞれ形成されている。半導体素
子またはＩＣチップからなるベアーチップ１１は、Ａｕ
−Ｓｎ共晶半田からなる導電材１４によって上記アース
導体層２上にフェイスアップで固着され、Ｃｕ合金から
なる導電ブロック１２も導電材１４を介してアース導体
層２の上面の所定部分に固着されている。
線パターン６−２の上の所定の位置には、Ｃｕからなる
電気接続ポスト８がそれぞれ形成されている。半導体素
子またはＩＣチップからなるベアーチップ１１は、Ａｕ
−Ｓｎ共晶半田からなる導電材１４によって上記アース
導体層２上にフェイスアップで固着され、Ｃｕ合金から
なる導電ブロック１２も導電材１４を介してアース導体
層２の上面の所定部分に固着されている。
【００３５】上記抵抗５、コンデンサ７およびベアーチ
ップ１１等を覆うように全面に形成された第３の絶縁膜
４−３上には、Ｃｒ／Ｃｕ／Ｃｒ膜からなる第３の配線
パターン６−３が形成されている。この第３の配線パタ
ーン６−３は、バンプ１０を介して上記ベアーチップ１
１の電極９と電気的に接続されるとともに、電気接続ポ
スト８を介して上記コンデンサの上部電極７ｃおよび上
記第１導電層６-１に、導電ブロック１２を介してアー
ス導体層２にそれぞれ電気的に接続されている。
ップ１１等を覆うように全面に形成された第３の絶縁膜
４−３上には、Ｃｒ／Ｃｕ／Ｃｒ膜からなる第３の配線
パターン６−３が形成されている。この第３の配線パタ
ーン６−３は、バンプ１０を介して上記ベアーチップ１
１の電極９と電気的に接続されるとともに、電気接続ポ
スト８を介して上記コンデンサの上部電極７ｃおよび上
記第１導電層６-１に、導電ブロック１２を介してアー
ス導体層２にそれぞれ電気的に接続されている。
【００３６】上記第３の絶縁膜４−３および第３の配線
パターン６−３上には第４の絶縁膜４−４が形成され、
この第４の絶縁膜４−４に設けられた開口部を介して上
記第３の配線層６−３に接続された最上層の第４の配線
パターン６−４およびこの第４の配線パターン６−４に
形成されたコイル１３が配置されている。
パターン６−３上には第４の絶縁膜４−４が形成され、
この第４の絶縁膜４−４に設けられた開口部を介して上
記第３の配線層６−３に接続された最上層の第４の配線
パターン６−４およびこの第４の配線パターン６−４に
形成されたコイル１３が配置されている。
【００３７】図１から明らかなように、抵抗５、コンデ
ンサの下部電極７ａ、ベアーチップ１１の電極９、バン
プ１０、電気接続ポスト８、導電ブロック１２、配線パ
ターン６−１、６−３、６−４は、それぞれアース導体
層２と電気的に接続されている。
ンサの下部電極７ａ、ベアーチップ１１の電極９、バン
プ１０、電気接続ポスト８、導電ブロック１２、配線パ
ターン６−１、６−３、６−４は、それぞれアース導体
層２と電気的に接続されている。
【００３８】本実施例のマルチチップモジュールは、コ
ンデンサの所要面積が従来の１／３０程度で極めて小さ
く、高周波特性も１０ｐＦで約８ＧＨｚ、１００ｐＦで
約２ＧＨｚと極めて良好であった。
ンデンサの所要面積が従来の１／３０程度で極めて小さ
く、高周波特性も１０ｐＦで約８ＧＨｚ、１００ｐＦで
約２ＧＨｚと極めて良好であった。
【００３９】〈実施例２〉次に、図１に示した構造を有
する本発明のマルチチップモジュールの製造方法を、図
２を用いて説明する。
する本発明のマルチチップモジュールの製造方法を、図
２を用いて説明する。
【００４０】まず、図２（ａ）に示したように、Ｓｉ基
板からなるベース基板３上にＴｉ／Ａｕ／Ｍｏ膜からな
るアース導体層２を周知の蒸着法を用いて形成し、最上
層のＴｉ膜を周知のホトリソグラフィ技術を用いて所定
の形状に加工した。
板からなるベース基板３上にＴｉ／Ａｕ／Ｍｏ膜からな
るアース導体層２を周知の蒸着法を用いて形成し、最上
層のＴｉ膜を周知のホトリソグラフィ技術を用いて所定
の形状に加工した。
【００４１】アース導体層２上に、膜厚５００ｎｍのＳ
ｉＯ2膜を周知のスパッタ法を用いて基板温度２００℃
で形成した後、周知のホトリソグラフィ技術を用いて所
定の形状に加工し、第１の絶縁膜４-１を形成した。
ｉＯ2膜を周知のスパッタ法を用いて基板温度２００℃
で形成した後、周知のホトリソグラフィ技術を用いて所
定の形状に加工し、第１の絶縁膜４-１を形成した。
【００４２】次に、周知の蒸着法を用いて膜厚３０００
ｎｍのＴｉ／Ａｕ／Ｔｉ膜を室温で形成した後、周知の
ホトリソグラフィ技術を用いて所定の形状に加工して、
第１の配線パターン６−１を形成した。
ｎｍのＴｉ／Ａｕ／Ｔｉ膜を室温で形成した後、周知の
ホトリソグラフィ技術を用いて所定の形状に加工して、
第１の配線パターン６−１を形成した。
【００４３】上記第１の配線パターン６−１上に、周知
のスパッタ法を用いて膜厚２００ｎｍのＰｔ膜からなる
コンデンサ７の下部電極７ａを室温で全面に形成した
後、この下部電極７ａ上に、周知のスパッタ法を用いて
膜厚２００ｎｍのＳＴＯ膜からなるコンデンサ７の誘電
体膜７ｂを温度４００℃で形成し、さらにこの誘電体膜
７ｂ上に、周知の蒸着法を用いて膜厚１０００ｎｍのＴ
ｉ／Ａｕ／Ｔｉ膜からなるコンデンサ７の上部電極７ｃ
を室温で順次形成した。この際、上記誘電体膜７ｂの成
膜温度は、下部電極７ａ、第１の配線パターン６−１、
第１の絶縁膜４−１およびアース導体層３のそれぞれの
耐熱温度以下であることが必要であり、本実施例では４
００℃とした。
のスパッタ法を用いて膜厚２００ｎｍのＰｔ膜からなる
コンデンサ７の下部電極７ａを室温で全面に形成した
後、この下部電極７ａ上に、周知のスパッタ法を用いて
膜厚２００ｎｍのＳＴＯ膜からなるコンデンサ７の誘電
体膜７ｂを温度４００℃で形成し、さらにこの誘電体膜
７ｂ上に、周知の蒸着法を用いて膜厚１０００ｎｍのＴ
ｉ／Ａｕ／Ｔｉ膜からなるコンデンサ７の上部電極７ｃ
を室温で順次形成した。この際、上記誘電体膜７ｂの成
膜温度は、下部電極７ａ、第１の配線パターン６−１、
第１の絶縁膜４−１およびアース導体層３のそれぞれの
耐熱温度以下であることが必要であり、本実施例では４
００℃とした。
【００４４】周知のホトリソグラフィ技術を用いて、コ
ンデンサ７の上部電極７ｃ、誘電体膜７ｂ、下部電極７
ａを所定の形状に順次加工して、コンデンサ７を形成し
た。
ンデンサ７の上部電極７ｃ、誘電体膜７ｂ、下部電極７
ａを所定の形状に順次加工して、コンデンサ７を形成し
た。
【００４５】次に、周知のスパッタ法を用いて膜厚２０
０ｎｍのＷＳｉＮ膜を温度３５０℃で全面に形成した
後、周知のホトリソグラフィ技術を用いて所定の形状に
加工して、抵抗５を第１の絶縁膜４-１上に形成した。
０ｎｍのＷＳｉＮ膜を温度３５０℃で全面に形成した
後、周知のホトリソグラフィ技術を用いて所定の形状に
加工して、抵抗５を第１の絶縁膜４-１上に形成した。
【００４６】周知の回転塗布方法を用いて膜厚４０００
ｎｍの感光性ポリイミド膜を全面に形成した後、周知の
ホトリソグラフィ技術を用いて所定の形状に加工し、３
５０℃で熱硬化させて、下部電極７ａの露出部分、第１
の配線パターン６-１の一部および誘電体膜７ｂの側部
を覆う第２の絶縁膜４-２を形成した。
ｎｍの感光性ポリイミド膜を全面に形成した後、周知の
ホトリソグラフィ技術を用いて所定の形状に加工し、３
５０℃で熱硬化させて、下部電極７ａの露出部分、第１
の配線パターン６-１の一部および誘電体膜７ｂの側部
を覆う第２の絶縁膜４-２を形成した。
【００４７】次に、周知のスパッタ法と電解メッキ法を
用いて、膜厚４５００ｎｍのＣｒ／Ｃｕ／Ｃｒ膜を室温
で形成した後、周知のホトリソグラフィ技術を用いて所
定の形状に加工して第２の配線パターン６-２を形成し
た。
用いて、膜厚４５００ｎｍのＣｒ／Ｃｕ／Ｃｒ膜を室温
で形成した後、周知のホトリソグラフィ技術を用いて所
定の形状に加工して第２の配線パターン６-２を形成し
た。
【００４８】図２（ａ）から明らかなように、抵抗５の
電極部とアース導体層２の間、およびコンデンサ７の上
部電極７ｃと抵抗５の他の電極部との間は、それぞれ第
２の配線パターン６−２を介して互いに電気的に接続さ
れている。
電極部とアース導体層２の間、およびコンデンサ７の上
部電極７ｃと抵抗５の他の電極部との間は、それぞれ第
２の配線パターン６−２を介して互いに電気的に接続さ
れている。
【００４９】次に、図２（ｂ）に示したように、第１の
配線パターン６-１上および第２の配線パターン６-２上
の所定の位置に、Ｃｕからなる高さ０．２ｍｍの電気接
続ポスト８を周知の電解メッキによって形成した。
配線パターン６-１上および第２の配線パターン６-２上
の所定の位置に、Ｃｕからなる高さ０．２ｍｍの電気接
続ポスト８を周知の電解メッキによって形成した。
【００５０】次に、図２（ｃ）に示したように、Ａｕか
らなるバンプ１０および電極９を有する半導体素子また
はＩＣチップからなるベアーチップ１１（高さ０．１ｍ
ｍ以上）をＡｕ−Ｓｎ共晶半田からなる導電材１４を用
いて、接合温度３２０℃でアース導体層２上にフェイス
アップで固着した。さらに、チップ部品１１の高さと金
属製バンプ１０の高さの和にほぼ等しい高さを有するＣ
ｕ合金からなる導電ブロック１２を、導電材１４を用い
てアース導体層２の所定部分上に固着した。
らなるバンプ１０および電極９を有する半導体素子また
はＩＣチップからなるベアーチップ１１（高さ０．１ｍ
ｍ以上）をＡｕ−Ｓｎ共晶半田からなる導電材１４を用
いて、接合温度３２０℃でアース導体層２上にフェイス
アップで固着した。さらに、チップ部品１１の高さと金
属製バンプ１０の高さの和にほぼ等しい高さを有するＣ
ｕ合金からなる導電ブロック１２を、導電材１４を用い
てアース導体層２の所定部分上に固着した。
【００５１】次に、図２（ｄ）に示したように、膜厚
０．２２ｍｍのエポキシ系樹脂を全面に塗布した後、温
度１８０℃で熱硬化させて上面が平坦な第３絶縁膜４-
３を形成し、抵抗５、コンデンサ７、電気接続ポスト
８、チップ部品１１とバンプ１０および導電ブロック１
２などを埋め込んだ。なお、電気接続ポスト８および導
電ブロック１２の導電体の上端部は、研削、研磨あるい
はエッチングによって確実に露出させることが好まし
い。
０．２２ｍｍのエポキシ系樹脂を全面に塗布した後、温
度１８０℃で熱硬化させて上面が平坦な第３絶縁膜４-
３を形成し、抵抗５、コンデンサ７、電気接続ポスト
８、チップ部品１１とバンプ１０および導電ブロック１
２などを埋め込んだ。なお、電気接続ポスト８および導
電ブロック１２の導電体の上端部は、研削、研磨あるい
はエッチングによって確実に露出させることが好まし
い。
【００５２】次に、上記第３絶縁膜４-３の上に、膜厚
４０００ｎｍのＣｒ／Ｃｕ／Ｃｒ膜からなる第３の配線
パターン６-３、膜厚５０００ｎｍの感光性エポキシ膜
からなる第４の絶縁膜４−４およびコイル１３を含む膜
厚５０００ｎｍのＣｒ／Ｃｕ／Ｃｒ膜からなる第４の配
線パターン６-４を順次形成し、上記ポスト８、導電ブ
ロック１２およびバンプ１０を介して、第４配線パター
ン６-４を多層の配線パターン６-１〜６-３およびベア
ーチップ１１の電極９にそれぞれ電気的に接続して、マ
ルチチップモジュール１を形成した。なお、上記第３の
配線パターン６-３、第４の絶縁膜４−４および第４の
配線パターン６-４は、それぞれ室温、１５０℃および
室温で形成した。
４０００ｎｍのＣｒ／Ｃｕ／Ｃｒ膜からなる第３の配線
パターン６-３、膜厚５０００ｎｍの感光性エポキシ膜
からなる第４の絶縁膜４−４およびコイル１３を含む膜
厚５０００ｎｍのＣｒ／Ｃｕ／Ｃｒ膜からなる第４の配
線パターン６-４を順次形成し、上記ポスト８、導電ブ
ロック１２およびバンプ１０を介して、第４配線パター
ン６-４を多層の配線パターン６-１〜６-３およびベア
ーチップ１１の電極９にそれぞれ電気的に接続して、マ
ルチチップモジュール１を形成した。なお、上記第３の
配線パターン６-３、第４の絶縁膜４−４および第４の
配線パターン６-４は、それぞれ室温、１５０℃および
室温で形成した。
【００５３】図２（ｃ）における上面図を図３に示し
た。図２（ｃ）は図３の（Ａ）-（Ａ）’断面図であ
る。図３から明らかなように、Ｃｕからなる電気接続ポ
スト８は、直径が０．２５ｍｍの円柱形で、高さ／直径
の比は１以下であり、電解メッキ法によって形成した。
また、Ｃｕ合金からなる導電ブロック１２は、モジュー
ルの端部および要部に配置され、アース導体層２に電気
的に接続されている。
た。図２（ｃ）は図３の（Ａ）-（Ａ）’断面図であ
る。図３から明らかなように、Ｃｕからなる電気接続ポ
スト８は、直径が０．２５ｍｍの円柱形で、高さ／直径
の比は１以下であり、電解メッキ法によって形成した。
また、Ｃｕ合金からなる導電ブロック１２は、モジュー
ルの端部および要部に配置され、アース導体層２に電気
的に接続されている。
【００５４】また、図３の（Ｂ）-（Ｂ）’断面図を図
４に示した。図４に示したように、コンデンサ７-３
は、外部引出し電極１５-３の近傍に配置され、第３の
配線パターン６-３およびアース導体層２に、それぞれ
電気的に接続されている。また、電気接続ポスト８-２
は、第１の配線パターン６-１と第３の配線パターン６-
３の間に形成され、両者を互いに電気的に接続されてい
る。
４に示した。図４に示したように、コンデンサ７-３
は、外部引出し電極１５-３の近傍に配置され、第３の
配線パターン６-３およびアース導体層２に、それぞれ
電気的に接続されている。また、電気接続ポスト８-２
は、第１の配線パターン６-１と第３の配線パターン６-
３の間に形成され、両者を互いに電気的に接続されてい
る。
【００５５】図５は、図１に示した本発明のマルチチッ
プモジュール１の回路構成の一例を示す図であり、図３
に対応している。図５から明らかなように、入力信号は
外部引出し電極１５-１に入力し、コンデンサ７-１を介
して第１のベアーチップ１１-１に入力される。第１の
ベアーチップ１１-１の出力信号は、コンデンサ７-２を
介して第２のベアーチップ１１-２に入力される。抵抗
５は第２のベアーチップ１１-２の入力用プルアップ抵
抗として機能する。第２のベアーチップ１１-２の出力
信号は、コイル１３-１を経て外部引出し電極１５-２か
ら外部へ出力する。また、入力電力の一部は外部引出し
電極１５-３より入力し、コイル１３-２を介して第１の
ベアーチップ１１-１に供給される。外部引出し電極１
５-３とアース導体層２の間に接続されたコンデンサ７-
３は、バイパスコンデンサとして機能する。
プモジュール１の回路構成の一例を示す図であり、図３
に対応している。図５から明らかなように、入力信号は
外部引出し電極１５-１に入力し、コンデンサ７-１を介
して第１のベアーチップ１１-１に入力される。第１の
ベアーチップ１１-１の出力信号は、コンデンサ７-２を
介して第２のベアーチップ１１-２に入力される。抵抗
５は第２のベアーチップ１１-２の入力用プルアップ抵
抗として機能する。第２のベアーチップ１１-２の出力
信号は、コイル１３-１を経て外部引出し電極１５-２か
ら外部へ出力する。また、入力電力の一部は外部引出し
電極１５-３より入力し、コイル１３-２を介して第１の
ベアーチップ１１-１に供給される。外部引出し電極１
５-３とアース導体層２の間に接続されたコンデンサ７-
３は、バイパスコンデンサとして機能する。
【００５６】
【発明の効果】上記説明から明らかなように、本発明に
よれば、ベアーチップがアース導体層上に直接配置され
ているため、ベアーチップ裏面とアース導体層の接続抵
抗が最小になり、高周波領域での回路動作は従来よりは
るかに安定化された。また、ＳＴＯなどの高誘電体材料
膜をコンデンサの誘電体膜として使用することにより、
コンデンサの所要面積は従来より大幅に小さくなり、小
面積のマルチチップモジュールが実現された。
よれば、ベアーチップがアース導体層上に直接配置され
ているため、ベアーチップ裏面とアース導体層の接続抵
抗が最小になり、高周波領域での回路動作は従来よりは
るかに安定化された。また、ＳＴＯなどの高誘電体材料
膜をコンデンサの誘電体膜として使用することにより、
コンデンサの所要面積は従来より大幅に小さくなり、小
面積のマルチチップモジュールが実現された。
【００５７】さらに、熱伝導性のよい金属や半導体をベ
ース基板として使用することによって、ベアーチップか
らの放熱は極めて良好になり、その結果、高周波仕様で
消費電力の大きな半導体チップを搭載することが可能に
なった。
ース基板として使用することによって、ベアーチップか
らの放熱は極めて良好になり、その結果、高周波仕様で
消費電力の大きな半導体チップを搭載することが可能に
なった。
【００５８】また、後の工程で形成されるものが、それ
より先の工程で形成されるものの耐熱温度より低い温度
で形成されるため、各製造工程において膜の剥離やクラ
ックなどの障害が発生する恐れはない。
より先の工程で形成されるものの耐熱温度より低い温度
で形成されるため、各製造工程において膜の剥離やクラ
ックなどの障害が発生する恐れはない。
【図１】本発明のマルチチップモジュールの断面構造の
一例を示す図、
一例を示す図、
【図２】上記本発明のマルチチップモジュールの製造方
法を示す工程図、
法を示す工程図、
【図３】図２（ｃ）における平面配置を示す上面図、
【図４】図３の（Ｂ）−（Ｂ’）断面図、
【図５】上記本発明のマルチチップモジュールの回路構
成の一例を示す図。
成の一例を示す図。
１…マルチチップモジュール、２…アース導体層、３…
ベース基板、４…絶縁層、５…抵抗、６…配線パター
ン、７…コンデンサ、８…電気接続ポスト、９…電極、
１０…バンプ、１１…ベアーチップ、１２…導電ブロッ
ク、１３…コイル、１４…導電材。
ベース基板、４…絶縁層、５…抵抗、６…配線パター
ン、７…コンデンサ、８…電気接続ポスト、９…電極、
１０…バンプ、１１…ベアーチップ、１２…導電ブロッ
ク、１３…コイル、１４…導電材。
フロントページの続き (72)発明者 山田 宏治 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 加賀谷 修 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鈴木 正博 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
Claims (14)
- 【請求項１】ベース基板と、当該ベース基板上に形成さ
れた所定の機能を有するベアーチップ、抵抗およびコン
デンサを少なくとも具備し、上記ベアーチップは上記ベ
ース基板上に形成されたアース導体層の所定部分上にフ
ェイスアップで配置され、上記抵抗およびコンデンサ
は、上記アース導体層上に形成された島状の第１の絶縁
膜上に配置されていることを特徴とするマルチチップモ
ジュール。 - 【請求項２】第１の上記ベアーチップの第１の電極と第
２の電極は、第１の上記コンデンサの下部電極および第
２の上記コンデンサの上部電極にそれぞれ電気的に接続
され、上記抵抗は、第２の上記コンデンサの上部電極お
よび上記アース導体層に、それぞれ電気的に接続されて
いることを特徴とする請求項１に記載のマルチチップモ
ジュール。 - 【請求項３】上記第１の絶縁膜上には所定の形状を有す
る第１の配線パターンが形成され、上記コンデンサは上
記第１の配線パターン上に配置されていることを特徴と
する請求項１若しくは２に記載のマルチチップモジュー
ル。 - 【請求項４】上記抵抗は上記第２の配線パターンを介し
て第２の上記コンデンサの上部電極および上記アース導
体層とそれぞれ電気的に接続されていることを特徴とす
る請求項３に記載のマルチチップモジュール。 - 【請求項５】上記コンデンサの上部電極の側部上から上
記第１の配線パターンおよび上記第１の絶縁膜上に延び
る第２の絶縁膜が形成されていることを特徴とする請求
項１から４のいずれか一に記載のマルチチップモジュー
ル。 - 【請求項６】上記コンデンサの上部電極上から上記第２
の絶縁膜上を経て上記第１の絶縁膜上に延びる第２の配
線パターンを有することを特徴とする請求項１から５の
いずれか一に記載のマルチチップモジュール。 - 【請求項７】上記アース導体層上には第３の絶縁膜が全
面に形成され、上記ベアーチップの電極、上記コンデン
サの電極、上記抵抗および上記アース導体層は、上記第
３の絶縁膜上に形成された所定の形状を有する第３の配
線パターンと、上記第３の絶縁膜を貫通して形成された
導電体を介して互いに電気的に接続されていることを特
徴とする請求項１から６のいずれか一に記載のマルチチ
ップモジュール。 - 【請求項８】上記ベアーチップの電極、上記コンデンサ
の電極、上記抵抗および上記アース導体層と上記第３の
配線パターンの間に形成された上記導電体は、それぞれ
電気接続ポスト、バンプおよび導電ブロックであること
を特徴とする請求項７に記載のマルチチップモジュー
ル。 - 【請求項９】上記第３の絶縁膜上には第４の絶縁膜が全
面に形成され、当該第４の絶縁膜上に形成された所定の
形状を有する第４の配線パターンは、上記第４の絶縁膜
に形成された開口部を介して上記第３の配線パターンと
電気的に接続されていることを特徴とする請求項７若し
くは８に記載のマルチチップモジュール。 - 【請求項１０】上記第４の配線パターンはコイルを含む
ことを特徴とする請求項９に記載のマルチチップモジュ
ール。 - 【請求項１１】上記ベース基板は金属板またはシリコン
からなり、上記第１の絶縁膜は上記ベース基板との熱膨
張率差が２０×１０-6／℃以下の有機熱硬化性樹脂また
は無機物からなる膜であり、上記抵抗およびコンデンサ
は、成膜温度が上記第１の絶縁膜の耐熱温度以下である
材料の膜からなることを特徴とする請求項１から１０の
いずれか一に記載のマルチチップモジュール。 - 【請求項１２】上記コンデンサの誘電体膜はＳｒＴｉＯ
3若しくはＢａ0.7Ｓｒ0.3ＴｉＯ3からなる膜であること
を特徴とする請求項１から１１のいずれか一に記載のマ
ルチチップモジュール。 - 【請求項１３】ベース基板上に形成された導電性材料か
らなるアース導体層上に島状の第１の絶縁膜を形成する
工程と、上記第１の絶縁膜上に第１の配線パターンを形
成する工程と、上記第１の絶縁膜上の上記第１の配線パ
ターン上にコンデンサの下部電極、誘電体膜および上部
電極を順次積層して形成する工程と、当該上部電極の側
部上から上記コンデンサの下部電極上を経て上記第１の
配線パターン上および上記第１の絶縁膜上へそれぞれ延
びる第２の絶縁膜を形成する工程と、上記第１の絶縁膜
上の所定部分に膜状の抵抗を形成する工程と、上記コン
デンサの上部電極上から上記第２の絶縁膜上および上記
第１の絶縁膜上を経て上記抵抗の電極上および上記抵抗
の他の電極上から上記アース導体上へそれぞれ延びる第
２の配線パターンを形成する工程と、上記第１の配線パ
ターン上および上記第２の配線パターン上の所定の位置
に所定の高さを有する電気接続ポストをそれぞれを形成
する工程と、電極およびバンプを有するベアーチップ
を、上記アース導体層上に導電材によってフェイスアッ
プで固着する工程と、所定の高さを有する導電ブロック
を上記アース導体層上に導電材を用いて固着する工程
と、第３の絶縁膜を全面に形成する工程と、当該第３の
絶縁膜上に、上記電気接続ポスト、上記バンプおよび上
記導電ブロックに電気的に接続された所定の形状を有す
る第３の配線パターンを形成する工程を少なくとも含む
ことを特徴とするマルチチップモジュールの製造方法。 - 【請求項１４】上記第３の配線パターンを形成する工程
の後に、第４の絶縁膜を形成する工程と、当該第４の絶
縁膜に形成された開口部を介して上記第３の配線パター
ンと電気的に接続された所定の形状を有する第４の配線
パターンを、上記第４の絶縁膜上に形成する工程が付加
されることを特徴とする請求項１３に記載のマルチチッ
プモジュール製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10045697A JPH10294421A (ja) | 1997-04-17 | 1997-04-17 | マルチチップモジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10045697A JPH10294421A (ja) | 1997-04-17 | 1997-04-17 | マルチチップモジュールおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294421A true JPH10294421A (ja) | 1998-11-04 |
Family
ID=14274429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10045697A Pending JPH10294421A (ja) | 1997-04-17 | 1997-04-17 | マルチチップモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294421A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081764A1 (en) * | 1999-02-24 | 2001-03-07 | Matsushita Electric Industrial Co., Ltd. | High-frequency module and method of manufacture thereof |
| US6710426B2 (en) | 2002-03-26 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Semiconductor device and transceiver apparatus |
| JP2005317868A (ja) * | 2004-04-30 | 2005-11-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006344680A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | Ｉｃパッケージ、その製造方法及び集積回路装置 |
| US8345438B2 (en) | 2006-08-31 | 2013-01-01 | Fujitsu Limited | Electronic part module and method of making the same |
| US9209099B1 (en) | 2014-05-20 | 2015-12-08 | Fuji Electric Co., Ltd. | Power semiconductor module |
| US9812431B2 (en) | 2014-04-01 | 2017-11-07 | Fuji Electric Co., Ltd. | Power semiconductor module |
| US10819332B2 (en) | 2016-12-30 | 2020-10-27 | Delta Electronics, Inc. | Driving circuit of a power circuit and a package structure thereof |
| EP3734647A1 (en) * | 2019-05-03 | 2020-11-04 | Delta Electronics, Inc. | A driving circuit of a power circuit and a package structure thereof |
| TWI778333B (zh) * | 2019-01-30 | 2022-09-21 | 台達電子工業股份有限公司 | 封裝結構以及製造方法 |
-
1997
- 1997-04-17 JP JP10045697A patent/JPH10294421A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081764A1 (en) * | 1999-02-24 | 2001-03-07 | Matsushita Electric Industrial Co., Ltd. | High-frequency module and method of manufacture thereof |
| EP1081764A4 (en) * | 1999-02-24 | 2007-03-07 | Matsushita Electric Ind Co Ltd | HIGH FREQUENCY MODULE AND MANUFACTURING METHOD THEREFOR |
| US6710426B2 (en) | 2002-03-26 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Semiconductor device and transceiver apparatus |
| JP2005317868A (ja) * | 2004-04-30 | 2005-11-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006344680A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | Ｉｃパッケージ、その製造方法及び集積回路装置 |
| US8345438B2 (en) | 2006-08-31 | 2013-01-01 | Fujitsu Limited | Electronic part module and method of making the same |
| US9812431B2 (en) | 2014-04-01 | 2017-11-07 | Fuji Electric Co., Ltd. | Power semiconductor module |
| US9209099B1 (en) | 2014-05-20 | 2015-12-08 | Fuji Electric Co., Ltd. | Power semiconductor module |
| US10819332B2 (en) | 2016-12-30 | 2020-10-27 | Delta Electronics, Inc. | Driving circuit of a power circuit and a package structure thereof |
| TWI778333B (zh) * | 2019-01-30 | 2022-09-21 | 台達電子工業股份有限公司 | 封裝結構以及製造方法 |
| EP3734647A1 (en) * | 2019-05-03 | 2020-11-04 | Delta Electronics, Inc. | A driving circuit of a power circuit and a package structure thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795739B2 (en) | Semiconductor device, method of manufacturing the same | |
| US6624501B2 (en) | Capacitor and semiconductor device | |
| US20040104451A1 (en) | Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2000508475A (ja) | 極広帯域で低インピーダンスのフローティングプレートキャパシタ | |
| JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
| JP2004259988A (ja) | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 | |
| JPH07335439A (ja) | インダクターチップ装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH10294421A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP4034477B2 (ja) | インターポーザ及びその製造方法とそれを用いた回路モジュール | |
| US20030086248A1 (en) | Interposer for semiconductor, method for manufacturing same, and semiconductor device using same | |
| JP2001144245A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP4447881B2 (ja) | インターポーザの製造方法 | |
| JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
| JP3967964B2 (ja) | 薄膜電子部品 | |
| JP2001185444A (ja) | 薄膜電子部品 | |
| JPH1145977A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH0888318A (ja) | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 | |
| JP2000252163A (ja) | コンデンサ | |
| JP2001177008A (ja) | キャパシタを内蔵した回路基板とそれを用いた半導体装置 | |
| JP2006147819A (ja) | 薄膜キャパシタ、その製造方法、及び、半導体装置 | |
| JP2000331830A (ja) | 平面型磁気素子一体型半導体デバイス |