JP3728847B2 - マルチチップモジュールおよびその製造方法 - Google Patents
マルチチップモジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP3728847B2 JP3728847B2 JP02122797A JP2122797A JP3728847B2 JP 3728847 B2 JP3728847 B2 JP 3728847B2 JP 02122797 A JP02122797 A JP 02122797A JP 2122797 A JP2122797 A JP 2122797A JP 3728847 B2 JP3728847 B2 JP 3728847B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bump
- bare chip
- multichip module
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上にベアー半導体チップおよび金属電極を実装して成るマルチチップモジュールに関し、特に絶縁膜内チップ埋め込み構造と、絶縁膜と金属電極の平坦化手法とを用いた高周波回路向けのマルチチップモジュールとその製造方法に関する。
【０００２】
【従来の技術】
電子装置の小型化と高性能化の一手段として、ベアー半導体チップと受動素子を複数個相互に接続して一つのモジュールにする、いわゆるマルチチップモジュールがある。
【０００３】
従来のベアー半導体チップの実装方法の一例は、特開平３‐１５５１４４に示すように、ベアー半導体ＩＣチップの厚さより所定分厚い絶縁フィルムにあらかじめベアー半導体ＩＣチップの外形形状より所定分大きい穴を形成し、この絶縁フィルムを支持板に接着剤を介して貼り合わせ、前記ベアー半導体ＩＣチップを接着剤を介して前記貼り合わせ絶縁フィルムの穴部に接着し、ベアー半導体ＩＣチップと絶縁フィルムの空隙およびベアー半導体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化し、ベアー半導体ＩＣチップ上の導体パッド部の上部の樹脂をフォトリソ法で除去した後、全面に導体膜を形成し、フォトリソ法で所定の導体配線を形成している。
【０００４】
また従来の半導体装置（特にマルチチップモジュール）とその製造方法の一例は、特開平５‐４７８５６に示すように、パッケージに配設された少なくとも１個のステージにチップをマウントし、前記パッケージとチップに絶縁膜を塗着し、前記パッケージ上の接続パッドと前記チップ上のパッドに導通するバイアホールを前記絶縁膜に設け、前記バイアホール間を配線パターンによって接続するように構成している。
【０００５】
【発明が解決しようとする課題】
特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、ベアー半導体チップのパッドと配線との接続をバイアホールにより行うため、ベアー半導体チップの同一ロット内での高さむらまたは製造ロットまたは品種の違いによる高さの違いを小さく（例えば２ミクロンメートル以下）するか又は各ベアー半導体チップの高さむらに応じた厚みの絶縁フィルム或いは深さのステージを設ける必要性が生じ、ベアー半導体チップの高さ又は絶縁フィルムの厚さ或いはステージの深さの調整加工が困難になりチップ価格が高価になることが予想される。また、支持板或いはパッケージが絶縁基板で成っており、一般に絶縁基板の材料は導電材料および半導体材料に比べ熱伝導率が１桁以上低いため、高出力な電力損失の大きい電力増幅器等の実装には不適である。
【０００６】
さらに、特開平５‐４７８５６の実施例では、チップ裏面のマウント用導体層（例えばＡｕ‐Ｓｉ共晶または導電性接着剤）と絶縁フィルム上の導体配線との間に電気的接合が無く、高周波領域での回路動作に安定性を欠く。
【０００７】
さらに、特開平３‐１５５１４４に示す従来のベアー半導体チップの実装方法の一例では、ベアー半導体ＩＣチップと絶縁フィルム間の空隙およびベアー半導体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化する工程において、熱硬化時の液状樹脂の収縮によりベアー半導体ＩＣチップと絶縁フィルム間の空隙部に窪みが生じ易い。前記空隙部に窪みが生じると、前記空隙部の導体配線にショートまたは断線等の不良を生じる。
【０００８】
さらに、特開平５‐４７８５６に示す半導体装置とその製造方法の一例においても、液状樹脂の熱硬化工程において、熱硬化時の液状樹脂の収縮によりパッケージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前記空隙部の配線パターンにショートまたは断線等の不良が生じ易い。
【０００９】
さらに、特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、液状樹脂または絶縁膜の塗布工程で、ベアー半導体ＩＣチップと絶縁フィルム間の空隙内部またはパッケージとチップ間の空隙内部に塗布工程時の雰囲気ガスが残り易く、ボイドの原因となる。
【００１０】
さらに、特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、ベアー半導体ＩＣチップと絶縁フィルムまたはパッケージ間の空隙部にチップハンドリングのための所定の幅が必要となり、さらに、隣接する穴部またはステージ間に所定幅の隔壁が必要となるため、少なくとも空隙部と隔壁の幅に相当する寸法分の前記チップ搭載間隔が必要となり、マルチチップモジュールの小型化に支障を生じる。
【００１１】
このように、従来のベアー半導体チップの実装方法および半導体装置とその製造方法では、ベアー半導体チップの高さむらに対する各種調整の困難さと、放熱性能および高周波性能の低さと、ベアー半導体ＩＣチップと絶縁フィルム間の空隙部またはパッケージとチップ間の空隙部における配線パターン不良の生じ易さ等の課題があった。
【００１２】
【課題を解決するための手段】
本発明は、上で述べた課題を解決するため、平面状の基板と、前記基板の上に搭載されたベアーチップ部品と、前記ベアーチップ部品を覆うようにして平坦化された第１絶縁膜と、前記第１絶縁膜の上に形成された金属層とを有することを特徴とするマルチチップモジュールとした。これにより、ベアーチップ部品の高さむらの微調整が不要になるとともに、高さの異なる多品種のベアーチップ部品の搭載が可能となる。また、基板として導体または半導体を用いれば、基板はベアーチップ部品の放熱板としての機能を有することになるため、ベアーチップ部品の基板への放熱効率が高くなり、ベアーチップ部品として高出力な電力増幅器の実装が可能となる。
【００１３】
また、前記構造のマルチチップモジュールにおいて、低熱膨張率で、熱伝導率の高い金属板またはＳｉ基板で成るベース基板上に、膜厚が１００μｍ以上２００μｍ以下で、前記基板との熱膨張率差が２ｐｐｍ／℃以下で、引張弾性率が８ＧＰａ以下で、硬化温度が２００℃以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂を用いて１回塗りで第１絶縁膜を成膜することにより、前記絶縁膜の形成が容易になると共に基板の反りを小さくしている。さらに、前記絶縁膜との熱膨張率差が１０ｐｐｍ／℃以下で、低抵抗率の金属で成る導電ブロックを用いることで、前記絶縁膜上に金属層によって形成された第１配線パターンの一部と前記ブロックとの接続部において断線等の不良を生じさせない。さらに、前記絶縁膜の膜厚を１００μｍ以上２００μｍ以下とすることで、前記絶縁膜における高周波での誘電損失を小さくしている。
【００１４】
また、金属や半導体から成る平面上のベース基板上に金属性のアース導体層を設け、その上に複数の半導体素子またはＩＣチップで成るベアーチップ部品および金属性の導電ブロックを導電材を用いて搭載し、前記ベアーチップ部品の各電極上に少なくとも前記ベアーチップ部品の高さむら以上の高さで成る金属性のバンプを設け、前記ベアーチップ部品および前記バンプおよび前記ブロックを埋め込むように樹脂状の第１絶縁膜で覆い、前記バンプおよび前記ブロックおよび前記絶縁膜を所定の同じ高さに平坦化加工し、その上に金属層にて第１配線パターンを形成して、前記バンプおよび前記ブロックと前記パターンの一部とを電気的に接続するマルチチップモジュール製造方法とすることで、前記ベアーチップ部品裏面のアース接続抵抗を最小にしている。また、前記ベアーチップ部品および前記ブロックを樹脂状の第１絶縁膜で覆うことで、前記ベアーチップ部品および前記ブロックと前記絶縁膜との間の空隙部を無くして、前記バンプおよび前記ブロックと前記パターンの一部との導体配線にショートまたは断線等の不良が生じないようにしている。
【００１５】
また、前記マルチチップモジュール製造方法において、金属性のバンプおよび導電ブロックおよび第１絶縁膜を所定の面粗さ０．２μｍ以下に平坦化加工するマルチチップモジュール製造方法とすることで、平坦化加工された前記バンプおよび前記ブロックおよび前記絶縁膜上に平坦な第１配線パターンを形成可能としている。
【００１６】
また、前記マルチチップモジュール製造方法において、金属性のバンプおよび導電ブロックおよび第１絶縁膜を平坦化加工し、その上に平坦化の為に樹脂状の第２絶縁膜で覆い、第２絶縁膜に所定のバイアホールを形成し、その上に金属層にて第１配線パターンを形成して、前記バンプおよび前記ブロックと前記配線パターンの一部とを電気的に接続するマルチチップモジュール製造方法とすることで、前記バンプおよび前記ブロックおよび第１絶縁膜の平坦化加工面の面粗さを第２絶縁膜で補うようにしている。
【００１７】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。図１は本発明の第１の実施例のマルチチップモジュールの断面図である。図１では、金属性のアース導体層２を設けた金属や半導体から成る平面状のベース基板３と、その上に搭載する電極４上に金属性（例えばＡｕまたはＡｌ等）のバンプ５を持つ複数の半導体素子またはＩＣチップで成るベアーチップ部品６と、ベース基板３上に搭載する少なくとも１つ以上の金属性の導電ブロック７と、ベアーチップ部品６および導電ブロック７を埋め込むように覆った樹脂状の第１絶縁膜８‐１と、その上に金属層にて形成した第１配線パターン９‐１とで構成している。このマルチチップモジュール１‐１では、バンプ５が少なくともベアーチップ部品６の高さむら以上の高さで成り、第１絶縁膜８‐１とバンプ５と導電ブロック７とが所定の同じ高さに平坦化加工され、その上に第１配線パターン９‐１が形成されてバンプ５と導電ブロック７と第１配線パターン９‐１の一部とが接続されている。
【００１８】
また、図１では、ベース基板３が低熱膨張率で熱伝導率の高い金属板（例えばＣｕまたはＡｌまたはＦｅまたはＮｉ等、またはそれらの合金、またはそれらの複合材料）またはＳｉ基板で成り、第１絶縁膜８‐１が、膜厚が１００μｍ以上２００μｍ以下で、ベース基板３との熱膨張率差が２ｐｐｍ／℃以下で、引張弾性率が８ＧＰａ以下で、硬化温度が２００℃以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂で成り、導電ブロック７が第１絶縁膜８‐１との熱膨張率差が１０ｐｐｍ／℃以下で低抵抗率の金属（例えばＣｕまたはＣｕ合金等）で成らしめている。
【００１９】
図２は本発明の第２の実施例のマルチチップモジュール製造方法の断面図である。図２では、図（ａ）において、金属や半導体から成る平面上のベース基板３上にあらかじめ金属性のアース導体層２を形成し、次ぎにその上に複数の半導体素子またはＩＣチップで成るベアーチップ部品６および金属性の導電ブロック７を熱伝導率が高く電気抵抗率の小さい導電材１０を用いて搭載し、次ぎにチップ部品６の各電極４上に少なくともベアーチップ部品６の高さむら以上の高さで成る金属性のバンプ５を設けている。次ぎに図（ｂ）において、全てのベアーチップ部品６およびバンプ５および導電ブロック７を埋め込むように樹脂状の第１絶縁膜８‐１で覆い、次ぎにガス抜きを行いつつ第１絶縁膜８‐１を加熱により硬化させている。次ぎに図（ｃ）において、全てのバンプ５および導電ブロック７の平坦化面が所定の面積となる高さ即ち第１絶縁膜８‐１が所定の膜厚となるまで、バンプ５および導電ブロック７および第１絶縁膜８‐１を一括で平坦化加工している。次ぎに図（ｄ）において、平坦化加工した面上に金属層にて第１配線パターン９‐１を形成して、バンプ５および導電ブロック７と第１配線パターン９‐１の一部とを電気的に接続して、マルチチップモジュール１‐１を形成している。
【００２０】
また、図２では、ベース基板３に低熱膨張率で熱伝導率の高い金属板（例えばＣｕまたはＡｌまたはＦｅまたはＮｉ等、またはそれらの合金、またはそれらの複合材料）またはＳｉ基板を用い、第１絶縁膜８‐１に、膜厚が１００μｍ以上２００μｍ以下で、ベース基板３との熱膨張率差が２ｐｐｍ／℃以下で、引張弾性率が８ＧＰａ以下で、硬化温度が２００℃以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂を用いることで、第１絶縁膜８‐１を一回の塗布で成膜すると共に、第１絶縁膜８‐１成膜後のベース基板３の反りを製造プロセスでの許容値内に押さえている。また、導電ブロック７に低抵抗率の金属（例えばＣｕまたはＣｕ合金等）を用い、導電ブロック７の底辺寸法を高さより大きくすることで、第１絶縁膜８‐１の塗布工程での導電ブロック７の変形を押さえている。
【００２１】
また、図２では、金属性のバンプ５および導電ブロック７および第１絶縁膜８‐１を研削または研削および研磨にて所定の面粗さ０．２μｍ以下に平坦化加工している。
【００２２】
図３は本発明の第３の実施例のマルチチップモジュール製造方法の断面図である。図３では、図（ａ）において、金属性のバンプ５および導電ブロック７および第１絶縁膜８‐１をあらかじめ平坦化加工し、次ぎに図（ｂ）において、その上を樹脂状の第２絶縁膜８‐２で覆って鏡面な平坦面を設け、次ぎに第２絶縁膜８‐２に所定のバイアホール１１を形成し、次ぎに図（ｃ）において、その上に金属層にて第１配線パターン９‐１を形成して、バンプ５および導電ブロック７と第１配線パターン９‐１の一部とを電気的に接続して、マルチチップモジュール１‐２を形成している。
【００２３】
図４（ａ）は本発明の第４の実施例のマルチチップモジュールの上面図、図４（ｂ）は図４（ａ）の（Ａ）‐（Ａ）’間の断面図である。図４は、本発明の第１の実施例のマルチチップモジュール１‐１と、樹脂状の第２絶縁膜８‐２と、薄膜プロセスで形成する抵抗１２と、金属層で成る第２配線パターン９‐２と、薄膜プロセスで形成する静電容量１３と、樹脂状の第３絶縁膜８‐３と、金属層で成る第３配線パターン９‐３およびコイル１４とで構成している。このマルチチップモジュール１‐３では、第２配線パターン９‐２で抵抗１２および第１配線パターン９‐１と第２配線パターン９‐２の一部とが電気的に接続され、また、第３配線パターン９‐３で静電容量１３およびコイル１４および第２配線パターン９‐２と第３配線パターン９‐３の一部および外部引出し電極１５とが電気的に接続されている。
【００２４】
図５は図４に示す本発明の第４の実施例のマルチチップモジュールの回路構成の一例である。図では、入力信号を外部引出し電極１５‐１より入力し、静電容量１３‐１を介してベアーチップ部品６‐１に入力する。ベアーチップ部品６‐１の出力信号は静電容量１３‐２を介してベアーチップ部品６‐２に入力する。抵抗１２はベアーチップ部品６‐２の入力用プルアップ抵抗として機能する。ベアーチップ部品６‐２の出力信号はコイル１４を介して外部引出し電極１５‐２から外部へ出力する。
【００２５】
図６は本発明の第５の実施例のマルチチップモジュールの断面図であリ、本発明の第４の実施例の図４に示すマルチチップモジュール１‐３上に第４絶縁膜８‐４を形成し、その上にメッキ等でシールド膜１６を形成している。図（ａ）ではシールド膜１６を第４絶縁膜８‐４にて外部引出し電極１５‐１および外部引出し電極１５‐２と電気的に絶縁している。図（ｂ）は本発明の第４の実施例の図４（ａ）に示すマルチチップモジュール１‐３の（Ｂ）‐（Ｂ）’間の断面位置に相当する図である。図（ｂ）ではシールド膜１６を外部引出し電極１５‐３および外部引出し電極１５‐４と接続して、第３配線パターン９‐３および第２配線パターン９‐２および第１配線パターン９‐１および導電ブロック７およびアース導体層２のそれぞれの一部と電気的に接続している。
【００２６】
図７は本発明の第６の実施例のマルチチップモジュールの断面図であり、本発明の第４の実施例の図４に示すマルチチップモジュール１‐３上に第４絶縁膜８‐４を形成し、その上にシールドキャップ１７を搭載している。図（ａ）ではシールドキャップ１７を第４絶縁膜８‐４にて外部引出し電極１５‐１および外部引出し電極１５‐２と電気的に絶縁している。図（ｂ）は本発明の第４の実施例の図４（ａ）に示すマルチチップモジュール１‐３の（Ｂ）‐（Ｂ）’間の断面位置に相当する図である。図（ｂ）ではシールドキャップ１７を外部引出し電極１５‐３および外部引出し電極１５‐４とハーメチックシール１８により接続して、第３配線パターン９‐３および第２配線パターン９‐２および第１配線パターン９‐１および導電ブロック７およびアース導体層２のそれぞれの一部と電気的に接続している。
【００２７】
図８は図４に示す本発明の第４の実施例の製造方法の斜視図である。図のように、本製造方法では、多数個のマルチチップモジュール１‐３を、大面積のウエハ型基板３‐１または角形基板３‐２上に一括で形成している。
【００２８】
以上、図７までの実施例では、モジュール１個当たり複数のベアーチップ部品６を搭載した構造について説明してきたが、モジュール１個当たり１個のベアーチップ部品６を搭載した構造においても、複数のモジュール間でそれぞれのモジュールに搭載されたベアーチップ部品６間で高さむらが生じるので、図２の様なモジュール製造方法が有効である。
【００２９】
【発明の効果】
本発明によれば、ベアーチップ部品を覆うよう絶縁膜を平坦化しているため、ベアーチップ部品の高さむらの微調整が不要になるとともに、多品種のベアーチップ部品の搭載が可能となる。
【００３０】
また、本願では、ベース基板とその上に成膜する第１絶縁膜との熱膨張率差を２ｐｐｍ／℃以下と小さくし、さらに第１絶縁膜に引張弾性率が小さく硬化温度が低い樹脂を用いるので、成膜後の基板の反りが小さくできる。
【００３１】
また、本願では、第１絶縁膜と導電ブロックとの熱膨張率差を１０ｐｐｍ／℃以下と小さくしているので、第１配線パターンの一部と前記ブロックとの接続部に断線等の不良が生じない。
【００３２】
また、従来例では、支持板またはパッケージに絶縁体を用いるため放熱性が悪く、消費電力の大きな前記ベアーチップ部品の搭載が出来ない。本願では、ベース基板に金属や半導体を用いるので、前記ベアーチップ部品の前記基板への放熱効率が高くでき、消費電力の大きな前記ベアーチップ部品の搭載が可能となる。
【００３３】
また、従来例では、例えば絶縁膜が薄く、前記絶縁膜の下部にアース導体層などの金属層がある場合、高周波回路での前記絶縁膜における誘電損失が大きくなる。本願では、第１絶縁膜の膜厚を１００μｍ以上に厚くすることで、高周波回路での第１絶縁膜における誘電損失を小さくでき高周波性能が上がる。
【００３４】
また、本願では、金属や半導体から成る平面上のベース基板上に金属性のアース導体層を設け、その上に前記ベアーチップ部品を電気抵抗の小さな導電材を用いて搭載するので、前記ベアーチップ部品裏面のアース接続抵抗が最小にでき、高周波用前記ベアーチップ部品の搭載に最適な実装方式となる。
【００３５】
また、本願では、前記ベアーチップ部品の各電極上に少なくとも前記ベアーチップ部品の高さむら以上の高さで成る金属性のバンプを設け、前記ベアーチップ部品および前記バンプおよび導電ブロックを埋め込むように樹脂状の第１絶縁膜で覆い、前記バンプおよび前記ブロックおよび前記絶縁膜を所定の同じ高さに平坦化加工し、その上に金属層にて第１配線パターンを形成するので、前記ベアーチップ部品および前記ブロックと前記絶縁膜との間に空隙部が生じることがなく、前記バンプおよび前記ブロックと前記パターンの一部との導体配線にショートまたは断線等の不良が生じない。
【００３６】
また、本願では、第１絶縁膜に膜厚が１００μｍ以上２００μｍ以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂を用いるので、第１絶縁膜を一回の塗布で成膜できる。また、本願では、導電ブロックに金属を用いて前記ブロックの底辺寸法を高さより大きくしているので、第１絶縁膜の塗布工程での導電ブロックの変形を小さくできる。
【００３７】
また、本願では、金属性のバンプおよび導電ブロックおよび第１絶縁膜を所定の面粗さ以下に平坦化加工するので、その上に平坦な第１配線パターンが形成可能となる。
【００３８】
また、本願では、金属性のバンプおよび導電ブロックおよび第１絶縁膜を平坦化加工し、その上に樹脂状の第２絶縁膜を成膜することで、第２絶縁膜が前記平坦化加工面の面粗さを補うので、前記平坦化加工が容易になると共に第２絶縁膜上に平坦な第１配線パターンが形成可能となる。
【００３９】
また、本願では、ベース基板に熱伝導率の高い金属板またはＳｉ基板を用い、これに半導体素子またはＩＣチップで成るベアーチップ部品を熱伝導率が高い導電材を用いて搭載することで、前記ベアーチップ部品のベース基板への放熱効率を最大にすることができるので、消費電力が大きな前記ベアーチップ部品の搭載が可能となる。
【００４０】
また、本願では、半導体素子およびＩＣチップはベアーチップ部品を用い、抵抗と静電容量およびコイル等の受動素子は絶縁樹脂上へ薄膜技術を用いて薄型で小型（例えば静電容量は厚さ２μｍ以下、縦１００μｍ、横１００μｍで１００ｐＦを形成 ）に形成するので、高周波特性の劣化が小さい、薄型で小型なマルチチップモジュールの形成が可能と成り、大面積（例えば６インチ径）のウエハ型基板上で、多数個（例えば数１００個）のマルチチップモジュールを一括形成できるので、モジュールの低価格化を図ることができる。
【００４１】
さらに、本願は、モジュール１個当たりベアーチップ部品１個を搭載した構造から複数個搭載した構造まで広く対応できるので、多品種のベアーチップ部品を搭載するマルチチップモジュールの実現に効果大である。
【図面の簡単な説明】
【図１】本発明の第１の実施例のマルチチップモジュールの断面図である。
【図２】本発明の第２の実施例のマルチチップモジュール製造方法の断面図である。
【図３】本発明の第３の実施例のマルチチップモジュール製造方法の断面図である。
【図４】本発明の第４の実施例のマルチチップモジュールの上面図と断面図である。
【図５】本発明の第４の実施例の回路構成図の一例である。
【図６】本発明の第５の実施例のマルチチップモジュールの断面図である。
【図７】本発明の第６の実施例のマルチチップモジュールの断面図である。
【図８】本発明の第４の実施例の製造方法の斜視図である。
【符号の説明】
１…マルチチップモジュール、２…アース導体層、３…ベース基板接合導体層、５…バンプ、６…ベアーチップ部品、７…導電ブロック、８…絶縁層、９…配線パターン、１０…導電材、１２…抵抗、１３…静電容量、１４…コイル。
【発明の属する技術分野】
本発明は、基板上にベアー半導体チップおよび金属電極を実装して成るマルチチップモジュールに関し、特に絶縁膜内チップ埋め込み構造と、絶縁膜と金属電極の平坦化手法とを用いた高周波回路向けのマルチチップモジュールとその製造方法に関する。
【０００２】
【従来の技術】
電子装置の小型化と高性能化の一手段として、ベアー半導体チップと受動素子を複数個相互に接続して一つのモジュールにする、いわゆるマルチチップモジュールがある。
【０００３】
従来のベアー半導体チップの実装方法の一例は、特開平３‐１５５１４４に示すように、ベアー半導体ＩＣチップの厚さより所定分厚い絶縁フィルムにあらかじめベアー半導体ＩＣチップの外形形状より所定分大きい穴を形成し、この絶縁フィルムを支持板に接着剤を介して貼り合わせ、前記ベアー半導体ＩＣチップを接着剤を介して前記貼り合わせ絶縁フィルムの穴部に接着し、ベアー半導体ＩＣチップと絶縁フィルムの空隙およびベアー半導体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化し、ベアー半導体ＩＣチップ上の導体パッド部の上部の樹脂をフォトリソ法で除去した後、全面に導体膜を形成し、フォトリソ法で所定の導体配線を形成している。
【０００４】
また従来の半導体装置（特にマルチチップモジュール）とその製造方法の一例は、特開平５‐４７８５６に示すように、パッケージに配設された少なくとも１個のステージにチップをマウントし、前記パッケージとチップに絶縁膜を塗着し、前記パッケージ上の接続パッドと前記チップ上のパッドに導通するバイアホールを前記絶縁膜に設け、前記バイアホール間を配線パターンによって接続するように構成している。
【０００５】
【発明が解決しようとする課題】
特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、ベアー半導体チップのパッドと配線との接続をバイアホールにより行うため、ベアー半導体チップの同一ロット内での高さむらまたは製造ロットまたは品種の違いによる高さの違いを小さく（例えば２ミクロンメートル以下）するか又は各ベアー半導体チップの高さむらに応じた厚みの絶縁フィルム或いは深さのステージを設ける必要性が生じ、ベアー半導体チップの高さ又は絶縁フィルムの厚さ或いはステージの深さの調整加工が困難になりチップ価格が高価になることが予想される。また、支持板或いはパッケージが絶縁基板で成っており、一般に絶縁基板の材料は導電材料および半導体材料に比べ熱伝導率が１桁以上低いため、高出力な電力損失の大きい電力増幅器等の実装には不適である。
【０００６】
さらに、特開平５‐４７８５６の実施例では、チップ裏面のマウント用導体層（例えばＡｕ‐Ｓｉ共晶または導電性接着剤）と絶縁フィルム上の導体配線との間に電気的接合が無く、高周波領域での回路動作に安定性を欠く。
【０００７】
さらに、特開平３‐１５５１４４に示す従来のベアー半導体チップの実装方法の一例では、ベアー半導体ＩＣチップと絶縁フィルム間の空隙およびベアー半導体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化する工程において、熱硬化時の液状樹脂の収縮によりベアー半導体ＩＣチップと絶縁フィルム間の空隙部に窪みが生じ易い。前記空隙部に窪みが生じると、前記空隙部の導体配線にショートまたは断線等の不良を生じる。
【０００８】
さらに、特開平５‐４７８５６に示す半導体装置とその製造方法の一例においても、液状樹脂の熱硬化工程において、熱硬化時の液状樹脂の収縮によりパッケージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前記空隙部の配線パターンにショートまたは断線等の不良が生じ易い。
【０００９】
さらに、特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、液状樹脂または絶縁膜の塗布工程で、ベアー半導体ＩＣチップと絶縁フィルム間の空隙内部またはパッケージとチップ間の空隙内部に塗布工程時の雰囲気ガスが残り易く、ボイドの原因となる。
【００１０】
さらに、特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、ベアー半導体ＩＣチップと絶縁フィルムまたはパッケージ間の空隙部にチップハンドリングのための所定の幅が必要となり、さらに、隣接する穴部またはステージ間に所定幅の隔壁が必要となるため、少なくとも空隙部と隔壁の幅に相当する寸法分の前記チップ搭載間隔が必要となり、マルチチップモジュールの小型化に支障を生じる。
【００１１】
このように、従来のベアー半導体チップの実装方法および半導体装置とその製造方法では、ベアー半導体チップの高さむらに対する各種調整の困難さと、放熱性能および高周波性能の低さと、ベアー半導体ＩＣチップと絶縁フィルム間の空隙部またはパッケージとチップ間の空隙部における配線パターン不良の生じ易さ等の課題があった。
【００１２】
【課題を解決するための手段】
本発明は、上で述べた課題を解決するため、平面状の基板と、前記基板の上に搭載されたベアーチップ部品と、前記ベアーチップ部品を覆うようにして平坦化された第１絶縁膜と、前記第１絶縁膜の上に形成された金属層とを有することを特徴とするマルチチップモジュールとした。これにより、ベアーチップ部品の高さむらの微調整が不要になるとともに、高さの異なる多品種のベアーチップ部品の搭載が可能となる。また、基板として導体または半導体を用いれば、基板はベアーチップ部品の放熱板としての機能を有することになるため、ベアーチップ部品の基板への放熱効率が高くなり、ベアーチップ部品として高出力な電力増幅器の実装が可能となる。
【００１３】
また、前記構造のマルチチップモジュールにおいて、低熱膨張率で、熱伝導率の高い金属板またはＳｉ基板で成るベース基板上に、膜厚が１００μｍ以上２００μｍ以下で、前記基板との熱膨張率差が２ｐｐｍ／℃以下で、引張弾性率が８ＧＰａ以下で、硬化温度が２００℃以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂を用いて１回塗りで第１絶縁膜を成膜することにより、前記絶縁膜の形成が容易になると共に基板の反りを小さくしている。さらに、前記絶縁膜との熱膨張率差が１０ｐｐｍ／℃以下で、低抵抗率の金属で成る導電ブロックを用いることで、前記絶縁膜上に金属層によって形成された第１配線パターンの一部と前記ブロックとの接続部において断線等の不良を生じさせない。さらに、前記絶縁膜の膜厚を１００μｍ以上２００μｍ以下とすることで、前記絶縁膜における高周波での誘電損失を小さくしている。
【００１４】
また、金属や半導体から成る平面上のベース基板上に金属性のアース導体層を設け、その上に複数の半導体素子またはＩＣチップで成るベアーチップ部品および金属性の導電ブロックを導電材を用いて搭載し、前記ベアーチップ部品の各電極上に少なくとも前記ベアーチップ部品の高さむら以上の高さで成る金属性のバンプを設け、前記ベアーチップ部品および前記バンプおよび前記ブロックを埋め込むように樹脂状の第１絶縁膜で覆い、前記バンプおよび前記ブロックおよび前記絶縁膜を所定の同じ高さに平坦化加工し、その上に金属層にて第１配線パターンを形成して、前記バンプおよび前記ブロックと前記パターンの一部とを電気的に接続するマルチチップモジュール製造方法とすることで、前記ベアーチップ部品裏面のアース接続抵抗を最小にしている。また、前記ベアーチップ部品および前記ブロックを樹脂状の第１絶縁膜で覆うことで、前記ベアーチップ部品および前記ブロックと前記絶縁膜との間の空隙部を無くして、前記バンプおよび前記ブロックと前記パターンの一部との導体配線にショートまたは断線等の不良が生じないようにしている。
【００１５】
また、前記マルチチップモジュール製造方法において、金属性のバンプおよび導電ブロックおよび第１絶縁膜を所定の面粗さ０．２μｍ以下に平坦化加工するマルチチップモジュール製造方法とすることで、平坦化加工された前記バンプおよび前記ブロックおよび前記絶縁膜上に平坦な第１配線パターンを形成可能としている。
【００１６】
また、前記マルチチップモジュール製造方法において、金属性のバンプおよび導電ブロックおよび第１絶縁膜を平坦化加工し、その上に平坦化の為に樹脂状の第２絶縁膜で覆い、第２絶縁膜に所定のバイアホールを形成し、その上に金属層にて第１配線パターンを形成して、前記バンプおよび前記ブロックと前記配線パターンの一部とを電気的に接続するマルチチップモジュール製造方法とすることで、前記バンプおよび前記ブロックおよび第１絶縁膜の平坦化加工面の面粗さを第２絶縁膜で補うようにしている。
【００１７】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。図１は本発明の第１の実施例のマルチチップモジュールの断面図である。図１では、金属性のアース導体層２を設けた金属や半導体から成る平面状のベース基板３と、その上に搭載する電極４上に金属性（例えばＡｕまたはＡｌ等）のバンプ５を持つ複数の半導体素子またはＩＣチップで成るベアーチップ部品６と、ベース基板３上に搭載する少なくとも１つ以上の金属性の導電ブロック７と、ベアーチップ部品６および導電ブロック７を埋め込むように覆った樹脂状の第１絶縁膜８‐１と、その上に金属層にて形成した第１配線パターン９‐１とで構成している。このマルチチップモジュール１‐１では、バンプ５が少なくともベアーチップ部品６の高さむら以上の高さで成り、第１絶縁膜８‐１とバンプ５と導電ブロック７とが所定の同じ高さに平坦化加工され、その上に第１配線パターン９‐１が形成されてバンプ５と導電ブロック７と第１配線パターン９‐１の一部とが接続されている。
【００１８】
また、図１では、ベース基板３が低熱膨張率で熱伝導率の高い金属板（例えばＣｕまたはＡｌまたはＦｅまたはＮｉ等、またはそれらの合金、またはそれらの複合材料）またはＳｉ基板で成り、第１絶縁膜８‐１が、膜厚が１００μｍ以上２００μｍ以下で、ベース基板３との熱膨張率差が２ｐｐｍ／℃以下で、引張弾性率が８ＧＰａ以下で、硬化温度が２００℃以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂で成り、導電ブロック７が第１絶縁膜８‐１との熱膨張率差が１０ｐｐｍ／℃以下で低抵抗率の金属（例えばＣｕまたはＣｕ合金等）で成らしめている。
【００１９】
図２は本発明の第２の実施例のマルチチップモジュール製造方法の断面図である。図２では、図（ａ）において、金属や半導体から成る平面上のベース基板３上にあらかじめ金属性のアース導体層２を形成し、次ぎにその上に複数の半導体素子またはＩＣチップで成るベアーチップ部品６および金属性の導電ブロック７を熱伝導率が高く電気抵抗率の小さい導電材１０を用いて搭載し、次ぎにチップ部品６の各電極４上に少なくともベアーチップ部品６の高さむら以上の高さで成る金属性のバンプ５を設けている。次ぎに図（ｂ）において、全てのベアーチップ部品６およびバンプ５および導電ブロック７を埋め込むように樹脂状の第１絶縁膜８‐１で覆い、次ぎにガス抜きを行いつつ第１絶縁膜８‐１を加熱により硬化させている。次ぎに図（ｃ）において、全てのバンプ５および導電ブロック７の平坦化面が所定の面積となる高さ即ち第１絶縁膜８‐１が所定の膜厚となるまで、バンプ５および導電ブロック７および第１絶縁膜８‐１を一括で平坦化加工している。次ぎに図（ｄ）において、平坦化加工した面上に金属層にて第１配線パターン９‐１を形成して、バンプ５および導電ブロック７と第１配線パターン９‐１の一部とを電気的に接続して、マルチチップモジュール１‐１を形成している。
【００２０】
また、図２では、ベース基板３に低熱膨張率で熱伝導率の高い金属板（例えばＣｕまたはＡｌまたはＦｅまたはＮｉ等、またはそれらの合金、またはそれらの複合材料）またはＳｉ基板を用い、第１絶縁膜８‐１に、膜厚が１００μｍ以上２００μｍ以下で、ベース基板３との熱膨張率差が２ｐｐｍ／℃以下で、引張弾性率が８ＧＰａ以下で、硬化温度が２００℃以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂を用いることで、第１絶縁膜８‐１を一回の塗布で成膜すると共に、第１絶縁膜８‐１成膜後のベース基板３の反りを製造プロセスでの許容値内に押さえている。また、導電ブロック７に低抵抗率の金属（例えばＣｕまたはＣｕ合金等）を用い、導電ブロック７の底辺寸法を高さより大きくすることで、第１絶縁膜８‐１の塗布工程での導電ブロック７の変形を押さえている。
【００２１】
また、図２では、金属性のバンプ５および導電ブロック７および第１絶縁膜８‐１を研削または研削および研磨にて所定の面粗さ０．２μｍ以下に平坦化加工している。
【００２２】
図３は本発明の第３の実施例のマルチチップモジュール製造方法の断面図である。図３では、図（ａ）において、金属性のバンプ５および導電ブロック７および第１絶縁膜８‐１をあらかじめ平坦化加工し、次ぎに図（ｂ）において、その上を樹脂状の第２絶縁膜８‐２で覆って鏡面な平坦面を設け、次ぎに第２絶縁膜８‐２に所定のバイアホール１１を形成し、次ぎに図（ｃ）において、その上に金属層にて第１配線パターン９‐１を形成して、バンプ５および導電ブロック７と第１配線パターン９‐１の一部とを電気的に接続して、マルチチップモジュール１‐２を形成している。
【００２３】
図４（ａ）は本発明の第４の実施例のマルチチップモジュールの上面図、図４（ｂ）は図４（ａ）の（Ａ）‐（Ａ）’間の断面図である。図４は、本発明の第１の実施例のマルチチップモジュール１‐１と、樹脂状の第２絶縁膜８‐２と、薄膜プロセスで形成する抵抗１２と、金属層で成る第２配線パターン９‐２と、薄膜プロセスで形成する静電容量１３と、樹脂状の第３絶縁膜８‐３と、金属層で成る第３配線パターン９‐３およびコイル１４とで構成している。このマルチチップモジュール１‐３では、第２配線パターン９‐２で抵抗１２および第１配線パターン９‐１と第２配線パターン９‐２の一部とが電気的に接続され、また、第３配線パターン９‐３で静電容量１３およびコイル１４および第２配線パターン９‐２と第３配線パターン９‐３の一部および外部引出し電極１５とが電気的に接続されている。
【００２４】
図５は図４に示す本発明の第４の実施例のマルチチップモジュールの回路構成の一例である。図では、入力信号を外部引出し電極１５‐１より入力し、静電容量１３‐１を介してベアーチップ部品６‐１に入力する。ベアーチップ部品６‐１の出力信号は静電容量１３‐２を介してベアーチップ部品６‐２に入力する。抵抗１２はベアーチップ部品６‐２の入力用プルアップ抵抗として機能する。ベアーチップ部品６‐２の出力信号はコイル１４を介して外部引出し電極１５‐２から外部へ出力する。
【００２５】
図６は本発明の第５の実施例のマルチチップモジュールの断面図であリ、本発明の第４の実施例の図４に示すマルチチップモジュール１‐３上に第４絶縁膜８‐４を形成し、その上にメッキ等でシールド膜１６を形成している。図（ａ）ではシールド膜１６を第４絶縁膜８‐４にて外部引出し電極１５‐１および外部引出し電極１５‐２と電気的に絶縁している。図（ｂ）は本発明の第４の実施例の図４（ａ）に示すマルチチップモジュール１‐３の（Ｂ）‐（Ｂ）’間の断面位置に相当する図である。図（ｂ）ではシールド膜１６を外部引出し電極１５‐３および外部引出し電極１５‐４と接続して、第３配線パターン９‐３および第２配線パターン９‐２および第１配線パターン９‐１および導電ブロック７およびアース導体層２のそれぞれの一部と電気的に接続している。
【００２６】
図７は本発明の第６の実施例のマルチチップモジュールの断面図であり、本発明の第４の実施例の図４に示すマルチチップモジュール１‐３上に第４絶縁膜８‐４を形成し、その上にシールドキャップ１７を搭載している。図（ａ）ではシールドキャップ１７を第４絶縁膜８‐４にて外部引出し電極１５‐１および外部引出し電極１５‐２と電気的に絶縁している。図（ｂ）は本発明の第４の実施例の図４（ａ）に示すマルチチップモジュール１‐３の（Ｂ）‐（Ｂ）’間の断面位置に相当する図である。図（ｂ）ではシールドキャップ１７を外部引出し電極１５‐３および外部引出し電極１５‐４とハーメチックシール１８により接続して、第３配線パターン９‐３および第２配線パターン９‐２および第１配線パターン９‐１および導電ブロック７およびアース導体層２のそれぞれの一部と電気的に接続している。
【００２７】
図８は図４に示す本発明の第４の実施例の製造方法の斜視図である。図のように、本製造方法では、多数個のマルチチップモジュール１‐３を、大面積のウエハ型基板３‐１または角形基板３‐２上に一括で形成している。
【００２８】
以上、図７までの実施例では、モジュール１個当たり複数のベアーチップ部品６を搭載した構造について説明してきたが、モジュール１個当たり１個のベアーチップ部品６を搭載した構造においても、複数のモジュール間でそれぞれのモジュールに搭載されたベアーチップ部品６間で高さむらが生じるので、図２の様なモジュール製造方法が有効である。
【００２９】
【発明の効果】
本発明によれば、ベアーチップ部品を覆うよう絶縁膜を平坦化しているため、ベアーチップ部品の高さむらの微調整が不要になるとともに、多品種のベアーチップ部品の搭載が可能となる。
【００３０】
また、本願では、ベース基板とその上に成膜する第１絶縁膜との熱膨張率差を２ｐｐｍ／℃以下と小さくし、さらに第１絶縁膜に引張弾性率が小さく硬化温度が低い樹脂を用いるので、成膜後の基板の反りが小さくできる。
【００３１】
また、本願では、第１絶縁膜と導電ブロックとの熱膨張率差を１０ｐｐｍ／℃以下と小さくしているので、第１配線パターンの一部と前記ブロックとの接続部に断線等の不良が生じない。
【００３２】
また、従来例では、支持板またはパッケージに絶縁体を用いるため放熱性が悪く、消費電力の大きな前記ベアーチップ部品の搭載が出来ない。本願では、ベース基板に金属や半導体を用いるので、前記ベアーチップ部品の前記基板への放熱効率が高くでき、消費電力の大きな前記ベアーチップ部品の搭載が可能となる。
【００３３】
また、従来例では、例えば絶縁膜が薄く、前記絶縁膜の下部にアース導体層などの金属層がある場合、高周波回路での前記絶縁膜における誘電損失が大きくなる。本願では、第１絶縁膜の膜厚を１００μｍ以上に厚くすることで、高周波回路での第１絶縁膜における誘電損失を小さくでき高周波性能が上がる。
【００３４】
また、本願では、金属や半導体から成る平面上のベース基板上に金属性のアース導体層を設け、その上に前記ベアーチップ部品を電気抵抗の小さな導電材を用いて搭載するので、前記ベアーチップ部品裏面のアース接続抵抗が最小にでき、高周波用前記ベアーチップ部品の搭載に最適な実装方式となる。
【００３５】
また、本願では、前記ベアーチップ部品の各電極上に少なくとも前記ベアーチップ部品の高さむら以上の高さで成る金属性のバンプを設け、前記ベアーチップ部品および前記バンプおよび導電ブロックを埋め込むように樹脂状の第１絶縁膜で覆い、前記バンプおよび前記ブロックおよび前記絶縁膜を所定の同じ高さに平坦化加工し、その上に金属層にて第１配線パターンを形成するので、前記ベアーチップ部品および前記ブロックと前記絶縁膜との間に空隙部が生じることがなく、前記バンプおよび前記ブロックと前記パターンの一部との導体配線にショートまたは断線等の不良が生じない。
【００３６】
また、本願では、第１絶縁膜に膜厚が１００μｍ以上２００μｍ以下で、硬化収縮率が１０％以下の熱硬化性樹脂または加熱溶融性樹脂を用いるので、第１絶縁膜を一回の塗布で成膜できる。また、本願では、導電ブロックに金属を用いて前記ブロックの底辺寸法を高さより大きくしているので、第１絶縁膜の塗布工程での導電ブロックの変形を小さくできる。
【００３７】
また、本願では、金属性のバンプおよび導電ブロックおよび第１絶縁膜を所定の面粗さ以下に平坦化加工するので、その上に平坦な第１配線パターンが形成可能となる。
【００３８】
また、本願では、金属性のバンプおよび導電ブロックおよび第１絶縁膜を平坦化加工し、その上に樹脂状の第２絶縁膜を成膜することで、第２絶縁膜が前記平坦化加工面の面粗さを補うので、前記平坦化加工が容易になると共に第２絶縁膜上に平坦な第１配線パターンが形成可能となる。
【００３９】
また、本願では、ベース基板に熱伝導率の高い金属板またはＳｉ基板を用い、これに半導体素子またはＩＣチップで成るベアーチップ部品を熱伝導率が高い導電材を用いて搭載することで、前記ベアーチップ部品のベース基板への放熱効率を最大にすることができるので、消費電力が大きな前記ベアーチップ部品の搭載が可能となる。
【００４０】
また、本願では、半導体素子およびＩＣチップはベアーチップ部品を用い、抵抗と静電容量およびコイル等の受動素子は絶縁樹脂上へ薄膜技術を用いて薄型で小型（例えば静電容量は厚さ２μｍ以下、縦１００μｍ、横１００μｍで１００ｐＦを形成 ）に形成するので、高周波特性の劣化が小さい、薄型で小型なマルチチップモジュールの形成が可能と成り、大面積（例えば６インチ径）のウエハ型基板上で、多数個（例えば数１００個）のマルチチップモジュールを一括形成できるので、モジュールの低価格化を図ることができる。
【００４１】
さらに、本願は、モジュール１個当たりベアーチップ部品１個を搭載した構造から複数個搭載した構造まで広く対応できるので、多品種のベアーチップ部品を搭載するマルチチップモジュールの実現に効果大である。
【図面の簡単な説明】
【図１】本発明の第１の実施例のマルチチップモジュールの断面図である。
【図２】本発明の第２の実施例のマルチチップモジュール製造方法の断面図である。
【図３】本発明の第３の実施例のマルチチップモジュール製造方法の断面図である。
【図４】本発明の第４の実施例のマルチチップモジュールの上面図と断面図である。
【図５】本発明の第４の実施例の回路構成図の一例である。
【図６】本発明の第５の実施例のマルチチップモジュールの断面図である。
【図７】本発明の第６の実施例のマルチチップモジュールの断面図である。
【図８】本発明の第４の実施例の製造方法の斜視図である。
【符号の説明】
１…マルチチップモジュール、２…アース導体層、３…ベース基板接合導体層、５…バンプ、６…ベアーチップ部品、７…導電ブロック、８…絶縁層、９…配線パターン、１０…導電材、１２…抵抗、１３…静電容量、１４…コイル。
Claims (11)
- 基板の上に搭載された、第１ベアーチップ部品及び第２ベアーチップ部品と、
前記第１ベアーチップ部品の電極上に形成された金属性の第１バンプと、
前記第２ベアーチップ部品の電極上に形成された金属性の第２バンプと、
前記第１ベアーチップ部品、前記第２ベアーチップ部品、前記第１バンプ及び前記第２バンプとを埋め込むようにして形成された第１絶縁膜とを有し、
前記第１ベアーチップ部品と前記第２ベアーチップ部品との間には高さむらがあり、
前記第１バンプと前記第２バンプの前記基板表面からの高さが同じになるように前記第１絶縁膜、前記第１バンプ及び前記第２バンプが研削または研磨されていることを特徴とするマルチチップモジュール。 - 請求項１記載のマルチチップモジュールにおいて、
前記第１バンプ、前記第２バンプ及び前記第１絶縁膜の面粗さは、０．２μｍ以下であることを特徴とするマルチチップモジュール。 - 請求項１または２記載のマルチチップモジュールにおいて、
さらに、前記第１絶縁膜の上に金属層による第１配線パターンが形成され、前記第１バンプと前記第２バンプのそれぞれは、前記第１配線パターンと電気的に接続されていることを特徴とするマルチチップモジュール。 - 請求項３記載のマルチチップモジュールにおいて、
さらに、前記第１絶縁膜および前記金属層の上に第２絶縁膜が形成されており、前記第２絶縁膜上に金属層による第２配線パターンが形成されていることを特徴とするマルチチップモジュール。 - 請求項１乃至４記載のマルチチップモジュールにおいて、
前記第１絶縁膜の膜厚は１００μｍ以上２００μｍ以下であることを特徴とするマルチチップモジュール。 - 請求項１乃至５記載のマルチチップモジュールにおいて、
前記基板の上に形成されたアース導電層を介して複数の前記ベアーチップ部品が設けられていることを特徴とするマルチチップモジュール。 - 請求項６記載のマルチチップモジュールにおいて、
さらに、前記アース導電層と前記第１絶縁膜上に形成された配線パターンとが電気的に接続されていることを特徴とするマルチチップモジュール。 - 基板上に、高さの異なるベアーチップ部品を搭載する工程と、
前記ベアーチップ部品の電極の上に、前記ベアーチップ部品の高さの差以上の高さを有する金属性のバンプを設ける工程と、
前記ベアーチップ部品、及び、前記バンプを埋め込むように樹脂状の第１絶縁膜で覆い、加熱により硬化させる工程と、
前記バンプ、及び、前記第１絶縁膜を所定の膜厚になるまで一括で研削または研磨する工程とを有することを特徴とするマルチチップモジュールの製造方法。 - 請求項８記載のマルチチップモジュールの製造方法において、
さらに、前記第１絶縁膜の上に金属層による第１配線パターンを形成する工程とを有することを特徴とするマルチチップモジュールの製造方法。 - 請求項９記載のマルチチップモジュールの製造方法において、
さらに、前記第１絶縁膜、及び、前記金属膜の上に第２絶縁膜を形成する工程と前記第２絶縁膜の上に金属層による第２配線パターンを形成する工程とを有することを特徴とするマルチチップモジュールの製造方法。 - 請求項８乃至１０記載のマルチチップモジュールの製造方法において、
さらに、前記基板の上に金属性の導体層を形成する工程と前記導体層の上に金属性の導体ブロックを形成する工程とを有し、前記研削または研磨する工程は、前記導体ブロックをも研削または研磨する工程であることを特徴とするマルチチップモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02122797A JP3728847B2 (ja) | 1997-02-04 | 1997-02-04 | マルチチップモジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02122797A JP3728847B2 (ja) | 1997-02-04 | 1997-02-04 | マルチチップモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223832A JPH10223832A (ja) | 1998-08-21 |
| JP3728847B2 true JP3728847B2 (ja) | 2005-12-21 |
Family
ID=12049145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02122797A Expired - Fee Related JP3728847B2 (ja) | 1997-02-04 | 1997-02-04 | マルチチップモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728847B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4660946B2 (ja) * | 2001-03-16 | 2011-03-30 | ソニー株式会社 | 電子部品内蔵型回路基板の製造方法 |
| JP2002290006A (ja) * | 2001-03-27 | 2002-10-04 | Ibiden Co Ltd | 部品内蔵基板の製造方法 |
| JP2005347356A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| TW200605169A (en) | 2004-06-29 | 2006-02-01 | Sanyo Electric Co | Circuit device and process for manufacture thereof |
| JP2006013368A (ja) * | 2004-06-29 | 2006-01-12 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US7521806B2 (en) * | 2005-06-14 | 2009-04-21 | John Trezza | Chip spanning connection |
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| JP4395775B2 (ja) | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP5173758B2 (ja) | 2008-11-17 | 2013-04-03 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| CN104603932A (zh) | 2012-12-21 | 2015-05-06 | 松下知识产权经营株式会社 | 电子部件封装件及其制造方法 |
| US9825209B2 (en) | 2012-12-21 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
| WO2014097643A1 (ja) | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097642A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| US8987765B2 (en) | 2013-06-17 | 2015-03-24 | LuxVue Technology Corporation | Reflective bank structure and method for integrating a light emitting device |
| US9230936B2 (en) * | 2014-03-04 | 2016-01-05 | Qualcomm Incorporated | Integrated device comprising high density interconnects and redistribution layers |
| WO2021038986A1 (ja) * | 2019-08-29 | 2021-03-04 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及び電子部品装置 |
-
1997
- 1997-02-04 JP JP02122797A patent/JP3728847B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223832A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100593049B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| KR100660604B1 (ko) | 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법 | |
| US6717252B2 (en) | Semiconductor device | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JPH0888316A (ja) | ハイブリッドｉｃ及びその製造方法 | |
| JP2003163314A (ja) | 半導体装置 | |
| JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP2003224234A (ja) | 半導体装置 | |
| US6706624B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JP2000252407A (ja) | マルチチップモジュール | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JPH10112472A (ja) | 半導体装置及びその製造方法 | |
| JP2002170848A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |