JP2005347356A - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP2005347356A
JP2005347356A JP2004162655A JP2004162655A JP2005347356A JP 2005347356 A JP2005347356 A JP 2005347356A JP 2004162655 A JP2004162655 A JP 2004162655A JP 2004162655 A JP2004162655 A JP 2004162655A JP 2005347356 A JP2005347356 A JP 2005347356A
Authority
JP
Japan
Prior art keywords
conductive pattern
circuit
coating resin
protruding portion
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004162655A
Other languages
English (en)
Inventor
Sadamichi Takakusaki
貞道 高草木
Genichi Nezu
元一 根津
Takanari Kusabe
隆也 草部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004162655A priority Critical patent/JP2005347356A/ja
Priority to TW094113197A priority patent/TWI317997B/zh
Priority to KR1020050043631A priority patent/KR100738134B1/ko
Priority to US11/139,142 priority patent/US20050263482A1/en
Priority to CNB2005100747203A priority patent/CN100413029C/zh
Publication of JP2005347356A publication Critical patent/JP2005347356A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

【課題】 被覆樹脂からの導電パターンの露出を容易かつ精度良く行うことが可能な回路装置の製造方法を提供する。
【解決手段】 本発明の回路装置の製造方法では、回路基板１６の表面に形成される導電パターン１８に部分的に上方に突出する突出部２５を形成する。次に、突出部２５も含めて回路基板１６の表面を被覆樹脂２６により被覆する。次に、突出部２５の上面が露出するように、被覆樹脂２６のエッチングを行う。次に、回路素子１４の固着および電気的接続を行う。最後に表面に形成された電気回路を封止して、混成集積回路装置１０が完成する。
【選択図】図４

Description

本発明は回路装置の製造方法に関し、特に、導電パターンを被覆する被覆樹脂を有する回路装置の製造方法に関する。
図７を参照して、従来の混成集積回路装置の構成を説明する（例えば、特許文献１を参照）。図７（Ａ）は混成集積回路装置１００の斜視図であり、図７（Ｂ）は図７（Ａ）のＸ−Ｘ’線に於ける断面図である。
従来の混成集積回路装置１００は次のような構成を有する。矩形の基板１０６と、基板１０６の表面に設けられた絶縁層１０７と、この絶縁層１０７上に形成された導電パターン１０８と、導電パターン１０８に固着された回路素子１０４と、回路素子１０４と導電パターン１０８とを電気的に接続する金属線１０５と、導電パターン１０８と電気的に接続されたリード１０１とで、混成集積回路装置１００は構成されている。更に、混成集積回路装置１００は全体が封止樹脂１０２で封止されている。更に、絶縁層１０７の表面に形成された導電パターン１０８は、電気的に接続する箇所を除いた領域が、被覆樹脂１０９により被覆されていた。
上記した混成集積回路装置の製造方法を説明する。先ず、金属から成る回路基板１０７の表面に絶縁層１０７を形成する。次に、所定の回路が構成されるように導電パターン１０８のパターニングを行う。次に、回路素子１０４が固着される領域を除いて導電パターン１０８が被覆されるように被覆樹脂１０９を形成する。そして、回路素子１０４の固着や、封止樹脂１０２の形成等の工程を経て、上記した混成集積回路装置１００が完成する。
特開平６−１７７２９５号公報（第４頁、第１図）
しかしながら、上述したような混成集積回路装置の製造方法では、リソグラフィ工程により、部分的に被覆樹脂１０９を除去して導電パターン１０８を露出させていた。具体的には、導電パターン１０８を全面的に被覆するように被覆樹脂１０９を塗布した後に、リソグラフィ工程により選択的に被覆樹脂を除去していた。しかしながら、この方法では、リソグラフィ工程の精度を考慮したマージンを取り入れた設計が必要であり、このことが装置全体の小型化を阻害していた。更に、被覆樹脂１０９を部分的に除去するために行うリソグラフィ工程自体が、製造コストを押し上げていた。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、被覆樹脂からの導電パターンの露出を容易かつ精度良く行うことが可能な回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、厚み方向に突出する突出部が形成された導電パターンを回路基板の表面に形成する工程と、前記導電パターンが被覆されるように前記回路基板の表面に被覆樹脂を形成する工程と、前記被覆樹脂を表面からエッチングすることにより、前記突出部を前記被覆樹脂から露出させる工程とを具備することを特徴とする。
更に、本発明の回路装置の製造方法では、記突出部に回路素子を電気的に接続することを特徴とする。
更に、本発明の回路装置の製造方法では、前記被覆樹脂を表面から一様に除去することにより、前記突出部を露出させることを特徴とする。
更に、本発明の回路装置の製造方法では、前記突出部の側面が部分的に露出するまで前記エッチングを行うことを特徴とする。
更に、本発明の回路装置の製造方法では、前記回路基板は金属から成る基板であり、前記回路基板の表面を覆うように形成された絶縁層の表面に前記導電パターンを形成することを特徴とする。
本発明の回路装置の製造方法に依れば、露光マスクを用いずに精度良く導電パターンを部分的に被覆樹脂から露出させることができる。具体的には、他の領域よりも突出する突出部が形成された導電パターンを被覆樹脂にて被覆した後に、被覆樹脂を表面から一様に除去することで、突出部の露出を行うことが可能である。従って、従来例のようにリソグラフィ工程を行わずに導電パターンの部分的な露出が行えるので、リソグラフィ工程により発生する誤差を排除したパターンの設計を行うことができる。従って、回路装置全体の小型化を実現することができる。更に、リソグラフィ工程を排除したことから、製造コストを低減させた回路装置の製造方法を提供することができる。
図１を参照して、本発明の回路装置の一例としての混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’断面での断面図である。図１（Ｃ）は、導電パターン１９に突出部２５が形成された領域の拡大断面図である。
本形態の混成集積回路装置１０は、絶縁層１７が表面に形成された回路基板１６と、この絶縁層１７の表面にパターニングされた導電パターン１８を具備する構成となっている。更に、電気的接続領域を除いた部分の導電パターン１８は、被覆樹脂２６により被覆されている。また、導電パターン１８と電気的に接続された回路素子１４は、封止樹脂１２により封止されている。このような構成の混成集積回路装置１０の詳細を下記する。
回路基板１６は、金属またはセラミック等から成る基板が放熱の意味で好ましい。しかし、フレキシブルシートや樹脂から成るプリント基板等でも良く、少なくとも基板の表面が絶縁処理されたものであればよい。また回路基板１６の材料としては、金属としてＡｌ、ＣｕまたはＦｅ等を採用可能であり、セラミックとしてはＡｌ２Ｏ３、ＡｌＮを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板１６の材料として採用することが出来る。一例として回路基板１６としてＡｌより成る基板を採用した場合、回路基板１６とその表面に形成される導電パターン１８とを絶縁させる方法は２つの方法がある。１つは、アルミ基板の表面をアルマイト処理する方法である。もう１つの方法は、アルミ基板の表面に絶縁層１７を形成して、絶縁層１７の表面に導電パターン１８を形成する方法である。
一般には、後者のＡｌ基板の上に絶縁樹脂をカバーさせたもの、または両方を用い、表面がアルマイト処理され、更に絶縁樹脂をカバーさせたものが用いられる。ここでは、図１（Ｂ）を参照して、回路基板１６表面に載置された回路素子１４から発生する熱を好適に外部に逃がすために、回路基板１６の裏面は封止樹脂１２から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板１６の裏面も含めて封止樹脂１２により全体を封止することもできる。
回路素子１４は導電パターン１８上に固着され、回路素子１４と導電パターン１８とで所定の電気回路が構成されている。回路素子１４としては、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板１６に固着されても良い。ここで、フェイスアップで実装される能動素子等は、金属細線１５を介して、導電パターン１８と電気的に接続される。
具体例として、上記した回路素子１４としては、ＬＳＩチップ、コンデンサ、抵抗等を例にあげられる。ＬＳＩチップは、Ｓｉチップ裏面がＧＮＤまたはフローティングにより、接着剤が区別される。チップの裏面が、ＧＮＤの場合は、ロウ材または導電ペーストで固着され、ボンディングパットとの接続は、フェイスアップまたはダウンにより、金属細線またはロウ材等が採用される。更に、上記回路素子１４としては、大きな電流を制御するパワー系のトランジスタ、例えばパワーモス、ＧＴＢＴ、ＩＧＢＴ、サイリスタ等を採用することができる。またパワー系のＩＣも該当する。近年、チップもサイズが小さく薄型で高機能なため、昔から比べて大量に熱が発生する。例えば、コンピューターを制御するＣＰＵ等がそうである。
導電パターン１８は銅等の金属から成り、回路基板１６と絶縁して形成される。また、リード１１が導出する辺に、導電パターン１８からなるパッドが形成される。リード１１は、ここでは１つの側辺から複数個が導出しているが、複数個の側辺からリード１１が導出しても良い。
突出部２５は、導電パターン１８の他の領域よりも上方に突出した部分であり、被覆樹脂２６からその上面が露出している。突出部２５の上面は、回路素子１４やリード１１と電気的に接続される。突出部２５の突出する高さは、例えば数十μｍ程度であり、必要に応じて増減させることができる。
絶縁層１７は、回路基板１６の表面全域に形成されて、導電パターン１８と回路基板１６とを絶縁させる働きを有する。また、絶縁層１７は、アルミナなどの無機フィラーを樹脂に高充填させたものであり、熱伝導性に優れたものと成っている。導電パターン１８の下端と回路基板１６の表面との距離（絶縁層１７の最小厚さ）は、耐圧によりその厚みが変化するが、５０μｍ程度以上が好ましい。尚、回路基板１６が絶縁性の材料から成る場合は、この絶縁層１７を省いて混成集積回路装置１０を構成することができる。
リード１１は、回路基板１６の周辺部に設けられたパッドに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード１１が設けられている。リード１１とパッドとの接着は、半田（ロウ材）等の導電性接着剤を介して行われている。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面は封止樹脂１２から露出している。更にまた、モールドによる封止以外の封止方法も本形態の混成集積回路装置に適用可能であり、例えば、樹脂のポッティングによる封止、ケース材による封止、等の封止方法を適用させることが可能である。
被覆樹脂２６は、突出部２５の上面を露出させて、導電パターン１８が被覆されるように回路基板１６の表面に形成されている。この被覆樹脂２６を設けることで、製造工程の途中段階にて付着した導電性の粉塵により、導電パターン１８同士が短絡してしまうのを抑止することができる。更に、製造工程の途中や使用状況下に於いて、導電パターン１８が損傷してしまうのを防止することができる。
図１（Ｂ）を参照して、ダイパッド１３Ａ、ボンディングパッド１３Ｂおよびパッド１３Ｃは、被覆樹脂２６から部分的に露出する突出部２５から成る部位である。ダイパッド１３Ａには、ロウ材１９を介して回路素子１４が固着される。ボンディングパッド１３Ｂには、金属細線１５がワイヤボンディングされて、回路素子１４と電気的に接続されるパッドである。パッド１３Ｃは、ロウ材を介してリード１１が固着されるパッドであり、回路基板１６の周辺部に複数個が整列して形成されている。
図１（Ｃ）を参照して、突出部２５は、その上面が被覆樹脂２６から露出しているが、上面に連続する側面も含めて被覆樹脂から露出させることもできる。この構成により、被覆樹脂２６を除去するエッチングにばらつきが生じた場合でも、突出部２６の上面を被覆樹脂２６から確実に露出させることが可能となる。更に、露出した突出部２６に半田等のロウ材を介して回路素子１４を固着させる場合を考えると、側面部も含めた突出部２６にロウ材を付着させることが可能なことから、ロウ材による接続強度を向上させることができる。更に、突出部２５が形成された部分の導電パターン１８は、突出部２５が突出する量に応じて厚くなる。従って、突出部２５がヒートシンクとして機能するので、放熱効果を向上させることができる。
更にまた、回路素子１４の下方に導電パターン１８を延在させることも可能である。この場合は、回路素子１４と、その下方を延在する導電パターン１８とは、導電パターン１８を被覆する被覆樹脂２６により絶縁されている。このような構成にすることにより、回路素子１４の下方に電気回路を構成する配線を形成することが可能となり、装置全体の配線密度を向上させることができる。
次に、図２以降を参照して、本形態の回路装置の製造方法を説明する。
第１工程：本工程では、突出部２５を有する導電パターン１８の形成を行う。先ず、図２（Ａ）および図２（Ｂ）を参照して、表面に絶縁層が形成された回路基板１６に導電箔２０を貼着する。そして、導電箔２０の表面にレジスト２１をパターニングする。導電箔２０の材料としては、銅を主材料とするもの、Ｆｅ−ＮｉまたはＡｌを主材料とする材料を採用することができる。導電箔２０の厚さは、形成される導電パターン１８の厚さにより異なる。レジスト２１は、突出部２５が形成される予定の領域に対応する導電箔２０の表面を被覆している。
図２（Ｃ）を参照して、次に、レジスト２１をエッチングマスクとしてウエットエッチングを行い、レジスト２１が形成されない主面のエッチングを行う。このエッチングによりレジスト２１により被覆されていない領域の導電箔２０の表面はエッチングされ、窪み部２３が形成される。本工程により、レジスト２１にて覆われた部分は、凸状に突出する突出部２５と成る。本工程が終了した後にレジスト２１は剥離される。
図２（Ｄ）および図２（Ｅ）を参照して、次に、回路基板１７に接着された導電箔２０のパターニングを行う。具体的には、形成予定の導電パターン１８の形状に即したレジスト２１を形成した後に、ウエットエッチングを行うことでパターニングを行う。ここで、突出部２５を含む導電パターン１８を被覆するレジスト２１は、突出部２５の周辺部も含めて被覆するように形成される。これは、レジスト２１をパターニングする際のマスクズレを考慮したからである。このようにレジスト２１のパターニングを考慮して、突出部２５を余分にカバーすることにより、エッチングによる導電箔２０の分離を確実に行うことができる。即ち、本形態では、突出部２５の周辺部に縁部１８Ｄが形成されるように、導電パターン１８のパターニングを行っている。
縁部１８Ｄは、上述したように、突出部２５が形成された領域をはみ出して形成される部位である。従って、縁部１８Ｄは、突出部２５を平面的に囲むように形成される。換言すると、レジスト２１は、突出部２５よりも若干広めに形成されることで、縁部１８Ｄは形成される。このように、レジスト２１を広めに形成して、突出部２５が形成された導電パターン１８を平面的にはみ出した被覆を行うことで、安定したエッチングを行うことが出来る。即ち、ウエットエッチングは等方性なので、導電パターン１８はサイドエッチングが進行し、パターニングされた導電パターン１８Ｂの側面はテーパー形状に成っている。従って、このように広めにエッチングを行うことで、サイドエッチングにより導電パターン１８が浸食されてしまうことを防止することが出来る。
次に、図３を参照して、導電パターン１８を形成する他の方法を説明する。この図に示すパターニング方法は、基本的には上述した図２を参照して説明した方法と同様であり、相違点は、導電パターン１８の表面および裏面の両方に突出部２５を設けた点にある。この相違点を中心に以下の説明を行う。尚、以下の説明では、上方に突出して被覆樹脂から露出する突出部を突出部２５Ａと呼ぶ。そして、下方に突出して絶縁層１７に埋め込まれる突出部を突出部２５Ｂと呼ぶ。
図３（Ａ）を参照して、先ず、裏面に形成される突出部２５Ｂを形成する。具体的には、形成予定の突出部２５Ｂに対応する領域にレジスト２１を形成してエッチングを行うことにより、突出部２５Ｂを形成する。
図３（Ｂ）を参照して、突出部２５Ｂが絶縁層１７に埋め込まれるように導電箔２０を絶縁層の表面に密着させる。エッチングにより形成された突出部２５Ｂの側面が湾曲の形状となっている。従って、突出部２５Ｂが形成された箇所に、ボイドが発生するのを抑止することができる。
次に、図３（Ｃ）および図３（Ｄ）を参照して、紙面では上方に突出する突出部２５Ａを形成するためにレジスト２１の形成を行い、エッチングを行う。このことで、突出部２５Ａが形成される。ここでは、突出部２５Ａと突出部２５Ｂとは、同じ箇所に形成されているが、各々を異なる箇所に形成しても良い。
次に、図３（Ｅ）および図３（Ｆ）を参照して、新たにパターニングされて形成されたレジスト２１を介してエッチングを行うことにより、導電パターン１８を形成する。
第２工程：本工程では、突出部２５を除いた領域の導電パターン１８を被覆樹脂により被覆する。具体的には、本工程は、突出部２５も含めた導電パターン１８が全面的に覆われるように被覆樹脂２６を形成した後に、被覆樹脂２６を全面的に表面からエッチングすることにより行う。本工程により、導電パターン１８に設けた突出部２５は、被覆樹脂から露出する。
先ず、図４（Ａ）を参照して、突出部２５の表面も含めて導電パターン１８が全面的に覆われるように、回路基板１６の表面に被覆樹脂２６を形成する。被覆樹脂２６の材料としては、熱硬化性あるいは熱可塑性樹脂の両方を採用可能である。また、被覆樹脂２６の形成方法としては、シート状の樹脂シートを積層させる方法がある。更には、液状または半固形状の樹脂を回路基板１６の表面に塗布することでも、被覆樹脂２６を形成することができる。更に、被覆樹脂２６の材料としては、後のエッチング工程を考慮すると、フィラーが添加されていない樹脂が好ましい。また、被覆樹脂２６にフィラーが混入される場合でも、混入されるフィラーの量は絶縁層１７よりも少量であることが好ましい。多量のフィラーが混入されると、エッチングの工程が阻害される可能性があるからである。更に、後のエッチングを均等に行うために、被覆樹脂２６の表面を平坦化することが好ましい。
次に、図４（Ｂ）を参照して、被覆樹脂２６を表面からエッチングすることにより、突出部２５の上面を被覆樹脂２６から露出させる。本工程では、エッチングマスクを用いずに、被覆樹脂２６の表面全域を一様にエッチングしている。従って、エッチングの進行に伴って、突出部２５の上面は被覆樹脂２６から露出する。本工程では、エッチングのばらつきを考慮して、突出部２５の側面が露出するまでエッチングを行う場合もある。具体的には、突出部２５の上面が露出する程度に、被覆樹脂２６のエッチングを行うと、エッチングのばらつきに起因して、突出部２５の上面が露出されない恐れが考えられる。そこで、本形態では、突出部２５の側面部まで露出するように、被覆樹脂２６のエッチングを行うことで、突出部２５の上面を確実に露出させている。
図４（Ｃ）の斜視図を参照して、本工程により突出部２５の露出をおこなった後の状態を説明する。この図では、被覆樹脂２６に被覆された部分の導電パターン１８は、点線で表示してある。
同図を参照して、表面に露出する突出部２５により、複数個の電気的接続領域が形成されており、本形態ではそれらをパッドと総称している。回路基板１６の一側辺に沿って複数個のパッド１３Ｃが形成されている。これらのパッド１３Ｃは、外部端子となるリードが固着される部位である。ダイパッド１３Ａは、半導体素子等の回路素子１４が固着されるパッドであり、載置予定の回路素子１４と同程度の平面的大きさを有する。更に、ボンディングパッド１３Ｂは、金属細線等を用いて回路素子１４と電気的に接続するために露出しているパッドである。
第３工程：本工程では、回路素子の固着等を行う。図５（Ａ）を参照して、先ず、半田や導電ペースト等を介して回路素子１４を導電パターン１８に固着する。ここでは、１つの混成集積回路装置を構成するユニット２４が、１枚の回路基板１６に複数個形成され、一括してダイボンディングおよびワイヤボンディングを行うことが出来る。ここでは、能動素子をフェイスダウンで実装しているが必要によりフェイスダウンでも良い。
図５（Ｂ）を参照して、ロウ材１９を介して回路素子１４の固着を行う詳細を説明する。上述したように、本形態では、突出部２５の上面および側面も、被覆樹脂２６から露出させることができる。そして、このような場合は、突出部２５の上面および側面を覆うようにロウ材１９は付着される。このようにロウ材１９を形成することにより、ロウ材１９の側面を、括れのない滑らかな曲面にすることができる。このような形状のロウ材１９により、熱応力等の外力に対する信頼性を高くすることができる。
図５（Ｃ）を参照して、金属細線１５を介して回路素子１４と導電パターン１８との電気的接続を行う。本形態では、電気的接続箇所を除いた導電パターン１８の表面は被覆樹脂２６により被覆されている。従って、本工程により導電性の粉塵が発生した場合でも、この粉塵が付着することによる導電パターン１８同士の短絡を防止することができる。
上記工程が終了した後に、各ユニット２４の分離を行う。各ユニットの分離は、プレス機を用いた打ち抜き、ダイシング、等により行うことが出来る。その後に、各ユニットの回路基板１６にリード１１を固着する。
図６を参照して、各回路基板１６の樹脂封止を行う。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型３０Ａおよび下金型３０Ｂとから成る金型３０に回路基板１６を収納した後に、両金型をかみ合わせることでリード１１の固定をする。そして、キャビティ３１に樹脂を封入することで、樹脂封止の工程が行われる。以上の工程で、図１に示すような混成集積回路装置が製造される。
本発明の回路装置の斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｅ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｆ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、斜視図（Ｃ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 本発明の回路装置の製造方法を説明する断面図である。 従来の回路装置の斜視図（Ａ）、断面図（Ｂ）である。
符号の説明
１０ 混成集積回路装置
１１ リード
１２ 封止樹脂
１３Ａ ダイパッド
１３Ｂ ボンディングパッド
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７ 絶縁層
１８ 導電パターン
１９ ロウ材
２０ 導電箔
２１ レジスト
２４ ユニット
２５ 突出部
２６ 被覆樹脂


Claims (5)

  1. 厚み方向に突出する突出部が形成された導電パターンを回路基板の表面に形成する工程と、
    前記導電パターンが被覆されるように前記回路基板の表面に被覆樹脂を形成する工程と、
    前記被覆樹脂を表面からエッチングすることにより、前記突出部を前記被覆樹脂から露出させる工程とを具備することを特徴とする回路装置の製造方法。
  2. 前記突出部に回路素子を電気的に接続することを特徴とする請求項１記載の回路装置の製造方法。
  3. 前記被覆樹脂を表面から一様に除去することにより、前記突出部を露出させることを特徴とする請求項１記載の回路装置の製造方法。
  4. 前記突出部の側面が部分的に露出するまで前記エッチングを行うことを特徴とする請求項１記載の回路装置の製造方法。
  5. 前記回路基板は金属から成る基板であり、
    前記回路基板の表面を覆うように形成された絶縁層の表面に前記導電パターンを形成することを特徴とする請求項１記載の回路装置の製造方法。



JP2004162655A 2004-05-31 2004-05-31 回路装置の製造方法 Withdrawn JP2005347356A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004162655A JP2005347356A (ja) 2004-05-31 2004-05-31 回路装置の製造方法
TW094113197A TWI317997B (en) 2004-05-31 2005-04-26 Circuit device and method of manufacturing circuit device
KR1020050043631A KR100738134B1 (ko) 2004-05-31 2005-05-24 회로 장치의 제조 방법
US11/139,142 US20050263482A1 (en) 2004-05-31 2005-05-27 Method of manufacturing circuit device
CNB2005100747203A CN100413029C (zh) 2004-05-31 2005-05-31 电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162655A JP2005347356A (ja) 2004-05-31 2004-05-31 回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005347356A true JP2005347356A (ja) 2005-12-15

Family

ID=35424038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162655A Withdrawn JP2005347356A (ja) 2004-05-31 2004-05-31 回路装置の製造方法

Country Status (5)

Country Link
US (1) US20050263482A1 (ja)
JP (1) JP2005347356A (ja)
KR (1) KR100738134B1 (ja)
CN (1) CN100413029C (ja)
TW (1) TWI317997B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624305B2 (en) 2009-11-17 2014-01-07 Sony Corporation Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
JP2014504019A (ja) * 2010-12-23 2014-02-13 ヴァレオ システム ドゥ コントロール モトゥール 絶縁された金属基板を有するプリント回路板
JP2014154824A (ja) * 2013-02-13 2014-08-25 Mitsubishi Electric Corp 半導体装置
CN111601453A (zh) * 2020-05-30 2020-08-28 深圳鹏渤信息科技有限公司 一种新型柔性电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170075B (zh) * 2012-03-15 2018-06-26 富士电机株式会社 半导体装置
CN106686932B (zh) * 2015-11-05 2019-12-13 精能医学股份有限公司 植入式电子装置的防水结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698278B2 (ja) * 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
KR100239695B1 (ko) * 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
JP3728847B2 (ja) * 1997-02-04 2005-12-21 株式会社日立製作所 マルチチップモジュールおよびその製造方法
JP3509612B2 (ja) * 1998-05-29 2004-03-22 日立化成デュポンマイクロシステムズ株式会社 感光性重合体組成物、レリーフパターンの製造法及び電子部品
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
EP1327264A1 (en) * 2000-10-17 2003-07-16 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding
JP4371587B2 (ja) * 2001-01-05 2009-11-25 住友ベークライト株式会社 半導体装置の製造方法
JP2002252318A (ja) * 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
US7005241B2 (en) * 2003-06-09 2006-02-28 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624305B2 (en) 2009-11-17 2014-01-07 Sony Corporation Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
JP2014504019A (ja) * 2010-12-23 2014-02-13 ヴァレオ システム ドゥ コントロール モトゥール 絶縁された金属基板を有するプリント回路板
JP2014154824A (ja) * 2013-02-13 2014-08-25 Mitsubishi Electric Corp 半導体装置
CN111601453A (zh) * 2020-05-30 2020-08-28 深圳鹏渤信息科技有限公司 一种新型柔性电路板
CN111601453B (zh) * 2020-05-30 2024-03-15 广东航能电路科技有限公司 一种新型柔性电路板

Also Published As

Publication number Publication date
CN1705085A (zh) 2005-12-07
TWI317997B (en) 2009-12-01
KR100738134B1 (ko) 2007-07-10
US20050263482A1 (en) 2005-12-01
CN100413029C (zh) 2008-08-20
KR20060049442A (ko) 2006-05-19
TW200539408A (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP4785139B2 (ja) 回路装置およびその製造方法
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
JP3650001B2 (ja) 半導体装置およびその製造方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP4722836B2 (ja) 回路装置およびその製造方法
KR20060059177A (ko) 회로 장치 및 그 제조 방법
JP4545022B2 (ja) 回路装置およびその製造方法
JP5096094B2 (ja) 回路装置
KR100738134B1 (ko) 회로 장치의 제조 방법
JP4549171B2 (ja) 混成集積回路装置
JP3759572B2 (ja) 半導体装置
JP4183500B2 (ja) 回路装置およびその製造方法
JP3863816B2 (ja) 回路装置
JP4207112B2 (ja) 樹脂封止型半導体装置の製造方法
JP3963914B2 (ja) 半導体装置
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
JP4439459B2 (ja) 半導体装置
JP3606440B2 (ja) 半導体装置
JP3913622B2 (ja) 回路装置
JP2002064174A (ja) 半導体装置及びその製造方法
JPH08236663A (ja) 混成集積回路装置
JPH10321792A (ja) 半導体装置及びその製造方法
JP2007214325A (ja) 回路装置の製造方法
JP2007049205A (ja) 半導体装置および板状体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708