KR100407595B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100407595B1
KR100407595B1 KR10-2001-0009507A KR20010009507A KR100407595B1 KR 100407595 B1 KR100407595 B1 KR 100407595B1 KR 20010009507 A KR20010009507 A KR 20010009507A KR 100407595 B1 KR100407595 B1 KR 100407595B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor device
bonding
pad
insulating
Prior art date
Application number
KR10-2001-0009507A
Other languages
English (en)
Other versions
KR20020020169A (ko
Inventor
사까모또노리아끼
고바야시요시유끼
사까모또준지
오까다유끼오
이가라시유스께
마에하라에이쥬
다까하시고우지
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020020169A publication Critical patent/KR20020020169A/ko
Application granted granted Critical
Publication of KR100407595B1 publication Critical patent/KR100407595B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Measurement Of Radiation (AREA)

Abstract

프린트 기판, 세라믹 기판, 플렉시블 시트 등이 지지 기판으로서 반도체 소자가 실장된 BGA형의 반도체 장치가 있다. 그러나 이들의 지지 기판은 본래 필요하지 않은 여분의 재료로, 지지 기판의 두께가 반도체 장치를 대형화하고 안에 삽입된 반도체 소자의 열이 방열되기 어려운 구조로 되어 있다.
도전 패턴(11A ∼ 11D)이 절연성 수지(10)에 매립되어 형성되고, 따라서 도전박(20)이 하프 에칭되어 형성되기 때문에, 충분히 그 두께를 얇게 형성할 수 있다. 또한 방열용 전극(11D)이 설치되기 때문에 방열성이 우수한 반도체 장치를 제공할 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 반도체 소자에서의 열을 양호하게 방출할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, IC 패키지는 휴대 기기나 소형·고밀도 실장 기기로의 채용이 진행되어 종래의 IC 패키지와 그 실장 개념이 크게 변하고 있다. 상세하게는 예를 들면 전자 재료(1998년 9월호 22페이지 ∼)의 특집 「CSP 기술과 그것을 지지하는 실장 재료·장치」에 진술되어 있다.
도 9는 플렉시블 시트(50)를 매개 기판으로서 채용하는 것으로, 이 플렉시블 시트(50) 상에는 접착제를 통하여 동박 패턴(51)이 접합되며 또한 IC 칩(52)이 고착되어 있다. 그리고, 이 도전 패턴(51)으로서 이 IC 칩(52) 주위에 형성된 본딩용 패드(53)가 있다. 또한 이 본딩용 패드(53)와 일체로 형성되는 배선(51B)을 통하여 땜납볼 접속용 패드(54)가 형성되어 있다.
그리고 땜납볼 접속용 패드(54)의 이면은 플렉시블 시트가 개구된 개구부(56)가 설치되어 있고 이 개구부(56)를 통하여 땜납볼(55)이 형성되고 있다. 그리고 플렉시블 시트(50)를 기판으로 하여 전체가 절연성 수지(58)로 밀봉되어 있다.
그러나, IC 칩(52)의 이면에 설치된 플렉시블 시트(50)는 매우 고가로 비용 상승을 초래하고 패키지의 두께가 두꺼워져서 중량이 증가된다는 문제가 있었다.
또한 지지 기판은 금속 이외의 재료로 이루어지기 때문에, IC 칩 이면에서 패키지 이면에 걸친 열저항을 크게 하는 문제가 있었다. 상기 지지 기판으로는 플렉시블 시트, 세라믹 기판 또는 프린트 기판이다. 또한 열전도가 양호한 재료로 이루어지는 열전도 패스는 금속 세선(57), 동박 패턴(51) 및 땜납볼(55)로 구동 시에 충분히 방열할 수 없는 구조였다. 따라서, 구동 시에 IC 칩의 온도가 상승하여 구동 전류가 충분히 흐르지 못하는 문제가 있었다.
본 발명은 전술한 과제에 감안하여 이루어져, 제1에, 반도체 소자의 본딩 전극과 대응하여 설치된 패드와, 상기 반도체 소자의 배치 영역에 설치된 방열용 전극과, 상기 방열용 전극 상에 설치된 절연성 접착 수단과, 상기 절연성 접착 수단에 고착되고, 상기 패드와 전기적으로 접속된 상기 반도체 소자와, 상기 패드의 이면 및 상기 절연성 접착 수단을 노출하여 일체화하도록 상기 반도체 소자를 밀봉하는 절연성 수지를 구비하는 것을 해결하는 것이다.
제2에, 상기 절연성 접착 수단은 접착 시트 또는 접착제인 것으로 해결하는것이다.
제3에, 상기 반도체 소자는 페이스 업 방식으로 실장되어, 상기 패드와 상기 본딩 전극은 금속 세선으로 접속됨으로써 해결하는 것이다.
제4에, 영역을 둘러싸도록 설치된 복수의 본딩 패드와, 상기 본딩 패드와 일체로 연장된 외부 접속 전극과, 상기 일 영역에 설치된 방열용 전극과, 상기 방열용 전극에 설치된 절연성 접착 수단과, 상기 절연성 접착 수단을 통하여 고착된 반도체 소자와, 상기 반도체 소자 상의 본딩 전극과 상기 본딩 패드를 접속하는 금속 세선과, 상기 반도체 소자, 상기 본딩 패드, 상기 방열용 전극, 상기 외부 접속 전극 및 상기 금속 세선을 피복하고, 상기 외부 접속 전극의 이면, 상기 방열용 전극의 이면 및 상기 절연성 접착 수단의 이면을 노출하는 절연성 수지를 구비하는 것으로 해결하는 것이다.
제5에, 일 영역을 둘러싸도록 설치된 복수의 패드와, 상기 일 영역에 설치된 방열용 전극과, 상기 방열용 전극에 설치된 절연성 접착 수단과, 상기 절연성 접착 수단을 통하여 고착된 반도체 소자와, 상기 반도체 소자 상의 본딩 전극과 상기 패드를 접속하는 접속 수단과, 상기 반도체 소자, 상기 본딩 패드 및 상기 접속 수단을 피복하고 또한 상기 본딩 패드의 이면 및 상기 절연성 접착 수단을 노출하는 절연성 수지를 구비하고, 상기 본딩 패드의 이면을 외부 접속 전극으로 한 것으로 해결하는 것이다.
제6에, 상기 접속 수단은 금속 세선 또는 납재인 것으로 해결하는 것이다.
제7에, 상기 패드, 본딩 패드 또는 외부 접속 전극의 측면은 만곡 구조로 이루어지는 것으로 해결하는 것이다.
제8에, 도전박을 준비하고 도전 패턴이 볼록형으로 형성되도록 하프 에칭하고, 상기 하프 에칭에 의해 형성된 분리홈에 충전되도록 절연성 접착 수단을 설치하고, 상기 도전 패턴과 전기적으로 접속되고 또한 상기 절연성 접착 수단을 통해 반도체 소자를 고착하고, 상기 반도체 소자, 상기 도전 패턴을 밀봉하도록 상기 도전박에 절연성 수지를 설치하고, 상기 절연성 접착 수단의 이면이 노출하고, 도전 패턴으로서 분리되도록 상기 도전박의 이면을 제거하는 것으로 해결하는 것이다.
제9에, 도전박을 준비하고, 적어도 패드와 방열용 전극으로 이루어지는 도전 패턴이 볼록형으로 형성되도록 하프 에칭하고, 상기 방열용 전극을 피복하고, 이 전극과 인접한 분리홈에 충전되도록 절연성 접착 수단을 설치하고, 상기 패드와 전기적으로 접속되고 또한 상기 절연성 접착 수단을 통하여 상기 방열용 전극 상에 반도체 소자를 고착하고, 상기 반도체 소자 및 상기 패드를 밀봉하도록 상기 도전박에 절연성 수지를 설치하고, 상기 절연성 접착 수단의 이면이 노출하고, 상기 도전 패턴이 분리되도록 상기 도전박의 이면을 제거하는 것으로 해결하는 것이다.
본 반도체 장치를 제공함으로써, 반도체 소자의 열을 방열용 전극에 전하는 것이 가능해진다. 또한 이 방열용 전극을 포함하는 도전 패턴은 지지 기판을 채용하지 않고 형성할 수 있어 비용을 삭감하고 반도체 장치의 두께를 얇게 하는 것이 가능해진다.
도 1은 본 발명의 반도체 장치를 설명하는 도면.
도 2는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 3은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 4는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 5는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 6은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 7은 본 발명의 반도체 장치에 채용하는 도전 패턴을 설명하는 도면.
도 8은 본 발명의 반도체 장치를 설명하는 도면.
도 9는 종래의 반도체 장치를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연성 수지
11A : 본딩 패드
11B : 배선
11C : 외부 접속 전극
11D : 방열용 전극
12 : 반도체 소자
13 : 본딩 전극
14 : 금속 세선
16 : 절연 피복
17 : 노출부
AD : 절연성 접착 수단
<반도체 장치를 설명하는 제1 실시 형태>
우선, 본 발명의 반도체 장치에 대하여 도 1을 참조하면서 설명한다. 또한, 도 1의 (a)는 반도체 장치의 평면도이고, 도 1의 (b)는 A-A선의 단면도이다.
도 1에는 절연성 수지(10)에 이하의 구성 요소가 매립되어 있다. 즉 본딩 패드(11 …)와, 이 본딩 패드(11A …)와 일체인 배선(11B)과, 배선(11B)과 일체로 이루어지고 이 배선(11B)의 타단에 설치된 외부 접속 전극(11C)이 매립되어 있다. 또한 이 도전 패턴(11A ∼ 11C)에 둘러싸인 일 영역에 설치된 방열용 전극(11D)과, 이 방열용 전극(11D) 상에 설치된 반도체 소자(12)가 매립되어 있다. 또한, 반도체 소자(12)는 절연성 접착 수단 AD를 통하여 상기 방열용 전극(11D)과 고착되고 도 1의 (a)에서는 점선으로 나타내고 있다.
또한 반도체 소자(12)의 본딩 전극(13)과 본딩 패드(11A)는 금속 세선(14)을 통해 전기적으로 접속되어 있다.
또한 상기 본딩 패드(11A …)의 측면은 비이방성으로 에칭되고, 여기서는 웨트 에칭으로 형성되어 만곡 구조를 가지고, 이 만곡 구조에 의해 앵커 효과를 발생하고 있다.
본 구조는 반도체 소자(12)와, 복수의 도전 패턴(11A ∼ 11C), 방열용 전극(11D)과, 절연성 접착 수단 AD, 이들을 매립하는 절연성 수지(10)의 4개의 재료로 구성된다. 또한 반도체 소자(12)의 배치 영역에 있어서, 도전 패턴(11B ∼ 11D) 상 및 그 사이에는 상기 절연성 접착 수단 AD가 형성되고, 특히 에칭에 의해 형성된 분리홈(15)에 상기 절연성 접착 수단 AD가 설치되고 그 이면이 노출되어 있다. 또한 이들을 포함하는 것 모두가 절연성 수지(10)로 밀봉되어 있다. 그리고절연성 수지(10)에 의해 상기 본딩 패드(11A …), 반도체 소자(12)가 지지되어 있다.
절연성 접착 수단으로는 절연 재료로 이루어지는 접착제, 접착성의 절연 시트가 바람직하다. 또한 후의 제조 방법에 의해 명확해지지만 웨이퍼 전체에 점착할 수 있고 또한 포토리소그래피에 의해 패터닝할 수 있는 재료가 바람직하다. 또한 절연성 수지로는 에폭시 수지 등의 열경화성 수지, 폴리이미드 수지, 폴리페닐렌 설파이드 등의 열가소성 수지를 이용할 수 있다. 또한 절연성 수지는 금형을 이용하여 경화시키는 수지, 디프, 도포를 하여 피복할 수 있는 수지이면 모든 수지를 채용할 수 있다. 또한 도전 패턴(11A ∼ 11D)으로는 Cu를 주재료로 한 도전박, Al을 주재료로 한 도전박 또는 Fe-Ni 합금, Al-Cu의 적층체, Al-Cu-Al의 적층체 등을 이용할 수 있다. 물론, 다른 도전 재료라도 가능하여 특히 에칭할 수 있는 도전재, 레이저로 증발하는 도전재가 바람직하다. 또한 하프 에칭성, 도금의 형성성, 열응력을 고려하면 압연으로 형성된 Cu를 주재료로 하는 도전 재료가 바람직하다.
본 발명에서는 절연성 수지(10) 및 절연성 접착 수단 AD가 상기 분리홈(15)에도 충전되어 있기 때문에 도전 패턴의 박리를 방지할 수 있다는 특징을 갖는다. 또한 에칭으로서 드라이 에칭 혹은 웨트 에칭을 채용하여 비이방성적인 에칭을 실시함으로써, 본딩 패드(11A …)의 측면을 만곡 구조로 하고, 앵커 효과를 발생시킬 수 있다. 그 결과, 도전 패턴(11A ∼ 11D)이 절연성 수지(10)에서 떨어져 나가지 않는 구조를 실현할 수 있다.
또한 도전 패턴(11A ∼ 11D)의 이면은 패키지의 이면에 노출되어 있다. 따라서, 방열용 전극(11D)의 이면은 실장 기판 상의 전극과 고착할 수 있고, 이 구조에 의해, 반도체 소자(12)에서 발생하는 열은 실장 기판 상의 전극에 방열할 수 있어 반도체 소자(12)의 온도 상승을 방지할 수 있고, 그 만큼 반도체 소자(12)의 구동 전류를 증대시킬 수 있다. 또한 방열용 전극(11C)과 반도체 소자(12)가 전기적으로 접속되어도 상관없다.
본 반도체 장치는 도전 패턴(11A ∼ 11D)을 밀봉 수지인 절연성 수지(10)로 지지하고 있어 지지 기판이 불필요해진다. 이 구성은 본 발명의 특징이다. 종래의 기술의 란에서 설명한 바와 같이, 종래의 반도체 장치의 도전로는 지지 기판(플렉시블 시트, 프린트 기판 또는 세라믹 기판)으로 지지되어 있거나 리드 프레임으로 지지되어 있어 본래 불필요한 구성이 부가되고 있었다. 그러나, 본 회로 장치는 필요 최소한의 구성 요소로 구성되어 지지 기판이 불필요하기 때문에 박형·경량이 되고 또한 재료비가 들지 않아 염가가 된다는 특징을 갖는다.
또한, 패키지의 이면은 도전 패턴(11A ∼ 11D)이 노출되어 있다. 이 영역에, 예를 들면 땜납 등의 납재를 피복하면, 방열용 전극(11D) 쪽이 면적이 넓기 때문에 납재가 두껍게 전착된다. 그 때문에, 실장 기판 상에 고착시키는 경우, 외부 접속 전극(11C) 이면의 납재가 실장 기판 상의 전극에 전착되지 않아 접속 불량이 되는 경우가 상정된다.
이것을 해결하기 위해서, 반도체 장치(15)의 이면에 절연 피막(16)을 형성함으로써 해결하고 있다. 도 1의 (a)에서 도시한 점선인 Ｏ는 절연 피막(16)에서 노출한 외부 접속 전극(11C …), 방열용 전극(11D)을 나타내는 것이다. 즉 이 Ｏ 이외는 절연 피막(16)으로 덮어지고, Ｏ의 부분의 사이즈가 실질적으로 동일한 사이즈이기 때문에, 여기에 형성된 납재의 두께는 실질적으로 동일한해진다. 이것은 땜납 인쇄 후, 리플로우 후라도 마찬가지이다. 또한 Ag, Au, Ag-Pd 등의 도전 페이스트라도 마찬가지로 할 수 있다. 이 구조에 의해, 전기적 접속 불량도 억제할 수 있다. 또한 방열용 전극(11D)의 노출부(17)는 반도체 소자의 방열성이 고려되어 외부 접속 전극(11C)의 노출 사이즈보다도 크게 형성되어도 상관없다. 또한 외부 접속 전극(11C …)은 모두 실질적으로 동일한 사이즈이기 때문에, 외부 접속 전극(11C …)의 전 영역에 걸쳐서 노출되고 방열용 전극(11D)의 이면의 일부가 실질적으로 동일한 사이즈로 절연 피막(116)에서 노출되어도 상관없다.
또한 절연 피막(16)을 설치함으로써 실장 기판에 설치되는 배선을 본 반도체 장치의 이면으로 연장시킬 수 있다. 일반적으로, 실장 기판측에 설치된 배선은 상기 반도체 장치의 고착 영역을 우회하여 배치되지만, 상기 절연 피막(18)의 형성에 의해 우회하지 않고 배치할 수 있다. 또한 절연성 수지(10), 절연성 접착 수단 AD가 도전 패턴보다도 뛰어나기 때문에 실장 기판측의 배선과 도전 패턴 간에 간극을 형성할 수 있어 단락을 방지할 수 있다.
<반도체 장치의 제조 방법을 설명하는 제2 실시 형태>
본 제조 방법은 도 1의 반도체 장치(15)의 제조 방법을 나타내는 것이고, 도 2 내지 도 6은 도 1의 (a)의 A-A선에 대응하는 단면도이다.
우선 도 2와 같이 도전박(20)을 준비한다. 두께는 10㎛ ∼ 300㎛ 정도가 바람직하고, 여기서는 70㎛의 압연 동박을 채용하였다. 계속해서 이 도전박(20)의 표면에 내에칭 마스크로 하여 도전 피막(21) 또는 포토레지스트를 형성한다. 또한, 이 패턴은 도 1의 (a)의 본딩 패드(11A …), 배선(11B …), 외부 접속 전극(11C …), 방열용 전극(11D …)과 동일 패턴이다. 또한 도전 피막(21) 대신에 포토 레지스트를 채용하는 경우, 포토레지스트의 하층에는 적어도 본딩 패드에 대응하는 부분에 Au, Ag, Pd 또는 Ni 등의 도전 피막이 형성된다. 이것은 본딩을 가능하게 하기 위하여 설치되는 것이다.(이상 도 2를 참조)
계속해서, 상기 도전 피막(21) 또는 포토레지스트를 통해 도전박(20)을 하프 에칭한다. 에칭 깊이는 도전박(20)의 두께보다도 얕으면 된다. 또한, 에칭의 깊이가 얕으면 얕을수록 미세 패턴의 형성이 가능하다.
그리고 하프 에칭함으로써, 도전 패턴(11A ∼ 11D)이 도전박(20)의 표면에 볼록형으로 나타난다. 또한, 도전박(20)은 상술한 바와 같이, 여기서는 압연으로 형성된 Cu를 주재료로 하는 Cu박을 채용하였다. 그러나 Al으로 이루어지는 도전박, Fe-Ni 합금으로 이루어지는 도전박, Cu-Al의 적층체, Al-Cu-Al의 적층체라도 상관없다. 특히, Al-Cu-Al의 적층체는 열팽창 계수의 차에 의해 발생하는 휘어짐을 방지할 수 있다.
그리고 도 1의 점선에 대응하는 부분에 절연성 접착 수단 AD를 형성한다. 이 절연성 접착 수단 AD는 방열용 전극(11D)과 외부 접속 전극(11C)의 분리홈(14), 방열용 전극(11D)과 배선(11B) 간의 분리홈(14) 및 이들 위에 설치된다.(이상 도 3을 참조)
계속해서 절연성 접착 수단 AD가 설치된 일 영역에 반도체 소자(12)를 고착하고, 반도체 소자(12)의 본딩 전극(13)과 본딩 패드(11A)를 전기적으로 접속한다. 도면에서는 반도체 소자(12)가 페이스 업 방식으로 실장되기 때문에, 접속 수단으로서 금속 세선(14)이 채용된다.
이 본딩에 있어서, 본딩 패드(11A …)는 도전박(20)과 일체이고 또한 도전박(20)의 이면은 편평하기 때문에, 본딩 머신의 테이블에 면이 접촉된다. 따라서 도전박(20)이 본딩 테이블에 완전히 고정되면, 본딩 패드(11A …)의 위치 어긋남없이, 본딩 에너지를 효율적으로 금속 세선(14)과 본딩 패드(11A …)에 전할 수 있다. 따라서, 금속 세선(14)의 고착 강도를 향상시켜서 접속할 수 있다. 본딩 테이블의 고정은 예를 들면 테이블 전면에 복수의 진공 흡인 구멍을 설치함으로써 가능해진다. 또한 위에서 도전박(21)을 눌러도 상관없다.
또한, 지지 기판을 채용하지 않고 반도체 소자를 실장할 수 있어 반도체 소자(12)의 높이는 그 만큼 낮게 배치된다. 따라서 후술하는 패키지 외형의 두께를 얇게 할 수 있다.(이상 도 4를 참조)
그리고 하프 에칭되어 형성된 도전 패턴(11A ∼ 11D …), 반도체 소자(12), 및 금속 세선(14)을 덮도록 절연성 수지(10)가 형성된다. 절연성 수지로서는 열가소성, 열경화성 모두 상관없다.
또한, 트랜스퍼 성형, 사출 성형, 디핑 또는 도포에 의해 실현할 수 있다. 수지 재료로서는 에폭시 수지 등의 열경화성 수지가 트랜스퍼 성형로 실현할 수 있고, 액정 폴리머, 폴리페닐렌 설파이드 등의 열가소성 수지는 사출 성형로 실현할수 있다.
본 실시 형태에서는 절연성 수지의 두께는 금속 세선(14)의 꼭대기부에서 위로 약 100㎛가 피복되도록 조정되어 있다. 이 두께는 반도체 장치의 강도를 고려하여 두껍게 하거나 얇게 하는 것도 가능하다.
또한, 수지 주입에 있어서, 도전 패턴(11A ∼ 11D)은 시트형의 도전박(20)과 일체로 이루어지기 때문에, 도전박(20)의 어긋남이 없는 한 도전 패턴(11A ∼ 11D)의 위치 어긋남은 전혀 없다.
이상, 절연성 수지(10)에는 볼록부로서 형성된 도전 패턴(11A ∼ 11D), 반도체 소자(12)가 매립되며, 볼록부보다도 하측의 도전박(20)이 이면에 노출되어 있다.(이상 도 5를 참조)
계속해서, 상기 절연성 수지(10)의 이면에 노출하고 있는 도전박(20)을 제거하고 도전 패턴(11A ∼ 11D)를 개개로 분리한다.
여기의 분리 공정은 여러 가지 방법이 고려되어 이면을 에칭에 의해 제거하여 분리해도 되며 연마나 연삭으로 깎아서 분리해도 된다. 또한, 양쪽을 채용해도 된다. 예를 들면, 절연성 수지(10)를 노출되기까지 깎으면, 도전박(20)의 부스러기나 외측으로 얇게 돌출된 불필요한 돌기형의 금속이 절연성 수지(10)나 절연성 접착 수단 AD에 침입하는 문제가 있다. 그 때문에, 에칭에 의해 본딩 패드(11 …)를 분리하면, 도전 패턴(11A ∼ 11D) 간에 위치하는 절연성 수지(10)나 절연성 접착 수단 AD의 표면에 도전박(20)의 금속을 침입하지 않고 형성할 수 있다. 이에 따라, 미세 간격의 도전 패턴(11A ∼ 11D)끼리의 단락을 방지할 수 있다. (이상 도5를 참조)
또한 반도체 장치(15)로 이루어지는 1 유닛이 복수 형성되어 있는 경우에는 이 분리의 공정 후에 다이싱 공정이 추가된다.
여기서는 다이싱 장치를 채용하여 개개로 분리하고 있지만, 초콜렛 브레이크나 프레스나 컷트라도 가능하다.
여기서는, 분리되어 이면에 노출한 도전 패턴(11A ∼ 11D)에 절연 피막(16)을 형성하고, 도 1의 (a)의 점선의 둥글게 나타낸 부분이 노출되도록 절연 피막(16)이 패터닝된다. 그리고 이 후, 화살표로 나타내는 부분에 다이싱되어 반도체 장치가 된다.
또한, 땜납(21)은 다이싱되기 전 또는 다이싱된 후에 형성되어도 상관없다.
이상의 제조 방법에 의해 도전 패턴, 반도체 소자가 절연성 수지에 매립된 경박단소의 패키지를 실현할 수 있다.
또한, 도 3 ∼ 도 4에 도시하는 절연성 접착 수단 AD는 반도체 소자(12)가 개개로 분리되기 전의 웨이퍼의 단계에서 접합시켜도 된다. 즉 웨이퍼의 단계에서 웨이퍼 이면에 시트형 접착제를 형성하고, 다이싱 시에 시트와 함께 웨이퍼를 절단하면, 도 3의 공정으로 나타내는 절연성 접착 수단 AD를 도전박(20) 상에 형성하는 공정이 불필요해진다.
도 7은 도전박(20)에 형성되는 도전 패턴을 나타내는 것이다. 여기서는, 세로로 4개의 유닛이 형성되고 가로로 8개의 유닛이 형성된 것으로, 리드 프레임과 같은 형상을 이루고 있다.
또한, 참조 번호 30A, 30B는 다이싱 라인의 위치를 나타내는 마크로, 이 두개의 선 간에 다이싱 블레이드가 배치되어 개개의 반도체 장치로 분리된다. 또한, 참조 번호 31, 32는 정합 마크이다. 또한, 참조 번호 33A, 33B로 나타내는 L형의 라인은 칩의 각부를 나타내는 것이다. 이 각부에 칩의 각부가 배치되어 고착된다.
다음에, 이상의 제조 방법에 의해 발생하는 효과를 설명한다.
우선 제1에, 도전 패턴은 하프 에칭되며 도전박과 일체가 되어 지지되어 있기 때문에, 종래 지지용에 이용한 기판을 없앨 수 있다.
제2에, 도전박에는 하프 에칭되어 볼록부가 된 본딩 패드가 형성되기 때문에 본딩 패드의 미세화가 가능해진다. 따라서 폭, 간격을 좁게 할 수 있어 보다 평면 사이즈가 작은 패키지를 형성할 수 있다.
제3에, 도전 패턴, 반도체 소자, 접속 수단 및 밀봉재로 구성되기 때문에, 필요 최소한으로 구성할 수 있어 아주 쓸데 없는 재료를 없앨 수 있어 비용을 대폭 줄이고 박형의 반도체 장치가 실현할 수 있다.
제4에, 본딩 패드는 하프 에칭에 의해 볼록부로 이루어져 형성되고, 개별 분리는 밀봉 후에 행해지기 때문에, 타이 바, 현수 리드는 불필요해진다. 따라서, 타이 바(현수 리드)의 형성, 타이 바(현수 리드)의 컷트는 본 발명에서는 전혀 불필요해진다.
제5에, 볼록부가 된 도전 패턴이 절연성 수지에 매립된 후, 절연성 수지의 이면에서 도전박을 제거하고, 도전 패턴을 분리하고 있기 때문에, 종래 리드 프레임과 같이, 리드와 리드 간에 발생하는 수지 돌기를 없앨 수 있다.
제6에, 반도체 소자는 절연성 접착 수단을 통해 방열용 전극과 고착되며, 이 방열용 전극이 이면에서 노출하기 때문에, 본 반도체 장치에서 발생하는 열을 본 반도체 장치의 이면에서 효율적으로 추출할 수 있다. 또한, 절연성 접착 수단에 Si 산화막이나 산화 알루미늄 등의 필러가 혼입되는 것으로 더욱 그 방열성이 향상된다. 또한 필러 사이즈를 통일하면, 반도체 소자(12)와 도전 패턴과의 간극을 일정하게 유지할 수 있다.
<반도체 장치를 설명하는 제3 실시 형태>
도 8에 본 반도체 장치(42)를 나타낸다. 도 8의 (a)는 그 평면도이고, 도 8의 (b)는 A-A선에서의 단면도이다.
도 1에서는 본딩 패드(11A)에는 배선(11B), 외부 접속 전극(11C)이 일체로 형성되어 있지만, 여기서는 본딩 패드(11A)의 이면이 외부 접속 전극으로 이루어져 있다.
또한 본딩 패드(11A)의 이면이 직사각형으로 이루어져 있기 때문에, 절연 피막(16)에서 노출하는 패턴도 상기 직사각형과 동일 패턴으로 형성되어 있다. 또한 절연성 접착 수단 AD의 고착성이 고려되어, 방열용 전극(11D)이 복수로 분할되도록 홈(43)이 형성되어 있다.
이상의 설명에서 밝힌 바와 같이, 본 발명에서는 지지 기판을 채용하지 않아도 아일런드형으로 형성된 도전 패턴이 두께를 갖는 도전박(또는 도전박)에 절연성 접착 수단 및 절연성 수지에 매립되어 구성된다. 또한 반도체 소자의 이면에 위치하는 방열용 전극이 노출하고 있기 때문에, 반도체 소자의 방열을 개선할 수 있다. 또한 지지 기판을 채용하지 않아 박형으로 경량인 패키지를 실현할 수 있다.
또한 도전 패턴, 반도체 소자 및 절연성 수지의 필요 최소한으로 구성되며, 자원에 낭비가 없는 회로 장치가 된다. 따라서 완성되기까지 여분의 구성 요소가 없고, 비용을 대폭 저감할 수 있는 반도체 장치를 실현할 수 있다.

Claims (10)

  1. 반도체 장치에 있어서,
    분리홈에 의해 전기적으로 분리되고 반도체 소자의 본딩 전극과 대응하여 설치된 패드,
    상기 반도체 소자의 배치 영역에 설치된 방열용 전극,
    상기 방열용 전극 상에 설치되고 상기 분리홈에 충전된 절연성 접착 수단,
    상기 절연성 접착 수단에 고착되며, 상기 패드와 전기적으로 접속된 상기 반도체 소자, 및
    상기 패드의 이면 및 상기 절연성 접착 수단을 노출하여 일체화하도록 상기 반도체 소자를 밀봉하는 절연성 수지
    를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 절연성 접착 수단은 접착 시트 또는 접착제인 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 소자는 페이스 업 방식으로 실장되고, 상기 패드와 상기 본딩 전극은 금속 세선으로 접속되는 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서,
    일 영역을 둘러싸도록 설치되고 분리홈에 의해 전기적으로 분리된 복수의 본딩 패드,
    상기 본딩 패드와 일체로 연장된 외부 접속 전극,
    상기 일영역에 설치된 방열용 전극,
    상기 방열용 전극에 설치되고 상기 분리홈에 충전된 절연성 접착 수단,
    상기 절연성 접착 수단을 통하여 고착된 반도체 소자,
    상기 반도체 소자 상의 본딩 전극과 상기 본딩 패드를 접속하는 금속 세선,
    상기 반도체 소자, 상기 본딩 패드, 상기 방열용 전극, 상기 외부 접속 전극 및 상기 금속 세선을 피복하고, 상기 외부 접속 전극의 이면, 상기 방열용 전극의 이면 및 상기 절연성 접착 수단의 이면을 노출하는 절연성 수지
    를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 반도체 장치에 있어서,
    일 영역을 둘러싸도록 설치되고 분리홈에 의해 전기적으로 분리된 복수의 패드,
    상기 일 영역에 설치된 방열용 전극,
    상기 방열용 전극에 설치되고 상기 분리홈에 충전된 절연성 접착 수단,
    상기 절연성 접착 수단을 통해 고착된 반도체 소자,
    상기 반도체 소자 상의 본딩 전극과 상기 패드를 접속하는 접속 수단,
    상기 반도체 소자, 상기 본딩 패드 및 상기 접속 수단을 피복하고, 상기 본딩 패드의 이면 및 상기 절연성 접착 수단을 노출하는 절연성 수지
    를 포함하고,
    상기 본딩 패드의 이면을 외부 접속 전극으로 하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 접속 수단은 금속 세선 또는 납재인 것을 특징으로 하는 반도체 장치.
  7. 제1항, 2항 또는 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 패드, 본딩 패드 또는 외부 접속 전극의 측면은 만곡 구조로 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 제3항에 있어서,
    상기 패드, 본딩 패드 또는 외부 접속 전극의 측면은 만곡 구조로 이루어지는 것을 특징으로 하는 반도체 장치.
  9. 반도체 장치의 제조 방법에 있어서,
    도전박을 준비하여, 도전 패턴이 볼록형으로 형성되도록 하프 에칭하는 단계,
    상기 하프 에칭에 의해 형성된 분리홈에 충전되도록 절연성 접착 수단을 설치하는 단계,
    상기 도전 패턴과 전기적으로 접속되고 또한 상기 절연성 접착 수단을 통하여 반도체 소자를 고착하는 단계,
    상기 반도체 소자, 상기 도전 패턴을 밀봉하도록 상기 도전박에 절연성 수지를 설치하는 단계,
    상기 절연성 접착 수단의 이면이 노출하고, 도전 패턴으로서 분리되도록 상기 도전박의 이면을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 반도체 장치의 제조 방법에 있어서,
    도전박을 준비하여, 적어도 패드와 방열용 전극으로 이루어지는 도전 패턴이 볼록형으로 형성되도록 하프 에칭하는 단계,
    상기 방열용 전극을 피복하고, 상기 전극과 인접한 분리홈에 충전되도록 절연성 접착 수단을 설치하는 단계,
    상기 패드와 전기적으로 접속되고, 상기 절연성 접착 수단을 통하여 상기 방열용 전극 상에 반도체 소자를 고착하는 단계,
    상기 반도체 소자 및 상기 패드를 밀봉하도록 상기 도전박에 절연성 수지를 설치하는 단계, 및
    상기 절연성 접착 수단의 이면이 노출하고, 상기 도전 패턴이 분리되도록 상기 도전박의 이면을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2001-0009507A 2000-09-06 2001-02-24 반도체 장치 및 그 제조 방법 KR100407595B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-269467 2000-09-06
JP2000269467 2000-09-06

Publications (2)

Publication Number Publication Date
KR20020020169A KR20020020169A (ko) 2002-03-14
KR100407595B1 true KR100407595B1 (ko) 2003-12-01

Family

ID=18756068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009507A KR100407595B1 (ko) 2000-09-06 2001-02-24 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6462418B2 (ko)
EP (1) EP1187203A3 (ko)
KR (1) KR100407595B1 (ko)
CN (1) CN1265451C (ko)
TW (1) TW501382B (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
CN1303852C (zh) * 2002-06-12 2007-03-07 威盛电子股份有限公司 导线架封装体的散热结构及提高该封装体散热性的方法
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
JP2005109225A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 回路装置
US7488565B2 (en) * 2003-10-01 2009-02-10 Chevron U.S.A. Inc. Photoresist compositions comprising diamondoid derivatives
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4489485B2 (ja) 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
KR20080014004A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 인터포저 및 반도체 장치
JP5081578B2 (ja) 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8970031B2 (en) * 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
KR101944783B1 (ko) 2017-01-16 2019-04-18 일진머티리얼즈 주식회사 캐리어박 부착 극박동박

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213756A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
JPH10335566A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20020027290A1 (en) 2002-03-07
US6596564B2 (en) 2003-07-22
EP1187203A3 (en) 2004-04-14
TW501382B (en) 2002-09-01
EP1187203A2 (en) 2002-03-13
CN1265451C (zh) 2006-07-19
US6462418B2 (en) 2002-10-08
US20030011065A1 (en) 2003-01-16
KR20020020169A (ko) 2002-03-14
CN1341962A (zh) 2002-03-27

Similar Documents

Publication Publication Date Title
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
US7125798B2 (en) Circuit device and manufacturing method of circuit device
KR100404062B1 (ko) 판상체 및 반도체 장치의 제조 방법
US7405486B2 (en) Circuit device
US6791199B2 (en) Heat radiating semiconductor device
US20020113323A1 (en) Integrated semiconductor circuit
KR100404061B1 (ko) 반도체 장치 및 그 제조 방법
KR100656295B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
KR20020027146A (ko) 반도체 장치 및 반도체 모듈
JP2005286057A (ja) 回路装置およびその製造方法
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP3668101B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP3634709B2 (ja) 半導体モジュール
JP2006156574A (ja) 回路装置およびその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
KR100625196B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
JP2004207278A (ja) 回路装置およびその製造方法
JPH09330994A (ja) 半導体装置
JP4863836B2 (ja) 半導体装置
JP4439459B2 (ja) 半導体装置
JP2002158315A (ja) 半導体装置およびその製造方法
JP2002083890A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee