JP2002158315A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002158315A
JP2002158315A JP2001240540A JP2001240540A JP2002158315A JP 2002158315 A JP2002158315 A JP 2002158315A JP 2001240540 A JP2001240540 A JP 2001240540A JP 2001240540 A JP2001240540 A JP 2001240540A JP 2002158315 A JP2002158315 A JP 2002158315A
Authority
JP
Japan
Prior art keywords
bonding
electrode
semiconductor element
pad
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001240540A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Yukio Okada
幸夫 岡田
Yuusuke Igarashi
優助 五十嵐
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001240540A priority Critical patent/JP2002158315A/ja
Publication of JP2002158315A publication Critical patent/JP2002158315A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として半導体素子が実装されたB
GA型の半導体装置がある。しかしこれらの支持基板
は、本来必要でなく余分な材料であり、支持基板の厚み
が、半導体装置を大型化にし、中に組み込まれた半導体
素子の熱が放熱されにくい構造となっている。 【解決手段】 導電パターン11A〜11Dが絶縁性樹
脂10に埋め込まれて形成され、しかも導電箔20がハ
ーフエッチングされて形成されるため、充分にその厚み
を薄く形成できる。また放熱用の電極11Dが設けられ
るため、放熱性に優れた半導体装置が提供できる。更
に、応力緩和用の半田電極11Eを設けることにより、
周辺部に位置する外部接続電極11Cに発生する応力を
緩衝することができ、クラックの発生を防止することが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に半導体素子からの熱を良好に
放出でき、且つ半田電極に作用する応力を緩衝する半導
体装置およびその製造方法に関するものである。
【0002】
【従来の技術】近年、ICパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のICパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料(1998年9月号22頁〜)の特
集「CSP技術とそれを支える実装材料・装置」で述べ
られている。
【0003】図15は、フレキシブルシート50をイン
ターポーザー基板として採用するもので、このフレキシ
ブルシート50の上には、接着剤を介して銅箔パターン
51が貼り合わされ、更にICチップ52が固着されて
いる。そして、この導電パターン51として、このIC
チップ52の周囲に形成されたボンディング用パッド5
3がある。またこのボンディング用パッド53と一体で
形成される配線51Bを介して半田ボール接続用パッド
54が形成されている。
【0004】そして半田ボール接続用パッド54の裏側
は、フレキシブルシートが開口された開口部56が設け
られており、この開口部56を介して半田ボール55が
形成されている。そしてフレキシブルシート50を基板
にして全体が絶縁性樹脂58で封止されている。
【0005】
【発明が解決しようとする課題】しかしながら、ICチ
ップ52の裏面に設けられたフレキシブルシート50は
非常に高価であり、コスト上昇を来す問題、パッケージ
の厚みが厚くなる問題、重量増の問題があった。
【0006】また支持基板は、金属以外の材料から成る
ため、ICチップ裏面からパッケージの裏面に渡る熱抵
抗を大きくする問題があった。前記支持基板としては、
フレキシブルシート、セラミック基板またはプリント基
板である。また熱伝導良好な材料より成る熱伝導パス
は、金属細線57、銅箔パターン51および半田ボール
55であり、駆動時に十分な放熱ができない構造であっ
た。よって、駆動時、ICチップが温度上昇し、駆動電
流を十分流せない問題があった。
【0007】更に、図15に示す如く、半田電極は回路
装置の裏面の周辺部に設けられており、回路装置の両側
面付近に位置する半田ボール55の間の距離が大きくな
る。従って、回路装置とそれを実装する基板の温度が上
昇し、異なる膨張率で膨張した場合、半田ボール55に
は半田電極間の距離に比例した大きさのストレスが作用
してしまう。このことにより、半田ボール55にクラッ
クが発生してしまう問題があった。
【0008】
【課題を解決するための手段】本発明は、前述した課題
に鑑みて成され、第1に、半導体素子のボンディング電
極と対応して設けられたパッドと、前記半導体素子の配
置領域に設けられた放熱用の電極と、前記放熱用の電極
上に設けられた接着手段と、前記接着手段に固着され、
前記パッドと電気的に接続された前記半導体素子と、前
記パッドの裏面および前記接着手段を露出して一体化す
るように前記半導体素子を封止する絶縁性樹脂とを有す
ることで解決するものである。
【0009】第2に、前記接着手段は、接着シートまた
は接着剤であることで解決するものである。
【0010】第3に、前記半導体素子は、フェイスアッ
プで実装され、前記パッドと前記ボンディング電極は、
金属細線で接続されることで解決するものである。
【0011】第4に、一領域を囲むように設けられた複
数のボンディングパッドと、前記ボンディングパッドと
一体で延在された外部接続電極と、前記一領域に設けら
れた放熱用の電極と、前記放熱用の電極に設けられた接
着手段と、前記接着手段を介して固着された半導体素子
と、前記半導体素子上のボンディング電極と前記ボンデ
ィングパッドを接続する金属細線と、前記半導体素子、
前記ボンディングパッド、前記放熱用の電極、前記外部
接続電極および前記金属細線を被覆し、前記外部接続電
極の裏面、前記放熱用の電極の裏面および前記接着手段
の裏面を露出する絶縁性樹脂とを備えることで解決する
ものである。
【0012】第5に、一領域を囲むように設けられた複
数のパッドと、前記一領域に設けられた放熱用の電極
と、前記放熱用の電極に設けられた接着手段と、前記接
着手段を介して固着された半導体素子と、前記半導体素
子上のボンディング電極と前記パッドを接続する接続手
段と、前記半導体素子、前記ボンディングパッドおよび
前記接続手段を被覆し且つ前記ボンディングパッドの裏
面および前記接着手段を露出する絶縁性樹脂とを備え、
前記ボンディングパッドの裏面を外部接続電極としたこ
とで解決するものである。
【0013】第6に、前記接続手段は、金属細線または
ロウ材であることで解決するものである。
【0014】第7に、前記パッド、ボンディングパッド
または外部接続電極の側面は、湾曲構造で成ることで解
決するものである。
【0015】第8に、半導体素子のボンディング電極と
対応して設けられたボンディングパッドと、前記ボンデ
ィングパッドの裏面に設けられた外部接続電極と、前記
半導体素子の配置領域に設けられたパッドと、前記パッ
ドの裏面に設けられた応力緩衝用の外部接続電極と、前
記パッド上に設けられた接着手段と、前記接着手段に固
着され、前記ボンディングパッドと電気的に接続された
前記半導体素子と、前記パッドの裏面、前記外部接続電
極の裏面および前記接着手段の裏面を露出して一体化す
るように前記半導体素子を封止する絶縁性樹脂とを有
し、前記応力緩衝用の外部接続電極は、前記外部接続電
極より充分に大きく形成され、前記絶縁性樹脂の熱膨張
による応力が、前記外部接続電極に緩衝して伝わること
で解決するものである。
【0016】第9に前記パッドおよび前記応力緩衝用の
外部接続電極は、4つに分割されることで解決するもの
である。
【0017】第10に半導体素子のボンディング電極と
対応して設けられたボンディングパッドと、前記ボンデ
ィングパッドの裏面に設けられた外部接続電極と、前記
半導体素子の配置領域に設けられたパッドと、前記パッ
ド上に設けられた接着手段と、前記接着手段に固着さ
れ、前記ボンディングパッドと電気的に接続された前記
半導体素子と、前記パッドの裏面、前記外部接続電極の
裏面および前記接着手段の裏面を露出して一体化するよ
うに前記半導体素子を封止する絶縁性樹脂とを有し、前
記外部接続電極は細長に形成されることで解決するもの
である。
【0018】第11に半導体素子のボンディング電極と
対応して設けられたボンディングパッドと、前記ボンデ
ィングパッドの裏面に設けられた外部接続電極と、前記
半導体素子の配置領域に設けられたパッドと、前記パッ
ド上に設けられた接着手段と、前記接着手段に固着さ
れ、前記ボンディングパッドと電気的に接続された前記
半導体素子と、前記パッドの裏面、前記外部接続電極の
裏面および前記接着手段の裏面を露出して一体化するよ
うに前記半導体素子を封止する絶縁性樹脂と、前記パッ
ドの裏面および前記ボンディングパッドの裏面に形成さ
れ且つ外部接続電極が形成される開口部を有する絶縁被
膜とを有し、前記外部接続電極の側面が同一の曲面を有
することで解決するものである。
【0019】第12に、前記外部接続電極は半田電極で
あることで解決するものである。
【0020】第13に、導電箔を用意し、導電パターン
が凸状に形成されるようにハーフエッチングし、前記ハ
ーフエッチングにより形成された分離溝に充填されるよ
うに接着手段を設け、前記導電パターンと電気的に接続
され、且つ前記接着手段を介して半導体素子を固着し、
前記半導体素子、前記導電パターンを封止するように前
記導電箔に絶縁性樹脂を設け、前記接着手段の裏面が露
出し、導電パターンとして分離されるように前記導電箔
の裏面を取り除くことで解決するものである。
【0021】第14に、導電箔を用意し、少なくともパ
ッドと放熱用の電極から成る導電パターンが凸状に形成
されるようにハーフエッチングし、前記放熱用の電極を
被覆し、この電極と隣接した分離溝に充填されるように
接着手段を設け、前記パッドと電気的に接続され、且つ
前記接着手段を介して前記放熱用の電極上に半導体素子
を固着し、前記半導体素子および前記パッドを封止する
ように前記導電箔に絶縁性樹脂を設け、前記接着手段の
裏面が露出し、前記導電パターンが分離されるように前
記導電箔の裏面を取り除くことで解決するものである。
【0022】本半導体装置を提供することにより、半導
体素子の熱を放熱用の電極に伝えることが可能となる。
またこの放熱用の電極を含む導電パターンは、支持基板
を採用することなく形成できるため、コストを下げ、半
導体装置の厚みを薄くすることが可能となる。
【0023】また、本半導体装置を提供することによ
り、裏面の半田電極の離間距離を小さくすることがで
き、このことにより半田電極にクラックが入るのを防止
することができる。
【0024】
【発明の実施の形態】半導体装置を説明する第1の実施
の形態 まず本発明の半導体装置について図1を参照しながら説
明する。尚、図1Aは、半導体装置の平面図であり、図
1Bは、A−A線の断面図である。
【0025】図1には、絶縁性樹脂10に以下の構成要
素が埋め込まれている。つまりボンディングパッド11
…と、このボンディングパッド11A…と一体の配線1
1Bと、配線11Bと一体で成り、この配線11Bの他
端に設けられた外部接続電極11Cが埋め込まれてい
る。更にはこの導電パターン11A〜11Cに囲まれた
一領域に設けられた放熱用の電極11Dと、この放熱用
の電極11Dの上に設けられた半導体素子12が埋め込
まれている。尚、半導体素子12は、絶縁性接着手段A
Dを介して前記放熱用の電極11Dと固着され、図1A
では、点線で示されている。
【0026】また半導体素子12のボンディング電極1
3とボンディングパッド11Aは、金属細線14を介し
て電気的に接続されている。
【0027】また前記ボンディングパッド11A…の側
面は、非異方性でエッチングされ、ここではウェットエ
ッチンクで形成されるため湾曲構造を有し、この湾曲構
造によりアンカー効果を発生している。
【0028】本構造は、半導体素子12と、複数の導電
パターン11A〜11C、放熱用の電極11Dと、絶縁
性接着手段AD、これらを埋め込む絶縁性樹脂10の4
つの材料で構成される。また半導体素子12の配置領域
に於いて、導電パターン11B〜11Dの上およびその
間には、前記絶縁性接着手段ADが形成され、特にエッ
チングにより形成された分離溝15に前記絶縁性接着手
段ADが設けられ、その裏面が露出されている。またこ
れらを含む全てが絶縁性樹脂10で封止されている。そ
して絶縁性樹脂10により前記ボンディングパッド11
A…、半導体素子12が支持されている。
【0029】絶縁性接着手段としては、絶縁材料から成
る接着剤、接着性の絶縁シートが好ましい。また後の製
造方法により明らかになるが、ウェハ全体に貼着でき、
且つホトリソグラフィによりパターニングできる材料が
好ましい。また絶縁性樹脂としては、エポキシ樹脂等の
熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルフ
ァイド等の熱可塑性樹脂を用いることができる。また絶
縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布
をして被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電パターン11A〜11Dとしては、Cuを
主材料とした導電箔、Alを主材料とした導電箔、また
はFe−Ni合金、Al−Cuの積層体、Al−Cu−
Alの積層体等を用いることができる。もちろん、他の
導電材料でも可能であり、特にエッチングできる導電
材、レーザで蒸発する導電材が好ましい。またハーフエ
ッチング性、メッキの形成性、熱応力を考慮すると圧延
で形成されたCuを主材料とする導電材料が好ましい。
【0030】本発明では、絶縁性樹脂10および絶縁性
接着手段ADが前記分離溝15にも充填されているため
に、導電パターンの抜けを防止できる特徴を有する。ま
たエッチングとしてドライエッチング、あるいはウェッ
トエッチングを採用して非異方性的なエッチングを施す
ことにより、ボンディングパッド11A…の側面を湾曲
構造とし、アンカー効果を発生させることもできる。そ
の結果、導電パターン11A〜11Dが絶縁性樹脂10
から抜けない構造を実現できる。
【0031】しかも導電パターン11A〜11Dの裏面
は、パッケージの裏面に露出している。よって、放熱用
の電極11Dの裏面は、実装基板上の電極と固着でき、
この構造により、半導体素子12から発生する熱は、実
装基板上の電極に放熱でき、半導体素子12の温度上昇
を防止でき、その分半導体素子12の駆動電流を増大さ
せることができる。また放熱用の電極11Cと半導体素
子12が電気的に接続されても良い。
【0032】本半導体装置は、導電パターン11A〜1
1Dを封止樹脂である絶縁性樹脂10で支持しているた
め、支持基板が不要となる。この構成は、本発明の特徴
である。従来の技術の欄でも説明したように、従来の半
導体装置の導電路は、支持基板(フレキシブルシート、
プリント基板またはセラミック基板)で支持されていた
り、リードフレームで支持されているため、本来不要に
しても良い構成が付加されている。しかし、本回路装置
は、必要最小限の構成要素で構成され、支持基板を不要
としているため、薄型・軽量となり、しかも材料費がか
からないため安価となる特徴を有する。
【0033】また、パッケージの裏面は、導電パターン
11A〜11Dが露出している。この領域に例えば半田
等のロウ材を被覆すると、放熱用の電極11Dの方が面
積が広いため、ロウ材が厚く濡れる。そのため、実装基
板上に固着させる場合、外部接続電極11C裏面のロウ
材が実装基板上の電極に濡れず、接続不良になってしま
う場合が想定される。
【0034】これを解決するために、半導体装置15の
裏面に絶縁被膜16を形成することで解決している。図
1Aで示した点線の○は、絶縁被膜16から露出した外
部接続電極11C…、放熱用の電極11Dを示すもので
ある。つまりこの○以外は絶縁被膜16で覆われ、○の
部分のサイズが実質同一サイズであるため、ここに形成
されたロウ材の厚みは実質同一になる。これは、半田印
刷後、リフロー後でも同様である。またAg、Au、A
g−Pd等の導電ペーストでも同様のことが言える。こ
の構造により、電気的接続不良も抑制できる。また放熱
用の電極11Dの露出部17は、半導体素子の放熱性が
考慮され、外部接続電極11Cの露出サイズよりも大き
く形成されても良い。また外部接続電極11C…は全て
が実質同一サイズであるため、外部接続電極11C…は
全領域に渡り露出され、放熱用の電極11Dの裏面の一
部が実質同一サイズで絶縁被膜116から露出されても
良い。
【0035】また絶縁被膜16を設けることにより、実
装基板に設けられる配線を本半導体装置の裏面に延在さ
せることができる。一般に、実装基板側に設けられた配
線は、前記半導体装置の固着領域を迂回して配置される
が、前記絶縁被膜18の形成により迂回せずに配置でき
る。しかも絶縁性樹脂10、絶縁性接着手段ADが導電
パターンよりも飛び出しているため、実装基板側の配線
と導電パターンとの間に隙間を形成でき、短絡を防止す
ることができる。
【0036】半導体装置の製造方法を説明する第2の実
施の形態 本製造方法は、図1の半導体装置15の製造方法を示す
ものであり、図2から図6は、図1AのA−A線に対応
する断面図である。
【0037】まず図2の様に導電箔20を用意する。厚
さは、10μm〜300μm程度が好ましく、ここでは
70μmの圧延銅箔を採用した。続いてこの導電箔20
の表面に、耐エッチングマスクとして導電被膜21また
はホトレジストを形成する。尚、このパターンは、図1
Aのボンディングパッド11A…、配線11B…、外部
接続電極11C…、放熱用の電極11D…と同一パター
ンである。また導電被膜21の代わりにホトレジストを
採用する場合、ホトレジストの下層には、少なくともボ
ンディングパッドに対応する部分にAu、Ag、Pdま
たはNi等の導電被膜が形成される。これは、ボンディ
ングを可能とするために設けられるものである。(以上
図2を参照) 続いて、前記導電被膜21またはホトレジストを介して
導電箔20をハーフエッチングする。エッチング深さ
は、導電箔20の厚みよりも浅ければよい。尚、エッチ
ングの深さが浅ければ浅いほど、微細パターンの形成が
可能である。
【0038】そしてハーフエッチングすることにより、
導電パターン11A〜11Dが導電箔20の表面に凸状
に現れる。尚、導電箔20は、前述したように、ここで
は圧延で形成されたCuを主材料とするCu箔を採用し
た。しかしAlから成る導電箔、Fe−Ni合金から成
る導電箔、Cu−Alの積層体、Al−Cu−Alの積
層体でも良い。特に、Al−Cu−Alの積層体は、熱
膨張係数の差により発生する反りを防止できる。
【0039】そして図1の点線で対応する部分に、絶縁
性接着手段ADを形成する。この絶縁性接着手段AD
は、放熱用の電極11Dと外部接続電極11Cの分離溝
14、放熱用の電極11Dと配線11Bの間の分離溝1
4、およびこれらの上に設けられる。(以上図3を参
照) 続いて絶縁性接着手段ADが設けられた一領域に半導体
素子12を固着し、半導体素子12のボンディング電極
13とボンディングパッド11Aを電気的に接続する。
図面では、半導体素子12がフェィスアップで実装され
るため、接続手段として金属細線14が採用される。
【0040】このボンデイングに於いて、ボンディング
パッド11A…は導電箔20と一体であり、しかも導電
箔20の裏面は、フラットであるため、ボンディングマ
シーンのテーブルに面で当接される。従って導電箔20
がボンディングテーブルに完全に固定されれば、ボンデ
ィングパッド11A…の位置ずれもなく、ボンディング
エネルギーを効率よく金属細線14とボンディングパッ
ド11A…に伝えることができる。よって、金属細線1
4の固着強度を向上させて接続することができる。ボン
ディングテーブルの固定は、例えばテーブル全面に複数
の真空吸引孔を設けることで可能となる。また上から導
電箔21を押さえても良い。
【0041】また、支持基板を採用することなく半導体
素子を実装でき、半導体素子12の高さは、その分低く
配置される。よって後述するパッケージ外形の厚さを薄
くすることが出来る。(以上図4を参照) そしてハーフエッチングされて形成された導電パターン
11A〜11D…、半導体素子12、および金属細線1
4を覆うように絶縁性樹脂10が形成される。絶縁性樹
脂としては、熱可塑性、熱硬化性のどちらでも良い。
【0042】また、トランスファーモールド、インジェ
クションモールド、ディッピングまたは塗布により実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、液晶ポリマ
ー、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
【0043】本実施の形態では、絶縁性樹脂の厚さは、
金属細線14の頂部から上に約100μmが被覆される
ように調整されている。この厚みは、半導体装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
【0044】尚、樹脂注入に於いて、導電パターン11
A〜11Dは、シート状の導電箔20と一体で成るた
め、導電箔20のずれが無い限り、導電パターン11A
〜11Dの位置ずれは全くない。
【0045】以上、絶縁性樹脂10には、凸部として形
成された導電パターン11A〜11D、半導体素子12
が埋め込まれ、凸部よりも下方の導電箔20が裏面に露
出されている。(以上図5を参照) 続いて、前記絶縁性樹脂10の裏面に露出している導電
箔20を取り除き、導電パターン11A〜11Dを個々
に分離する。
【0046】ここの分離工程は、色々な方法が考えら
れ、裏面をエッチングにより取り除いて分離しても良い
し、研磨や研削で削り込んでも分離しても良い。また、
両方を採用しても良い。例えば、絶縁性樹脂10が露出
するまで削り込んでいくと、導電箔20の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂10や
絶縁性接着手段ADに食い込んでしまう問題がある。そ
のため、エッチングによりボンディングパッド11…を
分離すれば、導電パターン11A〜11Dの間に位置す
る絶縁性樹脂10や絶縁性接着手段ADの表面に、導電
箔20の金属が食い込むこと無く形成できる。これによ
り、微細間隔の導電パターン11A〜11D同士の短絡
を防止することができる。(以上図5を参照) また半導体装置15と成る1ユニットが複数形成されて
いる場合は、この分離の工程の後に、ダイシング工程が
追加される。
【0047】ここではダイシング装置を採用して個々に
分離しているが、チョコレートブレークでも、プレスや
カットでも可能である。
【0048】ここでは、分離され裏面に露出した導電パ
ターン11A〜11Dに絶縁被膜16を形成し、図1A
の点線の丸で示した部分が露出されるように絶縁被膜1
6がパターニングされる。そしてこの後、矢印で示す部
分でダイシングされ半導体装置となる。
【0049】尚、半田21は、ダイシングされる前、ま
たはダイシングされた後に形成されても良い。
【0050】以上の製造方法により導電パターン、半導
体素子が絶縁性樹脂に埋め込まれた軽薄短小のパッケー
ジが実現できる。
【0051】尚、図3〜図4に示す絶縁性接着手段AD
は、半導体素子12が個々に分離される前のウェハの段
階で貼り合わせても良い。つまりウェハの段階で、ウェ
ハ裏面にシート状の接着剤を形成し、ダイシング時に、
シートと一緒にウェハを切断すれば、図3の工程で示
す、絶縁性接着手段ADを導電箔20の上に形成する工
程が不要となる。
【0052】図7は、導電箔20に形成される導電パタ
ーンを示すものである。ここでは、縦に4つのユニット
が形成され、横には、8つのユニットが形成されたもの
で、リードフレームの如き形状を成している。
【0053】尚、30A、30Bは、ダイシングライン
の位置を示すマークであり、この二本の線の間にダイシ
ングブレードが配置されて個々の半導体装置に分離され
ていく。また31、32は、合わせマークである。また
33A、33Bで示す、L型のラインは、チップの角部
を示すものである。この角部にチップの角部が配置さ
れ、固着される。
【0054】次に、以上の製造方法により発生する効果
を説明する。
【0055】まず第1に、導電パターンは、ハーフエッ
チングされ、導電箔と一体となって支持されているた
め、従来支持用に用いた基板を無くすことができる。
【0056】第2に、導電箔には、ハーフエッチングさ
れて凸部となったボンディングパッドが形成されるた
め、ボンディングパッドの微細化が可能となる。従って
幅、間隔を狭くすることができ、より平面サイズの小さ
いパッケージが形成できる。
【0057】第3に、導電パターン、半導体素子、接続
手段および封止材で構成されるため、必要最小限で構成
でき、極力無駄な材料を無くすことができ、コストを大
幅に抑えた薄型の半導体装置が実現できる。
【0058】第4に、ボンディングパッドは、ハーフエ
ッチングで凸部と成って形成され、個別分離は封止の後
に行われるため、タイバー、吊りリードは不要となる。
よって、タイバー(吊りリード)の形成、タイバー(吊
りリード)のカットは、本発明では全く不要となる。
【0059】第5に、凸部となった導電パターンが絶縁
性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔
を取り除いて、導電パターンを分離しているため、従来
のリードフレームのように、リードとリードの間に発生
する樹脂バリを無くすことができる。
【0060】第6に、半導体素子は、絶縁性接着手段を
介して放熱用の電極と固着され、この放熱用の電極が裏
面から露出するので、本半導体装置から発生する熱を、
本半導体装置の裏面から効率よく放出することができ
る。更には、絶縁性接着手段にSi酸化膜や酸化アルミ
ニウム等のフィラーが混入されることで更にその放熱性
が向上される。またフィラーサイズを統一すれば、半導
体素子12と導電パターンとの隙間を一定に保つことが
出来る。 半導体装置を説明する第3の実施の形態 図8に本半導体装置42を示す。図8Aは、その平面図
であり、図8Bは、A−A線に於ける断面図である。
【0061】図1では、ボンディングパッド11Aに
は、配線11B、外部接続電極11Cが一体で形成され
ていたが、ここではボンディングパッド11Aの裏面が
外部接続電極と成っている。
【0062】またボンディングパッド11Aの裏面が矩
形で成っているため、絶縁被膜16から露出するパター
ンも前記矩形と同一パターンで形成されている。また絶
縁性接着手段ADの固着性が考慮されて、放熱用の電極
11Dが複数に分割されるように溝43が形成されてい
る。 半導体装置を説明する第4の実施の形態 本実施の形態に係る半導体装置を図9に示す。図9Aは
その平面図であり、図9Bは半導体装置50を実装基板
43に実装した際のA−A線に於ける断面図である。
【0063】前述の説明では、半導体素子12の領域の
裏面に設けられる電極は、放熱作用を高めるために設け
られていた。しかし、これらの電極は放熱作用を有する
と共に、半導体装置の周辺部に設けられた外部接続電極
11Cに作用する応力を緩衝する働きも有する。
【0064】図9に示す如く、この半導体装置50の特
徴は、外部接続電極11Cに囲まれた電極11Dの裏面
に、裏面全域を覆うように応力緩衝用の電極11Eが設
けられていることである。つまり、外部接続電極11C
よりも大きいサイズの半田電極11Eが設けられてい
る。また、このサイズは半導体素子と同等、あるいはそ
れ以上でも良い。また若干小さくても良い。このことに
よる作用を以下に説明する。なお、この11Cは、半
田、半田バンプ、導電性接着剤、でも良い。
【0065】本発明に係る半導体装置50は、絶縁性樹
脂10で装置全体が支持されている。実装基板43と絶
縁性樹脂10の熱膨張係数は違うことが多いので、なる
べくその差を小さくするが、同一にすることは非常に難
しいので両者の熱膨張係数はどうしても異なってしま
う。従って、半導体装置50と実装基板43の両方の温
度が上昇すると、両者を接続する半田電極11Cに応力
が作用する。例えば、外部接続電極のみで半導体装置が
半田固着された図15のような場合、この応力の大きさ
はパッケージサイズが大きくなる程、大きくなる。具体
的には、半導体素子の中央から半導体装置の周辺までの
距離に比例する。
【0066】本願は、応力緩衝用の電極11Eを半導体
素子12と実質同等のサイズにすることで、前述した応
力の緩和が可能となる。応力緩衝用の電極11Eによっ
てその領域は実装基板と強固に固定される。従って、外
部接続電極11Cに作用する応力は、応力緩衝用の電極
11E周辺から外部接続電極11Cの中央までの距離に
比例することになる。応力シミュレーションの結果で
は、25〜30%程の外部接続電極11Cに加わる最大
応力が低減される。よって、外部接続電極11Cにクラ
ックが発生するのを防止することができる。尚、この応
力緩衝用の電極は、半導体素子12よりも若干大きい
か、若干小さくても良い。
【0067】図14は、ヒートサイクル試験によるサイ
クル数(横軸)とクラック発生率(縦軸)の関係を示し
たグラフである。ここで、ヒートサイクル試験の手法を
説明する。先ず、半田電極を介して実装基板に実装した
半導体装置を気相に晒す。次に、その気相の温度を変化
させ、温度変化により半田電極にクラックが発生した半
導体装置の個数を計測する。以上の作業を行うことによ
り、半田電極の温度変化に対する寿命を評価することが
できる。なお、気相の温度変化の範囲は−40℃〜12
5℃であり、1サイクルの時間は、約1時間である。
【0068】以下に図14のケース1およびケース2の
構造について説明する。
【0069】ケース1:図1の半導体装置の裏面に設け
られた半田構造で、絶縁被膜を介して露出したボンディ
ングパッド裏面と放熱用電極の大きさが同じものであ
る。従って、放熱用電極の露出部には、半田が多数設け
られ、この半田電極が図9のように実装基板に実装され
た構造になる。
【0070】ケース2:ケース1に於いて、放熱用電極
の裏面が実質全域に渡り露出し、この放熱電極と実装基
板の電極が全面で固着されたものである。
【0071】ケース1の場合は、サイクル数が250回
を越えた時点からクラック発生率が上昇し、サイクル数
が400回になった時点でクラック発生率が100%に
なった。つまり、サイクル数が400回になった時点で
全ての半導体装置の半田電極にクラックが発生したこと
になる。
【0072】ケース2の場合は、サイクル数が450回
を越えた時点からクラック発生率が上昇し、サイクル数
が600回になった時点でクラック発生率は100%と
成った。
【0073】このことから、ケース2の半導体装置がケ
ース1の半導体装置よりも半田クラックが発生しにくい
構造であると言える。従って、応力緩衝用の電極として
は、チップと実質同程度のサイズの大型の半田電極を用
いたほうが効果的である。これは、前述した様に半田電
極の離間距離が短縮されたからである。
【0074】ここで半田電極は、半田材料から成るが、
ここの材料は、一般に言われるロウ材、Ag、金等の導
電ペースト、導電性接着剤でも良い。また放熱用電極と
実装基板とを固着する材料は、放熱電極11Dがチップ
裏面と電気的に接続されなければ、絶縁性接着剤でも良
い。 半導体装置を説明する第5の実施の形態 本実施の形態に係る半導体装置を図10に示す。図10
Aはその平面図であり、図10Bは半導体装置51を実
装基板43に実装した際のA−A線に於ける断面図であ
る。
【0075】図10Aおよび図10Bに示す如く、この
半導体装置51の特徴は、溝44で分割された放熱用の
電極11Dに、応力緩和用の電極11Fが設けられてい
ることである。つまり、応力緩衝用の電極11Fを介し
て半導体装置51の裏面と実装基板43が強固に結合さ
れる。従って、外部接続電極11Cに作用する応力は、
応力緩衝用の電極11Dの周辺から外部接続電極11C
の中央部までの距離に比例することにある。このことか
ら、半導体装置51が熱膨張した際に、外部接続電極1
1Cに作用する応力を緩衝することができ、外部接続電
極11Cにクラックが発生するのを防止することができ
る。
【0076】更に、溝44を設けることにより、絶縁性
接着手段ADと放熱用の電極11Dとの接着力を向上さ
せることができる。
【0077】なお、この構造のサイクル試験は実施して
いないが、図9の構造と同等の効果が発生すると思われ
る。応力緩衝用の電極11Fの分割数が増加していくと
図1の構造になるが、本効果を有する分割数はせいぜい
2〜8分割程度である。この分割を行うことにより、全
面ベタで固着される構造に比べ、塗布した半田の量(厚
み)が薄くなり、実装性が向上する。 半導体装置を説明する第6の実施の形態 本実施の形態に係る半導体装置を図11に示す。図11
Aはその平面図であり、図11Bは半導体装置52を実
装基板43に実装した際のA−A線に於ける断面図であ
る。
【0078】図11Aに示す如く、この半導体装置の特
徴は、外部接続電極11Cが細長の形状を有しているこ
とである。ここでも応力の緩衝の原因は2つある。1つ
目は外部接続電極11Cの接着面積が大きくなったこ
と、2つ目はクラックの発生箇所CKが、半田の外周部
で且つ半導体素子側に発生するため、その発生箇所CK
の離間距離を短くしたことである。
【0079】また、電極間の半田ブリッジの防止を考え
ると、放熱用の電極11Dとボンディングパッド11A
との離間距離は0.3m程度が必要である。しかし、ボ
ンディングに必要な金属細線14の最短長は、半導体素
子12の厚みにも依るが1mm〜0.5mm程度必要で
ある。例えば、0.33mm厚の半導体素子12では、
金属細線の最短長は、1mmである。また半導体素子の
厚みが、0.1mm厚の時は、0.5mm程度の最短長
が必要と成る。従って、ボンディングパッド11Aのボ
ンディング部から内側に0.2〜0.4mm程度ボンデ
ィングパッド11Aが入る必要がある。つまりできる限
りクラックの発生箇所CKは、できる限り内側である必
要があるが、ワイヤーボンディングの制約から有る程度
長さが必要となる。しかもまた図面ではボンディングパ
ッド11Aの数が少ないので、正方形でも可能となる
が、200ピンを超えるボンディングパッドが必要とな
る場合、ボンデイングパッドの幅が狭くする必要があ
る。よってボンディングパッド11Aの形状は必然的に
細長の形状となる。
【0080】このことにより、接着面積が増加すると同
時にクラックの発生箇所が内側になり、クラックの発生
が抑制されることになる。 半導体装置を説明する第7の実施の形態 本実施の形態に係る半導体装置を図12および図13に
示す。図12Aはその平面図であり、図12Bは半導体
装置53を実装基板43に実装した際のA−A線に於け
る断面図である。図13A〜図13Cは外部接続電極1
1Cの構造を示す。
【0081】図13A、Bに示す如く、半導体装置53
の特徴は、外部接続電極11Cの構造にある。問題とな
る点は、図13Cに示すように、半田延面に絶縁性被膜
16が当たり、くびれNKを形成しないことである。外
部接続電極11CがくびれNKを有さない構造であれ
ば、図13A、図13Bの如き構造でも良い。
【0082】このくびれNKは応力が集中し易く、従っ
てクラックも発生しやすいことが判った。また、厚さが
0.5mm以下の薄型パッケージでは、薄型故に半導体
装置の構成材料に対して絶縁性樹脂の構成比率が少な
く、極端ではあるが半導体素子12を直づけにした様な
ものである。半導体素子12の材料であるシリコンと、
実装基板の熱膨張率は大きく異なるので、両者を接続す
る半田電極11Cに作用する応力は大きくなる。従っ
て、全ての発明の実施の形態で半田延面はくびれの無い
スムーズな曲面を有することが重要である。
【0083】次に、ヒートサイクル試験の結果を図14
を用いて説明する。先ず、ケース3とケース4の試験に
用いた半導体装置の構造を説明する。
【0084】ケース3とケース4の両方の半導体装置の
外部接続電極も、くびれを有しない構造である。両者の
違いは、応力緩衝用の電極の構造にある。ケース3の半
導体装置の応力緩衝用の電極は、外部接続電極と同じ大
きさの電極が複数設けられている。ケース4の半導体装
置の応力緩衝用の電極は、半導体素子と同程度の大きさ
である。
【0085】次に、この試験の結果を説明する。
【0086】ケース3の場合は、現在試験中であるが、
サイクル数が750回を超えても半田クラックは発生し
ていない。
【0087】ケース4の場合は、サイクル数が1400
回になった時点でもクラック発生率は0%である。つま
り、サイクル数が1400回になっても半田電極にクラ
ックが全く発生しないことになる。
【0088】次に、ケース1〜ケース4の構造の違いに
ついて説明する。
【0089】ケース1とケース2の構造の違いは、応力
緩衝用の電極の形状にある。ケース1の応力緩衝用の電
極は、外部接続電極11Cと同じ大きさである。それに
対して、ケース2の応力緩衝用の電極は、半導体素子と
ほぼ同じ大きさを有している。つまり、ケース2の応力
緩衝用の電極の方がケース1のものよりも大きい。
【0090】ケース1とケース3の構造の違いは、外部
接続電極の形状にある。ケース1の外部接続電極は、円
形で且つくびれを有する構造である。それに対して、ケ
ース2の外部接続電極は、細長で且つくびれを有さない
構造である。
【0091】ケース2とケース4の構造の違いは、両者
ともに半導体素子とほぼ同等の大きさの応力緩衝用の電
極を有しているが、外部接続電極の形状にある。ケース
2の外部接続電極は、円形で且つくびれを有する構造で
ある。それに対して、ケース4の外部接続電極は、細長
で且つくびれを有さない構造である。
【0092】このことから、応力緩衝用の電極の形状の
特徴と、外部接続電極の形状の特徴の2つの特徴を組み
合わせることにより半田クラックを防止できることが判
る。つまり、応力緩衝用の電極の大きさを半導体素子と
同じ程度の大きさとし、外部接続電極の形状を細長に
し、且つくびれのない形状にすることである。
【0093】以上、説明したように、本発明の特徴は本
来放熱用の電極として有効であった放熱用電極11D
が、半田を介して実装基板にベタ付けで強固に固着され
ることで、外部接続電極のクラック防止に有効であるこ
とが判った。
【0094】また、外部接続電極をくびれを有さない構
造にすることにより、外部接続電極の強度を向上させる
ことができることが判った。
【0095】それにより、薄型パッケージの実装性の著
しい向上を実現し、軽薄短小のパッケージの実用化に大
きく寄与する。
【0096】なお、上記した全ての実施例では、半導体
素子12と放熱用の電極11Dとの接着手段として絶縁
性接着手段ADを用いた。しかし、この接着手段は絶縁
性のものに限られない。半導体装置の裏面電極がショー
トしなければ、導電性の接着手段をもちいてもよい。
【0097】
【発明の効果】以上の説明から明らかなように、本発明
では、支持基板を採用しなくても、アイランド状に形成
された導電パターンが厚みを持った導電箔(または導電
箔)で絶縁性接着手段および絶縁性樹脂に埋め込まれて
構成される。また半導体素子の裏面に位置する放熱用の
電極が露出しているため、半導体素子の放熱を改善する
ことが出来る。しかも支持基板を採用しないため、薄型
で軽量なパッケージが実現できる。
【0098】また導電パターン、半導体素子および絶縁
性樹脂の必要最小限で構成され、資源に無駄のない回路
装置となる。よって完成するまで余分な構成要素が無
く、コストを大幅に低減できる半導体装置を実現でき
る。
【0099】更に、中央部のパッドの裏面に、半導体素
子と同等の大きさを有する応力緩衝用の電極を設けるこ
とによって、外部接続電極に作用するストレスを小さく
することができる。このことにより、半田クラックが発
生するのを防止することができる。
【0100】更に、外部接続電極を細長の形状にし、且
つくびれを有さない構造にすることにより、半田電極に
作用する応力を緩衝できると同時に、半田電極自体の強
度を向上させることができる。従って、半田クラックを
防止することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置を説明する図である。
【図2】本発明の半導体装置の製造方法を説明する図で
ある。
【図3】本発明の半導体装置の製造方法を説明する図で
ある。
【図4】本発明の半導体装置の製造方法を説明する図で
ある。
【図5】本発明の半導体装置の製造方法を説明する図で
ある。
【図6】本発明の半導体装置の製造方法を説明する図で
ある。
【図7】本発明の半導体装置に採用する導電パターンを
説明する図である。
【図8】本発明の半導体装置を説明する図である。
【図9】本発明の半導体装置を説明する図である。
【図10】本発明の半導体装置を説明する図である。
【図11】本発明の半導体装置を説明する図である。
【図12】本発明の半導体装置を説明する図である。
【図13】本発明の半導体装置を説明する図である。
【図14】本発明のヒートサイクルの試験結果を説明す
る図である。
【図15】従来の半導体装置を説明する図である。
【符号の説明】
10 絶縁性樹脂 11A ボンディングパッド 11B 配線 11C 外部接続電極 11D 放熱用の電極 11E 応力緩衝用の電極 12 半導体素子 13 ボンディング電極 14 金属細線 15 半導体装置 16 絶縁被膜 17 露出部 AD 絶縁性接着手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 岡田 幸夫 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 五十嵐 優助 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Fターム(参考) 4M109 AA02 BA07 CA07 CA10 CA21 DB03 DB15 GA05 5F036 AA01 BA04 BA23 BB18 BC05 BE01 5F061 AA02 BA07 CA07 CA10 CA21 CB02 CB12 CB13

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子のボンディング電極と対応し
    て設けられたパッドと、前記半導体素子の配置領域に設
    けられた放熱用の電極と、前記放熱用の電極上に設けら
    れた接着手段と、前記接着手段に固着され、前記パッド
    と電気的に接続された前記半導体素子と、前記パッドの
    裏面および前記接着手段を露出して一体化するように前
    記半導体素子を封止する絶縁性樹脂とを有することを特
    徴とした半導体装置。
  2. 【請求項2】 前記接着手段は、接着シートまたは接着
    剤であることを特徴とした請求項1に記載の半導体装
    置。
  3. 【請求項3】 前記半導体素子は、フェイスアップで実
    装され、前記パッドと前記ボンディング電極は、金属細
    線で接続されることを特徴とした請求項1または請求項
    2に記載の半導体装置。
  4. 【請求項4】 一領域を囲むように設けられた複数のボ
    ンディングパッドと、前記ボンディングパッドと一体で
    延在された外部接続電極と、前記一領域に設けられた放
    熱用の電極と、前記放熱用の電極に設けられた接着手段
    と、前記接着手段を介して固着された半導体素子と、前
    記半導体素子上のボンディング電極と前記ボンディング
    パッドを接続する金属細線と、前記半導体素子、前記ボ
    ンディングパッド、前記放熱用の電極、前記外部接続電
    極および前記金属細線を被覆し、前記外部接続電極の裏
    面、前記放熱用の電極の裏面および前記接着手段の裏面
    を露出する絶縁性樹脂とを備えたことを特徴とした半導
    体装置。
  5. 【請求項5】 一領域を囲むように設けられた複数のパ
    ッドと、前記一領域に設けられた放熱用の電極と、前記
    放熱用の電極に設けられた接着手段と、前記接着手段を
    介して固着された半導体素子と、前記半導体素子上のボ
    ンディング電極と前記パッドを接続する接続手段と、前
    記半導体素子、前記ボンディングパッドおよび前記接続
    手段を被覆し且つ前記ボンディングパッドの裏面および
    前記接着手段を露出する絶縁性樹脂とを備え、 前記ボンディングパッドの裏面を外部接続電極としたこ
    とを特徴とした半導体装置。
  6. 【請求項6】 前記接続手段は、金属細線またはロウ材
    であることを特徴とした請求項5に記載の半導体装置。
  7. 【請求項7】 前記パッド、ボンディングパッドまたは
    外部接続電極の側面は、湾曲構造で成ることを特徴とし
    た請求項1から請求項6のいずれかに記載の半導体装
    置。
  8. 【請求項8】 半導体素子のボンディング電極と対応し
    て設けられたボンディングパッドと、前記ボンディング
    パッドの裏面に設けられた外部接続電極と、前記半導体
    素子の配置領域に設けられたパッドと、前記パッドの裏
    面に設けられた応力緩衝用の外部接続電極と、前記パッ
    ド上に設けられた接着手段と、前記接着手段に固着さ
    れ、前記ボンディングパッドと電気的に接続された前記
    半導体素子と、前記パッドの裏面、前記外部接続電極の
    裏面および前記接着手段の裏面を露出して一体化するよ
    うに前記半導体素子を封止する絶縁性樹脂とを有し、 前記応力緩衝用の外部接続電極は、前記外部接続電極よ
    り充分に大きく形成され、前記絶縁性樹脂の熱膨張によ
    る応力が、前記外部接続電極に緩衝して伝わることを特
    徴とした半導体装置。
  9. 【請求項9】 前記パッドおよび前記応力緩衝用の外部
    接続電極は、4つに分割されることを特徴とする請求項
    8に記載された半導体装置。
  10. 【請求項10】 半導体素子のボンディング電極と対応
    して設けられたボンディングパッドと、前記ボンディン
    グパッドの裏面に設けられた外部接続電極と、前記半導
    体素子の配置領域に設けられたパッドと、前記パッド上
    に設けられた接着手段と、前記接着手段に固着され、前
    記ボンディングパッドと電気的に接続された前記半導体
    素子と、前記パッドの裏面、前記外部接続電極の裏面お
    よび前記接着手段の裏面を露出して一体化するように前
    記半導体素子を封止する絶縁性樹脂とを有し、 前記外部接続電極は細長に形成されることを特徴とした
    半導体装置。
  11. 【請求項11】 半導体素子のボンディング電極と対応
    して設けられたボンディングパッドと、前記ボンディン
    グパッドの裏面に設けられた外部接続電極と、前記半導
    体素子の配置領域に設けられたパッドと、前記パッド上
    に設けられた接着手段と、前記接着手段に固着され、前
    記ボンディングパッドと電気的に接続された前記半導体
    素子と、前記パッドの裏面、前記外部接続電極の裏面お
    よび前記接着手段の裏面を露出して一体化するように前
    記半導体素子を封止する絶縁性樹脂とを有し、 前記外部接続電極の側面が同一の曲面を有することを特
    徴とする半導体装置。
  12. 【請求項12】 前記外部接続電極は半田電極であるこ
    とを特徴とする請求項8から請求項11のいずれかに記
    載の半導体装置。
  13. 【請求項13】 導電箔を用意し、導電パターンが凸状
    に形成されるようにハーフエッチングし、 前記ハーフエッチングにより形成された分離溝に充填さ
    れるように接着手段を設け、 前記導電パターンと電気的に接続され、且つ前記接着手
    段を介して半導体素子を固着し、 前記半導体素子、前記導電パターンを封止するように前
    記導電箔に絶縁性樹脂を設け、 前記接着手段の裏面が露出し、導電パターンとして分離
    されるように前記導電箔の裏面を取り除くことを特徴と
    した半導体装置の製造方法。
  14. 【請求項14】 導電箔を用意し、少なくともパッドと
    放熱用の電極から成る導電パターンが凸状に形成される
    ようにハーフエッチングし、 前記放熱用の電極を被覆し、この電極と隣接した分離溝
    に充填されるように接着手段を設け、 前記パッドと電気的に接続され、且つ前記接着手段を介
    して前記放熱用の電極上に半導体素子を固着し、 前記半導体素子および前記パッドを封止するように前記
    導電箔に絶縁性樹脂を設け、 前記接着手段の裏面が露出し、前記導電パターンが分離
    されるように前記導電箔の裏面を取り除くことを特徴と
    した半導体装置の製造方法。
JP2001240540A 2000-09-06 2001-08-08 半導体装置およびその製造方法 Pending JP2002158315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001240540A JP2002158315A (ja) 2000-09-06 2001-08-08 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-269467 2000-09-06
JP2000269467 2000-09-06
JP2001240540A JP2002158315A (ja) 2000-09-06 2001-08-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002158315A true JP2002158315A (ja) 2002-05-31

Family

ID=26599317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001240540A Pending JP2002158315A (ja) 2000-09-06 2001-08-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002158315A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105327A (ja) * 2007-10-25 2009-05-14 Toyota Motor Corp 放熱板付き半導体装置、及びその製造方法
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
US8022532B2 (en) 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
JP2012212979A (ja) * 2011-03-30 2012-11-01 Toshiba Corp テレビジョン装置および電子機器
US9484282B2 (en) 2007-10-25 2016-11-01 Rohm Co., Ltd. Resin-sealed semiconductor device
WO2024176668A1 (ja) * 2023-02-20 2024-08-29 富士通株式会社 半導体装置及び実装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022532B2 (en) 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
JP2009105327A (ja) * 2007-10-25 2009-05-14 Toyota Motor Corp 放熱板付き半導体装置、及びその製造方法
US9484282B2 (en) 2007-10-25 2016-11-01 Rohm Co., Ltd. Resin-sealed semiconductor device
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2012212979A (ja) * 2011-03-30 2012-11-01 Toshiba Corp テレビジョン装置および電子機器
WO2024176668A1 (ja) * 2023-02-20 2024-08-29 富士通株式会社 半導体装置及び実装方法

Similar Documents

Publication Publication Date Title
JP3650001B2 (ja) 半導体装置およびその製造方法
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
JP3679687B2 (ja) 混成集積回路装置
JPH07169796A (ja) 半導体装置とその製造方法
JP2002083904A (ja) 半導体装置およびその製造方法
JP2002118214A (ja) 半導体装置および半導体モジュール
JP2002083903A (ja) 半導体装置およびその製造方法
JP3634735B2 (ja) 半導体装置および半導体モジュール
JP3668101B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JP2002158315A (ja) 半導体装置およびその製造方法
JP3569585B2 (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP3459622B2 (ja) 電子部品の製造方法
JP4856821B2 (ja) 半導体装置
JP2002083890A (ja) 半導体モジュール
TW454318B (en) Chip scale package structure
JP2001068603A (ja) 半導体装置及びその製造方法
JP3943037B2 (ja) 半導体装置の製造方法
JP4863836B2 (ja) 半導体装置
JP3706558B2 (ja) 半導体装置および半導体モジュール
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JP3676197B2 (ja) 半導体装置および混成集積回路装置
JP2001274290A (ja) 回路装置
JP4817548B2 (ja) 半導体装置およびその接続構造