JP4863836B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4863836B2
JP4863836B2 JP2006285713A JP2006285713A JP4863836B2 JP 4863836 B2 JP4863836 B2 JP 4863836B2 JP 2006285713 A JP2006285713 A JP 2006285713A JP 2006285713 A JP2006285713 A JP 2006285713A JP 4863836 B2 JP4863836 B2 JP 4863836B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
back surface
conductive
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006285713A
Other languages
English (en)
Other versions
JP2007013219A (ja
Inventor
則明 坂本
義幸 小林
純次 阪本
幸夫 岡田
優助 五十嵐
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006285713A priority Critical patent/JP4863836B2/ja
Publication of JP2007013219A publication Critical patent/JP2007013219A/ja
Application granted granted Critical
Publication of JP4863836B2 publication Critical patent/JP4863836B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関するものである。
近年、ICパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のICパッケージとその実装概念が大きく変わろうとしている。詳細は、下記非特許文献1で述べられている。
図10は、フレキシブルシート50をインターポーザー基板として採用するもので、このフレキシブルシート50の上には、接着剤を介して銅箔パターン51が貼り合わされ、更にICチップ52が固着されている。そして、この導電パターン51として、このICチップ52の周囲に形成されたボンディング用パッド53がある。またこのボンディング用パッド53と一体で形成される配線51Bを介して半田ボール接続用パッド54が形成されている。
そして半田ボール接続用パッド54の裏側は、フレキシブルシートが開口された開口部56が設けられており、この開口部56を介して半田ボール55が形成されている。そしてフレキシブルシート50を基板にして全体が絶縁性樹脂58で封止されている。
電子材料(1998年9月号22頁〜)の特集「CSP技術とそれを支える実装材料・装置」
しかしながら、ICチップ52の裏面に設けられたフレキシブルシート50は非常に高価であり、コスト上昇を来す問題、パッケージの厚みが厚くなる問題、重量増の問題があった。
また支持基板は、金属以外の材料から成るため、ICチップ裏面からパッケージの裏面に渡る熱抵抗を大きくする問題があった。前記支持基板としては、フレキシブルシート、セラミック基板またはプリント基板である。また熱伝導良好な材料より成る熱伝導パスは、金属細線57、銅箔パターン51および半田ボール55であり、駆動時に十分な放熱ができない構造であった。よって、駆動時、ICチップが温度上昇し、駆動電流を十分流せない問題があった。
本発明は、前述した課題に鑑みて成され、第1に、前記半導体装置裏面の中央には、矩形の第1の電極と、前記第1の電極の周囲を囲み、前記第1の電極よりもサイズの小さい複数の第2の電極が設けられ、前記第1の電極および前記第2の電極に設けられるロウ材の高さを実質同一にした事で解決するものである。
第2に、前記半導体装置裏面には、絶縁被膜が設けられ、前記第1の電極の裏面および前記第2の電極の裏面の露出サイズが実質同じに成るように、前記絶縁被膜に開口部が設けられ、前記開口部にロウ材が設けられることで解決するものである。
第3に、前記半導体チップは、フェイスダウンで実装され、前記第1の電極裏面と前記第2の電極裏面の間には、アンダーフィル材が露出することで解決するものである。
第4に、前記第1の電極は、放熱電極として機能することで解決するものである。
第5に、前記開口部は、形状およびサイズが実質同一であることで解決するものである。
第6に、前記第2の電極の外側には、前記半導体チップの表面に設けられたボンディング電極と固着される第3の電極が設けられ、前記第3の電極と前記第2の電極とをつなぐ配線が一体で設けられることで解決するものである。
第7に、半導体チップが絶縁性樹脂で封止された半導体装置であり、前記半導体装置裏面の中央には、矩形の第1の電極と、前記第1の電極の周囲を囲み、前記第1の電極よりもサイズの小さい複数の第2の電極が設けられ、前記半導体チップ表面の周囲に設けられるボンディングパッドと前記第2の電極が電気的に固着され、前記半導体チップと前記第2の電極の間に設けられるアンダーフィル材は、前記半導体チップの側面まで覆い、前記第1の電極および前記第2の電極に設けられるロウ材の高さを実質同一にした事で解決するものである。
第8に、前記半導体装置裏面には、絶縁被膜が設けられ、前記第1の電極の裏面および前記第2の電極の裏面の露出サイズが実質同じに成るように、前記絶縁被膜に開口部が設けられ、前記開口部にロウ材が設けられることで解決するものである。
従来では、電極のサイズが異なることにより、ロウ材の厚みが変わり、実装不良の問題を誘発させる。しかし、本発明によれば、ロウ材の厚みを一定にする事により、この問題は解決される。例えば絶縁被膜の開口部を同一にすれば、ロウ材の厚みは、実質同じにできる。
半導体装置を説明する第1の実施の形態
まず本発明の半導体装置について図1を参照しながら説明する。尚、図1Aは半導体装置の平面図であり、図1Bは、A−A線の断面図である。
図1には、絶縁性樹脂10に以下の構成要素が埋め込まれている。つまりパッド11…と、このパッド11A…と一体の配線11Bと、配線11Bと一体で成り、この配線11Bの他端に設けられた外部接続電極11Cが埋め込まれている。更にはこの導電パターン11A〜11Cに囲まれた一領域に設けられた放熱用の電極11Dと、この放熱用の電極11Dの上に設けられた半導体素子12が埋め込まれている。尚、半導体素子12は、アンダーフィル材AFを介して前記放熱用の電極11Dと固着され、図1Aでは、点線で示されている。
また半導体素子12のボンディング電極13とパッド11Aは、半導体素子12がフェイスダウンで実装されるため、半田等のロウ材SD、Agペースト等の導電ペースト、異方性導電性樹脂を介して電気的に接続されている。
また前記導電パターン11A〜11Dの側面は、非異方性でエッチングされ、ここではウェットエッチンクで形成されるため湾曲構造を有し、この湾曲構造によりアンカー効果を発生している。
本構造は、半導体素子12と、複数の導電パターン11A〜11C、放熱用の電極11Dと、アンダーフィル材AF、これらを埋め込む絶縁性樹脂10の4つの材料で構成される。特に半導体素子12の配置領域に於いて、導電パターン11A〜11Dの上およびこれらの間の分離溝14には、前記アンダーフィル材AFが形成され、特に分離溝14に充填されるアンダーフィル材AFの裏面が露出された状態で絶縁性樹脂10で封止されパッケージと成っている。そして絶縁性樹脂10やアンダーフィル材AFにより前記パッド11A…、半導体素子12が支持されている。
アンダーフィル材AFとしては、狭い隙間に浸透可能な絶縁材料から成り、図4に示すように半導体素子12の側面にまで吹上がるような材料が好ましい。また半導体素子12の裏面に薄くアンダーフィル材AFが形成され、これを絶縁性樹脂10で封止しても良い。
一方、後の製造方法(図7)により明らかになるが、半導体素子12の裏面にもアンダーフィル材AFが形成される様にし、絶縁性樹脂10を省略して半導体装置としても良い。
また絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
また導電パターン11A〜11Dとしては、Cuを主材料とした導電箔、Alを主材料とした導電箔、またはFe−Ni合金、Al−Cuの積層体、Al−Cu−Alの積層体等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。またハーフエッチング性、メッキの形成性、熱応力を考慮すると圧延で形成されたCuを主材料とする導電材料が好ましい。
本発明に於いて、図1Bでは、絶縁性樹脂10とアンダーフィル材AFが前記分離溝15にも充填され、図7では、アンダーフィル材AFが前記分離溝15にも充填されるため、導電パターンの抜けを防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、パッド11A…の側面、配線11B…の側面、外部接続電極11C…の側面、放熱用の電極11Dの側面を湾曲構造とし、アンカー効果を発生させることもできる。その結果、導電パターン11A〜11Dが絶縁性樹脂10から抜けない構造を実現できる。
しかも導電パターン11A〜11Dの裏面は、絶縁性樹脂10の裏面に露出している。図1Bでは、絶縁被膜16が形成されているが、この絶縁被膜16を省略して、放熱用の電極11Dの裏面と、実装基板上の電極を直接固着しても良い。この構造により、半導体素子12から発生する熱は、実装基板上の電極に放熱でき、半導体素子12の温度上昇を防止でき、その分半導体素子12の駆動電流を増大させることができる。また放熱用の電極11Cと半導体素子12が電気的に接続されても良い。
本半導体装置は、導電パターン11A〜11Dを封止樹脂である絶縁性樹脂10で支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の導電路は、支持基板(フレキシブルシート、プリント基板またはセラミック基板)で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型・軽量となり、しかも材料費がかからないため安価となる特徴を有する。
また、パッケージの裏面は、導電パターン11A〜11Dが露出している。この領域に例えば半田等のロウ材を被覆すると、放熱用の電極11Dの方が面積が広いため、ロウ材が厚く濡れる。そのため、実装基板上に固着させる場合、外部接続電極11C裏面のロウ材が実装基板上の電極に濡れず、接続不良になってしまう場合が想定される。
これを解決するために、半導体装置15の裏面に絶縁被膜16を形成して解決している。図1Aで示した点線の○は、絶縁被膜16から露出した外部接続電極11C…、放熱用の電極11Dを示すものである。つまりこの○以外は絶縁被膜16で覆われ、○の部分のサイズが実質同一サイズであるため、ここに形成されたロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またAg、Au、Ag−Pd等の導電ペーストでも同様のことが言える。この構造により、電気的接続不良も抑制できる。また放熱用の電極11Dの露出部17は、半導体素子の放熱性が考慮され、外部接続電極11Cの露出サイズよりも大きく形成されても良い。また外部接続電極11C…は全てが実質同一サイズであるため、外部接続電極11C…は全領域に渡り露出され、放熱用の電極11Dの裏面の一部が実質同一サイズで絶縁被膜116から露出されても良い。
また絶縁被膜16を設けることにより、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる。一般に、実装基板側に設けられた配線は、前記半導体装置の固着領域を迂回して配置されるが、前記絶縁被膜18の形成により迂回せずに配置できる。しかも絶縁性樹脂10、アンダーフィル材AFが導電パターンよりも飛び出しているため、実装基板側の配線と導電パターンとの間に隙間を形成でき、短絡を防止することができる。
半導体装置の製造方法を説明する第2の実施の形態
本製造方法は、図1の半導体装置15の製造方法を示すものであり、図2から図6は、図1AのA−A線に対応する断面図である。
まず図2の様に導電箔20を用意する。厚さは、10μm〜300μm程度が好ましく、ここでは70μmの圧延銅箔を採用した。続いてこの導電箔20の表面に、耐エッチングマスクとして導電被膜21またはホトレジストを形成する。尚、このパターンは、図1Aのパッド11A…、配線11B…、外部接続電極11C…、放熱用の電極11D…と同一パターンである。また導電被膜21の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともパッドに対応する部分にAu、Ag、PdまたはNi等の導電被膜が形成される。これは、Cuの酸化防止とロウ材の接続を可能にしている(以上図2を参照)。
続いて、前記導電被膜21またはホトレジストを介して導電箔20をハーフエッチングする。エッチング深さは、導電箔20の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
そしてハーフエッチングすることにより、導電パターン11A〜11Dが導電箔20の表面に凸状に現れる。尚、導電箔20は、前述したように、ここでは圧延で形成されたCuを主材料とするCu箔を採用した。しかしAlから成る導電箔、Fe−Ni合金から成る導電箔、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−Alの積層体は、熱膨張係数の差により発生する反りを防止できる。また圧延の銅箔を用いると良い。圧延の銅箔は、Z軸方向よりもX軸、y軸方向の結晶の成長が大きく、耐屈曲性に強いからである。特に、配線11Bが長く形成されると、この配線に加わる応力が大きくなるが、この圧延の銅箔を採用することで前記応力に対する耐性が向上する(以上図3を参照)。
そしてボンディング電極13とパッド11Aが面対向配置されるように配置され、例えばロウ材SDを介して固着される。
例えば、半田ボールが設けられた半導体素子12を用意し、パッド11Aの上には、ロウ材から成るペーストが塗布される。このペーストは、焼成される前の粘性が、半導体素子12の仮接着を可能とする。そしてこの仮接着の状態で炉に投入され、ロウ材が溶融されて半導体素子12とパッドが電気的に接続される。
一方、ロウ材で一定の隙間を構成する部分には、アンダーフィル材AFが形成される。このアンダーフィル材AFは、半導体素子12と導電パターンとの間の隙間に浸入しやすい材料であり、またその量をコントロールする事で、半導体素子12の側面にまで、または半導体素子の裏面にまで形成される。このアンダーフィル材AFは、絶縁性樹脂10との接着性、導電パターンとの接着性が考慮されて選択される。
よって、アンダーフィル材AFは、放熱用の電極11Dと外部接続電極11Cの分離溝14、パッド11A〜外部接続電極11Cで構成される導電パターンの間の分離溝14、およびこれらの上に設けられる。以上支持基板を採用することなく半導体素子を実装でき、半導体素子12の高さは、フェイスダウンで実装される分、低く配置される。よって後述するパッケージ外形の厚さを薄くすることが出来る(以上図4を参照)。
そしてハーフエッチングされて形成された導電パターン11A〜11D…、半導体素子12、および金属細線14を覆うように絶縁性樹脂10が形成される。絶縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良い。
また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
本実施の形態では、絶縁性樹脂の厚さは、金属細線14の頂部から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。
尚、樹脂注入に於いて、導電パターン11A〜11Dは、シート状の導電箔20と一体で成るため、導電箔20のずれが無い限り、導電パターン11A〜11Dの位置ずれは全くない。
以上、絶縁性樹脂10、アンダーフィル材AFには、凸部として形成された導電パターン11A〜11D、半導体素子12が埋め込まれ、凸部よりも下方の導電箔20が裏面に露出されている(以上図5を参照)。
続いて、前記絶縁性樹脂10の裏面に露出している導電箔20を取り除き、導電パターン11A〜11Dを個々に分離する。
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いて分離しても良いし、研磨や研削で削り込んでも分離しても良い。また、両方を採用しても良い。例えば、絶縁性樹脂10が露出するまで削り込んでいくと、導電箔20の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂10やアンダーフィル材AFに食い込んでしまう問題がある。そのため、エッチングによりパッド11…を分離すれば、導電パターン11A〜11Dの間に位置する絶縁性樹脂10やアンダーフィル材AFの表面に、導電箔20の金属が食い込むこと無く形成できる。これにより、微細間隔の導電パターン11A〜11D同士の短絡を防止することができる。
また半導体装置15と成る1ユニットが複数形成されている場合は、この分離の工程の後に、ダイシング工程が追加される。
ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。
ここでは、分離され裏面に露出した導電パターン11A〜11Dに絶縁被膜16を形成し、図1Aの点線の丸で示した部分が露出されるように絶縁被膜16がパターニングされる。そしてこの後、矢印で示す部分でダイシングされ半導体装置となる。
尚、半田21は、ダイシングされる前、またはダイシングされた後に形成されても良い。
以上の製造方法により導電パターン、半導体素子が絶縁性樹脂に埋め込まれた軽薄短小のパッケージが実現できる。
図7は、図1の改良された半導体装置であり、絶縁性樹脂10を省略したものである。図4の工程に於いて、半導体素子12の裏面にまでアンダーフィル材AFが形成されるように塗布し、固化した後に、絶縁性樹脂10の形成を省略し、ダイシングしたものである。尚、図7に於いて、半導体素子12の裏面を露出を露出させても良い。また平面図は、図1Aと同じになるため、省略した。
本発明は、全実施例に於いて、ロウ材SDが流れないように流れ防止膜を形成している。例えば、半田を例に取れば、図1Bに示すように導電パターン11A〜11Cの少なくとも一部に流れ防止膜DMを形成し、半田の流れを阻止している。流れ防止膜としては、半田との濡れ性が悪い膜、例えば高分子膜またはNiの膜の上に形成された酸化膜等である。
また流れ防止膜の平面形状を、図8に示した。尚、図面の都合で放熱用の電極を省略してある。
図8には、A〜Eの5つのパターンが形成されているが、これらの一つが選択される。Aに示すパターンは、パッド11Aと配線11Bの境界に流れ防止膜DMが設けられ、パッド11Aの実質全域に電気的接続手段が形成されるものである。また配線11Bの全域または外部接続電極11Cも含めて流れ防止膜DMが形成されても良い。Bは、パッドに流れ防止膜DMが形成され、電気的接続手段が設けられる部分が取り除かれているものである。Cは、タイプBの形成領域に加え配線11B、外部接続電極11Cも流れ防止膜DMが形成されているものである。Dは、タイプCの開口部が矩形から円形になったものである。更にEは、パッドの上に、リング状に流れ防止膜DMが形成されたものである。尚、パッド11Aは、矩形で示されているが、円形でも良い。この流れ防止膜DMは、半田等のロウ材、Agペースト等の導電ペースト、導電性樹脂の流れを防止するものであり、これらの電気的接続手段に対して濡れ性が悪いものである。例えば、半田がタイプDに設けられた場合、半田が溶けた際、流れ防止膜DMで堰き止められ、表面張力によりきれいな半球が形成される。またこの半田が付く半導体素子のボンディング電極13の周囲は、パシベーション膜が形成されるため、ボンディング電極にだけで濡れる。よって半導体素子とパッドを半田を介して接続すると、貝柱状に一定の高さを維持して固着できる。また半田の量でこの高さも調整可能なので、半導体素子と導電パターンの間に一定の隙間を設けることができ、この間に洗浄液を浸入させることも可能となる。またアンダーフィル材AFの様な粘性の低い接着剤も浸入させることが可能となる。更に、接続領域以外を全て流れ防止膜DMで被覆することにより、絶縁性樹脂10との接着性を向上させることも可能となる。
次に、以上の製造方法により発生する効果を説明する。
まず第1に、導電パターンは、ハーフエッチングされ、導電箔と一体となって支持されているため、従来支持用に用いた基板を無くすことができる。
第2に、導電箔には、ハーフエッチングされて凸部となったパッドが形成されるため、パッドの微細化が可能となる。従って幅、間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
第3に、導電パターン、半導体素子、接続手段および封止材で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置が実現できる。
第4に、パッドは、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー(吊りリード)の形成、タイバー(吊りリード)のカットは、本発明では全く不要となる。
第5に、凸部となった導電パターンが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔を取り除いて、導電パターンを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。
第6に、半導体素子は、アンダーフィル材を介して放熱用の電極と固着され、この放熱用の電極が裏面から露出するので、本半導体装置から発生する熱を、本半導体装置の裏面から効率よく放出することができる。更には、絶縁性接着手段にSi酸化膜や酸化アルミニウム等のフィラーが混入されることで更にその放熱性が向上される。またフィラーサイズを統一すれば、半導体素子12と導電パターンとの隙間を一定に保つことが出来る。
半導体装置を説明する第3の実施の形態
図9に本半導体装置40を示す。図9Aは、その平面図であり、図9Bは、A−A線に於ける断面図である。
図1では、パッド11Aには、配線11B、外部接続電極11Cが一体で形成されていたが、ここではパッド11Aの裏面が外部接続電極と成っている。
またパッド11Aの裏面が矩形で成っているため、絶縁被膜16から露出するパターンも前記矩形と同一パターンで形成されている。またアンダーフィル材AFの固着性が考慮されて、放熱用の電極11Dが複数に分割されるように溝43が形成されている。
以上の説明から明らかなように、本発明では、支持基板を採用しなくても、アイランド状に形成された導電パターンが厚みを持った導電箔(または導電箔)で絶縁性接着手段および絶縁性樹脂に埋め込まれて構成される。また半導体素子の裏面に位置する放熱用の電極が露出しているため、半導体素子の放熱を改善することが出来る。しかも支持基板を採用しないため、薄型で軽量なパッケージが実現できる。
また導電パターン、半導体素子、アンダーフィル材および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる半導体装置を実現できる。
本発明の半導体装置を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置に採用する導電パターンを説明する図である。 本発明の半導体装置を説明する図である。 従来の半導体装置を説明する図である。
符号の説明
10 絶縁性樹脂
11A パッド
11B 配線
11C 外部接続電極
11D 放熱用の電極
12 半導体素子
13 ボンディング電極
14 分離溝
16 絶縁被膜
17 露出部
AF アンダーフィル材

Claims (4)

  1. 半導体チップがフェイスダウンで設けられ、前記半導体チップの裏面も含めて絶縁性樹脂に封止され、アイランド状の導電パターンが前記絶縁性樹脂に埋め込まれた半導体装置であり、
    前記絶縁性樹脂から成るパッケージの裏面の中央に露出して設けられ、前記導電パターンの一つである複数に分割された第1の電極と、前記第1の電極の周囲を囲み、前記半導体チップのボンディング電極と対応して設けられ、前記パッケージ裏面から露出し、前記第1の電極よりもサイズが小さく設けられた、外部接続電極と成る前記導電パターンの一つである複数の第2の電極とを有し、
    前記パッケージの裏面には絶縁被膜が設けられ、前記絶縁被膜から露出した前記第1の電極および前記第2の電極にはロウ材または導電ペーストが設けられ、
    前記絶縁被膜から露出する開口部を実質同一サイズとする事で、前記第1の電極および前記第2の電極に設けられるロウ材の高さを実質同一にした事を特徴とする半導体装置。
  2. 前記半導体チップと前記第1の電極との間にアンダーフィル材が設けられ、前記アンダーフィル材は、複数に分割された前記第1の電極と隣の前記第1の電極との間に充填される請求項1に記載の半導体装置。
  3. 前記第1の電極は、放熱電極として機能する請求項1または請求項2に記載の半導体装置。
  4. 前記第2の電極の裏面形状は矩形で、前記絶縁被膜から露出する前記第1の電極および前記第2の電極は、前記矩形で且つ同一パターンで形成される請求項1に記載の半導体装置。
JP2006285713A 2006-10-20 2006-10-20 半導体装置 Expired - Lifetime JP4863836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006285713A JP4863836B2 (ja) 2006-10-20 2006-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006285713A JP4863836B2 (ja) 2006-10-20 2006-10-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000269464A Division JP3945968B2 (ja) 2000-09-06 2000-09-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007013219A JP2007013219A (ja) 2007-01-18
JP4863836B2 true JP4863836B2 (ja) 2012-01-25

Family

ID=37751193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006285713A Expired - Lifetime JP4863836B2 (ja) 2006-10-20 2006-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JP4863836B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950558B2 (en) 2017-03-27 2021-03-16 Mitsubishi Electric Corporation Semiconductor device, power converter, and method for manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321670A (ja) * 1997-05-21 1998-12-04 Hitachi Ltd 半導体装置
JP3947292B2 (ja) * 1998-02-10 2007-07-18 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
JP3965813B2 (ja) * 1999-01-26 2007-08-29 松下電器産業株式会社 ターミナルランドフレームの製造方法

Also Published As

Publication number Publication date
JP2007013219A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
JP3650001B2 (ja) 半導体装置およびその製造方法
JP3706533B2 (ja) 半導体装置および半導体モジュール
JP3945968B2 (ja) 半導体装置およびその製造方法
US6791199B2 (en) Heat radiating semiconductor device
JP2006261519A (ja) 半導体装置及びその製造方法
JP3668101B2 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP3759572B2 (ja) 半導体装置
JP4863836B2 (ja) 半導体装置
JP4506168B2 (ja) 半導体装置およびその実装構造
JPH0864635A (ja) 半導体装置
JP2008198916A (ja) 半導体装置及びその製造方法
JP4856821B2 (ja) 半導体装置
JP2002083890A (ja) 半導体モジュール
JP2002158315A (ja) 半導体装置およびその製造方法
JP2004007022A (ja) 半導体装置
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP4439459B2 (ja) 半導体装置
JP3963914B2 (ja) 半導体装置
JP4393503B2 (ja) 半導体装置
JP4744071B2 (ja) 半導体モジュール
JP4393526B2 (ja) 半導体装置の製造方法
JP4744070B2 (ja) 半導体装置
JP2004048063A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term