JP4393526B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4393526B2
JP4393526B2 JP2007049186A JP2007049186A JP4393526B2 JP 4393526 B2 JP4393526 B2 JP 4393526B2 JP 2007049186 A JP2007049186 A JP 2007049186A JP 2007049186 A JP2007049186 A JP 2007049186A JP 4393526 B2 JP4393526 B2 JP 4393526B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
insulating resin
conductive pattern
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007049186A
Other languages
English (en)
Other versions
JP2007142478A (ja
Inventor
則明 坂本
公 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007049186A priority Critical patent/JP4393526B2/ja
Publication of JP2007142478A publication Critical patent/JP2007142478A/ja
Application granted granted Critical
Publication of JP4393526B2 publication Critical patent/JP4393526B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置および板状体に関するものであり、特に複数の半導体チップが平面的に、または重ね合わせて実装された半導体装置および板状体に関するものである。
近年、メモリの容量を増大させるために、また回路機能を拡大するために複数のチップが1パッケージされている。
例えば、図12には、2つの半導体チップ1、2が2次元で配置され、1パッケージされた半導体装置3が示されている。この半導体装置3は、リードフレームで構成され第1のダイパッド4と第2のダイパッド5の周囲には、リード6が多数配置されている。また第1のダイパッド4と第2のダイパッド5の間には、ブリッヂ7が配置されている。そして第1のダイパッド4の上には第1の半導体チップ1が固着され、第2のダイパッド5の上には第2の半導体チップ2が固着され、半導体チップ1、2の第1のボンディングパッド8とリード6上の第2のボンディングパッド9との間は、金属細線10が接続されている。また第1の半導体チップ1と第2の半導体チップ2を電気的に接続するため、ブリッヂ7を使っている。つまり第1の半導体チップ1のボンディングパッド8とブリッヂ7、このブリッヂ7と前記第2の半導体チップ2のボンディングパッド8aは、金属細線10を介して接続されている。そして、全体が絶縁性樹脂11で1パッケージされている。
また金属細線10は、一方がボールボンディング、他方がスティッチボンディングで接続されている。このスティッチボンディングは、超音波が長時間加えられ、半導体チップの劣化を招くため、半導体チップ側でボールボンディング、リード6上のボンディングパッド側でスティッチボンディングが採用されている。
しかし第1の半導体チップ1と第2の半導体チップ2を金属細線10で直接接続する場合、必ずどちらかの半導体チップがスティッチボンディングで接続される。そのため、本構造ではブリッヂ7を形成する事により、どちらの半導体チップもボールボンディングで接続されるように構成している。
特開平11−40741号公報
しかしながら前述した図12のリードフレームに於いて、リード6…は、タイバーで連結されているため、取り扱いが容易であるが、ブリッヂ7は、アイランド状に形成されるため、このままでは落下してしまい、色々な工夫が施されている。
ここでは、第1のダイパッド4と第2のダイパッド5を連結させる連結片12を設け、この連結片12と前記ブリッヂ…を接着テープ13で貼り合わせている。
しかしこの接着テープ13は、モールド時に熱が加えられるため、耐熱性が必要であり、高価なものであり、半導体装置としてコストアップになる問題があった。
またブリッヂ7を落下させずに支持する方法としては、フレキシブルシート、セラミック基板またはプリント基板等の支持基板の上にブリッヂを含めたリードパターンを形成し、これをモールドする方法が考えられる。しかしこの支持基板を採用すれば、半導体装置として厚くなり、コストアップになってしまう問題があった。また支持基板にモールドされた半導体チップは、支持基板で熱的に絶縁されるため、半導体チップが温度上昇してしまう問題がった。特に、半導体チップが温度上昇すると、駆動電流の低下、駆動周波数の低下を招き、本来の半導体チップの能力を引き出せない問題もあった。
本発明の半導体装置の製造方法は、複数の半導体チップを電気的に接続するブリッジおよび外部接続電極を含む導電パターンに対応する領域の表面がエッチングマスクにより被覆された板状体を用意する工程と、エッチングマスクを介してエッチングを行うことにより前記板状体の表面に分離溝を形成し、前記導電パターンを凸状に形成する工程と、第1の半導体素子および第2の半導体素子を前記導電パターンに電気的に接続することにより、前記ブリッジを介して前記第1の半導体素子および前記第2の半導体素子を電気的に接続する工程と、前記半導体素子が被覆されて前記分離溝に充填されるように絶縁性樹脂を形成する工程と、前記分離溝に充填された前記絶縁性樹脂が露出するまで前記板状体を裏面から除去して、前記導電パターンを分離する工程とを具備することを特徴とする。
更に、本発明の半導体装置の製造方法は、分離溝が形成されることにより、複数の半導体チップを電気的に接続するブリッジおよび外部接続電極を含む導電パターンが凸状に形成された板状体を用意する工程と、第1の半導体素子および第2の半導体素子を前記導電パターンに電気的に接続することにより、前記ブリッジを介して前記第1の半導体素子および前記第2の半導体素子を電気的に接続する工程と、前記半導体素子が被覆されて前記分離溝に充填されるように絶縁性樹脂を形成する工程と、前記分離溝に充填された前記絶縁性樹脂が露出するまで前記板状体を裏面から除去して、前記導電パターンを分離する工程とを具備することを特徴とする。
本発明は、導電被膜またはホトレジストを介して導電パターンをハーフエッチングできる構造を有する。更には板状体を表から裏まで、プレスやエッチングで抜かず、途中で止め半導体装置の外部接続電極、ブリッヂの導電パターンとして構成することができる。このハーフエッチングが採用できる構造により、導電パターンの間隔を狭める事ができ、より微細なパターンが可能となる。またダイパッド、外部接続電極、ブリッヂは板状体と一体で構成されるため、変形や反り等が抑制でき、タイバー、吊りリードを不要とする事ができる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事で導電パターンの分離が可能となり、位置ずれも無く所定の位置に導電パターンを配置することができる。特にブリッヂは、従来接着テープを用いて支持していたが、本発明によりこの支持手段を採用することなく絶縁性樹脂に埋め込むことができる。
またハーフエッチングされたシート状の導電箔上に絶縁性樹脂を形成するため、従来リードとリードの間から発生したバリをなくすことができる。
また板状体をCuを主材料で構成し、導電被膜をNi、Ag、AuまたはPd等で構成すると、導電被膜をエッチングマスクとして活用することができ、更には、ハーフエッチングした際、その側面を湾曲構造にしたり、導電パターンの表面に導電被膜によるひさしを形成することができ、アンカー効果を持たせた構造とすることができる。従って絶縁性樹脂の裏面に位置する導電パターンの抜け、反りを防止することができる。
また板状体で製造される半導体装置は、半導体素子、導電パターン等の導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。
しかも半導体素子がロウ材、Au、Ag等の導電被膜を介して直接ダイパッドに固着されている場合、ダイパッドの裏面が露出されているため、半導体素子から発生する熱をダイパッドを介して直接実装基板に伝えることができる。特にこの放熱性により、パワー素子の実装も可能となる。
また本半導体装置は、分離溝の裏面と導電パターンの裏面は、実質一致している平坦な面を有する構造となっており、狭ピッチQFP等を実装基板に実装しても、半導体装置自身をそのまま水平に移動できるので、外部取り出し用電極のずれの修正が極めて容易となる。
また、絶縁性樹脂の被着時まで板状体で全体を支持し、導電パターンの分離、ダイシングは絶縁性樹脂が支持基板となる。従って、従来例で説明した如く、支持基板が要らなくなり、コスト的にも安価にできるメリットを有する。
半導体装置を説明する第1の実施の形態
図1Aは、本発明による半導体装置の平面図であり、図1B〜図1Eは、図1AのA−A線に対応する断面図である。また図1B〜図1Eで、半導体装置の裏面構造を4タイプで示した。
本発明は、第1のダイパッド50と第2のダイパッド51が実質同一平面に配置され、この周囲には、外部接続電極52が設けられている。この外部接続電極52は、表面がボンディングパッドとなり、裏面が外部と接続される。そして第1のダイパッド50と第2のダイパッド51の間には、少なくとも1つのブリッヂ53が設けられている。
また第1のダイパッド50の上には、第1の半導体チップ54が固着され、第2のダイパッド51には第2の半導体チップ55が固着され、金属細線を介して接続されている。
金属細線には、外部接続電極52と接続される第1の金属細線56とブリッヂ53に接続される第2の金属細線57がある。また半導体チップの表面には、複数のボンディングパッドが設けられている。そしてそのボンディングパッドの入出力信号に基づき、少なくとも一部のボンディングパッドが選択され、これに対応して外部接続電極52の位置や数が決定されている。そしてこの選択された半導体チップ上のボンディングパッド58と外部接続電極52が第1の金属細線56を介して接続されている。
一方第1の半導体チップ54と第2の半導体チップ55との接続は、第1の半導体チップ54のボンディングパッド59とブリッヂ53の一端が第2の金属細線57で接続され、ブリッヂ53の他端と第2の半導体チップ55のボンディングパッド60が第2の金属細線57を介して接続されている。
本構造は、ブリッヂ53が設けられるため、第1の半導体チップ54、第2の半導体チップ55側で接続される金属細線56、57は、全てボールボンディングで接続できる。
また図7〜図11の説明からも明らかな様に、外部接続電極52、ブリッヂ53は、導電箔をハーフエッチングし、完全に分離する前に絶縁性樹脂61でモールドして支持するため、従来用いた接着テープは全く不要となる。
本発明は、外部接続電極52、ブリッヂ53が、支持リードやタブ吊りリード等の連結片で支持されず、独立して絶縁性樹脂61に封止される事にある。しかもこれら独立した外部接続電極52、ブリッヂ53は、接着テープもなく封止されていることにある。従って完成品には、前記連結片の切断箇所がないものである。
従来のリードフレームは、吊りリード、タイバー等の連結部材を切除して、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従って完成品のリードフレームであるが故に連結部材が必要になるわけである。そしてこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結部材を切断していた。そのため、どこにも連結されず島状に配置されるブリッヂ7は、図12の如く接着テープ13のような支持部材で接着固定するしか方法は無かった。
しかし本発明に於いて、リードフレームの製造側で、導電箔がハーフエッチングされ、外部接続電極52、ブリッヂ53が半完成品の状態で半導体メーカーに供給される。そして半導体メーカー側で素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に外部接続電極52、ブリッヂ53の形状が全域に渡り分離されるように、外部接続電極52、ブリッヂ53の裏面を加工している。従って、タブ吊りリード等の連結部材、接着テープを採用することなく、しかも連結部材の機械的分離もなく完成品とする事ができる。
絶縁性樹脂61の裏面は、図1Aの斜線部で示した領域が露出している。これを示したものが図1Bである。この露出領域に対応した電極を実装基板側に形成し、本半導体装置を固着すると、半導体チップ54、55から発生する熱は、熱伝導の優れたダイパッド50、51を介し、実装基板側の電極に放熱できる。従来の半導体装置は、全領域がパッケージされていたり、SMDでは、半田ボールだけが熱伝導部材であり、放熱性が劣り、半導体チップの特性を最大限に発揮できなかったが、本半導体装置は、非常に放熱性が優れ、半導体チップの特性をより発揮させることができる。
図1Cは、前述した構造(図1B)の第1の変形例である。図1Bでは、斜線の部分が露出しているため、実装基板側の配線を本半導体装置の裏面に延在させることが難しかった。また外部接続電極52、ダイパッド50、51にロウ材を塗布すると、面積の違いから、ロウ材の厚みが異なり、半導体装置が傾いてしまう問題も発生した。
本発明は、図1Cの様に半導体装置の裏面に絶縁被膜62を形成することで前記問題点を解決している。図1Aで示した点線の○は、絶縁被膜62から露出した外部接続電極52、ダイパッド50、51を示すものである。つまりこの○以外は絶縁被膜62で覆われているため、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる特徴を持つ。更には、○の部分のサイズが実質同一サイズであるため、ロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またAg、Au、Ag−Pd等の導電ペーストでも同様のことが言える。
続いて第2の変形例を図1Dに示す。ダイパッド50、51、外部接続電極52の裏面が絶縁性樹脂61の裏面よりも凹むように形成されている。この凹み部63の深さを調整すれば、ここに形成されたロウ材、導電ペーストの量をコントロールでき、接着強度を調整することができる。更には絶縁性樹脂61から成る飛び出し部64が有るので、前記ロウ材または導電ペーストが半導体装置の裏面で接触する事も無くなる。尚、図1Cと同様に絶縁被膜62を被覆し、○で示した部分のみを露出させても良い。
更に第3の変形例を図1Eに示す。これは、図1Dと逆に凸部65を設けた例である。この凸部の高さを調整することにより、実装基板側にダストが存在しても、半導体装置を良好に接続できるメリットを有する。例えば、図1B、図1Cの半導体装置に於いて、半導体装置と実装基板の間にダストがあると、ロウ材がお互いに融合せず、半田不良になる事が想定できる。しかし凸部を設けることにより、この問題が解決される。
半導体装置を説明する第2の実施の形態
図2Aは、本発明による半導体装置の平面図であり、図2B〜図2Eは、図2AのA−A線に対応する断面図である。第1の実施の形態と同様に図2B〜図2Eで、半導体装置の裏面構造を示した。
本発明は、フェイスダウン用の半導体チップ54、55を採用することにより、外部接続電極52を半導体チップの真下に配置でき、本半導体装置の平面積も厚みも小さくできる特徴を有するものである。
第1の半導体チップ54、第2の半導体チップ55は、フェイスダウン用のベアチップ、フリップチップ、SMD、ウェハスケールCSP等が活用でき、これら半導体チップ54、55上の電極と対応する位置に外部接続電極52が設けられている。そして外部接続電極52と半導体チップ54、55上の電極が接続手段を介して接続される。この接続手段としては、Auバンプ、ロウ材、半田ボール、導電ボール、異方性導電性樹脂等が可能である。
またブリッヂ53は、外部接続電極52a、52bと一体で形成され、第1の半導体チップ54のボンディングパッド59から第2の半導体チップ55のボンディングパッド60に延在されている。
本半導体装置の熱は、半田ボールを介して伝わる程度であり、放熱性に劣る。しかし絶縁性樹脂61から半導体チップ54、55の裏面を露出することにより、また半導体チップ54、55裏面の絶縁性樹脂の厚みを薄くすることにより半導体チップの温度上昇を防止することができる。また半導体チップの裏面側に放熱フィンを装着しても良い。
半導体装置を説明する第3の実施の形態
図3Aは、本発明による半導体装置の平面図であり、図3B〜図3Eは、図3AのA−A線に対応する断面図である。また前述した2つの実施の形態と同様に図3B〜図3Eで、半導体装置の裏面構造を4タイプで示した。
本発明は、第1の半導体チップ54の上に第2の半導体チップ55を重ねたものである。ここでは、2個の半導体チップを重ねたがこれ以上重ねても良い。また金属細線を介して接続されるため、上方の半導体チップの方が小さく形成され、この周囲に下方の半導体チップのボンディングパッドが露出されるような構造で積層される。
まずダイパッド50があり、この周囲には、外部接続電極52が設けられている。この外部接続電極52は、表面がボンディングパッドとなり、裏面が外部と接続される。そして外部接続電極52の中には、第1の半導体チップ54と第2の半導体チップ55を接続するブリッヂ52Cがある。このブリッヂ52Cの数は、それぞれの接続関係により所望の数で形成される。
まずダイパッド50の上には、第1の半導体チップ54が固着される。ここで第1の半導体チップ54が所定の電位に固定されるか、またはフローティングと成るかで固着手段が選択される。つまり所定の電位に固定される場合は、半田または導電ペースト等で固着され、フローティングの場合は、絶縁性接着剤で固着される。そしてこの第1の半導体チップ54の上には、絶縁性接着剤で第2の半導体チップ55が固着される。そして第1の半導体チップ54のボンディングパッド58Aと外部接続電極52Aが金属細線56Aで、第2の半導体チップ55のボンディングパッド58Bと外部接続電極52Bが金属細線56Bを介して接続されている。
一方第1の半導体チップ54と第2の半導体チップ55との接続は、第1の半導体チップ54のボンディングパッド59aと外部接続電極52Cが金属細線60で接続され、外部接続電極52Cと第2の半導体チップ55のボンディングパッド59bが金属細線60を介して接続される。尚、外部接続電極52Cは、少なくとも2本の金属細線が接続されるため、そのサイズが他の外部接続電極よりも大きく形成されても良い。
本構造は、外部接続電極52Cが設けられてあるため、第1の半導体チップ54、第2の半導体チップ55側で接続される金属細線は、全てボールボンディングで接続することができる特徴を有する。
また外部接続電極52は、導電箔をハーフエッチングし、完全に分離する前に絶縁性樹脂61でモールドして支持するため、従来用いた接着テープは全く不要となる。
本発明は、外部接続電極52が、支持リードやタブ吊りリード等の連結部材で支持されず、独立して絶縁性樹脂61に封止される。しかもこれら独立した外部接続電極52は、接着テープもなく封止されていることにある。従って完成品には、前記連結部材の切断箇所もないものである。
従来のリードフレームは、吊りリード、タイバー等の連結片を除いて、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従って完成品のリードフレームであるが故に連結部材が必要になるわけである。そしてこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結部材を切断していた。そのため、どこにも連結されず島状に配置されるブリッヂは、接着テープのような支持部材で接着固定するしか方法は無かった。
しかし本発明に於いて、リードフレームの製造側で、外部接続電極52は、導電箔がハーフエッチングされた半完成品の状態で半導体メーカーに供給される。そして半導体メーカー側で素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に外部接続電極52の形状が全域に渡り分離されるように、裏面を加工している。従って、タブ吊りリード等の連結部材、接着テープを採用することなく、しかも連結部材の機械的分離もなく完成品とする事ができる。
絶縁性樹脂61の裏面は、図3Aのダイパッド50と外部接続電極52…が露出している。これを示したものが図3Bである。この露出領域に対応した電極を実装基板側に形成し、本半導体装置を固着すると、半導体チップ54から発生する熱は、熱伝導の優れたダイパッド50を介し、実装基板側の電極に放熱できる。従来の半導体装置は、全領域がパッケージされていたり、SMDでは、半田ボールだけが熱伝導部材であり、放熱性が劣り、半導体チップの特性を最大限に発揮できなかったが、本半導体装置は、非常に放熱性が優れ、半導体チップの特性をより発揮させることができる。
図3Cは、前述した構造(図3B)の第1の変形例である。図3Bでは、斜線の部分が露出しているため、実装基板側の配線を本半導体装置の裏面に延在させることが難しかった。また外部接続電極52やダイパッド50にロウ材を塗布すると、面積の違いから、ロウ材の厚みが異なり、電気的接続不良が想定できる。
本発明は、図3Cの様に半導体装置の裏面に絶縁被膜62を形成することで解決している。図3Aで示した点線の○は、絶縁被膜62から露出した外部接続電極52、ダイパッド50を示すものである。つまりこの○以外は絶縁被膜62で覆われているため、実装基板に設けられる配線を本半導体装置の裏面に延在させることができる。更には、○の部分のサイズが実質同一サイズであるため、ロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またAg、Au、Ag−Pd等の導電ペーストでも同様のことが言える。
続いて第2の変形例を図3Dに示す。ダイパッド50、外部接続電極52の裏面が絶縁性樹脂61の裏面よりも凹むように形成されている。この凹み部63の深さを調整すれば、ここに形成されたロウ材、導電ペーストの量をコントロールでき、接着強度を調整することができる。更には絶縁性樹脂61から成る飛び出し部64が有るので、前記ロウ材または導電ペーストが半導体装置の裏面で接触する事も無くなる。尚、図3Cと同様に絶縁性樹脂61を被覆し、○で示した部分のみを露出させても良い。
更に第3の変形例を図3Eに示す。これは、図3Dと逆に凸部65を設けた例である。この凸部の高さを調整することにより、実装基板側にダストが存在しても、半導体装置を良好に接続できるメリットがある。例えば、図3B、図3Cの半導体装置に於いて、半導体装置と実装基板の間にダストがあると、ロウ材がお互いに融合せず、半田不良になる事が想定できる。しかし凸部を設けることにより、この問題が解決される。これは図3Dでも同様である。
半導体装置を説明する第4の実施の形態
本実施の形態を図4に示す。図4は、図1と図3の組み合わせで成る。第1のダイパッド50には、図3の構造の様に、半導体チップ70、71が積層される。また第2のダイパッド51には、第3の半導体チップ73が固着される。そして第1の半導体チップ70、第2の半導体チップ71または第3の半導体チップは、電気的接続に従い、外部接続電極52…やブリッヂ53を介して相互に接続される。
詳細な説明は、図1や図3で説明しているので、省略する。
半導体装置を説明する第5の実施の形態
本実施の形態を図5に示す。図5は、図1の変形例であり、ブリッヂ53Aとブリッヂ53Bとの間に回路素子が接続されているものである。ここでは回路素子としてチップコンデンサCが接続されている。
半導体装置を説明する第6の実施の形態
本実施の形態を図6に示す。図6は、図3の変形例であり、2つの外部接続電極の間に回路素子、例えばチップコンデンサCが接続されているものである。
半導体装置の製造方法を説明する第7の実施の形態
Cuを主材料とした導電箔を採用し、半導体装置80が製造されるまでを図7〜図11を採用して説明する。
まず図7の様に導電箔から成る板状体81を用意する。この板状体81は、第1の表面82、第2の表面83は、平坦であり、更に第2の表面83に導電パターンが形取られた導電被膜84またはホトレジストが形成されている。尚、導電パターンは、図8の如く斜線でハッチングされた部分である。また導電被膜の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともボンディングパッドに対応する部分に導電被膜が形成される。
続いて、前記導電被膜84またはホトレジストを介して板状体81をハーフエッチングする。エッチング深さは、板状体81の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
そしてハーフエッチングすることにより、導電パターンが板状体81の第2の表面83に凸状に現れる。尚、板状体81は、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−Alの積層体は、熱膨張係数の差により発生する反りを防止できる(以上図8を参照)。
続いて半導体素子搭載領域に半導体素子85を固着し、半導体素子85のボンディング電極と第1のパッド86を電気的に接続する。図面では、半導体素子85がフェィスアップで実装されるため、接続手段として金属細線87が採用される。
このボンデイングに於いて、第1のパッド86は板状体81と一体であり、しかも板状体81の裏面は、フラットであるため、ボンディングマシーンのテーブルに面で当接される。従って板状体81がボンディングテーブルに完全に固定されれば、第1のパッド86の位置ずれもなく、ボンディングエネルギーを効率よく金属細線87と第1のパッド86に伝えることができる。よって、金属細線の固着強度を向上させて接続することができる。ボンディングテーブルの固定は、例えばテーブル全面に複数の真空吸引孔を設けることで可能となる。
またフェィスダウン型の半導体素子を採用する場合、半導体素子85上の電極は、半田ボール、Auや半田等のバンプが形成され、この真下に第1のパッド86が来るように配置され、両者が固着される。詳細は、図2を参照。
またパッド86には、受動素子が半田等のロウ材、Agペースト等の導電ペースト等を介して固着されても良い。尚、ここで採用できる受動素子は、チップ抵抗、チップコンデンサ、印刷抵抗、コイル等である(以上図9を参照)。
そして前記導電パターン、半導体素子85、および接続手段を覆うように絶縁性樹脂89が形成される。絶縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良い。
また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
本実施の形態では、絶縁性樹脂の厚さは、金属細線87の頂部から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。
尚、注入に於いて、導電パターンは、シート状の板状体81と一体で成るため、板状体81のずれが無い限り、導電パターンの位置ずれは全くない。ここでも下金型と板状体81裏面の固定は、真空吸引で実現できる。
以上、絶縁性樹脂89には、凸部として形成された導電パターン、半導体素子が埋め込まれ、凸部よりも下方の板状体81が裏面に露出されている(以上図10を参照)。
続いて、前記絶縁性樹脂89の裏面に露出している板状体81を取り除き、導電パターンを個々に分離する。
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いても良いし、研磨や研削で削り込んでも良い。また、両方を採用しても良い。例えば、絶縁性樹脂89が露出するまで削り込んでいくと、板状体81の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂89に食い込んでしまう問題がある。そのため、絶縁性樹脂89が露出する手前で、削り込みを停止し、その後は、エッチングにより導電パターンを分離すれば、導電パターンの間に位置する絶縁性樹脂に板状体81の金属が食い込むこと無く形成できる。これにより、微細間隔の導電パターン同士の短絡を防止することができる。
また半導体装置80と成る1ユニットが複数形成されている場合は、この分離の工程の後に、個々の半導体装置80としてダイシングする工程がある。
ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。(以上図11を参照)
以上の製造方法により複数の導電パターン、半導体素子85および絶縁性樹脂89の3要素で、軽薄短小のパッケージが実現できる。
次に、以上の製造方法により発生する効果を説明する。
まず第1に、導電パターンは、ハーフエッチングされ、板状体と一体となって支持されているため、従来支持基板として用いた基板を無くすことができる。
第2に、板状体は、ハーフエッチングされて凸部となった導電パターンが形成されるため、導電パターンの微細化が可能となる。従って導電パターン幅、導電パターン間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
第3に、前記3要素で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置が実現できる。
第4に、ダイパッド、外部接続電極、ブリッヂ、配線は、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー(吊りリード)の形成、タイバー(吊りリード)のカットは、本発明では全く不要となる。更にはブリッヂは、接着テープの支持もなく形成することができる。
第5に、凸部となった導電パターンが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から板状体を取り除いて、リードを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。
第6に、半導体素子の裏面が絶縁性樹脂の裏面から露出するので、本半導体装置から発生する熱を、本半導体装置の裏面から効率よく放出することができる。
本発明の第1の半導体装置を説明する図である。 本発明の第2の半導体装置を説明する図である。 本発明の第3の半導体装置を説明する図である。 本発明の第4の半導体装置を説明する図である。 本発明の第5の半導体装置を説明する図である。 本発明の第6の半導体装置を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 従来のリードフレームを使った半導体装置を説明する図である。
符号の説明
50 第1のダイパッド
51 第2のダイパッド
52 外部接続電極
53 ブリッヂ
54 第1の半導体チップ
55 第2の半導体チップ
56 金属細線
57 金属細線
58、59、60 ボンディングパッド
61 絶縁性樹脂
62 絶縁被膜

Claims (6)

  1. 第1の半導体チップおよび第2の半導体チップを電気的に接続するブリッジおよび外部接続電極を含む導電パターンに対応する領域の表面がエッチングマスクにより被覆された板状体を用意する工程と、
    前記エッチングマスクを介してエッチングを行うことにより前記板状体の表面に分離溝を形成し、前記導電パターンを凸状に形成する工程と、
    前記第1の半導体素子および前記第2の半導体素子を前記導電パターンに電気的に接続することにより、前記ブリッジを介して前記第1の半導体素子および前記第2の半導体素子を電気的に接続する工程と、
    前記半導体素子が被覆されて前記分離溝に充填されるように絶縁性樹脂を形成する工程と、
    前記分離溝に充填された前記絶縁性樹脂が露出するまで前記板状体を裏面から除去して、前記導電パターンを分離する工程とを具備することを特徴とする半導体装置の製造方法。
  2. 分離溝が形成されることにより、第1の半導体チップおよび第2の半導体チップを電気的に接続するブリッジおよび外部接続電極を含む導電パターンが凸状に形成された板状体を用意する工程と、
    前記第1の半導体素子および前記第2の半導体素子を前記導電パターンに電気的に接続することにより、前記ブリッジを介して前記第1の半導体素子および前記第2の半導体素子を電気的に接続する工程と、
    前記半導体素子が被覆されて前記分離溝に充填されるように絶縁性樹脂を形成する工程と、
    前記分離溝に充填された前記絶縁性樹脂が露出するまで前記板状体を裏面から除去して、前記導電パターンを分離する工程とを具備することを特徴とする半導体装置の製造方法。
  3. 前記導電パターンが露出する面の前記絶縁性樹脂および前記導電パターンを、絶縁被膜により被覆することを特徴とする請求項1または請求項2記載の半導体装置の製造方法。
  4. 少なくとも外部接続電極となる前記導電パターンの裏面を、前記絶縁被膜から露出させることを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記エッチングマスクを1単位としたユニットを、前記板状体の表面に複数個設け、
    前記導電パターンを分離した後に、前記ユニット間の前記絶縁性樹脂を切断することにより、個々の前記ユニットを分離することを特徴とする請求項1記載の半導体装置の製造方法。
  6. 複数の前記凸部を1単位としたユニットを、前記板状体の表面に複数設け、
    前記導電パターンを分離した後に、前記ユニット間の前記絶縁性樹脂を切断することにより、個々の前記ユニットを分離することを特徴とする請求項2記載の半導体装置の製造方法。
JP2007049186A 2007-02-28 2007-02-28 半導体装置の製造方法 Expired - Fee Related JP4393526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049186A JP4393526B2 (ja) 2007-02-28 2007-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049186A JP4393526B2 (ja) 2007-02-28 2007-02-28 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004357950A Division JP3963914B2 (ja) 2004-12-10 2004-12-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2007142478A JP2007142478A (ja) 2007-06-07
JP4393526B2 true JP4393526B2 (ja) 2010-01-06

Family

ID=38204871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049186A Expired - Fee Related JP4393526B2 (ja) 2007-02-28 2007-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4393526B2 (ja)

Also Published As

Publication number Publication date
JP2007142478A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP3650001B2 (ja) 半導体装置およびその製造方法
US6462418B2 (en) Semiconductor device having improved heat radiation
US6548328B1 (en) Circuit device and manufacturing method of circuit device
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2017147272A (ja) 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP2004071898A (ja) 回路装置およびその製造方法
JP2002083903A (ja) 半導体装置およびその製造方法
JP3634735B2 (ja) 半導体装置および半導体モジュール
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP5378643B2 (ja) 半導体装置及びその製造方法
JP3668101B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JP3963914B2 (ja) 半導体装置
JP4393526B2 (ja) 半導体装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP4393503B2 (ja) 半導体装置
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP4439459B2 (ja) 半導体装置
JP4823662B2 (ja) 半導体装置
JP4863836B2 (ja) 半導体装置
JP4610426B2 (ja) 回路装置の製造方法
KR101163905B1 (ko) 리드 프레임 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees