JP4439459B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4439459B2
JP4439459B2 JP2005316184A JP2005316184A JP4439459B2 JP 4439459 B2 JP4439459 B2 JP 4439459B2 JP 2005316184 A JP2005316184 A JP 2005316184A JP 2005316184 A JP2005316184 A JP 2005316184A JP 4439459 B2 JP4439459 B2 JP 4439459B2
Authority
JP
Japan
Prior art keywords
conductive
conductive path
insulating resin
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005316184A
Other languages
English (en)
Other versions
JP2006054496A (ja
Inventor
則明 坂本
義幸 小林
純次 阪本
茂明 真下
克実 大川
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005316184A priority Critical patent/JP4439459B2/ja
Publication of JP2006054496A publication Critical patent/JP2006054496A/ja
Application granted granted Critical
Publication of JP4439459B2 publication Critical patent/JP4439459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に半導体チップの外側から半導体チップ裏面に配線を延在させ、半導体チップの裏面で外部接続電極が形成された半導体装置およびその製造方法に関するものである。
近年、ICパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のICパッケージとその実装概念が大きく変わろうとしている。詳細は、例えば下記非特許文献1で述べられている。
図10は、フレキシブルシート50をインターポーザー基板として採用するもので、このフレキシブルシート50の上には、接着剤を介して銅箔パターン51が貼り合わされている。この銅箔パターン51には、ICチップ52が固着され、このICチップの周囲にボンディング用パッド53が形成されている。またこのボンディング用パッド53と一体で形成される配線を介して半田ボール接続用パッド54が形成され、この半田ボール接続用パッド54に半田ボール55が形成されている。
そして半田ボール接続用パッド54の裏側は、フレキシブルシートが開口された開口部56が設けられており、この開口部56を介して半田ボール55が形成されている。そしてフレキシブルシート50を基板にして全体が絶縁性樹脂58で封止されている。
電子材料(1998年9月号22頁〜)の特集「CSP技術とそれを支える実装材料・装置」
しかしながら、全体が絶縁性樹脂58で封止されている点、ICチップ52の裏面は、フレキシブルシート50が設けられている点、および熱伝導良好な材料より成る熱伝導パスは、金属細線57、銅箔パターン51および半田ボール55から成る点により、前述したパッケージは、駆動時に十分な放熱ができない構造であった。よって、駆動時、ICチップが温度上昇し、駆動電流を十分流せない問題があった。
また絶縁性樹脂58とICチップ52との熱膨張係数の差によって、絶縁性樹脂の溶融温度(または硬化温度)から常温に冷却するまでの温度差により絶縁性樹脂58に収縮力が働く。このような収縮力により、常温まで冷却すると、パッケージ端部が持ち上がり、外形寸法に変化をもたらし、パッケージの水平が維持できなくなり、実装基板に実装する際に予期せぬトラブルが発生する問題もあった。
本発明の半導体装置は、
上面にボンディングパッド電極を有する半導体素子と、
前記半導体素子の下面と固着されるダイパッドと、
前記半導体素子の周辺において前記ボンディングパッド電極と金属細線を介して接続される導電路と、
前記半導体素子、前記ダイパッド及び前記導電路を封止する絶縁性樹脂とを具備し、
前記ダイパッド及び前記導電路は、その裏面が前記絶縁性樹脂から露出し、
前記導電路は、前記金属細線との接続箇所から前記半導体素子の下面まで延在するとともに、前記下面に位置する所定部においては幅が広くなるように形成され、
前記半導体素子の下面と前記導電路との間には絶縁材料が形成されていることで解決するものである。
更に、本発明の半導体装置は、請求項1に加え、前記ダイパッド及び前記導電路の側面は湾曲構造を有することで解決するものである。
更に、本発明は、請求項2に加え、前記半導体素子の下面と前記ダイパッド電極との間には、導電材料が形成されていることで解決するものである。
以上の説明から明らかなように、本発明では、前記第1の導電路11Aは、熱伝導性の優れた材料により構成されてあるため、そのサイズは、半導体チップよりも小さくて良い。従って第1の導電路と第2の導電路との間には、空きスペースが発生する。従ってこの空きスペースに、第2の導電路よりもサイズの大きな第3の導電路を配置することができる。
またリング状に配置された第2の導電路に囲まれて第3の導電路が配置されているため、実装基板と実装基板に固着された半導体装置との熱膨張係数の違いにより、接続部分に応力が働いても、実装基板側に形成された電極と第3の導電路との固着部分には前記応力が働きずらい構成となっている。
また分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された半導体チップと、該半導体チップを被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面のみを露出して一体に支持する絶縁性樹脂とを備えたことにより、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図10の如き従来構造の支持基板を不要にできる利点を有する。
しかも半導体チップが直接導電路と固着され、しかもこの導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、半導体チップの駆動能力を向上させることができる。
また本半導体装置に於いて、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となる場合、半導体装置自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
また導電路の側面に湾曲構造を形成した場合、アンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
半導体装置を説明する第1の実施の形態
まず本発明の半導体装置について図1を参照しながらその構造について説明する。尚、図1Aは、半導体装置の平面図であり、図1Bは、A−A線の断面図である。
図1には、絶縁性樹脂10に埋め込まれた導電路11A〜11Dを有し、前記第1の導電路11Aは、ダイパッドとなり、この上には半導体チップ12が固着され、前記絶縁性樹脂10で導電路11A〜11Dを支持して成る半導体装置13が示されている。また前記導電路11A〜11Dの側面は湾曲構造を有しても良い。詳細は、図4を参照。
本構造は、半導体チップ12、複数の導電路11A〜11Dと、この導電路11A〜11Dを埋め込む絶縁性樹脂10の3つの材料で構成され、導電路11A〜11D間には、この絶縁性樹脂10で充填された分離溝14が設けられる。そして絶縁性樹脂10により前記導電路11A〜11Dが支持されている。
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路11A〜11Dとしては、Cuを主材料とした導電箔、Alを主材料とした導電箔、またはFe−Ni等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
本発明では、絶縁性樹脂10が前記分離溝14にも充填され、絶縁性樹脂10で前記導電路11A〜11Dが支持されているために、導電路11A〜11Dの抜けが防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、図4に示すように、導電路11の側面を湾曲構造15とし、アンカー効果を発生させることもできる。その結果、導電路11A〜11Dが絶縁性樹脂10から抜けない構造を実現できる。
しかも第1の導電路11Aは、絶縁性樹脂10から成るパッケージの裏面に露出し、半導体チップ12の裏面と直接ロウ材等により固着されている。例えば、第1の導電路11Aを実装基板上の電極と固着すると、半導体チップ12から発生する熱は、第1の導電路11Aを介して外部に放熱でき、半導体チップ12の温度上昇を防止でき、その分半導体チップ12の駆動電流を増大させることができる。
また半導体チップ12の接続手段は、金属細線16、半田等のロウ材17(またはAgペースト等の導電ペースト、導電被膜または異方性導電性樹脂等)である。
また半導体チップ12と導電路11Aとの固着は、電気的接続が不要であれば、熱伝導を助けるフィラーが混入された絶縁性接着剤が選択される。
本半導体装置は、導電路11を封止樹脂である絶縁性樹脂10で支持しているため、支持基板が不要となり、導電路11、半導体チップ12および絶縁性樹脂10で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の導電路は、支持基板(フレキシブルシート、プリント基板またはセラミック基板)で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
また半導体チップ12のボンディング電極18が、金属細線16の一端と接続されるため、金属細線16の他端と接続される第2の導電路11Bは、半導体チップ12の周辺に配置される。半導体チップは、複数の回路に対応できるようにボンディングパッドが用意されており、ボンディング電極18は、半導体装置13を使って構成される回路Aに必要な入出力電極、半導体装置13を使って構成される回路Bに必要な入出力電極、半導体チップ評価用のテスト電極等に分類される。
本発明では、前記回路Aを構成する半導体装置13としてパッケージされているため、必要とされる入出力電極、テスト電極が金属細線16を介して第2の導電路11Bと接続されている。そして前記テスト電極と接続される第2の導電路11Bは、フローバー等で当接して測定されるためにそのサイズは小さくて良い。しかし入出力電極と電気的に接続される第2の導電路11Bは、電流容量等の問題からそのサイズを大きくする必要がある。そのため、この入出力電極と電気的に接続される第2の導電路11Bは、配線11Dを介して半導体チップ12の裏面に延在され、半導体チップ12の周囲と第1の導電路11Aとの間の空きスペースに第3の導電路11Cが電気的に接続されて配置される。
前記第1の導電路11Aは、熱伝導性の優れたCu等により構成されているため、そのサイズは、半導体チップ12よりも小さくて良い。従って第1の導電路11Aと第2の導電路11Bとの間には、空きスペースが発生する。従ってこの空きスペースに、第2の導電路11Bよりもサイズの大きな第3の導電路11Cを配置することができる。
またリング状に配置された第2の導電路11Bの中に第3の導電路11Cが配置されていた。実装基板に本半導体装置13を固着した場合、以下のメリットが発生する。つまり実装基板と半導体装置13との熱膨張係数の違いにより、接続部分に応力が働いても、実装基板側に形成された電極と第2の導電路11Bがロウ材により固着されるため、実装基板側に形成された電極と第3の導電路11Cとの固着部分には前記応力が働きずらい構成となっている。
また、分離溝14の表面と導電路11の表面は、実質一致させることも、導電路11を飛び出させることも可能な構造となっている。裏面電極11A〜11Dと絶縁性樹脂に段差が設けられないと、半導体装置13をそのまま水平に移動できる特徴を有する。つまりロウ材による固着を実装基板上で実現する場合、溶融したロウ材の表面張力により実装基板上で前記半導体装置13が自らセルフアライメントする。また裏面電極11A〜11Dを絶縁性樹脂から飛び出させると、ロウ材の飛散、フラックスの飛散があっても、配線は、実装基板上の導電路と短絡しない構造となる。
図10において、絶縁性樹脂58として熱硬化性樹脂または熱可塑性樹脂を用いた金型モールドによって封止成形され場合がある。この工程は絶縁性樹脂58を硬化するための熱処理を伴い、このモールド時の線膨張係数が30ppm/℃にも達する。その為、ICチップ52のシリコンの線膨張係数(3ppm/℃)との差によって、前記処理温度から常温に冷却するまでの温度差により絶縁性樹脂58に収縮力が働く。
このような収縮力により、絶縁性樹脂58を成形後、常温まで冷却すると、半導体装置の端部が持ち上がり、外形寸法に変化(反り)をもたらす問題が発生した。
本発明は、導電路11A〜11Dを支持する支持基板を採用しない点、更には導電路11A〜11Dが個別分離され、導電路11A〜11Dの間に絶縁性樹脂10が配置されている点から、半導体装置13の裏面に位置する所の熱膨張係数を絶縁性樹脂の熱膨張係数に近づけることができ、その反りを抑制することができる。
回路装置の製造方法を説明する第2の実施の形態
次に図2〜図9を使って半導体装置13の製造方法について説明する。
まず図2の如く、シート状の導電箔60を用意する。この導電箔60は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔60の厚みよりも浅い分離溝61が形成できればよい。
尚、シート状の導電箔60は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
続いて、少なくとも導電路11A〜11Dとなる領域を除いた導電箔60を、導電箔60の厚みよりも薄く除去する工程がある。そしてこの除去工程により形成された導電路11A〜11Dに半導体チップ12を実装し、分離溝61および導電箔60に絶縁性樹脂10を被覆する工程がある。
まず、図3の如く、Cuより成る導電箔60の上に、ホトレジストPR(耐エッチングマスク)を形成し、導電路11A〜11Dとなる領域を除いた導電箔60が露出するようにホトレジストPRをパターニングする。そして、前記ホトレジストPRを介してエッチングしている。
図3では、分離溝61は、ストレートで形成されているが、本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも図4に示すように湾曲となる特徴を有する。しかし異方性エッチング、レーザによる金属蒸発を採用するならば、図3の様に分離溝61の側壁はストレートに形成される。尚、エッチングにより形成された分離溝61の深さは、約50μmである。
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。
特に図4の如く、エッチングマスクとなるホトレジストPRの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように分離溝61の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなるので、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Cuを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
尚、図3、図4に於いて、ホトレジストPRの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ag、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
例えばAg被膜は、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのまま導電路51上のAg被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またAgの導電被膜にはAu細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
続いて、図5の如く、分離溝61が形成された導電箔60に半導体チップ12を電気的に接続して実装する工程がある。
半導体チップ12としては、トランジスタ、ダイオード、ICチップ等の半導体素子である。
ここでは、ベアのICチップ12がハーフエッチングにより形成された第1の導電路11Aにダイボンディングされ、ICチップのボンディング電極と第2の導電路11Bが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンデイング等で固着される接続手段(例えば金属細線)16を介して接続される。
尚、半導体チップ12の裏面と配線11D、半導体チップ12の裏面と第3の導電路11Cとの短絡を防止するために、絶縁材料19が形成されている。ここで絶縁材料19として、絶縁性樹脂が半導体チップ12または導電箔60に形成され、第1の導電路11Aに対応する部分が取り除かれて形成されている。
更に、図6に示すように、前記導電箔60および分離溝61に絶縁性樹脂10を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
本実施の形態では、導電箔60表面に被覆された絶縁性樹脂10の厚さは、接続手段16の頂部から上に約100μmが被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
本工程の特徴は、絶縁性樹脂10を被覆するまでは、導電路11となる導電箔60が支持基板となることである。従来では、図10の様に、本来必要としない支持基板50を採用して導電路51を形成しているが、本発明では、支持基板となる導電箔60は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
また分離溝61は、導電箔の厚みよりも浅く形成されているため、導電箔60が導電路11A〜11Dとして個々に分離されていない。従ってシート状の導電箔60として一体で取り扱え、絶縁性樹脂10をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
更には、湾曲構造15を持った分離溝61に絶縁性樹脂10が充填されると、この部分でアンカー効果が発生し、絶縁性樹脂10の剥がれが防止でき、逆に後の工程で分離される導電路11の抜けが防止できる。
続いて、導電箔60の裏面を化学的および/または物理的に除き、導電路11として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
例えば研磨装置または研削装置により全面を30μm程度削り、分離溝61から絶縁性樹脂10を露出させている。この露出される面を図6では点線で示している。その結果、約40μmの厚さの導電路51となって分離される。また絶縁性樹脂50が露出する手前まで、導電箔60を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂50を露出させても良い。更には、図7に示すように、前記導電路11A〜11Dに対応する裏面にホトレジストPRを形成し、ホトレジストを耐エッチングマスクとして活用し、エッチング加工しても良い。
この結果、絶縁性樹脂10に導電路11の表面が露出する構造となる。そして分離溝61が図1の分離溝14となる。
また図6に示す点線まで研磨すると、絶縁性樹脂10と導電路11は、その表面が一致する。そのため、半導体装置裏面が平坦になる。またホトレジストPRを採用すると、図8のように、導電路11A〜11Dは、絶縁性樹脂10の裏面より突出する構造となる。
尚、導電路11の裏面に導電被膜を被着する場合、図7の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路51として分離できる。
最後に、必要によって露出した導電路11に半田等の導電材を被着し、回路装置として完成し、これを図9に示すように実装基板70に実装する。
実装基板70には、導電路11A〜11Dに対応する電極が設けられ、例えば半田等のロウ材71を介して電気的に接続されて固着される。
図9の矢印は、半導体チップ12に発生する熱が、第1の導電路11Aを介して実装基板70側に伝わることを示している。図10の従来構造のように、支持基板(フレキシブルシート)50を採用すると、支持基板が熱抵抗が高く、半導体チップが発熱し、駆動電流を高く取れない問題が発生する。しかし、本発明では半導体チップ12の裏面は、ロウ材17、第1の導電路11A、ロウ材71を介して実装基板70の導電パターンと固着されるため、半導体チップ12の熱を実装基板側へ伝えることができる。従って半導体チップ12の温度上昇を防止でき、その分駆動電流を増大させることができる。
尚、本製造方法では、導電箔60にトランジスタとチップ抵抗が実装されているだけであるが、これを1単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を1単位としてマトリックス状に配置しても良い。また複数の半導体チップ、複数の受動素子およびこれらを電気的に接続する配線を前記導電路で形成し、所望の機能を有する回路を構成し、これをマトリックス状に配置しても良い。この場合は、ダイシング装置で半導体装置を個々に分離する工程が付加される。
また図6の様に、半導体装置13の裏面の実質全域に導電箔60が貼り合わされていると、導電箔60と絶縁性樹脂10の線膨張係数の違いにより、半導体装置13は大きく反る。しかしこの後に、導電路11として分離され、導電箔60の厚みよりも薄く導電路11が形成されると同時に、導電路間には絶縁性樹脂10が埋め込まれた形状となる。従ってこのバイメタル効果は、抑制され、反りが少なくなるメリットも有する。
本製造方法の特徴は、絶縁性樹脂10を支持基板として活用し導電路11の分離作業ができることにある。絶縁性樹脂10は、導電路11を埋め込む材料として必要な材料であり、図10で示す従来の製造方法のように、不要な支持基板50を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
本発明の半導体装置を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 従来の回路装置の実装構造を説明する図である。
符号の説明
10 絶縁性樹脂
11A〜11D 導電路
12 半導体チップ
13 半導体装置
14 分離溝
15 湾曲構造
70 実装基板

Claims (3)

  1. 上面にボンディングパッド電極を有する半導体素子と、
    前記半導体素子の下面と固着されるダイパッドと、
    前記半導体素子の周辺において前記ボンディングパッド電極と金属細線を介して接続される導電路と、
    前記半導体素子、前記ダイパッド及び前記導電路を封止する絶縁性樹脂とを具備し、
    前記ダイパッド及び前記導電路は、その裏面が前記絶縁性樹脂から露出し、
    前記導電路は、前記金属細線との接続箇所から前記半導体素子の下面まで延在するとともに、前記下面に位置する所定部においては幅が広くなるように形成され、
    前記半導体素子の下面と前記導電路との間には絶縁材料が形成されていることを特徴とする半導体装置。
  2. 前記ダイパッド及び前記導電路の側面は湾曲構造を有することを特徴とする請求項1記載の半導体装置。
  3. 前記半導体素子の下面と前記ダイパッド電極との間には、導電材料が形成されていることを特徴とする請求項2記載の半導体装置。
JP2005316184A 2005-10-31 2005-10-31 半導体装置 Expired - Fee Related JP4439459B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005316184A JP4439459B2 (ja) 2005-10-31 2005-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316184A JP4439459B2 (ja) 2005-10-31 2005-10-31 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000088735A Division JP3759572B2 (ja) 2000-03-28 2000-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2006054496A JP2006054496A (ja) 2006-02-23
JP4439459B2 true JP4439459B2 (ja) 2010-03-24

Family

ID=36031709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316184A Expired - Fee Related JP4439459B2 (ja) 2005-10-31 2005-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP4439459B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164536B2 (ja) * 2015-07-13 2017-07-19 大日本印刷株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006054496A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
JP3650001B2 (ja) 半導体装置およびその製造方法
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP2002118214A (ja) 半導体装置および半導体モジュール
KR20020027148A (ko) 반도체 장치 및 반도체 모듈
JP2008210912A (ja) 半導体装置及びその製造方法
JP3634735B2 (ja) 半導体装置および半導体モジュール
JP3759572B2 (ja) 半導体装置
JP2005286057A (ja) 回路装置およびその製造方法
JP2001257291A (ja) 回路装置
JP3668101B2 (ja) 半導体装置
JP4439459B2 (ja) 半導体装置
KR102345062B1 (ko) 반도체 패키지 및 그 제조 방법
JP3963914B2 (ja) 半導体装置
JP4863836B2 (ja) 半導体装置
JP3676197B2 (ja) 半導体装置および混成集積回路装置
JP2001274290A (ja) 回路装置
JP4393503B2 (ja) 半導体装置
JP2005175509A (ja) 回路装置
JP4751585B2 (ja) 半導体装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP4393526B2 (ja) 半導体装置の製造方法
KR100533762B1 (ko) 반도체패키지
JP4744071B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees