JP2008210912A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008210912A JP2008210912A JP2007044984A JP2007044984A JP2008210912A JP 2008210912 A JP2008210912 A JP 2008210912A JP 2007044984 A JP2007044984 A JP 2007044984A JP 2007044984 A JP2007044984 A JP 2007044984A JP 2008210912 A JP2008210912 A JP 2008210912A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- semiconductor structure
- metal layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】装置の厚みを増すことなく放熱問題に対応可能な、半導体構成体を絶縁層中に内蔵した半導体装置及びその製造方法を提供する。
【解決手段】半導体装置P1は、半導体構成体4の下部に金属層3が、半導体構成体4の側方に位置する絶縁層2の底面と面一となるように配置されている。半導体装置P1の製造においては、穴が形成された絶縁層2に、当該穴に対応する凸部を備えた金属板を積層する工程と、当該金属板を除去してその凸部の一部を半導体構成体4埋め込み用凹部の底部となる金属層3として残存せしめる工程と、絶縁層2と金属層3とによって形成された半導体構成体4埋め込み用凹部に半導体構成体4を実装する工程とを有している。
【選択図】図1
【解決手段】半導体装置P1は、半導体構成体4の下部に金属層3が、半導体構成体4の側方に位置する絶縁層2の底面と面一となるように配置されている。半導体装置P1の製造においては、穴が形成された絶縁層2に、当該穴に対応する凸部を備えた金属板を積層する工程と、当該金属板を除去してその凸部の一部を半導体構成体4埋め込み用凹部の底部となる金属層3として残存せしめる工程と、絶縁層2と金属層3とによって形成された半導体構成体4埋め込み用凹部に半導体構成体4を実装する工程とを有している。
【選択図】図1
Description
本発明は半導体装置及びその製造方法に関する。
現在、電子機器に搭載される半導体装置として、CSP(chip size package)と呼ばれる半導体装置が使用され、近年の機器の軽薄短小化に対応している。
CSPは、複数の外部接続用の接続パッドが形成されたベアチップの上面にパッシベーション膜(中間絶縁膜)を設け、当該パッシベーション膜の各接続パッドの対応部に開口部を形成し、当該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成すると共に、各外部接続用電極間に封止材を充填したものである。
前記CSPは、各柱状の外部接続用電極上に半田ボールを形成することにより接続端子を有する回路基板にフェイスダウン方式でボンディングすることができ、実装面積を略ベアチップと同一のサイズとすることが可能となるため、従来のワイヤーボンディング等を用いたフェイスアップ方式に比して電子機器を大幅に小型化することが可能となる。
前記CSPの生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、再配線、外部接続用電極、及び封止材を形成し、更に、封止材で覆われずに露出した外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断する方法が報告されている(例えば特許文献1参照)。
ところが、前記従来の半導体装置では、集積化が進み外部接続用電極の数が増加すると、当該外部接続用電極のサイズ及びピッチが極端に小さくなり、回路基板との位置合わせ難易度の上昇、接合強度の低下、電極間の短絡等の問題発生に加え、通常はシリコン基板からなる半導体基板と、通常は有機基板からなる回路基板の線膨張係数の差に起因して発生する応力による外部接続用電極の破壊等の致命的な問題が発生する場合もある。
そこで、ウエハーレベルのCSPをフェイスアップ方式としながらもワイヤーボンディングを用いずに回路基板と接続する方法も報告されている(例えば特許文献2参照)。
前記ウエハーレベルのCSPをフェイスアップ方式としながらもワイヤーボンディングを用いずに回路基板と接続する方法を用いて製造された半導体装置とは、例えば図6に示す半導体装置P9のように、支持体119上に半導体構成体4を実装し埋め込み層を形成した後、再配線用ビア115とマザーボードに対応した位置に設置された再配線パッド118を接続した再配線層を備えたものである。
ここで、半導体構成体4は、シリコン基板7の上面に複数の外部接続用電極5が設けられていると共に、前記外部接続用電極5の側面に封止材6が形成されているものであり、以降本明細書で用いる半導体構成体とは、基本的に当該構成の半導体構成体を示すものとする。
ところが、前記ウエハーレベルのCSPをフェイスアップ方式としながらもワイヤーボンディングを用いずに回路基板と接続する方法を用いて製造された半導体装置は、半導体構成体をプレイスメント(配置)する支持体となる層が、通常、製造工程中の搬送性を得るためのある程度の剛性を持った厚みが必要となる結果、昨今の高まる薄型化の要求に対応しきれないという場合がある。
そこで、CSPを埋め込む絶縁層に凹部を形成し、当該凹部に直接実装することで薄型化を狙った方法も報告されている(例えば特許文献3参照)。
しかし、前記凹部に直接実装する方法は、埋め込まれたCSPから発生する熱を発散する能力に乏しく、近年の電子機器の高周波及び高速伝送対応に伴う半導体装置への要求動作速度からくる半導体装置の放熱問題に対して、対応できないという問題があった。
特開2001−168128号公報
特開2004−221417号公報
特開2001−291800号公報
本発明は、上記の問題と実状に鑑みてなされたもので、装置の厚みを増すことなく放熱問題に対応可能な、半導体構成体を絶縁層中に内蔵した半導体装置及びその製造方法を提供することを課題とする。
すなわち、請求項1に係る本発明は、半導体構成体を絶縁層中に内蔵し当該半導体構成体の上層に少なくとも1層以上の絶縁層と再配線層を備えた半導体装置であって、当該半導体構成体の下部に金属層が、当該半導体構成体の側方に位置する絶縁層の底面と面一となるように配置されていることを特徴とする半導体装置により上記課題を解決したものである。
この半導体装置によれば、半導体構成体の放熱に必要な金属層が絶縁層に内蔵された構造となっているため、装置の厚みを増すことなく放熱問題に対応することができる。
また、請求項2に係る本発明は、前記金属層が、銅、ニッケル又はニッケル合金から成ることを特徴としている。
これにより、絶縁層に内蔵された金属層が一般的な回路配線層と同様な金属層となるため、当該金属層を放熱層としてのみではなく、回路配線層、GND層、不要輻射シールド層、高調波干渉シールド層としても利用可能となる。
また、請求項3に係る本発明は、前記金属層が、放熱用ビアに接続されていることを特徴としている。
これにより、より効率的な放熱が可能となる。
また、請求項4に係る本発明は、半導体構成体を絶縁層中に内蔵し当該半導体構成体の上層に少なくとも1層以上の絶縁層と再配線層を備えた半導体装置の製造方法であって、穴が形成された絶縁層に、当該穴に対応する凸部を備えた金属板を積層する工程と、当該金属板を除去してその凸部の一部を半導体構成体埋め込み用凹部の底部となる金属層として残存せしめる工程と、当該絶縁層と金属層とによって形成された半導体構成体埋め込み用凹部に半導体構成体を実装する工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
これにより、比較的簡単な工程により、装置の厚みを増すことなく、半導体構成体を内蔵するための底部が金属層の凹部を形成することができる。
また、請求項5に係る本発明は、前記金属板の除去をエッチングにより行なうことを特徴としている。
これにより、半導体構成体の放熱に必要な、凹部の底部となる金属層を最適な形状で形成することが可能となる。
尚、前記最適な形状とは、半導体構成体をプレイスメントする際に不都合がなく、且つ放熱に際して有利な形状を意味し、特に特定の形状に限定するものではないが、放熱に際して有利な形状としては、通常、半導体構成体との設置面積を可能な限り多くすることが望ましく、一般的な半導体構成体の形状はその底面がフラットである点から鑑みて、当該半導体構成体との設置面はフラットであることが望ましい。
また、請求項6に係る本発明は、前記金属板が、その凸部の先端部を形成する第一の金属層と、それ以外の部分を形成する当該第一の金属層とはエッチング条件が異なる第二の金属層とを有していることを特徴としている。
これにより、エッチング量の微細な制御をすることなく、凹部の底部となる金属層を最適な形状で形成することが可能となる。
また、請求項7に係る本発明は、前記第一の金属層と前記第二の金属層の何れか一方が銅であり、他方がニッケル又はニッケル合金から成ることを特徴としている。
これにより、凹部の底部となる金属層を一般的な回路配線層と同様に利用し得る半導体装置を得ることができる。
また、請求項8に係る本発明は、更に放熱用ビアを形成し、前記金属層に接続せしめる工程を有することを特徴としている。
これにより、より効率的な放熱が可能となる。
本発明によれば、装置の厚みを増すことなく放熱問題に対応可能な、半導体構成体を絶縁層中に内蔵した半導体装置及びその製造方法を提供することができる。
本発明半導体装置の実施の形態を図1を用いて説明する。
図1(a)において、P1は半導体装置で、金属層3と、当該金属層3の上面に接着層8を介して実装された半導体構成体4と、当該金属層3と当該半導体構成体4の側方及び上方に設けられた絶縁層2と、当該半導体構成体4の外部接続用電極5と再配線用ビア15を介して接続され当該半導体構成体4よりも外側且つ当該絶縁層2の上方に形成された再配線層13と、当該再配線層13の一部が露出することで形成された再配線パッド18と、当該金属層3と表層のパッドを接続した放熱用ビア17と、ソルダーレジスト14と、から構成され、前記金属層3はその底面が側方に設けられた絶縁層2の底面とフラットになる面一状態で配置されている。
因に、この半導体装置P1は、当該半導体装置P1の断面を観察した場合、後述するように、開口部が前記半導体構成体4よりも僅かに大きく、側方が樹脂層2で底部が金属層3で形成された半導体構成体4埋め込み用凹部の底部に、当該半導体構成体4をプレイスメントし、その後、樹脂層で当該凹部に蓋をするが如く積層した場合には、当該半導体構成体4と当該開口部との僅かな隙間にも樹脂が埋まり、且つ凹部側方の樹脂層2と密着するが、元々凹部の側方として形成された樹脂層2は当該積層の前に硬化しているので、プレイスメント後に埋め込まれた樹脂との間には境界線Lが存在する。
ここに、半導体構成体4は、従来と同様シリコン基板(半導体基板)7を備え、当該シリコン基板7の上面には所定の機能の集積回路が設けられ、当該上面周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、当該接続パッドの中央部を除くシリコン基板7の上面には酸化シリコン等からなる絶縁膜が設けられ、接続パッドの中央部は絶縁膜に設けられた第一の開口部を介して露出され、当該絶縁膜の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜(絶縁膜)が設けられ、当該絶縁膜の第一の開口部に対応する部分における保護膜には第二の開口部が設けられ、当該第一の開口部と第二の開口部を介して露出された接続パッドの上面から保護膜の上面の所定の箇所にかけて、銅等からなる下地金属層が設けられ、当該下地金属層の上面全体には銅から成る再配線が設けられ、当該再配線の接続パッド部上面には銅から成る柱状の外部接続用電極5が設けられ、当該再配線を含む保護膜の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止材(絶縁膜)6が、その上面が外部接続用電極5の上面と面一となるように設けられて構成されており、前記シリコン基板7は接着層8を介して前記金属層3に接着されている。
このように、ウェハーレベルCSPと呼ばれる半導体構成体4は、シリコン基板7、外部接続用電極極5、封止材6を含んで構成されている。
尚、金属層3としては、銅又はニッケル或いはニッケル合金であることが望ましい。
また、接着層8としては、熱伝導性が高いものが望ましく、例えば、銀等の高熱伝導性フィラーを含有した接着シートや接着ペーストが好適に用いられる。
前記半導体装置P1は、半導体構成体4の底部に金属層3を備えた構造であるため、内蔵された半導体構成体4の放熱が可能となる。
すなわち、図1(a)に示した実施の形態では、半導体構成体4で発生した熱は接着層8を介して金属層3に移動し、当該金属層3から周囲に熱伝導されることで放熱されると共に、更に放熱用ビア17を介して表層に伝わることでより効率的に放熱される。
従って、本発明によれば、半導体構成体4で発生した熱は、いち早く金属層3に熱伝導し順次放熱され、更には放熱用ビア17により効率的に放熱されるため、熱による半導体構成体4への影響、及びその他周囲への集中的な影響を回避することができ、諸々の放熱問題に対応可能となる。
また、半導体構成体4がプレイスメントされる部位となる金属層3自体も絶縁層2に内蔵された構造であるため、半導体装置P1の厚みを増すことなく、内蔵された半導体構成体4の放熱が可能となる。
特に、金属層3が銅又はニッケル或いはニッケル合金から成る場合には、当該金属層3が一般的な回路配線層と同様な材質となるため、当該金属層3を放熱層のみとしてではなく、回路配線層、GND層、不要輻射シールド層、高調波干渉シールド層としても利用可能となる。
また、別の実施の形態として、図1(b)に示した半導体装置P10のように、金属層3及び接着層8を突き抜けて半導体構成体4のシリコン基板7と直接接した放熱用ビア217を備える構成とすることで、接着層8を介した半導体構成体4と金属層3の密着性を極端に低下させることなく、より放熱効率を高めることができる。
次に、本発明半導体装置の製造方法の実施の形態を図2〜図5を用いて説明する。
先ず、図2(a)に示すように、金属板1を用意する。
尚、当該金属板1は、銅又はニッケル或いはニッケル合金であることが望ましい。
次に、図2(b)に示すように、エッチング等の金属除去手段により、前記金属板1を凸部1aを備えた形状とする。
次に、図2(c)に示すように、前記凸部1aを備えた形状となった金属板1に、予め半導体構成体を埋め込む凹部の大きさよりも僅かに大きい穴、つまり前記形成された金属板1の凸部1aの大きさよりも僅かに大きい穴を開けた絶縁層2aを、凸部1aの高さ以上になるように複数枚重ね、前記金属板1と共に真空積層プレス機等を用いて積層プレスを行い、図3(d)に示す状態の構造体P2を得る。
次に、図3(e)に示すように、前記積層体の金属板1の凸部1aの一部が残存して半導体構成体埋め込み用凹部Qの底部となるように、それ以外の金属板部位を除去することで、底部が金属層3から成る凹部Qを備えた構造体P3を得る。
尚、ここに金属除去手段としては、エッチングを用いることが望ましい。
また、前記金属板1の除去する部位と残す部位(凸部1aの先端部)を、それぞれエッチング条件が異なる2種類の金属層を用いて構成すれば、エッチング量の微細な制御をすることなく、凹部Qの底部となる金属層3を最適な形状で形成することが可能となるので、より望ましい。
次に、前記金属除去後に出来た凹部Qに、半導体構成体4を実装して、図3(f)に示す構造体P4を得る。
尚、半導体構成体4は、前記と同様シリコン基板7の上面に複数の外部接続用電極5を備えていると共に、前記外部接続用電極5間に封止材6を備えている。
また、半導体構成体4の実装の際には、接着剤8を用いることが望ましい。
また、接着層8は、熱伝導性が高いものが望ましく、例えば、銀等の高熱伝導性フィラーを含有した接着シートや接着ペーストが好適に用いられる。
次に、図4(g)に示すように、半導体構成体4を実装した前記構造体P4に絶縁層2bをレイアップし真空積層プレス機等を用いて積層プレスを行い、図4(h)に示すように、凹部Qが埋め込み積層された構造体P5を得る。
尚、前記積層プレスの際、前記絶縁層2bが積層プレス機に付着しないように、当該絶縁層2b上部にシート状の剥離材を挿入することが望ましい。
次に、図4(k)に示すように、前記構造体P5にビルドアップ材9及び銅箔10をレイアップし、真空積層プレス機等を用いて積層プレスを行い、構造体P6を得る。
尚、前記構造体P4に、ビルドアップ材9及び銅箔10をレイアップし、真空積層プレス機等を用いて積層プレスを行うことで、前記凹部Q埋め込み積層工程と前記構造体P6を得る工程とを同時に行っても良い。
その際、凹部Qの隙間に樹脂がフローする分、樹脂不足とならないように、十分な樹脂量が確保されたビルドアップ材9を用いることが必要である。
次に、図5(m)に示すように、通常の基板と同様に、スルーホール穴11加工、外部接続用電極5並びに金属層3にそれぞれ達する層間接続ビア穴12形成の各工程を行い、構造体P7を得る。
次に、図5(n)に示すように、通常の基板と同様に、めっき加工、回路形成、ソルダーレジスト形成の各工程を経て、再配線パッド18を有する再配線層13と、再配線パッド18と接続する再配線用ビア15と、金属層3と接続する放熱用ビア17と、表裏を導通するスルーホール16と、ソルダーレジスト14とを備えた半導体装置P8を得る。
尚、本発明を説明するに当たって、上記の実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
上記の実施の形態により説明した本発明の特徴として下記の4つが挙げられる。
先ず、本発明1つ目の特徴は、半導体構成体4がプレイスメントされる部位を金属層3としたことにある。
これにより、半導体構成体4で発生した熱は、いち早く金属層3に熱伝導し順次放熱されるため、熱による半導体構成体4への影響、及びその他周囲への集中的な影響を回避することができ、近年の電子機器の高周波及び高速伝送対応に伴い高速化された半導体装置の放熱問題に有効な手段となる。
本発明2つ目の特徴は、半導体構成体4がプレイスメントされる部位となる金属層3自体も絶縁層2に内蔵された構造であるため、半導体装置の厚みを増すことなく、内蔵された半導体構成体の放熱が可能となる。
この構造は、言い換えれば、基板構成中の絶縁層(埋め込み層)2に凹部Qを形成した半導体構成体内蔵基板としたと言える。
これにより、半導体装置の厚みを増すことなく、内蔵された半導体構成体4の放熱が可能となる。
本発明3つ目の特徴は、半導体構成体4がプレイスメントされる部位である金属層3が、銅又はニッケル或いはニッケル合金を用いることが可能であることにある。
これにより、半導体構成体4の底部に備えられた金属層3が一般的な回路配線層と同様な材質となるため、当該金属層3を放熱層としてのみではなく、回路配線層、GND層、不要輻射シールド層、高調波干渉シールド層としても利用可能となる。
本発明4つ目の特徴は、半導体構成体4を埋め込む絶縁層2に凹部Qを形成する際に、当該凹部Qに対応した凸部1aを備えた形状となるように形成された金属板1を当該絶縁層に積層し、更に、金属板1の凸部1aの一部を残すように金属除去することで、金属板1の一部を金属層3として半導体構成体4のプレイスメント部位としたことにある。
これにより、比較的簡単な工程により凹部Qを備えた半導体構成体4実装用の構造体P3を得ることができる。
また、凹部Qを形成する際に別層としての支持体を必要としないため板厚を薄くできる。
また金属板1の、積層プレス後、エッチング除去により凹部Qを形成できるため、基板プレス後に切削等の機械加工を用いた凹部形成をする工程に比べ、工程の短縮が可能となる。
また、凹部Qは絶縁層2の樹脂をフローさせて形成するため、切削等の機械加工に比べ、金属板1の凸部1a形状次第で凹部Qを種々の形状に形成できる。
1:金属板
1a:凸部
2,2a,2b,102:絶縁層
3:金属層
4:半導体構成体
5:外部接続用電極
6:封止材
7:シリコン基板
8:接着層
9,109:ビルドアップ材
10,110:銅箔
11:スルーホール穴
12:層間接続ビア穴
13,113:再配線層
14,114:ソルダーレジスト
15,115:再配線用ビア
16,116:スルーホール
17,217:放熱用ビア
18,118:再配線パッド
119:支持体
120:層間接続ビア
121,122:導体層
P2,P3,P4,P5,P6,P7:構造体
P1,P8,P9,P10:半導体装置
Q:凹部
L:境界線
1a:凸部
2,2a,2b,102:絶縁層
3:金属層
4:半導体構成体
5:外部接続用電極
6:封止材
7:シリコン基板
8:接着層
9,109:ビルドアップ材
10,110:銅箔
11:スルーホール穴
12:層間接続ビア穴
13,113:再配線層
14,114:ソルダーレジスト
15,115:再配線用ビア
16,116:スルーホール
17,217:放熱用ビア
18,118:再配線パッド
119:支持体
120:層間接続ビア
121,122:導体層
P2,P3,P4,P5,P6,P7:構造体
P1,P8,P9,P10:半導体装置
Q:凹部
L:境界線
Claims (8)
- 半導体構成体を絶縁層中に内蔵し当該半導体構成体の上層に少なくとも1層以上の絶縁層と再配線層を備えた半導体装置であって、当該半導体構成体の下部に金属層が、当該半導体構成体の側方に位置する絶縁層の底面と面一となるように配置されていることを特徴とする半導体装置。
- 前記金属層が、銅、ニッケル又はニッケル合金から成ることを特徴とする請求項1記載の半導体装置。
- 前記金属層が、放熱用ビアに接続されていることを特徴とする請求項1又は2記載の半導体装置。
- 半導体構成体を絶縁層中に内蔵し当該半導体構成体の上層に少なくとも1層以上の絶縁層と再配線層を備えた半導体装置の製造方法であって、穴が形成された絶縁層に、当該穴に対応する凸部を備えた金属板を積層する工程と、当該金属板を除去してその凸部の一部を半導体構成体埋め込み用凹部の底部となる金属層として残存せしめる工程と、当該絶縁層と金属層とによって形成された半導体構成体埋め込み用凹部に半導体構成体を実装する工程とを有することを特徴とする半導体装置の製造方法。
- 前記金属板の除去をエッチングにより行なうことを特徴とする請求項4記載の半導体装置の製造方法。
- 前記金属板が、その凸部の先端部を形成する第一の金属層と、それ以外の部分を形成する当該第一の金属層とはエッチング条件が異なる第二の金属層とを有していることを特徴とする請求項4又は5記載の半導体装置の製造方法。
- 前記第一の金属層と前記第二の金属層の何れか一方が銅であり、他方がニッケル又はニッケル合金から成ることを特徴とする請求項6記載の半導体装置の製造方法。
- 更に、放熱用ビアを形成し、前記金属層に接続せしめる工程を有することを特徴とする請求項4〜7の何れか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044984A JP2008210912A (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044984A JP2008210912A (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008210912A true JP2008210912A (ja) | 2008-09-11 |
Family
ID=39786981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007044984A Pending JP2008210912A (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008210912A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077075A (ja) * | 2009-09-29 | 2011-04-14 | Oki Electric Industry Co Ltd | 発熱性電子素子内蔵のモジュール基板及びその製造方法 |
JP2011100793A (ja) * | 2009-11-04 | 2011-05-19 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2011238767A (ja) * | 2010-05-10 | 2011-11-24 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
WO2012133098A1 (ja) * | 2011-03-31 | 2012-10-04 | 日本ゼオン株式会社 | 半導体装置及びその製造方法 |
JP2013030593A (ja) * | 2011-07-28 | 2013-02-07 | J Devices:Kk | 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法 |
JP2017108041A (ja) * | 2015-12-11 | 2017-06-15 | 株式会社ジェイデバイス | 半導体パッケージおよびその製造方法 |
JP2019087731A (ja) * | 2017-11-08 | 2019-06-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
US10643919B2 (en) | 2017-11-08 | 2020-05-05 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
CN111261598A (zh) * | 2018-11-30 | 2020-06-09 | 台达电子国际(新加坡)私人有限公司 | 封装结构及其适用的电源模块 |
-
2007
- 2007-02-26 JP JP2007044984A patent/JP2008210912A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077075A (ja) * | 2009-09-29 | 2011-04-14 | Oki Electric Industry Co Ltd | 発熱性電子素子内蔵のモジュール基板及びその製造方法 |
JP2011100793A (ja) * | 2009-11-04 | 2011-05-19 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2011238767A (ja) * | 2010-05-10 | 2011-11-24 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
WO2012133098A1 (ja) * | 2011-03-31 | 2012-10-04 | 日本ゼオン株式会社 | 半導体装置及びその製造方法 |
JPWO2012133098A1 (ja) * | 2011-03-31 | 2014-07-28 | 日本ゼオン株式会社 | 半導体装置及びその製造方法 |
JP2013030593A (ja) * | 2011-07-28 | 2013-02-07 | J Devices:Kk | 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法 |
JP2017108041A (ja) * | 2015-12-11 | 2017-06-15 | 株式会社ジェイデバイス | 半導体パッケージおよびその製造方法 |
JP2019087731A (ja) * | 2017-11-08 | 2019-06-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
US10643919B2 (en) | 2017-11-08 | 2020-05-05 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
CN111261598A (zh) * | 2018-11-30 | 2020-06-09 | 台达电子国际(新加坡)私人有限公司 | 封装结构及其适用的电源模块 |
CN111261598B (zh) * | 2018-11-30 | 2024-04-02 | 台达电子国际(新加坡)私人有限公司 | 封装结构及其适用的电源模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
TWI437647B (zh) | 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體 | |
US9041211B2 (en) | Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip | |
KR101715761B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP6669586B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
JP2008210912A (ja) | 半導体装置及びその製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2006173232A (ja) | 半導体装置およびその製造方法 | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP2005286036A (ja) | 電子部品実装構造及びその製造方法 | |
JP2006041438A (ja) | 半導体チップ内蔵基板及びその製造方法 | |
JP2007184438A (ja) | 半導体装置 | |
JPWO2011024939A1 (ja) | 半導体装置およびその製造方法 | |
JP2004214543A (ja) | 半導体装置及びその製造方法 | |
WO2011136363A1 (ja) | 回路装置の製造方法 | |
TWI825118B (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP4978054B2 (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
JP4901809B2 (ja) | 部品内蔵多層回路基板 | |
US20200343212A1 (en) | Wiring structure and method for manufacturing the same | |
US8232639B2 (en) | Semiconductor-device mounted board and method of manufacturing the same | |
JP6601055B2 (ja) | プリント配線板、電子機器及び実装方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 |