TWI825118B - 半導體裝置及半導體裝置的製造方法 - Google Patents
半導體裝置及半導體裝置的製造方法 Download PDFInfo
- Publication number
- TWI825118B TWI825118B TW108123811A TW108123811A TWI825118B TW I825118 B TWI825118 B TW I825118B TW 108123811 A TW108123811 A TW 108123811A TW 108123811 A TW108123811 A TW 108123811A TW I825118 B TWI825118 B TW I825118B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor chip
- wiring layer
- semiconductor
- conductive
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 202
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 238000007789 sealing Methods 0.000 claims abstract description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 120
- 239000000758 substrate Substances 0.000 description 56
- 229910000679 solder Inorganic materials 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 37
- 239000011229 interlayer Substances 0.000 description 24
- 238000007747 plating Methods 0.000 description 15
- 238000005476 soldering Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000002470 thermal conductor Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本發明之半導體裝置80具備：配線層22；第1半導體晶片25，其將主面透過第1連接部28連接於配線層22；複數個導電接線柱24，其等在俯視下配置於第1半導體晶片25之外側，並且沿與配線層22垂直之方向延伸；導熱構件30，其連接於第1半導體晶片25之與主面相反側之背面、及複數個導電接線柱24中之至少1個（24G）；密封樹脂29，其與第1半導體晶片25之背面以外之面、配線層22、及導電接線柱24之側面相接；及第2半導體晶片125，其透過第2連接部71連接於導電接線柱24之與配線層22相反側之端部。
Description
本發明係關於一種半導體裝置及半導體裝置之製造方法。
為了提高半導體零件於電子機器之安裝效率，並提高電子機器之性能，使用將複數個包含半導體晶片之半導體封裝積層而成之半導體零件(半導體裝置)。(參照專利文獻1)
[先前技術文獻]
[專利文獻]
[專利文獻1]美國專利申請公開第2017/294422號說明書
由於半導體晶片進行動作時所消耗之電力變為熱，故而為了使半導體晶片穩定地進行動作，必須使半導體晶片充分散熱。於專利文獻1中，示出於半導體晶片之背面形成導熱體。但是，若僅於積層之半導體晶片之背面形成導熱體，則即便自半導體晶片向導熱體傳遞熱，亦不會使該熱自導熱體向其他部分充分散熱。因此，半導體晶片之散熱不充分，難以使半導體晶片及半導體製品穩定地進行動作。
本發明之半導體裝置具備：配線層；第1半導體晶片，其將主面透過第1連接部連接於上述配線層；複數個導電接線柱，其等在俯視下配置於上述第1半導體晶片之外側，並且沿與上述配線層垂直之方向延伸；導熱構件，其連接於上述第1半導體晶片之與上述主面相反側之背面、及上述複數個導電接線柱中之至少1個；密封樹脂，其與上述第1半導體晶片之上述背面以外之面、上述配線層、及上述導電接線柱之側面相接；及第2半導體晶片，其透過第2連接部連接於上述導電接線柱之與上述配線層相反側之端部。
本發明之半導體裝置之製造方法包括以下步驟：形成配線層；形成沿與上述配線層垂直之方向延伸之複數個導電接線柱；準備第1半導體晶片，並將上述第1半導體晶片之主面透過第1連接部接合於上述配線層；對上述第1半導體晶片、上述配線層、及上述導電接線柱進行樹脂密封；將藉由上述樹脂密封形成之密封樹脂研磨至上述第1半導體晶片之與上述主面相反側之背面及上述導電接線柱之與上述配線層相反側之端面的高度；形成將上述第1半導體晶片之上述背面與上述複數個導電接線柱中之至少1個連接之導熱構件；及透過第2連接部將第2半導體晶片連接於上述導電接線柱之上述端面。
根據本發明，藉由將半導體晶片中產生之熱透過導熱構件傳導至導電接線柱，能夠效率良好地將半導體晶片及半導體裝置冷卻。
10:支持基板
11:剝離層
12:薄銅層
14:下段焊墊(配線層)
15:下層配線(配線層)
16:層間絕緣膜
17:層間配線(配線層)
18:鍍覆晶種層
20a、20b:上段焊墊(配線層)
21:上層配線
22:配線層
24:導電接線柱
25、25a:第1半導體晶片
26:連接接線柱
27:焊料
28:第1連接部
29、129:密封樹脂
30:導熱構件
31:阻焊劑
32、132:焊料球
50:半成體
60:第1半導體封裝
70:第2半導體封裝
71:第2連接部
80:半導體裝置
114:下段焊墊
115:下層配線
117:層間配線
120a、120b:上段焊墊
121:上層配線
122:第2配線層
125:第2半導體晶片
126:連接接線柱
127:焊料
131:阻焊劑
圖1係說明本發明之一實施形態之半導體裝置之製造方法的圖，且表示前半步驟之圖。
圖2係說明本發明之一實施形態之半導體裝置之製造方法的圖，且表示緊接
著圖1之步驟之圖。
圖3係說明本發明之一實施形態之半導體裝置之製造方法的圖，且表示緊接著圖2之步驟之圖。
圖4係說明本發明之一實施形態之半導體裝置之製造方法的圖，且表示緊接著圖3之步驟之圖。
圖5係說明本發明之一實施形態之半導體裝置之製造方法之圖，且表示緊接著圖4之步驟之圖。
(一實施形態)
圖1至圖5係用以說明本發明之一實施形態之半導體裝置80之製造方法的圖。再者，圖1至圖5示出表示下述半導體裝置80之1個量之製造步驟之圖，但亦可為支持基板10係大於半導體裝置80之基板，且於支持基板10上並排形成多個半導體裝置80(更嚴格地說，下述半成體50)。
(支持基板)
圖1(a)係表示用以製造半導體裝置80之支持基板10之截面之圖，於支持基板10之上表面自支持基板10側起依序形成有剝離層11及薄銅層12。支持基板10例如由玻璃構成，支持基板10之厚度較佳為100~2000μm左右。
於圖1(a)及之後之各圖中，為了便於理解，相對於支持基板10之面內方向(圖中之左右方向)，將與支持基板10之表面垂直之方向(圖中之上下方向)之長度放大描繪。
再者，於圖1(b)之後之各圖中，將支持基板10之厚度之一部分省略而示出。
剝離層11就易剝離性或膜形成性之方面等而言，較佳為主要包含
碳之層，剝離層11之厚度較佳為1~20nm左右。剝離層11亦可除了以碳為主成分之層以外，進而包含含有金屬之層。
薄銅層12係厚度為50~2000nm左右之以銅為主成分之層。
若市售有適於上述條件之形成有剝離層11等之支持基板10，則可購買其而使用。
(配線層之形成)
圖1(b)表示於支持基板10上之最上層即薄銅層12之上形成有下段焊墊14及下層配線15之狀態。形成下段焊墊14及下層配線15時，首先，於薄銅層12上之整個面形成光阻13，於該光阻層形成與下段焊墊14及下層配線15之形狀對應之所期望之開口部。然後，藉由將支持基板10浸入至鍍覆液進行電解鍍銅，而對薄銅層12露出之部分(即，光阻13之開口部)鍍覆銅，形成下段焊墊14及下層配線15。下層配線15係將複數個下段焊墊14相互連接之配線。其後，將光阻13去除。
圖1(c)表示於支持基板10上以覆蓋下段焊墊14及下層配線15之方式形成有層間絕緣膜16，且於層間絕緣膜16之既定位置形成有導通孔16a之狀態。
作為層間絕緣膜16之材料，使用感光性之聚醯亞胺等，導通孔16a係藉由對層間絕緣膜16之既定之位置照射雷射光等經整形之光使其感光而將其顯影，將聚醯亞胺去除而形成。
圖1(d)表示於層間絕緣膜16之表面形成有鍍覆晶種層18，且於鍍覆晶種層18之上形成有經圖案化之光阻19之狀態。
鍍覆晶種層18係藉由利用無電解鍍覆、或濺鍍等乾式成膜對圖1(c)所示之支持基板10成膜銅等金屬而形成。鍍覆晶種層18之厚度設為50~200nm左右。
鍍覆晶種層18形成後，藉由在鍍覆晶種層18之整個面形成光阻
19，並對光阻19進行曝光及顯影，而對光阻19進行圖案化。
藉由將該狀態之支持基板10浸入至鍍覆液進行電解鍍銅，而對鍍覆晶種層18露出之部分19a(即，將光阻19去除之部分)鍍覆銅。於圖1(c)所示之導通孔16a之內部亦藉由電解鍍銅填充銅而形成層間配線17。
其後，將光阻19去除。
圖1(e)表示將光阻19去除之後之支持基板10之狀態。對鍍覆晶種層18上之於圖1(d)中將光阻19去除之部分19a鍍覆銅等金屬，於該部分形成有上段焊墊20a、20b、及上層配線21。
此處，上段焊墊20a亦可為與下述第1半導體晶片25或導電接線柱24連接之焊墊，進而透過層間配線17連接於下段焊墊14。上段焊墊20b透過層間配線17連接於下段焊墊14。上層配線21係將複數個上段焊墊20a、20b相互連接之配線。
再者，於本說明書中，將下段焊墊14、下層配線15、上段焊墊20a、20b、上層配線21、及層間配線17亦統稱或個別地稱為配線層22。
(導電接線柱之形成)
對圖1(e)所示之狀態之支持基板10，於上段焊墊20a、20b、上層配線21及鍍覆晶種層18之上形成乾膜23，並於乾膜23之既定位置形成開口23a。
圖2(a)表示形成有乾膜23及開口23a之狀態。
乾膜23係將乾膜片接合於形成有上段焊墊20a等之支持基板10而形成。開口23a係藉由對乾膜23上之既定之位置照射雷射光等經整形之光使乾膜23感光而將其顯影來將乾膜23部分地去除而形成。開口23a之側面係相對於乾膜23之表面大致垂直地形成。
圖2(b)表示於乾膜23之開口23a之內部，與上段焊墊20a相接而形成有由銅等低電阻金屬所構成之導電接線柱24的狀態。
導電接線柱24之形成係藉由如下操作進行，即，藉由將圖2(a)所示之狀
態之支持基板10浸入至鍍覆液，並將鍍覆晶種層18作為電極進行電解鍍覆，而在連接於鍍覆晶種層18之上段焊墊20a之上鍍覆銅等低電阻金屬。
構成導電接線柱24之金屬並不限於銅，只要為低電阻之金屬或合金即可，其電阻率只要為100[nΩ．m]以下即可。
導電接線柱24之長度(圖中之上下方向之長度)作為一例為150μm至500μm左右。
於形成導電接線柱24之後，將乾膜23去除，進而藉由蝕刻將鍍覆晶種層18去除。鍍覆晶種層18之蝕刻係將上段焊墊20a、20b及上層配線21作為蝕刻遮罩而進行。此時，上段焊墊20a、20b及上層配線21亦因蝕刻而稍微發生溶解。但是，藉由使上段焊墊20a、20b及上層配線21之厚度較鍍覆晶種層18厚，能夠將鍍覆晶種層18完全去除，且使上段焊墊20a、20b及上層配線21殘存。
圖2(c)表示將鍍覆晶種層18去除之狀態之支持基板10。
導電接線柱24連接於沿著支持基板10之上表面形成之配線層22(上段焊墊20a、20b等)，且向相對於配線層22垂直之方向(圖中之上方)延伸而形成。
再者，於如上所述般，支持基板10係大於下述半導體裝置80之基板，且於支持基板10上並排形成多個半導體裝置80之情形時，於支持基板10上以對應於形成之半導體裝置80之個數之數量排列形成多個圖2(c)所示之導電接線柱24或配線層(上段焊墊20a、20b等)的構造物。
(第1半導體晶片之接合及樹脂密封)
圖3(a)表示接合有第1半導體晶片25a，且利用密封樹脂29密封之狀態之支持基板10。
第1半導體晶片25a為CPU等邏輯電路IC、或DRAM等記憶體IC等自矽晶圓切割之1個半導體積體電路晶片。
如圖3(a)所示，於第1半導體晶片25a之形成有半導體積體電路
之主面(圖3(a)中之下側之面)之一部分，在接合於支持基板10之前，先形成有連接接線柱26及焊料27。
又，亦可視需要，於連接接線柱26與焊料27之間形成障壁金屬層。
再者，亦可根據情況，將連接接線柱26省略，利用焊料27將上段焊墊20a與形成於第1半導體晶片25a之主面之焊接焊墊接合。
於本說明書中，將連接接線柱26、焊料27、進而視需要追加之障壁金屬層分別或合併稱為第1連接部28。
再者，使用公知之方法對第1半導體晶片25a形成連接接線柱26、焊料27、及障壁金屬層即可，因此，省略說明。
第1半導體晶片25a係使主面朝下，以連接接線柱26及焊料27與既定之上段焊墊20a對向之方式進行對位，並進行加熱處理而接合。第1半導體晶片25a之接合可使用各種倒裝晶片接合機進行。
再者，於如上所述般，於支持基板10上以對應於形成之半導體裝置80之個數之數量排列形成多個導電接線柱24或配線層22的構造物之情形時，亦可將多個第1半導體晶片25a對位於各自對應之上段焊墊20a進行暫時壓接，其後進行加熱處理而將多個第1半導體晶片25a集中接合。
對接合有第1半導體晶片25a之支持基板10進行樹脂密封。例如使用於環氧基底之樹脂填充有氧化矽等填料之樹脂作為密封樹脂29。密封時，藉由壓縮模鑄法利用模具對液態之樹脂進行加壓而形成。再者，亦可藉由轉注模鑄法進行加工。又，亦可使用顆粒狀或粉體狀之樹脂。
利用密封樹脂29將形成於支持基板10上之配線層22之上表面、第1半導體晶片25a、及導電接線柱24之側面及端面密封。
(密封樹脂及第1半導體晶片之研磨)
對上述形成之密封樹脂29之表面及第1半導體晶片之背面(與主面相反側之
面)進行研磨。研磨係藉由機械研磨或機械化學研磨，對導電接線柱24之與配線層22相反側(圖3(a)中之上端側)之端面進行研磨直至自密封樹脂29露出為止。
將研磨後之支持基板10之狀態示於圖3(b)。
研磨前之第1半導體晶片25a之厚度為600~800μm左右，但研磨後之第1半導體晶片25之厚度為100~200μm左右。
再者，亦可將接合前研磨成100~200μm左右之第1半導體晶片25接合於支持基板10，而代替將厚度600~800μm之第1半導體晶片25a接合於支持基板10上之後進行研磨。於該情形時，能夠大幅削減於支持基板10上之第1半導體晶片25a之研磨，並且亦能夠減小密封樹脂29之厚度，亦能夠削減密封樹脂29之研磨所需之時間。
(導熱構件之形成)
圖4(a)表示形成有導熱構件30之支持基板10之剖視圖，圖4(b)表示其俯視圖。
導熱構件30係連接於第1半導體晶片25之背面(剖視圖中之上側之面)、及於俯視下形成於第1半導體晶片25之周圍複數個之導電接線柱24之至少1個而形成。
於本說明書中，俯視係指對第1半導體晶片25自與其主面垂直且與配線層22相反側之上方遠方進行觀察時之狀態。
導熱構件30作為一例由包含銅或鈦之金屬構成，如圖3(c)所示，藉由進行濺鍍等乾式成膜使該等金屬30a形成於第1半導體晶片25之背面、密封樹脂29之上表面、及導電接線柱24之上表面(與配線層22相反側之端面)。成膜後，藉由光微影步驟將所需部分以外去除，從而製成將第1半導體晶片25之背面與導電接線柱24之至少1個(導電接線柱24G)連接之導熱構件30。
再者，就散熱之觀點而言，導熱構件30無須覆蓋第1半導體晶片25之整個背面，只要覆蓋某程度之部分便足夠。但是，就第1半導體晶片25之密封之觀點而言，較佳為覆蓋第1半導體晶片25之整個背面。
導熱構件30亦可為由矽酮、丙烯酸樹脂、聚烯烴等所構成之導熱片。於該情形時，亦只要將導熱片貼附於第1半導體晶片25之背面、及導電接線柱24，並藉由微影術或雷射裁刀等切割多餘之部分，而成為圖4(b)所示之所期望之形狀即可。
第1半導體晶片25中產生之熱經過導熱構件30傳遞至導電接線柱24G，並自導電接線柱24G經過配線層22傳遞至安裝有下述半導體裝置80之電子機器之配線基板。因此，能夠效率良好地對第1半導體晶片25中產生之熱進行散熱。
以下，將利用密封樹脂29一體密封(保持)之第1半導體晶片25、導電接線柱24、配線層22(14、20a等)、層間絕緣膜16、及密封樹脂29本身以及導熱構件30合併稱為半成體50。
(支持基板之剝離)
自利用密封樹脂29密封之半成體50將支持基板10剝離。支持基板10之剝離係首先切割支持基板10之周邊部，或對支持基板10之周邊部之密封樹脂29側進行刻蝕，使剝離層11於切割部或刻蝕部之截面露出。然後，將具有刀刃之金屬製之刀片壓抵於在上述截面露出之剝離層11，使剝離層11產生龜裂，並且使刀片向支持基板10之面內方向移動，從而自半成體50將支持基板10剝離。
於將支持基板10剝離之後，藉由蝕刻將殘存於層間絕緣膜16之下表面之剝離層11及薄銅層12去除。
亦可於蝕刻剝離層11及薄銅層12時，亦將可能於上述研磨時形成於導電接線柱24之端部之毛邊同時去除。
再者，於如上所述般，於支持基板10上並排形成複數個半導體裝置80之情形時，上述切割部或刻蝕部之俯視下之形狀就能夠使切割之部分之面積最小化的方面而言，較佳為設為大致沿著形成於支持基板10上之複數個半導體裝置80(第1半導體晶片25等)之外形之形狀。
即，於支持基板10之外形形狀為四邊形，且於該四邊形中將大致四邊形設為外形而排列複數個第1半導體晶片25等之情形時，理想的是將上述切割部或刻蝕部之俯視下之形狀設為四邊形。
另一方面，於支持基板10之外形形狀為圓形，且於該圓形中將大致圓形設為外形而排列複數個第1半導體晶片25等之情形時，理想的是將上述切割部或刻蝕部之俯視下之形狀設為圓形。
(焊料球之形成)
如圖5(a)所示，於層間絕緣膜16及下段焊墊14之下表面形成阻焊劑31。然後，對阻焊劑31之與下段焊墊14對應之位置照射雷射光等經整形之光使阻焊劑31感光而將其顯影來將阻焊劑31部分地去除而形成開口部，於開口部中使下段焊墊14露出。
繼而，藉由將焊料球32搭載於自阻焊劑31之開口部露出之下段焊墊14，並進行加熱回焊，而使焊料球32之至少一部分熔融，將焊料球32固定於下段焊墊14。
藉此，第1半導體封裝60完成。
再者，於如上所述般，於支持基板10上並排形成複數個半導體裝置80之情形時，於焊料球形成後，使用晶圓切割機切割(分離)為各個半導體裝置80。
再者，根據製造之半導體裝置80之用途，亦可省略上述焊料球之形成步驟。於該情形時，半成體50成為第1半導體封裝60。
(第2半導體晶片之接合)
圖5(b)係表示於圖5(a)所示之第1半導體封裝60接合有第2半導體封裝70之完成品之半導體裝置80的圖。
第2半導體封裝70與上述第1半導體封裝60同樣地具有第2半導體晶片125、連接接線柱126、焊料127、第2配線層122、密封樹脂129、阻焊劑131、及焊料球132等。第2半導體晶片125為CPU等邏輯電路IC、或DRAM等記憶體IC等自矽晶圓切割之1個半導體積體電路晶片。第2配線層122與上述第1半導體封裝60之配線層22同樣地具有下段焊墊114、下層配線115、上段焊墊120a、120b、上層配線121、及層間配線117。
第2半導體封裝70之製造步驟與上述第1半導體封裝60之製造步驟大致相同，因此，省略說明。但是，於第2半導體封裝70中，無須對密封樹脂129進行研磨直至第2半導體晶片125之背面(圖中之上表面)露出為止，第2半導體晶片125之背面由密封樹脂129覆蓋。
第2半導體封裝70之焊料球132對位於第1半導體封裝60之導電接線柱24之端部，並進行加熱處理而接合。藉此，第1半導體封裝60之配線層22與第2半導體封裝70中之第2半導體晶片125電性連接。
於本案說明書中，將電性連接第2半導體晶片125與導電接線柱24之部分、即連接接線柱126、焊料127、第2配線層122、及焊料球132合併稱為第2連接部71。
再者，於導熱構件30係由導電性之材料所構成之情形時，可將焊料球132透過導熱構件30連接於導電接線柱24G之端部。
另一方面，於導熱構件30係由非導電性之材料所構成之情形時，只要將導熱構件30連接於導電接線柱24G之側面(端面以外)，並將焊料球132連接於導電接線柱24之端部即可。
於導熱構件30係由非導電性之材料所構成之情形時，亦可設置用於導熱之導電接線柱24G，並使非導電性之導熱構件30與其連接。
於上述任一情形時，較佳均為連接於導熱構件30之導電接線柱24G連接於保持為接地電位之配線(配線層22中之配線)。
於該情形時，導電接線柱24G之電位保持為固定值，因此，第1半導體晶片25之背面之電位亦保持為固定之接地電位，能夠防止對第1半導體晶片25帶來多餘之電氣雜訊。
再者，導電接線柱24之截面形狀可如圖4(b)所示為圓形，或者亦可為包括正方形在內之長方形。
再者，導電接線柱24係依照形成於乾膜23之開口23a之內部形狀而形成。由此，即便於將導電接線柱24之截面形狀設為長方形之情形時，其四角部通常亦以形成開口23a之微影術(曝光及蝕刻)之解析極限程度之曲率半徑變圓滑。因此，導電接線柱24之截面形狀為長方形係其截面形狀為大致長方形，且亦包含四角部具有微影術(曝光及蝕刻)之解析極限程度之曲率半徑之形狀。
若截面形狀為長方形，則即便於在導電接線柱24與第2半導體封裝70之焊料球132之對位上存在誤差而相互產生位置偏移之情形時，與截面形狀為圓形之情形相比，亦能夠使接合部之面積變大，接合之可靠性增加。又，藉由導電接線柱24之截面面積增加，能夠降低導電接線柱24之電阻值。
(一實施形態之效果)
(1)以上之一實施形態之半導體裝置80具有：配線層22；第1半導體晶片25，其將主面透過第1連接部28連接於配線層22；複數個導電接線柱24，其等在俯視下配置於第1半導體晶片25之外側，並且沿與配線層22垂直之方向延伸；導熱構件30，其連接於第1半導體晶片25之與主面相反側之背面、及複數個導電接線柱24中之至少1個(24G)；密封樹脂29，其與第1半導體晶片25之背面以外之
面、配線層22、及導電接線柱24之側面相接；及第2半導體晶片125，其透過第2連接部71連接於導電接線柱24之配線層22之相反側之端部。
根據該構成，能夠使密封而不易向周圍散熱之第1半導體晶片25中產生之熱透過導熱構件30、導電接線柱24、配線層22、及焊料球32傳導至安裝半導體裝置80之電路基板，而效率良好地進行散熱(冷卻)。藉此，能夠使第1半導體晶片25於熱且穩定之狀態下進行動作。
(2)於(1)中，進而，第1半導體晶片25之背面、導電接線柱24之與配線層22相反側之面、及密封樹脂29之表面位於同一平面上，且使導熱構件30形成於該同一平面上，藉此，導熱構件30之形成變得容易，並且使導熱構件30內之傳熱路經最短，能夠提高傳熱效率。
(3)於(1)或(2)中，將導熱構件30設為包含銅或鈦之金屬，藉此，能夠提高導熱性，從而提高耐久性。
(4)於(1)或(2)中，將導熱構件30設為導熱片，藉此，能夠以低成本形成導熱構件30。
(5)於(1)至(4)之任一項中，將連接有導熱構件30之導電接線柱24G設為傳遞接地電位之導電接線柱，藉此，能夠將第1半導體晶片25之背面之電位保持固定，從而能夠防止於第1半導體晶片25混入多餘之雜訊。
(6)於(1)至(5)之任一項中，將導電接線柱24之截面形狀設為長方形，藉此，即便於在導電接線柱24與第2半導體封裝70之焊料球132之對位上存在誤差而相互產生位置偏移之情形時，與截面形狀為圓形之情形相比，亦能夠使接合部之面積變大，能夠提高接合之可靠性。
(7)以上之一實施形態之半導體裝置80之製造方法包括以下步驟：形成配線層22；形成沿與配線層22垂直之方向延伸之複數個導電接線柱24；準備第1半導體晶片25，並將第1半導體晶片25之主面透過第1連接部28接合於配
線層22；對第1半導體晶片25、配線層22、及導電接線柱24進行樹脂密封；將藉由樹脂密封形成之密封樹脂29研磨至第1半導體晶片25之與主面相反側之背面及導電接線柱24之與配線層22相反側之端面的高度；形成將第1半導體晶片25之背面與複數個導電接線柱24中之至少1個(24G)連接之導熱構件30；及透過第2連接部71將第2半導體晶片125連接於導電接線柱24之端面。
根據該構成，能夠製造使密封而不易向周圍散熱之第1半導體晶片25中產生之熱透過導熱構件30、導電接線柱24、配線層22、及焊料球32傳導至安裝半導體裝置80之電路基板，而效率良好地進行散熱(冷卻)之半導體裝置。即，能夠製造使第1半導體晶片25於熱且穩定之狀態下進行動作之半導體裝置。
(8)於(7)中，亦可設為於上述研磨中，對第1半導體晶片25a之背面進行研磨之構成，藉此，能夠省略在接合於支持基板10之前對第1半導體晶片25進行研磨之步驟。
(9)於(7)或(8)中，導熱構件30之形成亦可藉由對第1半導體晶片25之背面、密封樹脂29之表面及導電接線柱24之端面乾式成膜包含銅或鈦之金屬而進行。藉由在第1半導體晶片25之背面直接成膜，能夠實現其密接性之提高、較高之散熱性能、及發熱時之耐熱密接性之提高。
(10)於(7)或(8)中，導熱構件30之形成可藉由將傳熱片貼附於第1半導體晶片25之背面及導電接線柱24而進行，藉此，能夠以低成本形成導熱構件30。
(11)於(7)至(10)之任一項中，將導熱構件30連接於複數個導電接線柱24中之傳遞接地電位之接線柱(導電接線柱24G)，藉此，可製造能夠將第1半導體晶片25之背面之電位保持固定，而防止向第1半導體晶片25混入多餘之雜訊之半導體裝置。
再者，於上述一實施形態及變形例中，配線層22係設為由下層配
線15與下段焊墊14、上層配線21與上段焊墊20a、20b、及層間配線17所構成之2層配線，但配線層22並不限於此，亦可為單層配線。或者，亦可為由在上層配線21及上段焊墊20a、20b之上進一步形成層間配線及最上段焊墊、最上段配線等之3層以上之配線所構成者。
又，半導體裝置並非僅為將上述第1半導體封裝60與第2半導體封裝70積層為2段而成者，亦可為將更多個半導體封裝跨及3段以上積層而成者。於該情形時，較佳為配置於中間之段之半導體封裝與第1半導體封裝60同樣地具備將其內部之半導體晶片之背面與複數個導電接線柱之至少1個連接的導熱構件30。
再者，於上述一實施形態及變形例中，配線層22係設為由下層配線15與下段焊墊14、上層配線21與上段焊墊20a、20b、及層間配線17所構成之2層配線，但配線層22並不限於此，亦可為單層配線。或者，亦可為由在上層配線21及上段焊墊20a、20b之上進一步形成層間配線及最上段焊墊、最上段配線等之3層以上之配線所構成者。
再者，構成配線層22之下段焊墊14、下層配線15、上段焊墊20a、20b、上層配線21、及層間配線17之厚度(與支持基板10之上表面垂直之方向之長度)分別為1μm至20μm左右。因此，配線層22整體上設為5μm至100μm左右之厚度。
另一方面，半導體裝置80之橫寬(圖5(b)中之左右方向之長度)為5mm至20mm左右。因此，可認為配線層22係整體上與半導體裝置80相比較薄之平板上之構成物，可認為導電接線柱24係沿相對於配線層22垂直之方向延伸而不造成阻礙。
本發明並不限定於以上之內容。於本發明之技術思想之範圍內所想到之其他態樣亦包含於本發明之範圍內。
14‧‧‧下段焊墊
15‧‧‧下層配線
16‧‧‧層間絕緣膜
17‧‧‧層間配線
18‧‧‧鍍覆晶種層
20a、20b‧‧‧上段焊墊
21‧‧‧上層配線
24‧‧‧導電接線柱
25‧‧‧第1半導體晶片
26‧‧‧連接接線柱
27‧‧‧焊料
28‧‧‧第1連接部
29、129‧‧‧密封樹脂
30‧‧‧導熱構件
31‧‧‧阻焊劑
32、132‧‧‧焊料球
50‧‧‧半成體
60‧‧‧第1半導體封裝
70‧‧‧第2半導體封裝
71‧‧‧第2連接部
80‧‧‧半導體裝置
114‧‧‧下段焊墊
115‧‧‧下層配線
117‧‧‧層間配線
120a、120b‧‧‧上段焊墊
121‧‧‧上層配線
122‧‧‧第2配線層
125‧‧‧第2半導體晶片
126‧‧‧連接接線柱
127‧‧‧焊料
131‧‧‧阻焊劑
Claims (8)
- 一種半導體裝置，其具備：配線層；第1半導體晶片，其將主面透過第1連接部連接於上述配線層；複數個導電接線柱，其等在俯視下配置於上述第1半導體晶片之外側，並且沿與上述配線層垂直之方向延伸；導熱構件，其連接於上述第1半導體晶片之與上述主面相反側之背面、及上述複數個導電接線柱中之至少1個；密封樹脂，其與上述第1半導體晶片之上述背面以外之面、上述配線層、及上述導電接線柱之側面相接；及第2半導體晶片，其透過第2連接部連接於上述導電接線柱之與上述配線層相反側之端部；上述導熱構件，係藉由對上述第1半導體晶片之上述背面、上述密封樹脂之表面及上述導電接線柱之端面乾式成膜包含銅或鈦之金屬而形成者。
- 如請求項1所述之半導體裝置，其中，上述第1半導體晶片之上述背面、上述導電接線柱之與上述配線層相反側之面、及上述密封樹脂之表面位於同一平面上，且上述導熱構件形成於上述同一平面上。
- 如請求項1或2所述之半導體裝置，其中，連接有上述導熱構件之上述導電接線柱為傳遞接地電位之導電接線柱。
- 如請求項1或2所述之半導體裝置，其中，上述導電接線柱係截面形狀為長方形。
- 一種半導體裝置之製造方法，其包括以下步驟：形成配線層； 形成沿與上述配線層垂直之方向延伸之複數個導電接線柱；準備第1半導體晶片，並將上述第1半導體晶片之主面透過第1連接部接合於上述配線層；對上述第1半導體晶片、上述配線層、及上述導電接線柱進行樹脂密封；將藉由上述樹脂密封形成之密封樹脂研磨至上述第1半導體晶片之與上述主面相反側之背面及上述導電接線柱之與上述配線層相反側之端面的高度；形成將上述第1半導體晶片之上述背面與上述複數個導電接線柱中之至少1個連接之導熱構件；及透過第2連接部將第2半導體晶片連接於上述導電接線柱之上述端面；上述導熱構件之形成係藉由對上述第1半導體晶片之上述背面、上述密封樹脂之表面及上述導電接線柱之上述端面乾式成膜包含銅或鈦之金屬而進行。
- 如請求項5所述之半導體裝置之製造方法，其中，於上述研磨中，進而對上述第1半導體晶片之上述背面進行研磨。
- 如請求項5或6所述之半導體裝置之製造方法，其中，上述導熱構件之形成係藉由將傳熱片貼附於上述第1半導體晶片之上述背面及上述導電接線柱而進行。
- 如請求項5或6所述之半導體裝置之製造方法，其中，將上述導熱構件連接於上述複數個導電接線柱中之傳遞接地電位之接線柱。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP2018-132564 | 2018-07-12 | ||
| JP2018132564A JP7044653B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202006909A TW202006909A (zh) | 2020-02-01 |
| TWI825118B true TWI825118B (zh) | 2023-12-11 |
Family
ID=69152394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108123811A TWI825118B (zh) | 2018-07-12 | 2019-07-05 | 半導體裝置及半導體裝置的製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7044653B2 (zh) |
| CN (1) | CN110718529A (zh) |
| TW (1) | TWI825118B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7556275B2 (ja) | 2020-02-20 | 2024-09-26 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
| CN112802761B (zh) * | 2021-01-07 | 2022-07-08 | 深圳市慧邦电子科技有限公司 | 一种集成电路封装结构和方法 |
| JP7478336B1 (ja) | 2023-02-09 | 2024-05-07 | 株式会社Flosfia | 複合モジュールユニット |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182974A (ja) * | 2012-03-01 | 2013-09-12 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| US20140225248A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Power distribution and thermal solution for direct stacked integrated circuits |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR100688501B1 (ko) | 2004-09-10 | 2007-03-02 | 삼성전자주식회사 | 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈 |
| US8133762B2 (en) * | 2009-03-17 | 2012-03-13 | Stats Chippac, Ltd. | Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core |
| JP2009070882A (ja) | 2007-09-11 | 2009-04-02 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
| JP5218230B2 (ja) | 2009-04-06 | 2013-06-26 | 日本電気株式会社 | 半導体装置 |
| US8710640B2 (en) * | 2011-12-14 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit packaging system with heat slug and method of manufacture thereof |
| JP6415365B2 (ja) | 2014-03-28 | 2018-10-31 | 株式会社ジェイデバイス | 半導体パッケージ |
| KR101983185B1 (ko) * | 2016-08-19 | 2019-05-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
-
2018
- 2018-07-12 JP JP2018132564A patent/JP7044653B2/ja active Active
-
2019
- 2019-07-05 TW TW108123811A patent/TWI825118B/zh active
- 2019-07-11 CN CN201910626207.2A patent/CN110718529A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182974A (ja) * | 2012-03-01 | 2013-09-12 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| US20140225248A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Power distribution and thermal solution for direct stacked integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202006909A (zh) | 2020-02-01 |
| JP2020010002A (ja) | 2020-01-16 |
| JP7044653B2 (ja) | 2022-03-30 |
| CN110718529A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
| TWI529879B (zh) | 中介層上設有面對面晶片之半導體元件及其製作方法 | |
| US8174109B2 (en) | Electronic device and method of manufacturing same | |
| US9443827B2 (en) | Semiconductor device sealed in a resin section and method for manufacturing the same | |
| TWI517322B (zh) | 半導體元件及其製作方法 | |
| TWI825118B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| WO2012137714A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI752881B (zh) | 半導體封裝 | |
| TW202107578A (zh) | 具散熱功能的晶片封裝模組及其製造方法 | |
| JP6894754B2 (ja) | 半導体装置 | |
| JP2008210912A (ja) | 半導体装置及びその製造方法 | |
| JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
| CN111613586B (zh) | 电子装置及电子装置的制造方法 | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 | |
| JP2016136613A (ja) | 半導体装置の製造方法および半導体装置 | |
| US9721876B2 (en) | Semiconductor device and method of making the same | |
| US8232639B2 (en) | Semiconductor-device mounted board and method of manufacturing the same | |
| TWI614855B (zh) | 具有電磁屏蔽及散熱特性之半導體組體及製作方法 | |
| JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
| JP2018088505A (ja) | 半導体装置およびその製造方法 | |
| JP7251951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW202131472A (zh) | 半導體裝置以及其製造方法 | |
| JP2021061364A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 |