JP2021061364A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021061364A
JP2021061364A JP2019185870A JP2019185870A JP2021061364A JP 2021061364 A JP2021061364 A JP 2021061364A JP 2019185870 A JP2019185870 A JP 2019185870A JP 2019185870 A JP2019185870 A JP 2019185870A JP 2021061364 A JP2021061364 A JP 2021061364A
Authority
JP
Japan
Prior art keywords
wiring
main surface
resin
semiconductor device
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019185870A
Other languages
English (en)
Other versions
JP7346221B2 (ja
Inventor
寛之 新開
Hiroyuki Shinkai
寛之 新開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019185870A priority Critical patent/JP7346221B2/ja
Priority to US17/065,733 priority patent/US11587877B2/en
Publication of JP2021061364A publication Critical patent/JP2021061364A/ja
Priority to US18/054,965 priority patent/US11869844B2/en
Application granted granted Critical
Publication of JP7346221B2 publication Critical patent/JP7346221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】封止樹脂と配線との剥離を抑制すること。【解決手段】半導体装置１Ａは、基板１０と、主面配線２１と、主面配線２１に導通した半導体素子３０と、厚さ方向ｚに交差する方向を向く樹脂側面４１，４２を有しており、主面配線２１及び半導体素子３０を封止する封止樹脂４０と、主面配線２１に導通するものであって、基板１０から露出する露出裏面２１ｒを有する貫通配線２２と、主面配線２１に導通するものであって、樹脂側面４１，４２から露出する露出側面２３ｘを有する柱状導電体２３とを備える。基板１０及び封止樹脂４０によって柱状導電体２３が厚さ方向ｚの両側から支持されている。【選択図】図５

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
近年の電子機器の小型化に伴い、電子機器に用いられる半導体装置の小型化が進められている。そこで、複数の電極を有する半導体素子と、半導体素子のうちの複数の電極が形成される裏面を覆う絶縁層と、絶縁層に形成されるとともに複数の電極と電気的に接続され、半導体素子よりも外方に位置する複数の配線とを備える、いわゆるＦａｎ−Ｏｕｔ型の半導体装置が提案されている。これにより、半導体装置の小型化を図りつつ、半導体装置が実装される配線基板の配線パターンの形状に柔軟に対応できる。
このようなＦａｎ−Ｏｕｔ型の半導体装置の一例として特許文献１の半導体装置は、矩形状のダイパッドと、及びダイパッドの周囲に配置された複数のリードと、ダイパッド上に実装された半導体チップと、半導体チップを封止する封止樹脂とを備える。複数のリードは、半導体チップと半導体装置の外部とを電気的に接続する配線となる。この半導体装置の製造方法では、複数のダイパッド、及び各ダイパッドの周囲に配置された複数のリードが形成されたリードフレームにおいて、各ダイパッドに半導体チップが実装された後、そのリードフレーム上の全ての半導体チップが一括して樹脂によって封止される。そして、予め設定されたダイシングラインに沿って、ダイシングソーが樹脂及びリードフレームを切断することによって各リードがリードフレームから切り離されて、半導体装置の個体が得られる。このような半導体装置では、リードの下面及びリードにおけるダイシングソーによって切断された切断面は、封止樹脂から露出している。
特開２０１３−２３９７４０号公報
ところで、ダイシングによってリード及び樹脂を切断するとき、リードと樹脂とが剥離するおそれがある。
本開示の目的は、封止樹脂と配線との剥離を抑制できる半導体装置及び半導体装置の製造方法を提供することにある。
上記課題を解決する半導体装置は、厚さ方向に互いに反対側を向く絶縁主面及び絶縁裏面を有する電気絶縁性の絶縁部材と、前記厚さ方向に互いに反対側を向く配線主面及び配線裏面を有しており、前記配線裏面が前記絶縁主面と対向するように前記絶縁主面に積層された主面配線と、前記主面配線に導通しており、前記厚さ方向において前記主面配線に対して前記絶縁部材とは反対側に配置された半導体素子と、前記厚さ方向に交差する方向を向く樹脂側面を有しており、前記主面配線及び前記半導体素子を封止する封止樹脂と、前記主面配線に導通するものであって、前記配線裏面から前記厚さ方向に延びており、前記絶縁裏面から露出する露出裏面を有する貫通配線と、前記主面配線に導通するものであって、前記配線主面から前記厚さ方向において前記貫通配線とは反対側に延びており、前記樹脂側面から露出する露出側面を有する柱状導電体と、を備える半導体装置であって、前記絶縁部材及び前記封止樹脂によって前記柱状導電体が前記厚さ方向の両側から支持されている。
この構成によれば、封止樹脂の樹脂側面から露出する柱状導電体が厚さ方向において絶縁部材及び封止樹脂によって支持された構成であるため、ダイシングによって封止樹脂及び柱状導電体が切断される場合に封止樹脂から柱状導電体が剥離することを抑制できる。
上記課題を解決する半導体装置は、厚さ方向に互いに反対側を向く絶縁主面及び絶縁裏面を有する電気絶縁性の絶縁部材と、前記厚さ方向に互いに反対側を向く配線主面及び配線裏面を有しており、前記配線裏面が前記絶縁主面と対向するように前記絶縁主面に積層された主面配線と、前記主面配線に導通しており、前記厚さ方向において前記主面配線に対して前記絶縁部材とは反対側に配置された半導体素子と、前記厚さ方向に交差する方向を向く樹脂側面を有しており、前記主面配線及び前記半導体素子を封止する封止樹脂と、前記主面配線に導通するものであって、前記配線裏面から前記厚さ方向に延びており、前記絶縁裏面から露出する露出裏面を有する貫通配線と、を備える半導体装置であって、前記主面配線は、前記貫通配線よりも前記樹脂側面側に延びる側面側突出部を有し、前記側面側突出部は、前記樹脂側面から露出する配線端面を有し、前記絶縁部材及び前記封止樹脂によって前記主面配線が前記厚さ方向の両側から支持されている。
この構成によれば、封止樹脂の樹脂側面から露出する主面配線が厚さ方向において絶縁部材及び封止樹脂によって支持された構成であるため、ダイシングによって封止樹脂及び主面配線が切断される場合に封止樹脂から主面配線が剥離することを抑制できる。
上記課題を解決する半導体装置の製造方法は、厚さ方向において反対側を向く主面及び裏面と、前記厚さ方向における前記主面と前記裏面との間に設けられており、前記厚さ方向に交差する方向を向く側面とを有する貫通配線を形成する貫通配線形成工程と、前記貫通配線の前記側面の全てを覆い、前記厚さ方向において反対側を向く絶縁主面及び絶縁裏面の両方から前記貫通配線を露出させるように絶縁部材を形成する絶縁部材形成工程と、前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面が前記貫通配線と導通するように主面配線を前記絶縁主面に形成する主面配線形成工程と、前記厚さ方向からみて前記絶縁部材と重なるように前記配線主面に柱状導電体を形成する導電体形成工程と、前記配線主面に半導体素子を搭載する素子搭載工程と、前記主面配線、前記柱状導電体、及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、前記樹脂層及び前記柱状導電体を前記厚さ方向に切断することによって前記主面配線、前記柱状導電体、及び前記半導体素子を覆う封止樹脂を形成するとともに前記柱状導電体を前記封止樹脂の樹脂側面から露出させる切断工程と、を備える。
この構成によれば、封止樹脂の樹脂側面から露出する柱状導電体が厚さ方向において絶縁部材及び封止樹脂によって支持された構成であるため、ダイシングによって封止樹脂及び柱状導電体が切断される場合に封止樹脂から柱状導電体が剥離することを抑制できる。
上記課題を解決する半導体装置の製造方法は、厚さ方向において反対側を向く主面及び裏面と、前記厚さ方向における前記主面と前記裏面との間に設けられており、前記厚さ方向に交差する方向を向く側面とを有する貫通配線を形成する貫通配線形成工程と、前記貫通配線の前記側面の全てを覆い、前記厚さ方向において反対側を向く絶縁主面及び絶縁裏面の両方から前記貫通配線を露出させるように絶縁部材を形成する絶縁部材形成工程と、前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面が前記貫通配線と導通するように主面配線を前記絶縁主面に形成する主面配線形成工程と、前記配線主面に半導体素子を搭載する素子搭載工程と、前記主面配線及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、前記樹脂層及び前記主面配線を前記厚さ方向に切断することによって前記主面配線及び前記半導体素子を覆う封止樹脂を形成するとともに前記主面配線を前記封止樹脂の樹脂側面から露出させる切断工程と、を備える。
この構成によれば、封止樹脂の樹脂側面から露出する主面配線が厚さ方向において絶縁部材及び封止樹脂によって支持された構成であるため、ダイシングによって封止樹脂及び主面配線が切断される場合に封止樹脂から主面配線が剥離することを抑制できる。
上記課題を解決する半導体装置の製造方法は、厚さ方向において反対側を向く絶縁主面及び絶縁裏面を有する絶縁部材を形成する絶縁部材形成工程と、前記絶縁裏面から露出する貫通配線と、前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面において前記貫通配線と導通するように前記絶縁主面に積層される主面配線とを形成する第１内部電極形成工程と、前記配線主面に積層される柱状導電体を形成する第２内部電極形成工程と、前記配線主面に半導体素子を搭載する素子搭載工程と、前記主面配線、前記柱状導電体、及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、前記樹脂層及び前記柱状導電体を前記厚さ方向に切断することによって前記主面配線、前記柱状導電体、及び前記半導体素子を覆う封止樹脂を形成するとともに前記柱状導電体を前記封止樹脂の樹脂側面から露出させる切断工程と、を備える。
この構成によれば、封止樹脂の樹脂側面から露出する柱状導電体が厚さ方向において絶縁部材及び封止樹脂によって支持された構成であるため、ダイシングによって封止樹脂及び柱状導電体が切断される場合に封止樹脂から柱状導電体が剥離することを抑制できる。
上記課題を解決する半導体装置の製造方法は、厚さ方向において反対側を向く絶縁主面及び絶縁裏面を有する絶縁部材を形成する絶縁部材形成工程と、前記絶縁裏面から露出する貫通配線と、前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面において前記貫通配線と導通するように前記絶縁主面に積層される主面配線とを形成する内部電極形成工程と、前記配線主面に半導体素子を搭載する素子搭載工程と、前記主面配線及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、前記樹脂層及び前記主面配線を前記厚さ方向に切断することによって前記主面配線及び前記半導体素子を覆う封止樹脂を形成するとともに前記主面配線を前記封止樹脂の樹脂側面から露出させる切断工程と、を備える。
この構成によれば、封止樹脂の樹脂側面から露出する主面配線が厚さ方向において絶縁部材及び封止樹脂によって支持された構成であるため、ダイシングによって封止樹脂及び主面配線が切断される場合に封止樹脂から主面配線が剥離することを抑制できる。
上記半導体装置及び半導体装置の製造方法によれば、封止樹脂と配線との剥離を抑制できる。
第１実施形態の半導体装置の斜視図。 図１の半導体装置の違う角度からみた斜視図。 図１の半導体装置の底面図。 図１の半導体装置の側面図。 図３の５−５線の断面図。 図５の貫通配線及びその周辺の拡大図。 図５の接合部及びその周辺の拡大図。 第１実施形態の半導体装置を回路基板に実装した状態の断面図。 第１実施形態の半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 図１２の主面配線の一部及びその周辺の拡大図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 図１５の貫通配線及びその周辺の拡大図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 図１７の接合部及びその周辺の拡大図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 比較例の半導体装置の断面図。 図２５の貫通配線及びその周辺の拡大図。 比較例の半導体装置について、封止樹脂の樹脂側面からみた主面配線及びその周辺の拡大図。 第１実施形態の半導体装置について、貫通配線及びその周辺の拡大図。 第１実施形態の半導体装置について、封止樹脂の樹脂側面からみた主面配線及びその周辺の拡大図。 第１実施形態の半導体装置の一部を示す斜視図。 第２実施形態の半導体装置の断面図。 図３１の外部電極及びその周辺の拡大図。 第２実施形態の半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 図３５の主面配線の一部及びその周辺の拡大図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 図３８の柱状導電体及びその周辺の拡大図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 変更例の半導体装置の断面図。 変更例の半導体装置の断面図。 変更例の半導体装置の製造方法における一工程の一例を示す説明図。 変更例の半導体装置の製造方法における一工程の一例を示す説明図。
以下、半導体装置及び半導体装置の製造方法の実施形態について図面を参照して説明する。以下に示す各実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態は、種々の変更を加えることができる。また、図面については、図示の都合上、一部模式的に示している。また、本開示において、「ある方向から見てＡがＢと重なる」とは、特段の断りのない限り、Ａの全てがＢに重なっている構成と、Ａの一部がＢに重なっている構成とを含む。
［第１実施形態］
（半導体装置の構成）
図１〜図８を参照して、本開示の第１実施形態にかかる半導体装置１Ａの構成について説明する。なお、理解の便宜上、図１及び図３において、後述する基板１０及び封止樹脂４０を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。
図１〜図３に示すように、半導体装置１Ａは、絶縁部材の一例である基板１０、内部電極２０、半導体素子３０、封止樹脂４０、及び外部電極５０を備える。これらの図に示す半導体装置１Ａは、様々な電子機器の回路基板ＣＢ（図８参照）に表面実装される装置である。図３に示すとおり、本実施形態の半導体装置１Ａは、内部電極２０が半導体素子３０よりも外側に引き出されることによって外部電極５０が半導体素子３０の外側に位置するＦａｎ−Ｏｕｔ型の半導体装置である。
ここで、説明の便宜上、基板１０の厚さ方向を厚さ方向ｚと呼ぶ。また、厚さ方向ｚに対して直交する半導体装置１Ａの１つの辺に沿った方向を第１方向ｘと呼ぶ。また、基板１０の厚さ方向ｚ及び第１方向ｘの双方に対して直交する方向を第２方向ｙと呼ぶ。
図３に示すように、厚さ方向ｚから見て、半導体装置１Ａの形状は、略正方形である。なお、厚さ方向ｚからみた半導体装置１Ａの形状は、正方形に限られず、任意に変更可能である。一例では、厚さ方向ｚからみた半導体装置１Ａの形状は、第１方向ｘ及び第２方向ｙの一方が長辺方向となり、第１方向ｘ及び第２方向ｙの他方が短辺方向となる矩形状であってもよい。
基板１０は、半導体素子３０を搭載し、半導体装置１Ａの基礎となる支持部材である。図３に示すとおり、本実施形態では、厚さ方向ｚからみた基板１０の形状は、略正方形である。なお、厚さ方向ｚからみた基板１０の形状は、正方形に限られず、任意に変更可能である。一例では、厚さ方向ｚからみた基板１０の形状は、第１方向ｘ及び第２方向ｙの一方が長辺方向となり、第１方向ｘ及び第２方向ｙの他方が短辺方向となる矩形状であってもよい。
基板１０は、絶縁主面の一例である基板主面１０ｓ、絶縁裏面の一例である基板裏面１０ｒ、及び絶縁側面の一例である複数（本実施形態では４つ）の基板側面１１〜１４を有する。図４に示すように、基板主面１０ｓ及び基板裏面１０ｒは、厚さ方向ｚにおいて互いに反対側を向いている。基板主面１０ｓは平坦であり、基板裏面１０ｒは平坦である。基板側面１１〜１４は、厚さ方向ｚにおいて基板主面１０ｓと基板裏面１０ｒとの間に挟まれている。本実施形態では、基板側面１１〜１４はそれぞれ平坦である。図３及び図４に示すように、基板側面１１〜１４はそれぞれ、基板主面１０ｓ及び基板裏面１０ｒに対して交差、本実施形態では直交している。基板側面１１，１２は第１方向ｘに沿う面であり、基板側面１３，１４は第２方向ｙに沿う面である。基板側面１１及び基板側面１２は、第１方向ｘにおいて互いに離間して配置されており、かつ第１方向ｘにおいて互いに反対側を向いている。基板側面１３及び基板側面１４は、第２方向ｙにおいて互いに離間して配置されており、かつ第２方向ｙにおいて互いに反対側を向いている。なお、以降の説明において、便宜上、厚さ方向ｚにおいて、基板裏面１０ｒから基板主面１０ｓに向かう方向を「上方」とし、基板主面１０ｓから基板裏面１０ｒに向かう方向を「下方」とする。したがって、基板主面１０ｓは基板１０の上面ともいえ、基板裏面１０ｒは基板１０の下面ともいえる。
基板１０は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂、セラミックス、ガラス等を用いることができる。本実施形態では、基板１０は、エポキシ樹脂を主剤とした合成樹脂が用いられている。基板１０は、厚さ方向ｚにおいて、基板主面１０ｓから基板裏面１０ｒまでを貫通する複数の貫通孔１５を有する。各貫通孔１５は、基板１０の各辺に対して４つずつ設けられている。厚さ方向ｚからみた貫通孔１５の形状は、例えば矩形状である。本実施形態では、厚さ方向ｚからみた貫通孔１５の形状は、第１方向ｘ及び第２方向ｙの一方が長辺方向となり、第１方向ｘ及び第２方向ｙの他方が短辺方向となる矩形状である。なお、厚さ方向ｚからみた貫通孔１５の形状は、円形状や楕円形状であってもよいし、多角形状であってもよい。
封止樹脂４０は、厚さ方向ｚからみて、基板１０と重なっている。封止樹脂４０は、基板１０上に形成されている。封止樹脂４０は、内部電極２０及び半導体素子３０を封止している。
図１〜図４に示すように、封止樹脂４０は、樹脂主面４０ｓ、樹脂裏面４０ｒ、複数（本実施形態では４つ）の樹脂側面４１〜４４を有する。樹脂主面４０ｓ及び樹脂裏面４０ｒは、厚さ方向ｚにおいて互いに反対側を向いている。樹脂主面４０ｓは平坦であり、樹脂裏面４０ｒは平坦である。樹脂側面４１〜４４は、厚さ方向ｚにおいて樹脂主面４０ｓ及び樹脂裏面４０ｒとの間に挟まれている。本実施形態では、樹脂側面４１〜４４はそれぞれ平坦である。樹脂側面４１〜４４はそれぞれ、樹脂主面４０ｓ及び樹脂裏面４０ｒに対して交差、本実施形態では直交している。樹脂側面４１，４２は第１方向ｘに沿う面であり、樹脂側面４３，４４は第２方向ｙに沿う面である。樹脂側面４１，４２は第１方向ｘに沿う面であり、樹脂側面４３，４４は第２方向ｙに沿う面である。樹脂側面４１及び樹脂側面４２は、第１方向ｘにおいて互いに離間して配置されており、かつ第１方向ｘにおいて互いに反対側を向いている。樹脂側面４３及び樹脂側面４４は、第２方向ｙにおいて互いに離間して配置されており、かつ第２方向ｙにおいて互いに反対側を向いている。本実施形態では、樹脂側面４１と基板側面１１とが面一となり、樹脂側面４２と基板側面１２とが面一となり、樹脂側面４３と基板側面１３とが面一となり、樹脂側面４４と基板側面１４とが面一となる。
封止樹脂４０は、内側に窪む段差４７を各樹脂側面４１〜４４に有する。この段差４７によって、封止樹脂４０は、第１樹脂部分４８と第２樹脂部分４９とに区画されている。第１樹脂部分４８は段差４７から樹脂主面４０ｓまでの部分であり、第２樹脂部分４９は段差４７から樹脂裏面４０ｒまでの部分である。第２樹脂部分４９は、第１樹脂部分４８から内側に窪んだ部分である。
封止樹脂４０は、例えば電気絶縁性を有する樹脂からなる。この樹脂としては、例えばエポキシ樹脂を主剤とした合成樹脂を用いることができる。本実施形態では、基板１０を構成する材料は、封止樹脂４０を構成する材料と同じである。また、封止樹脂４０は、例えば黒色に着色されている。封止樹脂４０は、基板１０の基板主面１０ｓを覆うようにモールド成型によって基板主面１０ｓ上に形成されている。このため、樹脂裏面４０ｒが基板主面１０ｓと接触している。より詳細には、樹脂裏面４０ｒと基板主面１０ｓとが互いに溶融して密着している。このように、樹脂裏面４０ｒと基板主面１０ｓとが基板１０と封止樹脂４０との間の界面となる。
図３及び図５に示すように、内部電極２０は、複数の主面配線２１と複数の貫通配線２２と複数の柱状導電体２３とを含む。
各貫通配線２２は、各貫通孔１５に配設されている。本実施形態では、各貫通配線２２は、主面配線２１とは別体として設けられている。厚さ方向ｚからみた各貫通配線２２の形状は、厚さ方向ｚからみた各貫通孔１５の形状に応じて決められる。本実施形態では、厚さ方向ｚからみた各貫通配線２２の形状は、矩形状である。各貫通配線２２は、主面の一例である上面２２ｓ、裏面の一例である下面２２ｒ、及び複数の側面２２ｘを有する。上面２２ｓ及び下面２２ｒは、厚さ方向ｚにおいて互いに反対側を向いている。各側面２２ｘは、上面２２ｓと下面２２ｒとの間に設けられている。各側面２２ｘは、厚さ方向ｚに交差する方向を向く面である。本実施形態では、各側面２２ｘは、厚さ方向ｚに直交する方向を向く面である。より詳細には、各貫通配線２２は、４つの側面２２ｘを有する。４つの側面２２ｘのうちの２つの側面２２ｘは、第１方向ｘにおいて互いに離間して配置されており、第１方向ｘにおいて互いに反対側を向いている。残りの２つの側面２２ｘは、第２方向ｙにおいて互いに離間して配置されており、第２方向ｙにおいて互いに反対側を向いている。本実施形態において、貫通配線２２の上面２２ｓは、基板１０の基板主面１０ｓと面一である。また、本実施形態において、貫通配線２２の下面２２ｒは、基板１０の基板裏面１０ｒと面一である。この下面２２ｒは、基板１０の基板裏面１０ｒから露出する露出裏面である。なお、貫通配線２２の上面２２ｓ及び下面２２ｒの少なくとも一方が基板１０の基板主面１０ｓ及び基板裏面１０ｒと面一ではないようにしてもよい。また、貫通配線２２の側面２２ｘは、貫通孔１５の内壁面と接している。貫通配線２２は、電気導電性を有する材料からなる。貫通配線２２の材料としては、例えばＣｕ（銅）、Ｃｕ合金等を用いることができる。本実施形態では、貫通配線２２は、めっき層を含む。
各貫通配線２２は、基板１０のうちの基板側面１１〜１４よりも内側に配置されている。すなわち、基板側面１１付近において第２方向ｙに離間して配列されている４つの貫通配線２２と基板側面１１との第１方向ｘの間には基板１０の一部である基板外周部１６が介在しており、基板側面１２付近において第２方向ｙに離間して配列されている４つの貫通配線２２と基板側面１２との第１方向ｘの間には基板１０の一部である基板外周部１６が介在している。また、基板側面１３付近において第１方向ｘに離間して配列されている４つの貫通配線２２と基板側面１３との第２方向ｙの間には基板１０の一部である基板外周部１６が介在しており、基板側面１４付近において第１方向ｘに離間して配列されている４つの貫通配線２２と基板側面１４との第２方向ｙの間には基板１０の一部である基板外周部１６が介在している。
主面配線２１は、基板１０の基板主面１０ｓに形成されている。主面配線２１は、封止樹脂４０の第２樹脂部分４９に設けられているともいえる。主面配線２１は、電気導電性を有する材料からなり、貫通配線２２と電気的に接続されている。主面配線２１は、配線主面の一例である上面２１ｓ、配線裏面の一例である下面２１ｒ、及び側面２１ｘを有する。主面配線２１の上面２１ｓは、基板１０の基板主面１０ｓと同じ方向を向いている。主面配線２１の下面２１ｒは、基板１０の基板裏面１０ｒと同じ方向を向き、基板主面１０ｓと対向している。主面配線２１の側面２１ｘは、基板１０の基板側面１１〜１４と同じ方向を向いている。また、主面配線２１の側面２１ｘは、主面配線２１の上面２１ｓ及び下面２１ｒと交差する。
図５に示すように、第１方向ｘに互いに離間して配列されている主面配線２１は、その主面配線２１に接続されている貫通配線２２よりも第２方向ｙに延びている。本実施形態では、封止樹脂４０の樹脂側面４１付近において第１方向ｘに互いに離間して配列されている４つの主面配線２１と、樹脂側面４２付近において第１方向ｘに互いに離間して配列されている４つの主面配線２１とはそれぞれ、第２方向ｙにおいてその主面配線２１に接続されている貫通配線２２よりも延びている。より詳細には、各主面配線２１は、第２方向ｙにおいて、その主面配線２１に接続されている貫通配線２２よりも内側に向けて延びている内側延長部２４と、第２方向ｙにおいてその主面配線２１に接続されている貫通配線２２よりも外側に向けて延びている側面側突出部の一例である外側延長部２５とを有する。内側延長部２４は、厚さ方向ｚにおいて半導体素子３０と重なっている。外側延長部２５は、基板１０の基板外周部１６上に形成されている。すなわち外側延長部２５は、基板外周部１６の上面１６ｓ（基板１０の上面１０ｓ）と接触している。外側延長部２５のうちの封止樹脂４０の樹脂側面４１，４２側の端面２５ｘ（主面配線２１の端面２１ｙ）は、樹脂側面４１，４２から露出する露出側面である。ここで、外側延長部２５の端面２５ｘ（主面配線２１の端面２１ｙ）は、主面配線２１の配線端面の一例である。
また図示していないが、第２方向ｙに互いに離間して配列されている主面配線２１は、第１方向ｘにおいてその主面配線２１に接続されている貫通配線２２よりも延びている。本実施形態では、封止樹脂４０の樹脂側面４３付近において第２方向ｙに互いに離間して配列されている４つの主面配線２１と、樹脂側面４４付近において第２方向ｙに互いに離間して配列されている４つの主面配線２１とはそれぞれ、第１方向ｘにおいてその主面配線２１に接続されている貫通配線２２よりも延びている。より詳細には、各主面配線２１は、第１方向ｘにおいて、その主面配線２１に接続されている貫通配線２２よりも内側に向けて延びている内側延長部２４と、第１方向ｘにおいてその主面配線２１に接続されている貫通配線２２よりも外側に向けて延びている外側延長部２５とを有する。内側延長部２４は、厚さ方向ｚにおいて半導体素子３０と重なっている。外側延長部２５のうちの封止樹脂４０の樹脂側面４３，４４側の端面２５ｘは、樹脂側面４３，４４から露出する露出側面である。このように、主面配線２１は、主面配線２１が延びる方向において、その主面配線２１に接続された貫通配線２２の両側に突出するように設けられている。
図６及び図７に示すように、主面配線２１は、金属層２１ａ及び導電層２１ｂを備える。金属層２１ａ及び導電層２１ｂは、この順番で基板１０の基板主面１０ｓに積層されている。
金属層２１ａは、例えば基板１０の基板主面１０ｓ、及び貫通配線２２の上面２２ｓに接するＴｉ（チタン）層と、Ｔｉ層に接するＣｕ層からなる。金属層２１ａは、導電層２１ｂを形成するシード層として形成されている。金属層２１ａは、厚さ方向ｚにおいて互いに反対側を向く上面２１ａｓ及び下面２１ａｒを有する。この下面２１ａｒは、主面配線２１の下面２１ｒを構成している。
導電層２１ｂは、金属層２１ａの上面２１ａｓに形成されている。導電層２１ｂは、Ｃｕ又はＣｕ合金からなる。導電層２１ｂは、厚さ方向ｚにおいて互いに反対側を向く上面２１ｂｓ及び下面２１ｂｒを有する。本実施形態では、導電層２１ｂの下面２１ｂｒは、金属層２１ａの上面２１ａｓに接触している。導電層２１ｂの上面２１ｂｓは、封止樹脂４０の第２樹脂部分４９によって覆われている。導電層２１ｂの上面２１ｂｓは、主面配線２１の上面２１ｓを構成している。
図５に示すように、各柱状導電体２３は、主面配線２１の上面２１ｓから厚さ方向ｚに突出している。より詳細には、各柱状導電体２３は、主面配線２１のうちの外側延長部２５の上面２５ｓ（上面２１ｓ）から厚さ方向ｚにおいて貫通配線２２とは反対側に突出している。厚さ方向ｚからみた各柱状導電体２３の形状は、矩形である。すなわち、各柱状導電体２３は角柱である。なお、各柱状導電体２３の形状は、これに限定されず、例えば円柱や多角柱等であってもよい。各柱状導電体２３の厚さ方向ｚの寸法は、主面配線２１の厚さ方向ｚの寸法よりも大きい。また、各柱状導電体２３は、上面２３ｓ、下面２３ｒ、露出側面２３ｘ、及び樹脂接触側面２３ｙを有する。
各柱状導電体２３の下面２３ｒは、外側延長部２５の上面２５ｓ（上面２１ｓ）と接する面である。この下面２３ｒは平坦である。各柱状導電体２３の上面２３ｓは、厚さ方向ｚにおいて下面２３ｒと反対側を向く面であり、封止樹脂４０によって覆われている。本実施形態では、各柱状導電体２３の上面２３ｓは平坦である。また、本実施形態では、各柱状導電体２３の上面２３ｓは、封止樹脂４０の段差４７よりも樹脂裏面４０ｒ側に位置している。このため、各柱状導電体２３は、封止樹脂４０の第２樹脂部分４９に設けられているといえる。なお、上面２３ｓの形状は任意に変更可能である。また上面２３ｓの厚さ方向ｚの位置（換言すると、柱状導電体２３の厚さ方向ｚの長さ）は任意に変更可能である。一例では、上面２３ｓは、厚さ方向ｚにおいて段差４７と同じ位置、又は段差４７よりも樹脂主面４０ｓ側に位置してもよい。露出側面２３ｘ及び樹脂接触側面２３ｙは、厚さ方向ｚにおいて上面２３ｓと下面２３ｒとの間に形成されており、上面２３ｓ及び下面２３ｒと交差する方向を向いている。
露出側面２３ｘは、各柱状導電体２３において封止樹脂４０の樹脂側面４１〜４４のいずれかから露出する面である。具体的には、第１方向ｘにおいて樹脂側面４１に隣り合うように設けられた４つの柱状導電体２３の露出側面２３ｘはそれぞれ、樹脂側面４１から露出するとともに樹脂側面４１と面一となる。第１方向ｘにおいて樹脂側面４２に隣り合うように設けられた４つの柱状導電体２３の露出側面２３ｘはそれぞれ、樹脂側面４２から露出するとともに樹脂側面４２と面一となる。第２方向ｙにおいて樹脂側面４３に隣り合うように設けられた４つの柱状導電体２３の露出側面２３ｘはそれぞれ、樹脂側面４３から露出するとともに樹脂側面４３と面一となる。第２方向ｙにおいて樹脂側面４４に隣り合うように設けられた４つの柱状導電体２３の露出側面２３ｘはそれぞれ、樹脂側面４４から露出するとともに樹脂側面４４と面一となる。また、露出側面２３ｘは、主面配線２１のうちの外側延長部２５の端面２５ｘと面一となる。また露出側面２３ｘは、樹脂側面４１〜４４のそれぞれにおける第２樹脂部分４９に対応する部分から露出している。換言すると、露出側面２３ｘは、樹脂側面４１〜４４のそれぞれにおける第１樹脂部分４８と対応する部分よりも内側に位置している。
樹脂接触側面２３ｙは、各柱状導電体２３の側面のうちの露出側面２３ｘ以外の側面であり、封止樹脂４０と接触している。すなわち、樹脂接触側面２３ｙは、封止樹脂４０に覆われている。本実施形態では、樹脂接触側面２３ｙは、封止樹脂４０の第２樹脂部分４９に覆われている。
図５に示すとおり、厚さ方向ｚにおいて、柱状導電体２３の上面２３ｓは、封止樹脂４０によって覆われている。換言すると、封止樹脂４０は、柱状導電体２３の上面２３ｓを覆う導電体カバー部４５を有する。本実施形態では、導電体カバー部４５は、封止樹脂４０の第１樹脂部分４８と、第２樹脂部分４９のうちの柱状導電体２３の上面２３ｓよりも樹脂主面４０ｓ側の部分とを含む。導電体カバー部４５は、柱状導電体２３に厚さ方向ｚにおける樹脂主面４０ｓ側に向かう力が加えられた場合に柱状導電体２３を支持する部分である。
柱状導電体２３の厚さ方向ｚの両側には、基板１０及び封止樹脂４０が位置している。より詳細には、柱状導電体２３の上面２３ｓが封止樹脂４０によって覆われているため、柱状導電体２３の厚さ方向ｚの一方側には封止樹脂４０が位置している。柱状導電体２３の下面２３ｒが接している主面配線２１の外側延長部２５の下面２５ｒ（下面２１ｒ）が基板１０によって覆われているため、柱状導電体２３の厚さ方向ｚの他方側には基板１０が位置している。このように、柱状導電体２３及び主面配線２１は、厚さ方向ｚにおいて基板１０と封止樹脂４０とによって挟み込まれている。換言すると、柱状導電体２３及び主面配線２１は、厚さ方向ｚにおいて導電体カバー部４５と基板外周部１６とによって挟み込まれている。このため、柱状導電体２３は、厚さ方向ｚにおいて基板１０と封止樹脂４０とによって支持されているともいえる。
図６に示すように、各柱状導電体２３は、互いに積層されたシード層２３ａ及びめっき層２３ｂからなる。シード層２３ａは、例えば主成分がＴｉであり、導電層２１ｂの上面２１ｂｓ（主面配線２１の上面２１ｓ）に接する第１層と、主成分がＣｕであり、第１層と接する第２層とからなる。シード層２３ａの厚さ（シード層２３ａの厚さ方向ｚの寸法）は、２００ｎｍ以上８００ｎｍ以下程度である。めっき層２３ｂは、主成分がＣｕである。めっき層２３ｂの厚さ（めっき層２３ｂの厚さ方向ｚの寸法）は、５０μｍ以上１００μｍ以下程度である。
シード層２３ａは、厚さ方向ｚにおいて反対側を向く上面２３ａｓ及び下面２３ａｒと、上面２３ａｓと下面２３ａｒとの厚さ方向ｚの間に設けられており、上面２３ａｓ及び下面２３ａｒと交差する方向を向く露出側面２３ａｘ及び樹脂接触側面２３ａｙとを有する。本実施形態では、露出側面２３ａｘ及び樹脂接触側面２３ａｙはそれぞれ、上面２３ａｓ及び下面２３ａｒと直交する方向を向いている。露出側面２３ａｘは柱状導電体２３の露出側面２３ｘの一部を構成しており、樹脂接触側面２３ａｙは柱状導電体２３の樹脂接触側面２３ｙの一部を構成している。シード層２３ａの下面２３ａｒは、柱状導電体２３の下面２３ｒを構成している。
めっき層２３ｂは、厚さ方向ｚにおいて反対側を向く上面２３ｂｓ及び下面２３ｂｒと、上面２３ｂｓと下面２３ｂｒとの厚さ方向ｚの間に設けられており、上面２３ｂｓ及び下面２３ｂｒと交差する方向を向く露出側面２３ｂｘ及び樹脂接触側面２３ｂｙとを有する。本実施形態では、露出側面２３ｂｘ及び樹脂接触側面２３ｂｙはそれぞれ、上面２３ｂｓ及び下面２３ｂｒと直交する方向を向いている。露出側面２３ｂｘは柱状導電体２３の露出側面２３ｘの一部を構成しており、樹脂接触側面２３ｂｙは柱状導電体２３の樹脂接触側面２３ｙの一部を構成している。めっき層２３ｂの上面２３ｂｓは、柱状導電体２３の上面２３ｓを構成している。すなわち、めっき層２３ｂの上面２３ｂｓは、封止樹脂４０の導電体カバー部４５と接触している。
図３に示すように、半導体素子３０は、厚さ方向ｚから見て略正方形である。図５に示すように、半導体素子３０は、厚さ方向ｚにおいて互いに反対側を向く素子主面３０ｓ及び素子裏面３０ｒを有する。素子主面３０ｓは、半導体素子３０の機能のための構成部材が形成される面である。素子主面３０ｓは、基板１０の基板裏面１０ｒと同じ方向を向いている。素子裏面３０ｒは、基板１０の基板主面１０ｓと同じ方向を向いている。
半導体素子３０は、例えばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子３０は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードや各種のセンサなどのディスクリート半導体素子であってもよい。
半導体素子３０は、素子基板３１、電極パッド３２、及び絶縁膜３３を有する。
電極パッド３２は、導電部３２ａ及びバリア層３２ｂを含む。導電部３２ａは、例えばＣｕからなる。バリア層３２ｂは、Ｎｉ層からなる。バリア層３２ｂは、導電部３２ａの先端面を覆うように積層されている。電極パッド３２において、バリア層３２ｂが設けられていることによって、Ｃｕからなる導電部３２ａが接合部６０（はんだ層６２）に浸透することを抑制できる。なお、バリア層３２ｂは、互いに積層されたＮｉ層、Ｐｄ（パラジウム）層、及びＡｕ（金）層から構成されてもよい。
絶縁膜３３は、素子基板３１の表面を覆うとともに、電極パッド３２の周縁部を覆っている。本実施形態では、絶縁膜３３は、例えばポリイミド樹脂からなる。絶縁膜３３は、電極パッド３２の一部を覆っており、電極パッド３２の表面の一部を接続端子として露出している。なお、絶縁膜３３は、ＳｉＮ（窒化ケイ素）によって構成されてもよい。
図７に示すように、半導体素子３０は、接合部６０を介して主面配線２１に接続されている。接合部６０は、主面配線２１上に形成されている。接合部６０は、内部電極２０に導通する。接合部６０は、半導体素子３０を内部電極２０に接合するものである。接合部６０は、バリア層６１及びはんだ層６２を含む。バリア層６１及びはんだ層６２は、この順番で主面配線２１上に積層されている。バリア層６１は、Ｎｉからなる。はんだ層６２は、Ｓｎ（錫）、Ｓｎを含む合金からなる。この合金は、例えばＳｎ−Ａｇ（銀）系合金、Ｓｎ−Ｓｂ（アンチモン）系合金等である。
バリア層６１は、主面配線２１の上面２１ｓに形成されている。バリア層６１は、上面６１ｓ及び下面６１ｒを有する。上面６１ｓは、主面配線２１の上面２１ｓと同じ方向を向いている。下面６１ｒは、主面配線２１の上面２１ｓと対向している。バリア層６１の下面６１ｒは、主面配線２１の上面２１ｓと接している。バリア層６１の厚さ（バリア層６１の厚さ方向ｚの寸法）は、例えば３μｍ以上５μｍ以下である。
はんだ層６２は、バリア層６１の上面６１ｓに形成されている。はんだ層６２は、上面６２ｓ及び下面６２ｒを有する。はんだ層６２の上面６２ｓは、バリア層６１の上面６１ｓと同じ方向を向いている。はんだ層６２の下面６２ｒは、バリア層６１の上面６１ｓと対向しており、その上面６１ｓと接している。はんだ層６２の上面６２ｓは、半導体素子３０のバリア層３２ｂに接している。このように、半導体素子３０のバリア層３２ｂは、接合部６０に接続されている。これにより、半導体素子３０が基板１０に実装されている。
図１〜図６に示すように、外部電極５０は、第１外部電極５１及び第２外部電極５２を有する。第１外部電極５１及び第２外部電極５２はそれぞれ、半導体装置１Ａの外部接続端子となる。第１外部電極５１及び第２外部電極５２はそれぞれ、例えば互いに積層された複数の金属層から構成されている。金属層としては、例えば、Ｎｉ層、Ｐｄ層、及びＡｕ層である。
第１外部電極５１は、各貫通配線２２の露出裏面である下面２２ｒを覆っている。本実施形態では、第１外部電極５１は、各貫通配線２２の下面２２ｒの全体を覆っている。図３に示すように、第１外部電極５１は、各貫通配線２２の下面２２ｒから第１方向ｘ及び第２方向ｙにおいてはみ出している。すなわち、厚さ方向ｚからみて、第１外部電極５１の面積は、貫通配線２２の下面２２ｒの面積よりも大きい。
第２外部電極５２は、各柱状導電体２３の露出側面２３ｘを覆っている。また第２外部電極５２は、各主面配線２１の端面２１ｙを覆っている。本実施形態では、第２外部電極５２は、各柱状導電体２３の露出側面２３ｘの全体及び各主面配線２１の端面２１ｙの全体を覆っている。このため、本実施形態では、第２外部電極５２は、樹脂側面４１〜４４のうちの第２樹脂部分４９に対応する部分に設けられているといえる。図５に示すように、第２外部電極５２は、各柱状導電体２３の露出側面２３ｘから厚さ方向ｚにおける主面配線２１と反対側と、第１方向ｘ又は第２方向ｙとにおいてはみ出している。また第２外部電極５２は、各主面配線２１の端面２１ｙから厚さ方向ｚにおける柱状導電体２３とは反対側と、第１方向ｘ又は第２方向ｙとにおいてはみ出している。すなわち、樹脂側面４１，４２から露出する露出側面２３ｘ及び端面２１ｙを覆う第２外部電極５２の第１方向ｘからみた面積は、露出側面２３ｘ及び端面２１ｙの合計の面積よりも大きい。また、樹脂側面４３，４４から露出する露出側面２３ｘ及び端面２１ｙを覆う第２外部電極５２の第２方向ｙからみた面積は、露出側面２３ｘ及び端面２１ｙの合計の面積よりも大きい。また、図３から分かるように、本実施形態では、第２外部電極５２は、樹脂側面４１〜４４のうちの第１樹脂部分４８に対応する部分よりも内側に位置している。
第１外部電極５１は、貫通配線２２に応じて設けられている。より詳細には、図３に示すように、基板側面１１付近に設けられており、第１方向ｘにおいて互いに離間して配列されている４つの貫通配線２２のそれぞれには、第１外部電極５１が設けられている。この場合、４つの第１外部電極５１は、第１方向ｘにおいて互いに離間して配列されている。基板側面１２付近に設けられており、第１方向ｘにおいて互いに離間して配列されている４つの貫通配線２２のそれぞれには、第１外部電極５１が設けられている。この場合、４つの第１外部電極５１は、第１方向ｘにおいて互いに離間して配列されている。基板側面１３付近に設けられており、第２方向ｙにおいて互いに離間して配列されている４つの貫通配線２２のそれぞれには、第１外部電極５１が設けられている。この場合、４つの第１外部電極５１は、第２方向ｙにおいて互いに離間して配列されている。基板側面１４付近に設けられており、第２方向ｙにおいて互いに離間して配列されている４つの貫通配線２２のそれぞれには、第１外部電極５１が設けられている。この場合、４つの第１外部電極５１は、第２方向ｙにおいて互いに離間して配列されている。
第２外部電極５２は、柱状導電体２３の露出側面２３ｘに応じて設けられている。より詳細には、封止樹脂４０の樹脂側面４１から露出する４つの露出側面２３ｘのそれぞれには、第２外部電極５２が設けられている。この場合、例えば図４に示すように、４つの第２外部電極５２は、第１方向ｘにおいて互いに離間して配列されている。封止樹脂４０の樹脂側面４２から露出する４つの露出側面２３ｘのそれぞれには、第２外部電極５２が設けられている。この場合、４つの第２外部電極５２は、第１方向ｘにおいて互いに離間して配列されている。封止樹脂４０の樹脂側面４３から露出する４つの露出側面２３ｘのそれぞれには、第２外部電極５２が設けられている。この場合、４つの第２外部電極５２は、第２方向ｙにおいて互いに離間して配列されている。封止樹脂４０の樹脂側面４４から露出する４つの露出側面２３ｘのそれぞれには、第２外部電極５２が設けられている。この場合、４つの第２外部電極５２は、第２方向ｙにおいて互いに離間して配列されている。
図５及び図６に示すように、第１外部電極５１及び第２外部電極５２は、互いに離間して配置されている。より詳細には、第１外部電極５１及び第２外部電極５２は、封止樹脂４０の樹脂側面４１〜４４から垂直な方向からみて、厚さ方向ｚにおいて離間して配置されている。具体的には、第２外部電極５２の下端縁５２ｘは、基板１０の基板裏面１０ｒよりも上方に位置している。すなわち、厚さ方向ｚにおいて第２外部電極５２と基板１０の基板裏面１０ｒとの間には基板側面１１〜１４が露出している。第１外部電極５１のうちの基板１０の基板側面１１〜１４に近い側の端縁５１ｘは、基板１０の基板側面１１〜１４よりも内側に位置している。すなわち、第１外部電極５１の端縁５１ｘとその端縁５１ｘに最も近い基板側面１１〜１４との間には、基板１０の基板裏面１０ｒが露出している。
また、第２外部電極５２の下端縁５２ｘは、基板１０の基板主面１０ｓよりも下方に位置している。つまり、第２外部電極５２は、厚さ方向ｚにおいて封止樹脂４０の樹脂裏面４０ｒ及び基板１０の基板主面１０ｓを跨ぐように設けられている。
主面配線２１を介して接続されている貫通配線２２と柱状導電体２３とに設けられた第１外部電極５１及び第２外部電極５２は、主面配線２１が延びる方向からみて、主面配線２１が延びる方向及び厚さ方向ｚに直交する方向において揃っている。つまり、封止樹脂４０の樹脂側面４１又は樹脂側面４２に設けられた第２外部電極５２と、この第２外部電極５２と柱状導電体２３、主面配線２１、及び貫通配線２２を介して電気的に接続された第１外部電極５１とは第１方向ｘにおいて揃っている。また封止樹脂４０の樹脂側面４３又は樹脂側面４４に設けられた第２外部電極５２と、この第２外部電極５２と柱状導電体２３、主面配線２１、及び貫通配線２２を介して電気的に接続された第１外部電極５１とは第２方向ｙにおいて揃っている。
図８に示すように、半導体装置１Ａがはんだ等の導電性接合材ＳＤによって回路基板ＣＢのランド部ＲＤに実装された場合、導電性接合材ＳＤは、第１外部電極５１及び第２外部電極５２に接触している。このため、導電性接合材ＳＤは、フィレットが形成される。これにより、半導体装置１Ａの外部から導電性接合材ＳＤの付着状態を視認できる。
（半導体装置の製造方法）
図９〜図２４を参照して、本開示の第１実施形態にかかる半導体装置１Ａの製造方法について説明する。図９〜図１２、図１４、図１５、図１７、及び図１９〜図２１において、隣り合う２本の破線は、１つの半導体装置１Ａが形成される範囲を示す。これらの図において示す各方向の定義は、図１〜図５にて示される方向の定義と同一である。
図９に示すように、支持基板８００を用意する。支持基板８００は、例えばＳｉの単結晶材料からなる。支持基板８００は、厚さ方向ｚに反対側を向く上面８０１及び下面８０２を有する。なお、支持基板８００として、エポキシ樹脂等の合成樹脂材料からなる基板を用いてもよい。次に、支持基板８００の上面８０１に、端子ピラー８２２を形成する。端子ピラー８２２は、例えばＣｕ又はＣｕ合金からなり、電解めっきによって形成される。
より詳細には、端子ピラー８２２は、例えば、シード層を形成する工程と、シード層に対してフォトリソグラフィによってマスクを形成する工程と、シード層に接する端子ピラー８２２を形成する工程とを経て形成される。例えばスパッタリング法によって、支持基板８００の上面８０１にシード層を形成する。次に、例えば感光性を有するレジスト層によってシード層を覆い、そのレジスト層を感光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によってマスクから露出したシード層の表面にめっき金属を析出させて端子ピラー８２２を形成する。端子ピラー８２２の形成後、マスクを除去する。なお、Ｃｕの柱状材によって端子ピラー８２２を形成してもよい。
図１０に示すように、支持基板８００の上面８０１に接し、端子ピラー８２２を覆う基材８１０を形成する。基材８１０は、端子ピラー８２２の上面を覆うように形成される。この基材８１０の材料としては、図１に示す基板１０を構成する材料を用いることができる。本実施形態において、基材８１０の材料としては、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。
図１１に示すように、基材８１０及び端子ピラー８２２の一部を研削し、基材８１０の上面８１１において露出する貫通配線２２、及び貫通配線２２の上面２２ｓを形成する。基材８１０は、図５に示す基板１０となるものである。基材８１０の研削において、基材８１０を基板１０と同じ厚さとする。このように、図１０及び図１１に示す工程は、貫通配線形成工程に対応する。
図１２に示すように、基材８１０の上面８１１、及び貫通配線２２の上面２２ｓに主面配線８２１を形成する。
図１３に示すように、主面配線８２１は、金属層８２１ａ及び導電層８２１ｂを含む。主面配線８２１は、金属層８２１ａを形成する工程と、金属層８２１ａに対してフォトリソグラフィによってマスクを形成する工程と、金属層８２１ａに接する導電層８２１ｂを形成する工程とを経て形成される。
まず、例えばスパッタリング法によって金属層８２１ａを形成する。例えばＴｉ層とＣｕ層を含む金属層８２１ａは、基材８１０の上面８１１及び貫通配線２２の上面２２ｓにＴｉ層を形成し、そのＴｉ層に接するＣｕ層を形成する。次に、例えば感光性を有するレジスト層によって金属層８２１ａを覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、例えば金属層８２１ａを導電経路とした電解めっき法によってマスクから露出した金属層８２１ａの表面にめっき金属を析出させて導電層８２１ｂを形成する。これらの工程によって、主面配線８２１を形成する。主面配線８２１の形成後、マスクを除去する。このように形成された主面配線８２１及び貫通配線２２によって、内部電極８２０の一部が構成される。このように、図１２及び図１３に示す工程は、主面配線形成工程に対応する。
図１４及び図１５に示すように、主面配線８２１の上面８２１ｓに柱状導電体８２３を形成する。
柱状導電体８２３は、例えば、シード層を形成する工程と、シード層に対してフォトリソグラフィによってマスクを形成する工程と、シード層に接するめっき層を形成する工程とを経て形成される。図１４に示すように、例えばスパッタリング法によって、主面配線８２１の上面８２１ｓにシード層８２３ａを形成する。次に、例えば感光性を有するレジスト層によってシード層８２３ａを覆い、そのレジスト層を感光・現像し、開口を有するマスクを形成する。
次に、図１６に示すように、シード層８２３ａを導電経路とした電解めっき法によってマスクから露出したシード層８２３ａの表面にめっき金属を析出させてめっき層８２３ｂを形成する。これにより、シード層８２３ａ及びめっき層８２３ｂの積層体からなる柱状導電体８２３が形成される。そして、柱状導電体８２３の形成後、マスクを除去する。なお、Ｃｕの柱状材によって柱状導電体８２３を形成してもよい。
次に、不要なシード層８２３ａを除去する。シード層８２３ａのうちのめっき層８２３ｂによって覆われた部分以外のシード層８２３ａを除去する。不要なシード層８２３ａの除去は、例えばＨ２ＳＯ４及びＨ２Ｏ２の混合溶液を用いたウェットエッチングによって行う。このように、図１４〜図１６に示す工程は、柱状導電体形成工程に対応する。
図１７に示すように、接合部６０を形成する。図１８に示すように、接合部６０は、バリア層６１及びはんだ層８６２を含む。まず、主面配線８２１の上面８２１ｓにバリア層６１を形成する。バリア層６１は、例えば主面配線８２１を導電経路とした電解めっき法によって形成できる。次に、電解めっき法によって、バリア層６１の上面６１ｓに、めっき金属としてＳｎを含む合金を析出させることによって、はんだ層８６２を形成する。その後、リフロー処理によってはんだ層８６２を溶融することで、ラフネスのあるはんだ層８６２の表面を平滑化する。この平滑化によって、はんだ層８６２と半導体素子３０のはんだ層とを接合させたときのボイドの発生を抑制できる。なお、図１７及び図１８に示すはんだ層８６２は、リフロー後の状態を示す。
図１９に示すように、半導体素子３０を主面配線８２１に搭載する。半導体素子３０の搭載は、フリップチップボンディング（ＦＣＢ：Flip Chip Bonding）によって行う。まず、例えば電解めっき法によって、半導体素子３０の電極パッド３２のバリア層３２ｂに、めっき金属としてＳｎを含む合金を析出することによってはんだ層（図示略）を形成する。このはんだ層は、接合部６０のはんだ層８６２と同じ材料からなる。半導体素子３０のはんだ層についても、上記のはんだ層８６２と同様に、リフロー処理によって表面を平滑化する。
次に、例えば、接合部６０の部分にフラックスを塗布した後、例えばフリップチップボンダを用いて半導体素子３０を接合部６０の上に載置する。これにより、半導体素子３０は、接合部６０に仮付けされる。その後、リフローによって接合部６０のはんだ層８６２と半導体素子３０のはんだ層とをそれぞれ液相状態とした後、冷却によってはんだ層８６２及び半導体素子３０のはんだ層を固化させることによって、接合部６０に半導体素子３０が接続される。このため、接合部６０のはんだ層６２は、はんだ層８６２と半導体素子３０のはんだ層とからなる。このように、図１９に示す工程は、素子搭載工程に対応する。
図２０に示すように、基材８１０の上面８１１と半導体素子３０を覆う樹脂層８４０を形成する。樹脂層８４０は、図１に示す封止樹脂４０となる部材である。樹脂層８４０は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型によって、樹脂層８４０を形成する。なお、本実施形態では、１つの半導体素子３０に対して１つの樹脂層８４０が形成されたが、これに限られず、例えば全ての半導体素子３０を覆う樹脂層８４０が形成されてもよい。このように、図２０に示す工程は、樹脂層形成工程に対応する。
図２１に示すように、図２０に示す支持基板８００を除去する。なお、図２１は、図２０に対して上下を反転して示している。例えば、研削によって支持基板８００を除去する。なお、基材８１０を図５に示す基板１０よりも厚くしておき、支持基板８００の研削工程において、支持基板８００を研削した後に基材８１０及び端子ピラー８２２を研削して基材８１０の厚さを基板１０の厚さと等しくしてもよい。また、予め剥離膜を形成し、剥離法によって支持基板８００を除去する方法を用いることもできる。
図２２に示すように、樹脂層８４０の下面にダイシングテープＤＴを貼付し、基材８１０を切断するとともに樹脂層８４０の厚さ方向ｚの一部を切削する（ハーフカットする）。このような基材８１０の切断及び樹脂層８４０のハーフカットにあたっては、図２１に示す切断線（破線）に沿って例えばダイシングブレードによって基材８１０の側からダイシングテープＤＴに向けて切り込む。このように、樹脂層８４０をハーフカットすることによって、樹脂層８４０には分離溝８４７が形成される。
図２２に示すとおり、ダイシングブレードによって基材８１０を切断し、樹脂層８４０をハーフカットすることにより、主面配線８２１及び柱状導電体８２３（ともに図２１参照）が切断される。その結果、基材８１０から基板１０が形成され、主面配線８２１から主面配線２１が形成され、柱状導電体８２３から柱状導電体２３が形成される。より詳細には、基板１０として基板側面１１〜１４及び基板外周部１６が形成される。主面配線２１として外側延長部２５及び封止樹脂４０の樹脂側面４１〜４４から露出する端面２５ｘ（主面配線２１の端面２１ｙ）が形成される。柱状導電体２３として樹脂側面４１〜４４から露出する露出側面２３ｘが形成される。換言すると、外側延長部２５の端面２５ｘ及び柱状導電体２３の露出側面２３ｘは、分離溝８４７から露出している。このように、図２２に示す工程は、第１切断工程に対応する。
図２３に示すように、基材８１０から露出する貫通配線２２の下面２２ｒに第１外部電極５１を形成し、樹脂層８４０から露出する柱状導電体２３の露出側面２３ｘ及び主面配線２１の端面２１ｙに第２外部電極５２を形成する。第２外部電極５２は、分離溝８４７に形成される。第１外部電極５１及び第２外部電極５２はそれぞれ、めっき金属からなる。例えば、無電解めっきによってめっき金属、例えばＮｉとＰｄとＡｕとを子の順番で析出させることで、第１外部電極５１及び第２外部電極５２をそれぞれ形成する。このように、図２３に示す工程は、外部電極形成工程に対応する。なお、第１外部電極５１及び第２外部電極５２のそれぞれの構造、及び形成方法は限定されない。
図２４に示すように、樹脂層８４０を切断し、半導体素子３０を１つの単位とした個片に分割する。分割にあたっては、図２１に示す切断線（破線）に沿って例えば樹脂層８４０をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層８４０の分離溝８４７からダイシングテープＤＴまで切り込み、樹脂層８４０を切断する。当該個片は、基板１０と封止樹脂４０とを含む半導体装置である。換言すると、樹脂層８４０をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層８４０からダイシングテープＤＴまで切り込むことによって樹脂層８４０の段差４７が形成される。これにより、封止樹脂４０が形成される。より詳細には、封止樹脂４０として樹脂側面４１〜４４、導電体カバー部４５、第１樹脂部分４８、及び第２樹脂部分４９が形成される。このように、図２１及び図２２に示す工程は、第２切断工程に対応する。以上の工程を経て、半導体装置１Ａを製造できる。
（作用）
次に、本実施形態の作用について説明する。
図２５〜図２７は、作用を説明するための比較例の半導体装置１Ｘを示している。図２５は、比較例の半導体装置１Ｘの断面図である。また図２６は、ダイシングによって半導体装置１Ｘを個片化するときの貫通配線２２Ｘ及びその周辺の拡大図である。また図２７は、ダイシングによって半導体装置１Ｘが個片化された後の半導体装置１Ｘの一部の側面図である。
図２８〜図３０は、本実施形態の半導体装置１Ａを示している。図２９は、ダイシングによって半導体装置１Ａが個片化された後の半導体装置１Ａの一部の側面図であり、図３０は、ダイシングによって半導体装置１Ａが個片化された後の半導体装置１Ａの一部の斜視図である。
図２５に示すように、半導体装置１Ｘは、貫通配線２２Ｘが基板１０の基板側面１１〜１４（図２５では図示略）に隣り合うように形成された点、及び柱状導電体２３が省略された点が本実施形態の半導体装置１Ａと異なる。また、半導体装置１Ｘの主面配線２１Ｘは、貫通配線２２Ｘよりも外側に突出していない点が本実施形態の半導体装置１Ａと異なる。
半導体装置１Ｘが回路基板ＣＢ（図８参照）に実装される場合、貫通配線２２Ｘの下面２２ｒ、及び貫通配線２２Ｘのうちの半導体装置１Ｘの外部に露出する側面２２ｘに導電性接合材ＳＤ（図８参照）が接触することによって、フィレットが形成される。これにより、導電性接合材ＳＤによる半導体装置１Ｘの回路基板ＣＢへの実装状態を視認できる。
ダイシングによって半導体装置１Ｘを個片化する場合、図２１に示すダイシングテープＤＴによってダイシング装置の支持台に半導体装置１Ｘの封止樹脂４０が固定される。この状態において、ダイシングブレードを回転させた状態で厚さ方向ｚにおいて基材８１０から樹脂層８４０に向けてダイシングブレードが切り込む。これにより、例えば、図２７に示すように、半導体装置１Ｘの切断面となる基材８１０の基材側面８１２、主面配線８２１Ｘの端面８２１ｘ、貫通配線８２２Ｘの端面８２２ｘ、及び樹脂層８４０の樹脂側面８４０ｘのそれぞれには、円弧状の切削痕ＣＭが形成される。このように、ダイシングブレードによって半導体装置１Ｘを切断する場合、ダイシングブレードによる基材８１０の基材裏面８１０ｒから樹脂層８４０の樹脂主面８４０ｓに向かう力が加えられる場所と、ダイシングブレードによる樹脂層８４０の樹脂主面８４０ｓから基材８１０の基材裏面８１０ｒに向かう力が加えられる場所とが存在する。
ダイシングブレードによって半導体装置１Ｘの主面配線８２１Ｘ及び樹脂層８４０が切断される場合、ダイシングブレードによる基材８１０の基材裏面８１０ｒから樹脂層８４０の樹脂主面８４０ｓに向かう力は、ダイシング装置の支持台によって支持されている。一方、図２６に示すように、基材８１０の基材裏面８１０ｒ及び主面配線８２１Ｘの配線裏面８２１ｒは、厚さ方向ｚにおいて押さえる部品が存在しない。このように、ダイシングブレードによって半導体装置１Ｘを個片化する場合、ダイシングブレードによる樹脂層８４０の樹脂主面８４０ｓから基材８１０の基材裏面８１０ｒに向かう力に対して支持されていない。このため、図２６に示すように、ダイシングブレードによる主面配線８２１Ｘ及び樹脂層８４０の切断時にダイシングブレードによって主面配線２１Ｘが持ち上げられ、主面配線８２１Ｘが樹脂層８４０から剥離する場合がある。
また一般的に、金属層と樹脂層とが接合している場合、その接合力は金属層と金属層との接合による接合力よりも小さい。すなわち、金属層と樹脂層とは外力によって剥離し易い。このため、図２６に示すように、ダイシングによって半導体装置１Ｘを個片化する場合において、ダイシングブレードが主面配線８２１Ｘ、貫通配線８２２Ｘ、及び樹脂層８４０を切断するときに加えられる厚さ方向ｚの力に起因して、主面配線２１Ｘ及び貫通配線２２Ｘが樹脂層８４０から剥離する場合がある。
また、金属層と金属層との接合においても、ダイシングによって半導体装置１Ｘを個片化する場合において、接合されていた金属層と金属層との界面で剥離する場合がある。特に、基材８１０の基材裏面８１０ｒ側に近い金属層ほど他の金属層によって支持されていないため、基材８１０の基材裏面８１０ｒ側に近い金属層ほど剥離し易い傾向となる。半導体装置１Ｘでは、主面配線８２１Ｘの金属層８２１ａと導電層８２１ｂとの間で剥離が生じ易くなる。
この点に鑑み、本実施形態では、貫通配線２２の側面２２ｘが基板１０の基板側面１１〜１４から露出しないように基板１０の内部に設けられている（例えば図２８参照）。加えて、主面配線２１の上面２１ｓには、柱状導電体２３が設けられている。柱状導電体２３は、封止樹脂４０の樹脂側面４１〜４４から露出する露出側面２３ｘを有する。柱状導電体２３の上面２３ｓは封止樹脂４０によって覆われている。また、主面配線２１及び柱状導電体２３は、厚さ方向ｚにおいて基板１０及び封止樹脂４０によって挟み込まれている。換言すると、主面配線２１及び柱状導電体２３は、互いに密着した基板１０及び封止樹脂４０の基板外周部１６及び導電体カバー部４５によって厚さ方向ｚに挟み込まれている。
このような構成では、ダイシングによって半導体装置１Ａを個片化する場合、ダイシングブレードが基材８１０、主面配線８２１、柱状導電体８２３、及び樹脂層８４０を切断すると、図２９及び図３０に示すように、基材８１０、主面配線８２１、柱状導電体８２３、及び樹脂層８４０のそれぞれの切断面には円弧状の切削痕ＣＭが形成される。このため、半導体装置１Ｘの個片化と同様に、ダイシングブレードによる基材８１０の基材裏面８１０ｒから樹脂層８４０の樹脂主面８４０ｓに向かう力が加えられる場所と、ダイシングブレードによる樹脂層８４０の樹脂主面８４０ｓから基材８１０の基材裏面８１０ｒに向かう力が加えられる場所とが存在する。
ここで、ダイシングブレードによる基材８１０の基材裏面８１０ｒから樹脂層８４０の樹脂主面８４０ｓに向かう力は、ダイシングによる半導体装置１Ｘの個片化と同様に、ダイシング装置の支持台によって支持されている。
一方、ダイシングブレードによる樹脂層８４０の樹脂主面８４０ｓから基材８１０の基材裏面８１０ｒに向かう力が主面配線８２１及び柱状導電体８２３に加えられた場合、主面配線８２１及び柱状導電体８２３は、封止樹脂４０に密着した基板１０の基板外周部１６によって支持される。より詳細には、基板１０が封止樹脂４０と密着しているため、基板外周部１６に封止樹脂４０から基板１０に向かう方向の力が加えられた場合、基板外周部１６は封止樹脂４０の樹脂裏面４０ｒから離間することが抑制される。このため、図２８に示すように、ダイシングによって半導体装置１Ａを個片化する場合において、ダイシングブレードが基材８１０、主面配線８２１、柱状導電体８２３、及び樹脂層８４０を切断するときに主面配線８２１及び柱状導電体８２３に加えられる、基材８１０の基材裏面８１０ｒから樹脂層８４０の樹脂主面８４０ｓに向かう力に対して基板１０（基板外周部１６）及び封止樹脂４０（導電体カバー部４５）が主面配線２１及び柱状導電体２３を厚さ方向ｚに移動させないように支持する。これにより、主面配線２１及び柱状導電体２３が基板１０又は封止樹脂４０から剥離することが抑制される。
また、図８に示すように、半導体装置１Ａが回路基板ＣＢに実装される場合、柱状導電体２３の露出側面２３ｘを覆う第２外部電極５２に導電性接合材ＳＤが接触することによって、フィレットが形成される。したがって、導電性接合材ＳＤによる半導体装置１Ａの回路基板ＣＢへの実装状態を視認できる。
（効果）
本実施形態によれば、以下の効果が得られる。
（１−１）基板１０及び封止樹脂４０によって柱状導電体２３が厚さ方向ｚの両側から支持されている。この構成によれば、ダイシングによって封止樹脂４０及び柱状導電体２３が切断される場合に封止樹脂４０から柱状導電体２３が剥離することを抑制できる。加えて、柱状導電体２３におけるシード層２３ａとめっき層２３ｂとが剥離することを抑制できる。
（１−２）主面配線２１の端面２１ｙは、封止樹脂４０の樹脂側面４１〜４４から露出している。この構成によれば、第２外部電極５２の厚さ方向ｚの長さを長くすることができるため、導電性接合材ＳＤによって半導体装置１Ａが回路基板ＣＢに実装された場合に導電性接合材ＳＤによるフィレットが大きくなる。したがって、半導体装置１Ａの回路基板ＣＢへの実装の信頼性を高めることができるとともに、導電性接合材ＳＤによる半導体装置１Ａの回路基板ＣＢへの実装状態を容易に視認できる。
（１−３）第２外部電極５２の下端縁５２ｘは、基板１０の基板主面１０ｓよりも下方に位置している。この構成によれば、第２外部電極５２の厚さ方向ｚの長さを長くすることができるため、半導体装置１Ａの回路基板ＣＢへの実装の信頼性を一層高めることができるとともに、導電性接合材ＳＤによる半導体装置１Ａの回路基板ＣＢへの実装状態を寄り容易に視認できる。
（１−４）導電性接合材ＳＤによって第１外部電極５１及び第２外部電極５２と回路基板ＣＢのランド部ＲＤと電気的に接続されるため、第１外部電極５１及び第２外部電極５２の合計の面積が大きくなるにつれて第１外部電極５１及び第２外部電極５２とランド部ＲＤとの電気的な接続の信頼性が高まる。
一方、第２外部電極５２が厚さ方向ｚに長くなるにつれて、回路基板ＣＢのランド部ＲＤに塗布する導電性接合材ＳＤの厚さ方向ｚの高さ（厚さ）を厚くする必要がある。導電性接合材ＳＤを厚くすると、半導体装置１Ａの実装時に導電性接合材ＳＤが厚さ方向ｚと直交する方向に広がり、隣り合う第１外部電極５１にわたって接触してしまうおそれがある。
この点に鑑みて、本実施形態では、厚さ方向ｚからみて、第１外部電極５１が配列される方向と直交する方向における第１外部電極５１の長さは、厚さ方向ｚにおける第２外部電極５２の長さよりも長い。この構成によれば、厚さ方向ｚにおける第２外部電極５２の長さを抑えることによって隣り合う第１外部電極５１にわたって導電性接合材ＳＤが接触することを抑制できる。加えて、第１外部電極５１の長さを長くすることによって、第１外部電極５１及び第２外部電極５２の合計の面積を増加させることができ、導電性接合材ＳＤによる第１外部電極５１及び第２外部電極５２とランド部ＲＤとの電気的な接続の信頼性を高めることができる。
（１−５）主面配線２１、貫通配線２２、及び柱状導電体２３はそれぞれ電解めっきによって形成されている。換言すると、内部電極２０は電解めっきによって形成されている。また、第１外部電極５１及び第２外部電極５２はそれぞれ無電解めっきによって形成されている。したがって、半導体装置１Ａは、めっき処理によって配線されたものであって、金属板から形成されるリードフレームを用いていない。めっき処理による配線は、リードフレーム構造を採用した場合よりも薄くできる。したがって、半導体装置１Ａの薄型化を実現できる。加えて、ＩＣやＬＳＩの高集積化に伴い端子の数が増加し、内部電極などを微細化することが必要とされているが、リードフレームを用いる場合、金属板を加工するので微細化には限度があった。一方、本実施形態の半導体装置１Ａは、めっき処理によって内部電極２０を形成するため、微細化にも対応できる。したがって、より多くの端子を有する半導体装置を製造できる。
このように、主面配線２１及び柱状導電体２３がそれぞれ電解めっきによって形成されている場合、リードフレームによって主面配線及び柱状導電体が形成される構成と比較して、主面配線２１及び柱状導電体２３が柔らかいため、ダイシングブレードによって主面配線２１及び柱状導電体２３が切断されるときに主面配線２１及び柱状導電体２３が変形し易い。換言すると、電解めっきによって形成された主面配線２１及び柱状導電体２３は、リードフレームによって形成された主面配線及び柱状導電体と比較して、ダイシングブレードによって、封止樹脂４０から剥離し易い。
しかし、本実施形態では、互いに密着した基板１０及び封止樹脂４０の基板外周部１６及び導電体カバー部４５によって主面配線２１及び柱状導電体２３が厚さ方向ｚに挟み込まれた構成であるため、主面配線２１及び柱状導電体２３が封止樹脂４０から剥離することを抑制できる。
［第２実施形態］
図３１〜図４８を参照して、本開示の第２実施形態にかかる半導体装置１Ｂについて説明する。本実施形態の半導体装置１Ｂは、第１実施形態の半導体装置１Ａと比較して、基板１０に代えて、絶縁層７０を備える点及び内部電極２０の構成が主に異なる。以下の説明において、第１実施形態の半導体装置１Ａの構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
（半導体装置の構成）
図３１に示すように、絶縁部材の一例である絶縁層７０は、絶縁性を有する材料からなり、例えばポリイミド樹脂やフェノール樹脂からなる。絶縁層７０は、半導体装置１Ｂの下面側（底面側）に設けられている。本実施形態では、厚さ方向ｚにおいて、絶縁層７０は、封止樹脂４０よりも下方に配置されている。また、本実施形態では、厚さ方向ｚからみた絶縁層７０の形状は、厚さ方向ｚからみた基板１０の形状と同じである。絶縁層７０は、厚さ方向ｚにおいて互いに反対側を向く上面７０ｓ及び下面７０ｒを有する。ここで、上面７０ｓは絶縁主面の一例であり、下面７０ｒは絶縁裏面の一例である。絶縁層７０の上面７０ｓは絶縁層の主面に相当し、絶縁層７０の下面７０ｒは絶縁層の裏面に相当する。また、絶縁層７０は、上面７０ｓと下面７０ｒとの厚さ方向ｚの間に設けられており、上面７０ｓ及び下面７０ｒと交差する側面７１を有する。本実施形態では、絶縁層７０は、第１実施形態の基板１０の基板側面１１〜１４と同様に、４つの側面７１を有する。
絶縁層７０の上面７０ｓは、厚さ方向ｚにおいて半導体素子３０の素子裏面３０ｒと同じ方向を向いており、半導体素子３０の素子主面３０ｓと対向している。絶縁層７０の下面７０ｒは、厚さ方向ｚにおいて半導体素子３０の素子主面３０ｓと同じ方向を向いている。絶縁層７０には、複数の貫通孔７２が形成されている。複数の貫通孔７２は、厚さ方向ｚにおいて絶縁層７０を貫通している。本実施形態では、複数の貫通孔７２は、４つの側面７１のそれぞれに対して４個ずつ設けられている。４個の貫通孔７２は、厚さ方向ｚからみて側面７１が延びる方向に沿って配列されている。厚さ方向ｚからみた貫通孔７２の形状は、例えば矩形状である。本実施形態では、厚さ方向ｚからみた貫通孔７２の形状は、第１方向ｘ及び第２方向ｙの一方が長辺方向となり、第１方向ｘ及び第２方向ｙの他方が短辺方向となる矩形状である。より詳細には、厚さ方向ｚからみた貫通孔７２の形状は、４個の貫通孔７２の配列方向と直交する方向が長辺方向となり、４個の貫通孔７２の配列方向が短辺方向となる矩形状である。なお、厚さ方向ｚからみた貫通孔７２の形状は、円形状や楕円形状であってもよいし、多角形状であってもよい。
内部電極２０は、複数の配線層２６及び複数の柱状導電体２３を有する。
図３１に示すように、各配線層２６は、厚さ方向ｚにおいて反対側を向く上面２６ｓ及び下面２６ｒを有する。ここで、上面２６ｓは配線主面の一例であり、下面２６ｒは配線裏面の一例である。上面２６ｓは、半導体素子３０の素子裏面３０ｒと同じ方向を向いており、下面２６ｒは、半導体素子３０の素子主面３０ｓと同じ方向を向いている。
各配線層２６は、主面配線２７及び貫通配線２８を含む。本実施形態では、主面配線２７及び貫通配線２８が一体に形成されている。主面配線２７は、絶縁層７０上に形成されている。貫通配線２８は、絶縁層７０の貫通孔７２に形成されている。
第２方向ｙに互いに離間して配列されている主面配線２７は、第１方向ｘにおいてその主面配線２７に接続されている貫通配線２８よりも延びている。本実施形態では、封止樹脂４０の樹脂側面４１付近において第１方向ｘに互いに離間して配列されている４つの主面配線２７と、樹脂側面４２付近において第１方向ｘに互いに離間して配列されている４つの主面配線２７とはそれぞれ、第２方向ｙにおいてその主面配線２７に接続されている貫通配線２８よりも延びている。より詳細には、各主面配線２７は、第２方向ｙにおいて、その主面配線２７に接続されている貫通配線２８よりも内側に向けて延びている内側延長部２７ａと、第２方向ｙにおいてその主面配線２７に接続されている貫通配線２８よりも外側に向けて延びている側面側突出部の一例である外側延長部２７ｂとを有する。内側延長部２７ａは、厚さ方向ｚにおいて半導体素子３０と重なっている。外側延長部２７ｂのうちの封止樹脂４０の樹脂側面４１，４２側の端面２７ｘ（配線層２６の端面２６ｘ）は、樹脂側面４１，４２から露出する露出側面である。
また図示していないが、第２方向ｙに互いに離間して配列されている主面配線２７は、第１方向ｘにおいてその主面配線２７に接続されている貫通配線２８よりも延びている。本実施形態では、封止樹脂４０の樹脂側面４３付近において第２方向ｙに互いに離間して配列されている４つの主面配線２７と、樹脂側面４４付近において第２方向ｙに互いに離間して配列されている４つの主面配線２７とはそれぞれ、第１方向ｘにおいてその主面配線２７に接続されている貫通配線２８よりも延びている。より詳細には、各主面配線２７は、第１方向ｘにおいて、その主面配線２７に接続されている貫通配線２８よりも内側に向けて延びている内側延長部２７ａと、第１方向ｘにおいてその主面配線２７に接続されている貫通配線２８よりも外側に向けて延びている外側延長部２７ｂとを有する。内側延長部２７ａは、厚さ方向ｚにおいて半導体素子３０と重なっている。外側延長部２７ｂのうちの封止樹脂４０の樹脂側面４３，４４側の端面２７ｘ（配線層２６の端面２６ｘ）は、樹脂側面４３，４４から露出する露出側面である。このように、主面配線２７は、主面配線２７が延びる方向において、その主面配線２７に接続された貫通配線２８の両側に突出するように設けられている。
各貫通配線２８は、絶縁層７０のうちの４つの側面７１よりも内側に配置されている。すなわち、厚さ方向ｚからみて第２方向ｙに延びる２つの側面７１のうちの一方の側面７１付近において第２方向ｙに離間して配列されている４つの貫通配線２８と一方の側面７１との第１方向ｘの間には絶縁層７０の一部である絶縁外周部７３が介在しており、他方の側面７１付近において第２方向ｙに離間して配列されている４つの貫通配線２８と他方の側面７１との第１方向ｘの間には絶縁層７０の一部である絶縁外周部７３が介在している。また、厚さ方向ｚからみて第１方向ｘに延びる２つの側面７１のうちの一方の側面７１付近において第１方向ｘに離間して配列されている４つの貫通配線２８と一方の側面７１との第２方向ｙの間には絶縁層７０の一部である絶縁外周部７３が介在しており、他方の側面７１付近において第１方向ｘに離間して配列されている４つの貫通配線２８と他方の側面７１との第２方向ｙの間には絶縁層７０の一部である絶縁外周部７３が介在している。
図３２に示すように、配線層２６は、互いに積層されたシード層２６ａ及びめっき層２６ｂから構成されている。シード層２６ａは、例えば主成分がＴｉである第１層及び主成分がＣｕである第２層からなる。シード層２６ａの厚さは、２００ｎｍ以上８００ｎｍ以下程度である。めっき層２６ｂは、主成分がＣｕである。めっき層２６ｂの厚さは、２０μｍ以上５０μｍ以下程度である。なお、シード層２６ａの厚さ及びめっき層２６ｂの厚さは、上記したものに限定されない。
複数の柱状導電体２３はそれぞれ、配線層２６の上面２６ｓから厚さ方向ｚに突き出ている。より詳細には、柱状導電体２３は、主面配線２７の外側延長部２７ｂにおける上面２７ｓ（上面２６ｓ）から厚さ方向ｚに突き出ている。柱状導電体２３の構成は、第１実施形態の柱状導電体２３の構成と同様である。また複数の柱状導電体２３は、第１実施形態と同様に、柱状導電体２３の上面２３ｓが封止樹脂４０によって覆われている。すなわち、封止樹脂４０は、柱状導電体２３の上面２３ｓを覆う導電体カバー部４５を有する。
第１外部電極５１は、貫通配線２８の下面２８ｒ（下面２６ｒ）の全体を覆っている。
第２外部電極５２は、柱状導電体２３の露出側面２３ｘ及び主面配線２７の端面２７ｘの全体を覆っている。第２外部電極５２の下端縁５２ｘは、絶縁層７０の上面７０ｓよりも下方に位置している。また、第２外部電極５２の下端縁５２ｘは、絶縁層７０の下面７０ｒよりも上方に位置している。
（半導体装置の製造方法）
図３３〜図４８を参照して、本開示の第１実施形態にかかる半導体装置１Ａの製造方法について説明する。これらの図において示す各方向の定義は、図１〜図５にて示される方向の定義と同一である。
まず、図３３に示すように、厚さ方向ｚにおいて互いに反対側を向く上面９０１及び下面９０２を有する支持基板９００を用意する。支持基板９００は、例えばガラス基板あるいはＳｉ（シリコン）基板である。本実施形態では、支持基板９００を準備する工程では、支持基板９００として透光性を有するガラス基板を用いる。支持基板９００の厚さは、０．５μｍ程度である。そして、支持基板９００の上面９０１に、仮固定材９１０を形成する。仮固定材９１０を形成する工程において、支持基板９００の上面９０１の全面を覆うように、仮固定材９１０を形成する。次に、仮固定材９１０上にスパッタ膜９２０を形成する。スパッタ膜９２０を形成する工程においては、仮固定材９１０の全面を覆うように、スパッタ膜９２０を形成する。スパッタ膜９２０は、主成分がＴｉである金属膜である。
次に、図３４に示すように、絶縁層９７０を形成する。絶縁層９７０は、半導体装置１Ｂの絶縁層７０（図２９参照）に対応する。絶縁層９７０は、例えばポリイミド樹脂やフェノール樹脂等の感光性樹脂材料からなる絶縁膜である。絶縁層９７０を形成する工程においては、例えばスピンコータ（回転式塗布装置）を用いて、絶縁層９７０をスパッタ膜９２０上に塗布する。なお、フィルム状の感光性樹脂材料を貼り付けるようにしてもよい。そして、当該感光性樹脂材料に対して露光及び現像を行うことで、パターニングを行う。これにより、絶縁層９７０が形成される。このように、図３２に示す工程は、絶縁部材形成工程に対応する。
次に、図３５に示すように、配線層９２６を形成する。
具体的には、図３６に示すように、まず、シード層９２６ａを形成する。シード層９２６ａの一部が、後に、半導体装置１Ｂの内部電極２０の一部（具体的には、配線層２６のシード層２６ａ）に対応する。シード層９２６ａの形成は、スパッタリング法による。シード層９２６ａは、支持基板９００の上面９０１側の全面にわたって形成される。本実施形態のシード層９２６ａは、互いに積層されたＴｉ層及びＣｕ層から構成される。シード層９２６ａを形成する工程においては、絶縁層９７０及びスパッタ膜９２０に接するＴｉ層を形成した後に、そのＴｉ層に接するＣｕ層を形成する。
次に、図３７に示すように、めっき層９２６ｂを形成する。図３７では、シード層９２６ａの一部に形成されためっき層９２６ｂを示している。図３７に示す各配線層９２６は、シード層９２６ａ及びめっき層９２６ｂの積層構造からなる。
図３７に示すように、めっき層９２６ｂは、半導体装置１Ｂの内部電極２０の一部（具体的には、配線層２６のめっき層２６ｂ）に対応する。めっき層９２６ｂの形成は、フォトリソグラフィによるパターン形成及び電解めっきによる。めっき層９２６ｂを形成する工程においては、まず、めっき層９２６ｂを形成するためのレジスト層（図示略）をフォトリソグラフィによって形成する。このレジスト層の形成においては、シード層９２６ａの全面を覆うように、感光性レジストを塗布し、この感光性レジストに対して露光・現像を行うことによってパターニングを行う。このパターニングによって、シード層９２６ａの一部（めっき層９２６ｂを形成する部分）が露出する。そして、シード層９２６ａを導電経路とした電解めっきによって、露出したシード層９２６ａ上にめっき層９２６ｂを形成する。その後、レジスト層を除去することで、図３７に示すめっき層９２６ｂが形成される。
次に、図３７に示すように、めっき層９２６ｂに覆われていない不要なシード層９２６ａを全て除去する。この不要なシード層９２６ａの除去は、ウェットエッチングによって行う。このウェットエッチングでは、例えばＨ２ＳＯ４（硫酸）及びＨ２Ｏ２（過酸化水素）の混合溶液が用いられる。不要なシード層９２６ａを除去する工程によって、シード層９２６ａが除去された部分から、絶縁層９７０が露出する。また、不要なシード層９２６ａが除去されたことによって、シード層９２６ａ及びめっき層９２６ｂからなる配線層９２６が形成される。この配線層９２６は、半導体装置１Ｂの内部電極２０の配線層２６（図３１参照）に対応する。このように、図３５〜図３７に示す工程は、第１内部電極形成工程に対応する。
次に、図３８に示すように、柱状導電体９２３を形成する。
具体的には、図３９に示すように、まず、シード層９２３ａを形成する。シード層９２３ａの一部が、後に、半導体装置１Ｂの内部電極２０の一部（具体的には柱状導電体２３のシード層２３ａ）に対応する。シード層９２３ａの形成は、スパッタリング法による。シード層９２３ａは、支持基板９００の上面９０１側の全面にわたって形成される。本実施形態では、シード層９２３ａは、互いに積層されたＴｉ層及びＣｕ層から構成される。シード層９２３ａを形成する工程においては、絶縁層９７０あるいはめっき層９２６ｂのいずれかに接するＴｉ層を形成した後に、このＴｉ層に接するＣｕ層を形成する。
次に、図４０に示すように、めっき層９２３ｂを形成する。図４０では、シード層９２３ａの一部に形成されためっき層９２３ｂを示している。図４０に示す各柱状導電体９２３は、シード層９２３ａ及びめっき層９２３ｂの積層構造からなる。
図４０に示すように、めっき層９２３ｂは、半導体装置１Ｂの内部電極２０の一部（具体的には柱状導電体２３のめっき層２３ｂ）に対応する。めっき層９２３ｂの形成は、フォトリソグラフィによるパターン形成及び電解めっきによる。めっき層９２３ｂを形成する工程においては、まずめっき層９２３ｂを形成するためのレジスト層（図示略）をフォトリソグラフィによって形成する。このレジスト層の形成においては、シード層９２３ａの全面を覆うように、感光性レジストを塗布し、この感光性レジストに対して露光・現像を行うことによってパターニングを行う。このパターニングによって、シード層９２３ａの一部（めっき層９２３ｂを形成する部分）が露出する。そして、シード層９２３ａを導電経路とした電解めっきによって、露出したシード層９２３ａ上にめっき層９２３ｂを形成する。その後、レジスト層を除去することによって、図４０に示すめっき層９２３ｂが形成される。このように、図３８〜図４０に示す工程は、第２内部電極形成工程に対応する。
次に、図４１に示すように、接合部６０を形成する。本実施形態の接合部６０の形成方法は、第１実施形態の接合部６０の形成方法と同様である。
次に、めっき層９２３ｂ及び接合部６０に覆われていない不要なシード層９２３ａを全て除去する。この不要なシード層９２３ａの除去は、上述の不要なシード層９２６ａの除去と同様に行う。すなわち、例えばＨ２ＳＯ４及びＨ２Ｏ２の混合溶液を用いたウェットエッチングによって行う。これにより、シード層９２３ａが除去された部分から、配線層９２６、絶縁層９７０、及びスパッタ膜９２０が露出する。また、不要なシード層９２３ａが除去されたことによって、シード層９２３ａ及びめっき層９２３ｂからなる柱状導電体９２３が形成される。柱状導電体９２３は、半導体装置１Ｂの内部電極２０の柱状導電体２３（図２９参照）に対応する。
次に、図４２に示すように、半導体素子３０を搭載する。本実施形態の半導体素子３０の搭載方法は、第１実施形態の半導体素子３０の搭載方法と同様である。このように、図４２に示す工程は、素子搭載工程に対応する。
次に、図４３に示すように、半導体素子３０を覆う樹脂層９４０を形成する。この樹脂層９４０は、半導体装置１Ｂの封止樹脂４０（図３１参照）に対応する。本実施形態の樹脂層９４０の形成方法としては、全ての半導体素子３０に対して一括して封止する樹脂層９４０を形成する。樹脂層９４０は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型によって、樹脂層９４０を形成する。このように、図４３に示す工程は、樹脂層形成工程に対応する。
次に、図４４に示すように、スパッタ膜９２０から支持基板９００を剥離する。支持基板９００を剥離する工程では、まず樹脂層９４０の樹脂主面９４０ｓにダイシングテープＤＴを貼り付ける。その後、例えば支持基板９００の下面９０２からレーザを照射する。このとき、レーザ光は、支持基板９００を透過して、仮固定材９１０に照射される。これにより、仮固定材９１０の密着力が低下して、支持基板９００をスパッタ膜９２０から剥離できる。支持基板９００をスパッタ膜９２０から剥離した後、仮固定材９１０が部分的に残る（例えばすすとして残存する）場合、この部分的に残った仮固定材９１０を例えばプラズマによって除去する。以上の処理によって、支持基板９００及び仮固定材９１０が除去される。なお、支持基板９００の剥離を行う方法は、レーザ照射による方法に限定されない。例えば、厚さ方向ｚと直交する方向（第１方向ｘ又は第２方向ｙ）から空気を吹きかけて、支持基板９００等をスパッタ膜９２０から剥離してもよいし、加熱することによって仮固定材９１０を軟化させてから、支持基板９００等をスパッタ膜９２０から剥離してもよい。なお、レーザ照射による剥離の場合、レーザ光を透過させるため、支持基板９００は適度な透光性を有する素材である必要がある。一方、空気を吹きかけた剥離や加熱による剥離の場合、支持基板９００としてガラス基板の代わりに例えばＳｉ基板等を用いることもできる。
次に、図４５に示すように、スパッタ膜９２０を除去する。このスパッタ膜９２０を除去することによって、絶縁層９７０の下面９７０ｒ及び配線層９２６の下面９２６ｒが露出する。
次に、図４６に示すように、樹脂層９４０の下面にダイシングテープＤＴを貼付し、絶縁層９７０を切断するとともに樹脂層９４０の厚さ方向ｚの一部を切削する（ハーフカットする）。このような絶縁層９７０の切断及び樹脂層９４０のハーフカットにあたっては、図４５に示す切断線ＣＬ（一点鎖線）に沿って例えばダイシングブレードによって絶縁層９７０の側からダイシングテープＤＴに向けて切り込む。なお、図４５に示す切断線ＣＬにおいて、短辺方向の幅はダイシングブレードの厚さである。このように、樹脂層９４０をハーフカットすることによって、樹脂層９４０には分離溝９４７が形成される。また、樹脂層９４０の樹脂側面９４０ｘが形成される。
図４６に示すとおり、ダイシングブレードによって絶縁層９７０を切断し、樹脂層９４０をハーフカットすることにより、配線層９２６及び柱状導電体９２３が切断される。これにより、配線層９２６の端面９２６ｘ及び柱状導電体９２３の露出側面９２３ｘがそれぞれ樹脂側面９４０ｘから露出する。その結果、絶縁層９７０から絶縁層７０が形成され、配線層９２６から配線層２６が形成され、柱状導電体９２３から柱状導電体２３が形成される。より詳細には、絶縁層７０として４つの側面７１及び絶縁外周部７３が形成される。より詳細には、配線層２６として封止樹脂４０の樹脂側面９４０ｘから露出する端面２６ｘが形成される。柱状導電体２３として樹脂側面９４０ｘから露出する露出側面２３ｘが形成される。このように、配線層２６の端面２６ｘ及び柱状導電体２３の露出側面２３ｘはそれぞれ、分離溝９４７から露出している。このように、図４６に示す工程は、第１切断工程に対応する。
次に、図４７に示すように、第１外部電極５１及び第２外部電極５２を形成する。本実施形態の各外部電極５１，５２の形成方法は、第１実施形態の各外部電極５１，５２の形成方法と同様である。このように、図４７に示す工程は、外部電極形成工程に対応する。
次に、図４８に示すように、第１方向ｘ及び第２方向ｙのそれぞれに沿って樹脂層９４０を切断することによって、半導体素子３０ごとの個片に分割する。分割にあたっては、図４５に示す切断線ＣＬに沿って例えば樹脂層９４０をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層９４０の分離溝９４７からダイシングテープＤＴまで切り込み、樹脂層９４０を切断する。これにより、半導体素子３０ごとの個片に分割される。図４５の切断線ＣＬに示すように、ダイシングテープＤＴを厚さ方向ｚにおいて完全に切断しない（少しは切断される）。これにより、樹脂層９４０が半導体素子３０ごとに個片化されても、ダイシングテープＤＴによって繋がっているため、バラバラにならない。このように個片化されることによって、樹脂層９４０の４つの樹脂側面９４０ｘが形成される。
このように、ダイシングを用いて切断線ＣＬに沿って樹脂層９４０が切断されることによって、封止樹脂４０が形成される。より詳細には、樹脂層９４０が切断されることによって、封止樹脂４０の段差４７が形成される。換言すると、封止樹脂４０として、導電体カバー部４５、第１樹脂部分４８、及び第２樹脂部分４９が形成される。図４８に示す樹脂層９４０の樹脂側面９４０ｘは、封止樹脂４０の樹脂側面４１〜４４に対応する。このように、図４８に示す工程は、第２切断工程に対応する。最後に、樹脂層９４０からダイシングテープＤＴを剥離する。以上の工程を経て、半導体装置１Ｂを製造できる。
（効果）
本実施形態によれば、第１実施形態と同様の効果に加え、以下の効果が得られる。
（２−１）配線層２６として主面配線２１と貫通配線２２とが一体に形成されている。この構成によれば、主面配線２１と貫通配線２２とを個別に形成する場合と比較して、配線層２６を形成する工程を簡略化できる。
（２−２）主面配線２１と同じ厚さによって形成されているため、貫通配線２２が端子ピラー８２２によって形成された構成を備える半導体装置と比較して、半導体装置１Ｂの薄型化を実現できる。
［変更例］
上記各実施形態は本開示に関する半導体装置及び半導体装置の製造方法が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体装置及び半導体装置の製造方法は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、説明の便宜上、以下の変更例では、基本的には第１実施形態を用いて説明するが、技術的な矛盾が生じない限り、他の実施形態にも適用できる。
・第１実施形態において、主面配線２１の構成は任意に変更可能である。一例では、主面配線２１は、第２実施形態の配線層２６のようなシード層２６ａ及びめっき層２６ｂの積層構造であってもよい。なお、第２実施形態の配線層２６を第１実施形態の主面配線２１のような金属層２１ａ及び導電層２１ｂの積層構造としてもよい。
・第２実施形態において、主面配線２１と貫通配線２２とが個別に形成されてもよい。この場合、半導体装置１Ｂの製造方法において、第１内部電極形成工程では、貫通配線２２を形成する工程の後に主面配線２１が形成される工程が実施される。
・第１実施形態において、主面配線２１の幅寸法（厚さ方向ｚからみて主面配線２１が延びる方向と直交する方向の寸法）、及び、貫通配線２２の幅寸法（厚さ方向ｚからみて貫通配線２２が延びる方向と直交する方向の寸法）はそれぞれ任意に変更可能である。一例では、主面配線２１の幅寸法は、貫通配線２２の幅寸法よりも大きくてもよい。この場合、第２外部電極５２の幅寸法（第２外部電極５２が設けられる樹脂側面に対して垂直な方向からみて厚さ方向ｚと直交する方向の寸法）は、第１外部電極５１の幅寸法（厚さ方向ｚからみて第１外部電極５１が延びる方向と直交する方向の寸法）よりも大きくしてもよい。
・第１実施形態において、基板１０を構成する材料と封止樹脂４０を構成する材料とが同じであってもよい。一例では、基板１０及び封止樹脂４０がともにエポキシ樹脂からなる。
・第２実施形態において、絶縁層７０を構成する材料と封止樹脂４０を構成する材料とが同じであってもよい。一例では、絶縁層７０及び封止樹脂４０がともにエポキシ樹脂からなる。
・第１実施形態において、厚さ方向ｚからみて、基板１０から露出する貫通配線２２の下面２２ｒの形状は任意に変更可能である。第１方向ｘに互いに離間して配列される貫通配線２２の下面２２ｒにおける厚さ方向ｚからみた形状は、第２方向ｙが長辺方向となり、第１方向ｘが短辺方向となる矩形状であってもよい。第２方向ｙに互いに離間して配列される貫通配線２２の下面２２ｒにおける厚さ方向ｚからみた形状は、第１方向ｘが長辺方向となり、第２方向ｙが短辺方向となる矩形状であってもよい。
・第２実施形態において、厚さ方向ｚからみて、絶縁層７０から露出する貫通配線２８の下面２８ｒの形状は任意に変更可能である。第１方向ｘに互いに離間して配列される貫通配線２８の下面２８ｒにおける厚さ方向ｚからみた形状は、第２方向ｙが長辺方向となり、第１方向ｘが短辺方向となる矩形状であってもよい。第２方向ｙに互いに離間して配列される貫通配線２８の下面２８ｒにおける厚さ方向ｚからみた形状は、第１方向ｘが長辺方向となり、第２方向ｙが短辺方向となる矩形状であってもよい。
・各実施形態において、厚さ方向ｚからみた第１外部電極５１の形状及び第２外部電極５２の形状はそれぞれ任意に変更可能である。一例では、第１方向ｘに互いに離間して配列される第１外部電極５１における厚さ方向ｚからみた形状は、第２方向ｙが長辺方向となり、第１方向ｘが短辺方向となる矩形状であってもよい。第２方向ｙに互いに離間して配列される第１外部電極５１における厚さ方向ｚからみた形状は、第１方向ｘが長辺方向となり、第２方向ｙが短辺方向となる矩形状であってもよい。この場合、第１外部電極５１が配列される方向と直交する第１方向における第１外部電極５１の長さは、厚さ方向ｚにおける第２外部電極５２の長さよりも短くなってもよい。
・各実施形態において、主面配線２１の端面２１ｙは、樹脂側面４１〜４４から露出していなくてもよい。換言すると、主面配線２１の端面２１ｙが封止樹脂４０の内部に設けられてもよい。この場合、柱状導電体２３は、主面配線２１が延びる方向において、主面配線２１の端面２１ｙから突出している。また、第２外部電極５２は、柱状導電体２３の露出側面２３ｘの全体を覆う。一方、第２外部電極５２の下端縁５２ｘは、厚さ方向ｚにおいて基板１０の基板主面１０ｓよりも封止樹脂４０側に位置してもよい。
・上記各実施形態において、柱状導電体２３を省略してもよい。この場合、主面配線２１の端面２１ｙは、封止樹脂４０の樹脂側面４１〜４４から露出している。このような構造の一例として、図４９では、第１実施形態の半導体装置１Ａにおいて柱状導電体２３を省略した構成を示している。図４９に示すように、主面配線２１の外側延長部２５の上面２５ｓ（主面配線２１の上面２１ｓ）は封止樹脂４０と接触しており、外側延長部２５の下面２５ｒ（主面配線２１の下面２１ｒ）は基板１０と接触している。封止樹脂４０は、主面配線２１の外側延長部２５を覆う配線カバー部４６を有する。このように、主面配線２１は、封止樹脂４０と基板１０とによって挟み込まれている。換言すると、主面配線２１は、封止樹脂４０の配線カバー部４６と基板１０の基板外周部１６とによって挟み込まれている。また、柱状導電体２３を省略したことに伴い、第２外部電極５２の厚さ方向ｚの寸法を、上記各実施形態の第２外部電極５２の厚さ方向ｚの寸法よりも小さくしている。
この構成によれば、封止樹脂４０の樹脂側面４１〜４４から露出する主面配線２１が厚さ方向ｚにおいて基板１０及び封止樹脂４０によって支持された構成であるため、ダイシングによって基板１０、封止樹脂４０、及び主面配線２１が切断される場合に封止樹脂４０から主面配線２１が剥離することを抑制できる。
図４９に示す変更例の半導体装置１Ａの製造方法では、第１実施形態の半導体装置１Ａの製造方法と以下の点が異なる。すなわち、柱状導電体８２３のめっき層８２３ｂを形成する工程を省略している。このため、シード層８２３ａを形成した後、接合部６０を形成する。そして、シード層８２３ａのうちの接合部６０で覆われた部分以外の部分を不要なシード層８２３ａとして除去する。これ以降の半導体素子３０を搭載する工程、樹脂層８４０を形成する工程、個片化する工程等は、第１実施形態の半導体装置１Ａの製造方法と同様である。また、変更例の半導体装置１Ａの製造方法において、シード層８２３ａを形成する工程以前の工程は、第１実施形態の半導体装置１Ａの製造方法と同様である。このように、変更例の半導体装置１Ａの製造方法は、貫通配線２２（端子ピラー８２２）を形成する工程と、基板１０（基材８１０）を形成する工程と、主面配線８２１を形成する工程と、主面配線８２１に半導体素子３０を搭載する工程と、樹脂層８４０を形成する工程と、基材８１０を切断するとともに樹脂層８４０の厚さ方向ｚの一部を切削することによって樹脂層８４０の樹脂側面８４０ｘ（樹脂側面４１〜４４）を形成するとともに主面配線８２１の端面８２１ｘを樹脂側面８４０ｘから露出させる工程と、第１外部電極５１及び第２外部電極５２を形成する工程と、樹脂層８４０を切断する工程と、を備える。
なお、貫通配線２２を形成する工程は貫通配線形成工程に対応し、基板１０を形成する工程は絶縁部材形成工程に対応し、主面配線８２１を形成する工程は主面配線形成工程に対応し、半導体素子３０を搭載する工程は半導体素子搭載工程に対応し、樹脂層８４０を形成する工程は樹脂層形成工程に対応し、基材８１０を切断するとともに樹脂層８４０の厚さ方向ｚの一部を切削することによって樹脂側面８４０ｘを形成するとともに主面配線８２１の端面８２１ｘを露出させる工程は第１切断工程に対応し、樹脂層８４０を切断する工程は第２切断工程に対応し、各外部電極５１，５２を形成する工程は外部電極形成工程に対応する。
また、第２実施形態の半導体装置１Ｂに関して、図４９の変更例の半導体装置１Ａと同様に柱状導電体２３を省略し、第２外部電極５２の厚さ方向ｚの寸法を小さくした場合、その変更例の半導体装置１Ｂの製造方法は、第２実施形態の半導体装置１Ｂの製造方法と以下の点が異なる。すなわち、柱状導電体９２３のめっき層９２３ｂを形成する工程を省略している。このため、シード層９２３ａを形成した後、接合部６０を形成する。そして、シード層９２３ａのうちの接合部６０で覆われた部分以外の部分を不要なシード層９２３ａとして除去する。これ以降の半導体素子３０を搭載する工程、樹脂層９４０を形成する工程、個片化する工程等は、第２実施形態の半導体装置１Ｂの製造方法と同様である。また、変更例の半導体装置１Ｂの製造方法において、シード層９２３ａを形成する工程以前の工程は、第２実施形態の半導体装置１Ｂの製造方法と同様である。このように、変更例の半導体装置１Ｂの製造方法は、絶縁層９７０を形成する工程と、貫通配線及び主面配線を含む配線層９２６を形成する工程と、半導体素子３０を搭載する工程と、樹脂層９４０を形成する工程と、絶縁層９７０を切断するとともに樹脂層９４０の厚さ方向ｚの一部を切削することによって樹脂層９４０の樹脂側面９４０ｘ（樹脂側面４１〜４４）を形成するとともに配線層９２６の端面９２６ｘを樹脂側面９４０ｘから露出させる工程と、第１外部電極５１及び第２外部電極５２を形成する工程と、樹脂層９４０を切断する工程と、を備える。
なお、絶縁層９７０を形成する工程は絶縁部材形成工程に対応し、配線層９２６を形成する工程は内部電極形成工程に対応し、半導体素子３０を搭載する工程は素子搭載工程に対応し、樹脂層９４０を形成する工程は樹脂層形成工程に対応し、絶縁層９７０を切断するとともに樹脂層９４０の厚さ方向ｚの一部を切削することによって樹脂側面９４０ｘを形成し、配線層９２６の端面９２６ｘを露出させる工程は第１切断工程に対応し、樹脂層９４０を切断する工程は第２切断工程に対応し、各外部電極５１，５２を形成する工程は外部電極形成工程に対応する。
・各実施形態において、半導体装置の形状は適宜変更されてもよい。例えば、図５０に示す半導体装置１Ｂは、封止樹脂４０から段差４７を省略している。すなわち、封止樹脂４０が第１樹脂部分４８と第２樹脂部分４９とに区画されない構成である。この半導体装置１Ｂは、第２実施形態の半導体装置１Ｂと同様に図４５に示す状態まで形成される。その後、図５１に示すように、樹脂層９４０に切断する。次に、図５２に示すように、第１外部電極５１及び第２外部電極５２を形成する。なお、第１実施形態の半導体装置１Ａから段差４７を省略してもよい。
・各実施形態において、第１外部電極５１及び第２外部電極５２の少なくとも一方を省略してもよい。この場合、半導体装置１Ａ，１Ｂの製造方法では、第１外部電極５１を形成する工程、及び第２外部電極５２を形成する工程の少なくとも一方が省略される。
・各実施形態において、内部電極２０が電解めっきによって形成されたが、これに限られず、例えばリードフレームによって内部電極２０の主面配線２１が形成され、金属柱によって柱状導電体２３が形成されてもよい。この場合、柱状導電体２３は、主面配線２１の上面２１ｓに導電性接合材によって接合されてもよいし、主面配線２１と超音波溶接等の溶接によって接合されてもよい。
・各実施形態において、半導体素子３０の端子の構成は任意に変更可能である。一例では、電極パッド３２に実装用電極が設けられてもよい。実装用電極は、電極パッド３２の露出する部分である接続端子に接続されている。実装用電極は、金属層、導電層、及びバリア層を備える。金属層は、電極パッド３２の露出する部分と、電極パッド３２を露出する絶縁膜３３の開口の端部を覆うように形成されている。金属層は、例えばＴｉ／Ｃｕからなり、導電層を覆うシード層として形成されている。導電層は、金属層の下面を覆うように形成されている。導電層は、例えばＣｕ又はＣｕ合金からなる。バリア層は、導電層の下面を覆うように形成されている。バリア層は、Ｎｉ、Ｎｉを含む合金、又はＮｉを含む複数の金属層からなる。バリア層としては、例えばＮｉ、Ｐｄ（パラジウム）、Ａｕ（金）、又はこれら２つ以上の金属を含む合金等を用いることができる。バリア層の下面は、実装用電極の下面であり、半導体素子３０の接続面である。
・各実施形態において、主面配線２１と半導体素子３０とがフリップチップボンディングによって電気的に接続されているが、これに限られず、例えばワイヤボンディングによって形成されたワイヤによって主面配線２１と半導体素子３０とが電気的に接続されてもよい。
・各実施形態において、半導体装置１Ａ，１Ｂは、複数の半導体素子３０を備えていてもよい。この場合、複数の半導体素子３０の種類（ＬＳＩ、ＩＣ等）が互いに異なってもよい。
・各実施形態において、半導体装置１Ａ，１Ｂは、半導体素子３０以外の他の電子部品を備えてもよい。この電子部品は、封止樹脂４０によって封止される。このような電子部品としては、抵抗器、コンデンサ等が挙げられる。
１Ａ，１Ｂ…半導体装置
１０…基板（絶縁部材）
１０ｓ…基板主面（絶縁主面）
１０ｒ…基板裏面（絶縁裏面）
１１〜１４…基板側面（絶縁側面）
２０…内部電極
２１…主面配線
２１ｓ…上面（配線主面）
２１ｒ…下面（配線裏面）
２１ｙ…端面（配線端面）
２２…貫通配線
２２ｓ…上面（主面）
２２ｒ…下面（裏面、露出裏面）
２２ｘ…側面
２３…柱状導電体
２３ｂ…めっき層
２３ｘ…露出側面
２４…内側延長部
２５…外側延長部（側面側突出部）
２５ｘ…端面（配線端面）
２６…配線層
２６ｓ…上面（配線主面）
２６ｒ…下面（配線裏面）
２６ｘ…端面（配線端面）
２７…主面配線
２７ａ…内側延長部
２７ｂ…外側延長部（側面側突出部）
２７ｓ…上面（配線主面）
２８…貫通配線
３０…半導体素子
４０…封止樹脂
４１〜４４…樹脂側面
４０ｓ…樹脂主面
４０ｒ…樹脂裏面
４７…段差
４８…第１樹脂部分
４９…第２樹脂部分
５０…外部電極
５１…第１外部電極
５２…第２外部電極
５２ｘ…下端縁
７０…絶縁層（絶縁部材）
７０ｓ…上面（絶縁主面）
７０ｒ…下面（絶縁裏面）
７１…側面（絶縁側面）
８４０，９４０…樹脂層
８４７，９４７…分離溝
ｚ…厚さ方向

Claims (54)

  1. 厚さ方向に互いに反対側を向く絶縁主面及び絶縁裏面を有する電気絶縁性の絶縁部材と、
    前記厚さ方向に互いに反対側を向く配線主面及び配線裏面を有しており、前記配線裏面が前記絶縁主面と対向するように前記絶縁主面に積層された主面配線と、
    前記主面配線に導通しており、前記厚さ方向において前記主面配線に対して前記絶縁部材とは反対側に配置された半導体素子と、
    前記厚さ方向に交差する方向を向く樹脂側面を有しており、前記主面配線及び前記半導体素子を封止する封止樹脂と、
    前記主面配線に導通するものであって、前記配線裏面から前記厚さ方向に延びており、前記絶縁裏面から露出する露出裏面を有する貫通配線と、
    前記主面配線に導通するものであって、前記配線主面から前記厚さ方向において前記貫通配線とは反対側に延びており、前記樹脂側面から露出する露出側面を有する柱状導電体と、
    を備える半導体装置であって、
    前記絶縁部材及び前記封止樹脂によって前記柱状導電体が前記厚さ方向の両側から支持されている
    半導体装置。
  2. 前記絶縁部材は、前記絶縁主面と前記絶縁裏面との前記厚さ方向の間に形成されており、前記絶縁主面及び前記絶縁裏面と交差する方向を向く絶縁側面を有し、
    前記貫通配線は、前記絶縁側面よりも内側に配置されており、
    前記主面配線は、前記貫通配線よりも前記露出側面側に向けて延びる側面側突出部を有し、
    前記柱状導電体は、前記配線主面における前記側面側突出部に対応する部分に積層されており、
    前記厚さ方向において、前記柱状導電体及び前記側面側突出部は、前記封止樹脂と前記絶縁部材とによって挟み込まれている
    請求項１に記載の半導体装置。
  3. 前記主面配線は、前記露出側面と同じ方向を向き、かつ、前記露出側面と繋がっている配線端面を有する
    請求項１又は２に記載の半導体装置。
  4. 前記絶縁部材から露出しており、前記露出裏面を覆うとともに前記貫通配線と導通する第１外部電極と、
    前記封止樹脂から露出しており、前記露出側面を覆うとともに前記柱状導電体と導通する第２外部電極と、
    を備える
    請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記主面配線は、前記露出側面と同じ方向を向き、かつ、前記露出側面と繋がっている配線端面を有し、
    前記第２外部電極は、前記配線端面を覆っている
    請求項４に記載の半導体装置。
  6. 前記封止樹脂は、
    前記厚さ方向に反対側を向く樹脂主面及び樹脂裏面と、
    前記樹脂側面から内側に窪む段差と、
    を有し、かつ、
    前記厚さ方向において前記段差よりも前記樹脂主面側の部分である第１樹脂部分と、前記段差よりも前記樹脂裏面側の部分である第２樹脂部分とに区画されており、
    前記柱状導電体の露出側面は、前記樹脂側面のうちの前記第２樹脂部分に対応する部分から露出している
    請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記絶縁部材から露出しており、前記露出裏面を覆うとともに前記貫通配線と導通する第１外部電極と、
    前記封止樹脂から露出しており、前記主面配線と導通する第２外部電極と、
    を備え、
    前記第２外部電極は、前記第２樹脂部分に設けられている
    請求項６に記載の半導体装置。
  8. 厚さ方向に互いに反対側を向く絶縁主面及び絶縁裏面を有する電気絶縁性の絶縁部材と、
    前記厚さ方向に互いに反対側を向く配線主面及び配線裏面を有しており、前記配線裏面が前記絶縁主面と対向するように前記絶縁主面に積層された主面配線と、
    前記主面配線に導通しており、前記厚さ方向において前記主面配線に対して前記絶縁部材とは反対側に配置された半導体素子と、
    前記厚さ方向に交差する方向を向く樹脂側面を有しており、前記主面配線及び前記半導体素子を封止する封止樹脂と、
    前記主面配線に導通するものであって、前記配線裏面から前記厚さ方向に延びており、前記絶縁裏面から露出する露出裏面を有する貫通配線と、
    を備える半導体装置であって、
    前記主面配線は、前記貫通配線よりも前記樹脂側面側に延びる側面側突出部を有し、
    前記側面側突出部は、前記樹脂側面から露出する配線端面を有し、
    前記絶縁部材及び前記封止樹脂によって前記主面配線が前記厚さ方向の両側から支持されている
    半導体装置。
  9. 前記絶縁部材から露出しており、前記露出裏面を覆うとともに前記貫通配線と導通する第１外部電極と、
    前記封止樹脂から露出しており、前記主面配線と導通する第２外部電極と、
    を備える
    請求項８に記載の半導体装置。
  10. 前記封止樹脂は、
    前記厚さ方向に反対側を向く樹脂主面及び樹脂裏面と、
    前記樹脂側面から内側に窪む段差と、
    を有し、かつ、
    前記厚さ方向において前記段差よりも前記樹脂主面側の部分である第１樹脂部分と、前記段差よりも前記樹脂裏面側の部分である第２樹脂部分とに区画されており、
    前記主面配線は、前記樹脂側面のうちの前記第２樹脂部分に対応する部分から露出している
    請求項８に記載の半導体装置。
  11. 前記絶縁部材から露出しており、前記露出裏面を覆うとともに前記貫通配線と導通する第１外部電極と、
    前記封止樹脂から露出しており、前記主面配線と導通する第２外部電極と、
    を備え、
    前記第２外部電極は、前記第２樹脂部分に設けられている
    請求項１０に記載の半導体装置。
  12. 前記第１外部電極と前記第２外部電極とは、互いに離間して配置されている
    請求項４、５、７のいずれか一項、又は、請求項９又は１１に記載の半導体装置。
  13. 前記樹脂側面に対して垂直な方向からみて、前記第１外部電極と前記第２外部電極とは、前記厚さ方向と直交する方向において揃った状態で前記厚さ方向に離間して配置されている
    請求項１２に記載の半導体装置。
  14. 前記第２外部電極のうちの前記厚さ方向の前記絶縁裏面側の端縁は、前記厚さ方向において前記絶縁裏面よりも前記封止樹脂側に位置している
    請求項１２又は１３に記載の半導体装置。
  15. 前記厚さ方向からみて、前記第１外部電極が配列される方向と直交する方向を第１方向とすると、
    前記第１方向における前記第１外部電極のうちの前記露出側面側の端部は、前記露出側面が形成された前記樹脂側面よりも内側に位置している
    請求項１２〜１４のいずれか一項に記載の半導体装置。
  16. 前記厚さ方向からみて、前記第１外部電極が配列される方向と直交する方向を第１方向とすると、
    前記第１方向における前記第１外部電極の長さは、前記厚さ方向における前記第２外部電極の長さよりも長い
    請求項４、５、７のいずれか一項、請求項９、又は請求項１１〜１５のいずれか一項に記載の半導体装置。
  17. 前記厚さ方向と直交する方向からみて、前記第１外部電極は、前記絶縁部材と重なる部分を有する
    請求項４、５、７のいずれか一項、請求項９、又は請求項１１〜１６のいずれか一項に記載の半導体装置。
  18. 前記貫通配線と前記主面配線とは別体として設けられている
    請求項１〜１７のいずれか一項に記載の半導体装置。
  19. 前記貫通配線と前記主面配線とは一体に形成されている
    請求項１〜１８のいずれか一項に記載の半導体装置。
  20. 前記主面配線は、めっき層を含む
    請求項１〜１９のいずれか一項に記載の半導体装置。
  21. 前記貫通配線は、めっき層を含む
    請求項１〜２０のいずれか一項に記載の半導体装置。
  22. 前記柱状導電体は、めっき層を含む
    請求項１〜７のいずれか一項に記載の半導体装置。
  23. 前記絶縁部材を構成する材料は、前記封止樹脂を構成する材料と同じである
    請求項１〜２２のいずれか一項に記載の半導体装置。
  24. 前記絶縁部材を構成する材料は、前記封止樹脂を構成する材料とは異なっており、
    前記絶縁部材は、ポリイミド樹脂からなる
    請求項１〜２３のいずれか一項に記載の半導体装置。
  25. 前記半導体素子は、ＬＳＩである
    請求項１〜２４のいずれか一項に記載の半導体装置。
  26. 厚さ方向において反対側を向く主面及び裏面と、前記厚さ方向における前記主面と前記裏面との間に設けられており、前記厚さ方向に交差する方向を向く側面とを有する貫通配線を形成する貫通配線形成工程と、
    前記貫通配線の前記側面の全てを覆い、前記厚さ方向において反対側を向く絶縁主面及び絶縁裏面の両方から前記貫通配線を露出させるように絶縁部材を形成する絶縁部材形成工程と、
    前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面が前記貫通配線と導通するように主面配線を前記絶縁主面に形成する主面配線形成工程と、
    前記厚さ方向からみて前記絶縁部材と重なるように前記配線主面に柱状導電体を形成する導電体形成工程と、
    前記配線主面に半導体素子を搭載する素子搭載工程と、
    前記主面配線、前記柱状導電体、及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、
    前記樹脂層及び前記柱状導電体を前記厚さ方向に切断することによって前記主面配線、前記柱状導電体、及び前記半導体素子を覆う封止樹脂を形成するとともに前記柱状導電体を前記封止樹脂の樹脂側面から露出させる切断工程と、
    を備える
    半導体装置の製造方法。
  27. 前記導電体形成工程において、電解めっきによって前記柱状導電体が形成される
    請求項２６に記載の半導体装置の製造方法。
  28. 前記切断工程は、第１切断工程と、第２切断工程とを含み、
    前記第１切断工程は、ダイシングブレードによって前記絶縁部材側から前記樹脂層に向けて切り込むことによって、前記絶縁部材を切断するとともに前記樹脂層の前記厚さ方向の一部を切削して分離溝を形成する工程であり、
    前記第２切断工程は、前記分離溝から前記樹脂層を切断することによって前記封止樹脂を形成する工程である
    請求項２６又は２７に記載の半導体装置の製造方法。
  29. 前記第１切断工程では、前記柱状導電体の前記樹脂層の樹脂側面から露出する露出側面が形成される
    請求項２８に記載の半導体装置の製造方法。
  30. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記柱状導電体を覆う第２外部電極を形成する外部電極形成工程を備える
    請求項２６〜２９のいずれか一項に記載の半導体装置の製造方法。
  31. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記柱状導電体を覆う第２外部電極を形成する外部電極形成工程を備え、
    前記外部電極形成工程は、前記第１切断工程の後、前記第２切断工程の前に実施される
    請求項２８又は２９に記載の半導体装置の製造方法。
  32. 厚さ方向において反対側を向く主面及び裏面と、前記厚さ方向における前記主面と前記裏面との間に設けられており、前記厚さ方向に交差する方向を向く側面とを有する貫通配線を形成する貫通配線形成工程と、
    前記貫通配線の前記側面の全てを覆い、前記厚さ方向において反対側を向く絶縁主面及び絶縁裏面の両方から前記貫通配線を露出させるように絶縁部材を形成する絶縁部材形成工程と、
    前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面が前記貫通配線と導通するように主面配線を前記絶縁主面に形成する主面配線形成工程と、
    前記配線主面に半導体素子を搭載する素子搭載工程と、
    前記主面配線及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、
    前記樹脂層及び前記主面配線を前記厚さ方向に切断することによって前記主面配線及び前記半導体素子を覆う封止樹脂を形成するとともに前記主面配線を前記封止樹脂の樹脂側面から露出させる切断工程と、
    を備える
    半導体装置の製造方法。
  33. 前記切断工程は、第１切断工程と、第２切断工程とを含み、
    前記第１切断工程は、ダイシングブレードによって前記絶縁部材側から前記樹脂層に向けて切り込むことによって、前記絶縁部材を切断するとともに前記樹脂層の前記厚さ方向の一部を切削して分離溝を形成する工程であり、
    前記第２切断工程は、前記分離溝から前記樹脂層を切断することによって前記封止樹脂を形成する工程である
    請求項３２に記載の半導体装置の製造方法。
  34. 前記第１切断工程では、前記主面配線において前記樹脂層の樹脂側面から露出する端面が形成される
    請求項３３に記載の半導体装置の製造方法。
  35. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記主面配線を覆う第２外部電極を形成する外部電極形成工程を備える
    請求項３２〜３４のいずれか一項に記載の半導体装置の製造方法。
  36. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記主面配線を覆う第２外部電極を形成する外部電極形成工程を備え、
    前記外部電極形成工程は、前記第１切断工程の後、前記第２切断工程の前に実施される
    請求項３３又は３４に記載の半導体装置の製造方法。
  37. 前記貫通配線形成工程において、電解めっきによって前記貫通配線が形成される
    請求項２６〜３６のいずれか一項に記載の半導体装置の製造方法。
  38. 前記主面配線形成工程において、電解めっきによって前記主面配線が形成される
    請求項２６〜３７のいずれか一項に記載の半導体装置の製造方法。
  39. 厚さ方向において反対側を向く絶縁主面及び絶縁裏面を有する絶縁部材を形成する絶縁部材形成工程と、
    前記絶縁裏面から露出する貫通配線と、前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面において前記貫通配線と導通するように前記絶縁主面に積層される主面配線とを形成する第１内部電極形成工程と、
    前記配線主面に積層される柱状導電体を形成する第２内部電極形成工程と、
    前記配線主面に半導体素子を搭載する素子搭載工程と、
    前記主面配線、前記柱状導電体、及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、
    前記樹脂層及び前記柱状導電体を前記厚さ方向に切断することによって前記主面配線、前記柱状導電体、及び前記半導体素子を覆う封止樹脂を形成するとともに前記柱状導電体を前記封止樹脂の樹脂側面から露出させる切断工程と、
    を備える
    半導体装置の製造方法。
  40. 前記第１内部電極形成工程において、前記貫通配線と前記主面配線とは一体に形成される
    請求項３９に記載の半導体装置の製造方法。
  41. 前記第１内部電極形成工程において、電解めっきによって前記貫通配線と前記主面配線とが形成される
    請求項３９又は４０に記載の半導体装置の製造方法。
  42. 前記第２内部電極形成工程において、電解めっきによって前記柱状導電体が形成される
    請求項３９〜４１のいずれか一項に記載の半導体装置の製造方法。
  43. 前記切断工程は、第１切断工程と、第２切断工程とを含み、
    前記第１切断工程は、ダイシングブレードによって前記絶縁部材側から前記樹脂層に向けて切り込むことによって、前記絶縁部材を切断するとともに前記樹脂層の前記厚さ方向の一部を切削して分離溝を形成する工程であり、
    前記第２切断工程は、前記分離溝から前記樹脂層を切断することによって前記封止樹脂を形成する工程である
    請求項３９〜４２のいずれか一項に記載の半導体装置の製造方法。
  44. 前記第１切断工程では、前記柱状導電体の前記樹脂層の樹脂側面から露出する露出側面が形成される
    請求項４３に記載の半導体装置の製造方法。
  45. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記柱状導電体を覆う第２外部電極を形成する外部電極形成工程を備える
    請求項３９〜４４のいずれか一項に記載の半導体装置の製造方法。
  46. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記柱状導電体を覆う第２外部電極を形成する外部電極形成工程を備え、
    前記外部電極形成工程は、前記第１切断工程の後、前記第２切断工程の前に実施される
    請求項４３又は４４に記載の半導体装置の製造方法。
  47. 厚さ方向において反対側を向く絶縁主面及び絶縁裏面を有する絶縁部材を形成する絶縁部材形成工程と、
    前記絶縁裏面から露出する貫通配線と、前記厚さ方向において反対側を向く配線主面及び配線裏面を有し、前記配線裏面において前記貫通配線と導通するように前記絶縁主面に積層される主面配線とを形成する内部電極形成工程と、
    前記配線主面に半導体素子を搭載する素子搭載工程と、
    前記主面配線及び前記半導体素子のそれぞれの全体を覆う樹脂層を形成する樹脂層形成工程と、
    前記樹脂層及び前記主面配線を前記厚さ方向に切断することによって前記主面配線及び前記半導体素子を覆う封止樹脂を形成するとともに前記主面配線を前記封止樹脂の樹脂側面から露出させる切断工程と、
    を備える
    半導体装置の製造方法。
  48. 前記内部電極形成工程において、前記貫通配線と前記主面配線とは一体に形成される
    請求項４７に記載の半導体装置の製造方法。
  49. 前記内部電極形成工程において、電解めっきによって前記貫通配線と前記主面配線とが形成される
    請求項４７又は４８に記載の半導体装置の製造方法。
  50. 前記切断工程は、第１切断工程と、第２切断工程とを含み、
    前記第１切断工程は、ダイシングブレードによって前記絶縁部材側から前記樹脂層に向けて切り込むことによって、前記絶縁部材を切断するとともに前記樹脂層の前記厚さ方向の一部を切削して分離溝を形成する工程であり、
    前記第２切断工程は、前記分離溝から前記樹脂層を切断することによって前記封止樹脂を形成する工程である
    請求項４７〜４９のいずれか一項に記載の半導体装置の製造方法。
  51. 前記第１切断工程では、前記主面配線において前記樹脂層の樹脂側面から露出する端面が形成される
    請求項５０に記載の半導体装置の製造方法。
  52. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記主面配線を覆う第２外部電極を形成する外部電極形成工程を備える
    請求項４７〜５１のいずれか一項に記載の半導体装置の製造方法。
  53. 前記絶縁裏面から露出した前記貫通配線を覆う第１外部電極、及び前記樹脂側面から露出した前記主面配線を覆う第２外部電極を形成する外部電極形成工程を備え、
    前記外部電極形成工程は、前記第１切断工程の後、前記第２切断工程の前に実施される
    請求項５０又は５１に記載の半導体装置の製造方法。
  54. 前記外部電極形成工程において、無電解めっきによって前記第１外部電極及び前記第２外部電極がそれぞれ形成される
    請求項３０、３１、３５、３６、４５、４６、５２、及び５３のいずれか一項に記載の半導体装置の製造方法。
JP2019185870A 2019-10-09 2019-10-09 半導体装置及び半導体装置の製造方法 Active JP7346221B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019185870A JP7346221B2 (ja) 2019-10-09 2019-10-09 半導体装置及び半導体装置の製造方法
US17/065,733 US11587877B2 (en) 2019-10-09 2020-10-08 Semiconductor device in which peeling off of sealing resin from the wire is suppressed
US18/054,965 US11869844B2 (en) 2019-10-09 2022-11-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019185870A JP7346221B2 (ja) 2019-10-09 2019-10-09 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021061364A true JP2021061364A (ja) 2021-04-15
JP7346221B2 JP7346221B2 (ja) 2023-09-19

Family

ID=75381508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019185870A Active JP7346221B2 (ja) 2019-10-09 2019-10-09 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US11587877B2 (ja)
JP (1) JP7346221B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7346221B2 (ja) * 2019-10-09 2023-09-19 ローム株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110080A (ja) 2001-09-28 2003-04-11 Citizen Electronics Co Ltd 半導体装置
JP2004319577A (ja) 2003-04-11 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置
JP2013239740A (ja) 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置
US9911629B2 (en) * 2016-02-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated passive device package and methods of forming same
JP2017147272A (ja) 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP7022541B2 (ja) 2017-09-11 2022-02-18 ローム株式会社 半導体装置
JP7051508B2 (ja) 2018-03-16 2022-04-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP7346221B2 (ja) * 2019-10-09 2023-09-19 ローム株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20210111123A1 (en) 2021-04-15
US11587877B2 (en) 2023-02-21
US11869844B2 (en) 2024-01-09
US20230076966A1 (en) 2023-03-09
JP7346221B2 (ja) 2023-09-19

Similar Documents

Publication Publication Date Title
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JP4093818B2 (ja) 半導体装置の製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
WO2001065602A1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
US11869844B2 (en) Semiconductor device
JP3435403B2 (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法
JP4073308B2 (ja) 回路装置の製造方法
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7406973B2 (ja) 半導体装置
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
JP2021086848A (ja) 半導体装置
JP7416607B2 (ja) 半導体装置
CN111613586A (zh) 电子装置及电子装置的制造方法
JP2021005687A (ja) 半導体装置
WO2022131142A1 (ja) 半導体装置
US20230083920A1 (en) Semiconductor device
US20230092639A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10930574B2 (en) Semiconductor device and method for manufacturing the same
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
JP2022071925A (ja) 半導体装置および半導体装置の製造方法
JP2023041023A (ja) 半導体装置
JP2021106177A (ja) 半導体装置
JP2023045461A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R150 Certificate of patent or registration of utility model

Ref document number: 7346221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150