JP2021005687A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021005687A
JP2021005687A JP2019120264A JP2019120264A JP2021005687A JP 2021005687 A JP2021005687 A JP 2021005687A JP 2019120264 A JP2019120264 A JP 2019120264A JP 2019120264 A JP2019120264 A JP 2019120264A JP 2021005687 A JP2021005687 A JP 2021005687A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
plating layer
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019120264A
Other languages
English (en)
Other versions
JP7421877B2 (ja
Inventor
勇 西村
Isamu Nishimura
勇 西村
裕史 竹田
Yuji Takeda
裕史 竹田
秀彰 ▲柳▼田
秀彰 ▲柳▼田
Hideaki Yanagida
太郎 林
Taro Hayashi
太郎 林
夏希 坂本
Natsuki Sakamoto
夏希 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019120264A priority Critical patent/JP7421877B2/ja
Priority to US16/893,650 priority patent/US11315866B2/en
Publication of JP2021005687A publication Critical patent/JP2021005687A/ja
Application granted granted Critical
Publication of JP7421877B2 publication Critical patent/JP7421877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Abstract

【課題】はんだの流れ出しを抑制可能とした半導体装置を提供すること。【解決手段】半導体装置Ａ１０は、基板主面１０１を有する基板１０と、基板主面１０１に形成された配線部２０とを有する。配線部２０は、基板１０の基板主面１０１に形成された導電層３２と、導電層３２の上面３２１に設けられ、酸化膜が形成される第１めっき層３３とを有する。配線部２０の上には、半導体素子５０を実装するための接合部４０が形成されている。接合部４０は、導電層３２に積層された第２めっき層４１と、第２めっき層４１に積層されたはんだ層４４とを有する。半導体素子５０は、接合部４０のはんだ層４４及び第２めっき層４１を介して、配線部２０に接続される。【選択図】図３

Description

本開示は、半導体装置に関するものである。
従来、抵抗や半導体チップ等の素子を含む電子部品は、素子が搭載された基板と、素子を覆う封止樹脂とを含む。例えば、特許文献１には、一面に外部接続端子を備え、他面に半導体チップが搭載された配線体と、半導体チップを封止するように配線体の他面に形成された封止樹脂とを含む半導体装置が開示されている。
特開２０１３−１９７２６３号公報
ところで、半導体チップは、リフロー処理によって配線体の導電層にはんだ付けされる。導電層には、Ｃｕ（銅）が用いられる。このため、リフロー処理時の加熱によって液相状態になったはんだが導電層に沿って流れ出すことがある。その結果、はんだの厚みにばらつきが生じ、半導体チップが傾くおそれがある。また、はんだが意図せぬ方向に流れ出すことにより、短絡不良の問題が生じるおそれがある。
本開示の目的は、はんだの流れ出しを抑制可能とした半導体装置を提供することにある。
本開示の一態様である半導体装置は、主面を有する基板と、前記主面に形成された第１導電層と、前記第１導電層の上に設けられ、酸化膜が形成される第１めっき層と、を有する配線部と、素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、前記第１導電層に積層された第２めっき層と、前記第２めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、前記半導体素子を覆う封止樹脂と、を備えた。
この構成によれば、酸化膜が形成される第１めっき層と、第１導電層に積層された第２めっき層とにより、半導体素子を実装する際のリフロー処理によるはんだ層の流れ出しを抑制できる。
また、本開示の別の一態様である半導体装置は、主面を有する基板と、前記主面に形成された第１導電層と、前記第１導電層の上面に設けられ、酸化膜が形成される第１めっき層と、前記第１めっき層の上面に設けられた第２導電層と、を有する配線部と、素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、前記第２導電層に積層された第２めっき層と、前記第２めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、前記半導体素子を覆う封止樹脂と、を備えた。
この構成によれば、酸化膜が形成される第１めっき層と、第１導電層に積層された第２めっき層とにより、半導体素子を実装する際のリフロー処理によるはんだ層の流れ出しを抑制できる。
本開示の一態様である半導体装置によれば、はんだの流れ出しを抑制可能とした半導体装置を提供できる。
第１実施形態の半導体装置を示す概略断面図。 第１実施形態の半導体装置を示す概略平面図。 第１実施形態の半導体装置の一部拡大断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の半導体装置の製造工程を説明するための概略断面図。 第１実施形態の接合部の製造工程を説明するための概略断面図。 第１実施形態の接合部の製造工程を説明するための概略断面図。 第１実施形態の接合部の製造工程を説明するための概略断面図。 第１実施形態の接合部の製造工程を説明するための概略断面図。 第１実施形態の変更例の半導体装置を示す概略断面図。 第１実施形態の変更例の半導体装置を示す概略断面図。 第１実施形態の変更例の半導体装置を示す概略断面図。 第２実施形態の半導体装置を示す概略断面図。 第２実施形態の半導体装置を示す概略平面図。 第２実施形態の半導体装置の一部拡大概略断面図。 第２実施形態の接合部の製造工程を説明するための概略断面図。 第２実施形態の接合部の製造工程を説明するための概略断面図。 第２実施形態の接合部の製造工程を説明するための概略断面図。 第２実施形態の接合部の製造工程を説明するための概略断面図。 第３実施形態の半導体装置を示す概略断面図。 第３実施形態の半導体装置を示す概略平面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 第３実施形態の半導体装置の製造工程を説明するための概略断面図。 変更例の半導体装置の接合部を示す概略断面図。
以下、実施形態及び変形例について図面を参照して説明する。以下に示す実施形態及び変形例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態及び変形例は、種々の変更を加えることができる。また、以下の実施形態及び変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
（第１実施形態）
以下、第１実施形態の半導体装置Ａ１０を説明する。
図１及び図２に示すように、半導体装置Ａ１０は、基板１０、配線部２０、接合部４０、半導体素子５０、封止樹脂６０、外部導電膜７０を備えている。配線部２０は、主面配線２１と貫通配線２２とを含む。
図１は、第１実施形態の半導体装置Ａ１０の断面図である。図２は、半導体装置Ａ１０を基板１０の側から視た概略平面図である。なお、理解の便宜上、図２において、基板１０及び封止樹脂６０を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。図３は、半導体装置Ａ１０の一部拡大断面図であり、配線部２０、接合部４０、及び半導体素子５０の一部を示す。
これらの図に示す半導体装置Ａ１０は、様々な電子機器の回路基板に表面実装される装置である。ここで、説明の便宜上、基板１０の厚さ方向を厚さ方向ｚと呼ぶ。また、厚さ方向ｚに対して直交する半導体装置Ａ１０の１つの辺に沿った方向（平面図の左右方向）を第１方向ｘと呼ぶ。また、基板１０の厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向（平面図の上下方向）を第２方向ｙと呼ぶ。半導体装置Ａ１０は、図２に示すように、厚さ方向ｚ視において、矩形状である。
基板１０は、半導体素子５０を搭載し、半導体装置Ａ１０の基礎となる支持部材である。厚さ方向ｚから視た基板１０の形状は、図２に示すように、長辺が第１方向ｘに沿った矩形状である。
基板１０は、基板主面１０１、基板裏面１０２、複数の基板側面１０３を有している。基板主面１０１と基板裏面１０２は、厚さ方向ｚにおいて互いに反対側を向く。基板主面１０１は平坦である。基板裏面１０２は平坦である。各基板側面１０３は、基板主面１０１と基板裏面１０２との間に挟まれている。基板側面１０３は、第１方向ｘと第２方向ｙのいずれか一方を向く。各基板側面１０３は平坦である。各基板側面１０３は、基板主面１０１及び基板裏面１０２に対して交差、第１実施形態では直交している。
基板１０は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂、セラミックス、ガラス、等を用いることができる。基板１０は、厚さ方向ｚにおいて、基板主面１０１から基板裏面１０２まで基板１０を貫通する複数の貫通孔１０５を有している。第１実施形態において、基板１０は、４つの貫通孔１０５を有している。各貫通孔１０５は、基板１０の４つの角の近辺にそれぞれ設けられている。貫通孔１０５は、厚さ方向ｚから視て、例えば矩形状である。なお、貫通孔１０５の形状は、円形状であってもよいし、多角形状であってもよい。
配線部２０は、複数の主面配線２１と複数の貫通配線２２とを含む。
各貫通配線２２は、各貫通孔１０５に配設されている。各貫通配線２２は、上面２２１、下面２２２、複数の側面２２３を有している。上面２２１及び下面２２２は、厚さ方向ｚにおいて互いに反対側を向く。各側面２２３は、上面２２１と下面２２２とに挟まれている。第１実施形態において、貫通配線２２の上面２２１は、基板１０の基板主面１０１と面一である。また、第１実施形態において、貫通配線２２の下面２２２は、基板１０の基板裏面１０２と面一である。この下面２２２は、基板１０の基板裏面１０２から露出する露出面である。なお、貫通配線２２の上面２２１及び下面２２２の少なくとも一方が基板１０の基板主面１０１及び基板裏面１０２と面一ではないようにしてもよい。また、貫通配線２２の側面２２３は、貫通孔１０５の内壁面１０６と接している。貫通配線２２は、電気導電性を有する材料からなる。貫通配線２２の材料としては、例えばＣｕ、Ｃｕ合金、等を用いることができる。
主面配線２１は、基板１０の基板主面１０１に形成されている。主面配線２１は、電気導電性を有する材料からなり、貫通配線２２と電気的に接続されている。主面配線２１は、上面２１１、下面２１２、側面２１３を有している。主面配線２１の上面２１１は、基板１０の基板主面１０１と同じ方向を向く。主面配線２１の下面２１２は、基板１０の基板裏面１０２と同じ方向を向き、基板１０の基板主面１０１と対向している。主面配線２１の側面２１３は、基板１０の基板側面１０３と同じ方向を向く。また、主面配線２１の側面２１３は、主面配線２１の上面２１１、下面２１２と交差する。
図３に示すように、主面配線２１は、金属層３１、導電層３２、第１めっき層３３を備えている。金属層３１、導電層３２、第１めっき層３３は、この順番で基板１０の基板主面１０１に積層されている。第１めっき層３３の厚さは、例えば１μｍ以上３μｍ以下である。
金属層３１は、例えば基板１０の基板主面１０１、及び図１に示す貫通配線２２の上面２２１に接するＴｉ（チタン）層と、Ｔｉ層に接するＣｕ層からなる。金属層３１は、導電層３２を形成するシード層として形成される。金属層３１は、厚さ方向ｚにおいて互いに反対側を向く上面３１１及び下面３１２を有している。
導電層３２は、金属層３１の上面３１１に形成されている。導電層３２は、Ｃｕ，Ｃｕ合金からなる。導電層３２は、厚さ方向ｚにおいて互いに反対側を向く上面３２１及び下面３２２を有している。
第１めっき層３３は、導電層３２の上面３２１に形成されている。第１めっき層３３は、導電層３２の上面３２１全体を覆うように形成されている。第１めっき層３３は、酸化膜が形成されるめっき層（第１めっき層）である。第１めっき層３３は、例えばＮｉからなる。第１めっき層３３は、厚さ方向ｚにおいて互いに反対側を向く上面３３１及び下面３３２を有している。
第１めっき層３３の上面３３１は、導電層３２の上面３２１と同じ方向を向く。第１めっき層３３は、導電層３２の上面３２１の一部を露出する開口３３３を有している。開口３３３は、厚さ方向ｚから見て、導電層３２の上面３２１を半導体素子５０の実装用電極５５よりも大きく露出するように形成されている。
第１めっき層３３は、開口３３３による内壁面３３４を有している。内壁面３３４は、開口３３３の内側から、第１めっき層３３の内部にむかって凹むように湾曲した曲面である。また、内壁面３３４は、第１めっき層３３の上面３３１の開口幅と比べて、第１めっき層３３の下面３３２の開口幅が小さく形成されている。第１めっき層３３において、上面３３１には、酸化膜が形成されている場合があり、内壁面３３４には酸化膜は形成されていない。
図１及び図３に示すように、接合部４０は、主面配線２１の上に形成されている。接合部４０は、配線部２０に導通する。接合部４０は、半導体素子５０を配線部２０に接合するものである。接合部４０は、第２めっき層４１とはんだ層４４とを含む。第２めっき層４１とはんだ層４４は、この順番で、配線部２０の主面配線２１の上に積層されている。第２めっき層４１は、Ｎｉ（ニッケル）からなる。はんだ層４４は、Ｓｎ（すず）、Ｓｎを含む合金からなる。この合金は、例えばＳｎ−Ａｇ（銀）系合金、Ｓｎ−Ｓｂ（アンチモン）系合金、等である。
図３に示すように、第２めっき層４１は、配線部２０を構成する導電層３２の上面３２１に形成されている。第２めっき層４１は、上面４１１及び下面４１２を有している。上面４１１は、導電層３２の上面３２１と同じ方向を向く。下面４１２は、導電層３２の上面３２１と対向する。第２めっき層４１の下面４１２は、導電層３２の上面３２１と接している。第２めっき層４１の厚さは、例えば３μｍ以上５μｍ以下である。第２めっき層４１は、Ｎｉからなる。つまり、第２めっき層４１は、第１めっき層３３と同じ導電性の金属材料からなる。
第２めっき層４１は、充填部４２と突出部４３とを有している。充填部４２は、第１めっき層３３の開口３３３に充填されためっき金属からなる。充填部４２の上面４２１は、第１めっき層３３の上面３３１と面一である。充填部４２の下面は、第２めっき層４１の下面４１２であり、導電層３２の上面３２１と接する。充填部４２の側面４２３は、第１めっき層３３の開口３３３の内壁面３３４と接している。つまり、側面４２３は、外側に向かって凸となる曲面である。第１めっき層３３の内壁面３３４と第２めっき層４１の充填部４２の側面４２３は、第１めっき層３３と第２めっき層４１との間の界面となる。
突出部４３は、充填部４２の上面４２１から、厚さ方向ｚ方向に向かって延びるように形成されている。突出部４３は、第１めっき層３３の上面３３１よりも厚さ方向ｚ方向に突出する。そして、突出部４３は、厚さ方向ｚから視て、充填部４２よりも小さい。言い換えると、充填部４２は、厚さ方向ｚから視て突出部４３よりも大きい。
はんだ層４４は、第２めっき層４１の上面４１１に形成されている。はんだ層４４は、上面４４１、下面４４２、及び側面４４３を有している。はんだ層４４の上面４４１は、第２めっき層４１の上面４１１と同じ方向を向く。はんだ層４４の下面４４２は、第２めっき層４１の上面４１１と対向し、その上面４１１と接している。はんだ層４４は、第２めっき層４１の突出部４３と重なっている。
図２に示すように、半導体素子５０は、厚さ方向ｚから見て矩形状である。図１に示すように、半導体素子５０は、厚さ方向ｚにおいて互い反対側を向く素子主面５０１及び素子裏面５０２、厚さ方向ｚに延びる素子側面５０３を有している。素子側面５０３は、素子主面５０１及び素子裏面５０２と交差している。素子主面５０１は、基板１０の基板主面１０１と対向している。素子裏面５０２は、基板１０の基板主面１０１と同じ方向を向く。
半導体素子５０は、例えばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子５０は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードや各種のセンサなどのディスクリート半導体素子であってもよい。素子主面５０１は、半導体素子５０の機能のための構成部材が形成される面である。半導体素子５０は、素子主面５０１の側に、実装のための実装用電極５５を有している。実装用電極５５は、接合部４０のはんだ層４４により基板１０に搭載されている。つまり、半導体素子５０は、素子主面５０１を基板１０に向けて実装される。従って、素子主面５０１は、半導体素子５０を実装するための素子実装面と言える。
図３に示すように、半導体素子５０は、素子基板５１、電極パッド５２、絶縁膜５３、保護膜５４、実装用電極５５を有している。電極パッド５２は、例えばＡｌ（アルミニウム）からなる。絶縁膜５３は、素子基板５１の表面を覆うとともに、電極パッド５２の周縁部を覆う。絶縁膜５３は、例えばＳｉＮからなる。保護膜５４は、絶縁膜５３の表面及び電極パッド５２の一部を覆い、電極パッド５２の表面の一部を接続端子として露出する。保護膜５４は、例えばポリイミド樹脂からなる。
実装用電極５５は、電極パッド５２の露出する部分である接続端子に接続されている。実装用電極５５は、金属層５６、導電層５７、バリア層５８を備えている。
金属層５６は、電極パッド５２の露出する部分と、電極パッド５２を露出する保護膜５４の開口の端部を覆うように形成されている。金属層５６は、例えばＴｉ／Ｃｕからなり、導電層３２を形成するシード層として形成される。
導電層５７は、金属層５６の下面を覆うように形成されている。導電層３２は、例えばＣＵ，Ｃｕ合金からなる。
バリア層５８は、導電層５７の下面を覆うように形成されている。バリア層５８は、Ｎｉ、Ｎｉを含む合金、Ｎｉを含む複数の金属層からなる。バリア層５８としては、例えばＮｉ，Ｐｄ，Ａｕ、これらの２つ以上の金属を含む合金、等を用いることができる。バリア層５８の下面は、実装用電極５５の下面であり、半導体素子５０の接続面である。この接続面は、接合部４０のはんだ層４４の上面４４１と対向し、その上面に接している。半導体素子５０の実装用電極５５は、接合部４０に接続され、これにより、半導体素子５０が基板１０に実装される。
図１に示すように、封止樹脂６０は、基板１０の基板主面１０１と接し、半導体素子５０を覆うように形成されている。詳述すると、封止樹脂６０は、半導体素子５０の素子主面５０１、素子裏面５０２、及び素子側面５０３を覆う。さらに、第１実施形態において、封止樹脂６０は、主面配線２１、及び接合部４０を覆う。
封止樹脂６０は、厚さ方向ｚから視て、基板１０と重なっている。封止樹脂６０は、基板１０の基板主面１０１と同じ方向を向く樹脂上面６０１、基板側面１０３と同じ方向を向く樹脂側面６０３を有している。
封止樹脂６０は、例えば電気絶縁性を有する樹脂からなる。この樹脂としては、例えばエポキシ樹脂を主剤とした合成樹脂を用いることができる。また、封止樹脂６０は、例えば黒色に着色されている。
外部導電膜７０は、基板１０の基板裏面１０２に形成されている。外部導電膜７０は、貫通配線２２の下面２２２を覆うように形成されている。外部導電膜７０は、半導体装置Ａ１０の外部接続端子となる。外部導電膜７０は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ｎｉ層、Ｐｄ（パラジウム）層、及びＡｕ（金）層である。なお、外部導電膜７０の材料は限定されないが、例えばＮｉ層及びＡｕ層が積層されて構成されてもよいし、Ｓｎであってもよい。
（製造工程）
次に、第１実施形態の半導体装置Ａ１０の製造方法の一例を説明する。
図４から図１１は、第１実施形態の半導体装置Ａ１０の製造工程を説明するための断面図である。なお、図４から図１１は、１つの半導体装置Ａ１０にかかる部分を示している。図４から図１１において、２本の破線は、１つの半導体装置Ａ１０となる範囲を示す。これらの図において示される各方向の定義は、図１及び図２にて示される方向の定義と同一である。
先ず、半導体装置Ａ１０の製造工程を説明し、接合部４０の製造工程を説明する。
図４に示すように、支持基板８００を用意する。支持基板８００は、例えばＳｉの単結晶材料からなる。なお、支持基板８００として、エポキシ樹脂等の合成樹脂材料からなる基板を用いてもよい。支持基板８００の上面８０１に、端子ピラー８２２を形成する。端子ピラー８２２は、例えばＣｕ，Ｃｕ合金からなる。
端子ピラー８２２は、例えば、シード層を形成する工程と、シード層に対してフォトリソグラフィによりマスクを形成する工程と、シード層に接する端子ピラー８２２を形成する工程とを含む。例えばスパッタリング法により、支持基板８００の上面にシード層を形成する。次いで、例えば感光性を有するレジスト層にてシード層を覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によりマスクから露出したシード層の表面にめっき金属を析出させて端子ピラー８２２を形成する。端子ピラー８２２の形成後、マスクを除去する。なお、Ｃｕの柱状材により端子ピラー８２２を形成してもよい。
図５に示すように、支持基板８００の上面８０１に接し、端子ピラー８２２を覆う基材８１０を形成する。基材８１０は、端子ピラー８２２の上面を覆うように形成される。この基材８１０の材料としては、図１に示す基板１０を構成する材料を用いることができる。本実施形態において、基材８１０の材料としては、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。
図６に示すように、基材８１０及び端子ピラー８２２の一部を研削し、基材８１０の上面８１１において露出する貫通配線２２、及び貫通配線２２の上面２２１を形成する。基材８１０は、図１に示す基板１０となるものである。基材８１０の研削において、基材８１０を基板１０と同じ厚さとする。
図７に示すように、基材８１０の上面８１１、及び貫通配線２２の上面２２１に主面配線２１を形成する。次に、主面配線２１の上に接合部４０を形成する。
図３に示すように、主面配線２１は、金属層３１と導電層３２と第１めっき層３３とを含む。主面配線２１は、金属層３１を形成する工程と、金属層３１に対してフォトリソグラフィによりマスクを形成する工程と、金属層３１に接する導電層３２を形成する工程と、金属層３１に接する導電層３２を形成する工程と、導電層３２の上面３２１の第１めっき層３３を形成する工程を含む。
先ず、例えばスパッタリング法により金属層３１を形成する。例えばＴｉ層とＣｕ層を含む金属層３１は、基材８１０の上面８１１及び貫通配線２２の上面２２１にＴｉ層を形成し、そのＴｉ層に接するＣｕ層を形成する。次い、例えば感光性を有するレジスト層にて金属層３１を覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、例えば金属層３１を導電経路とした電解めっき法によりマスクから露出した金属層３１の表面にめっき金属を析出させて導電層３２を形成する。次に、例えば電解めっき法によりマスクから露出した導電層３２にめっき金属を析出させて第１めっき層３３を形成する。これらの工程により、主面配線２１を形成する。主面配線２１の形成後、マスクを除去する。このように形成された主面配線２１と貫通配線２２とにより、図１に示す配線部２０が構成される。
次に、接合部４０を形成する。図３に示すように、接合部４０は、第２めっき層４１と導電層３２とを含む。先ず、主面配線２１の上に第２めっき層４１を形成し、その第２めっき層４１の上に導電層３２を形成する。接合部４０の形成の詳細については後述する。
図８に示すように、半導体素子５０を搭載する。半導体素子５０の搭載は、フリップチップボンディング（ＦＣＢ:Flip Chip Bonding）により行う。例えば、接合部４０の部分または基板１０の全面にフラックスを塗布した後、例えばフリップチップボンダを用いて半導体素子５０を接合部４０の上に載置する。これにより、半導体素子５０は、接合部４０に仮付けされる。その後、リフローにより接合部４０のはんだ層４４を液相状態とした後、冷却によりはんだ層４４を固化させることによって、接合部４０に半導体素子５０が接続される。
図９に示すように、基材８１０の上面８１１と半導体素子５０を覆う樹脂層８６０を形成する。樹脂層８６０は、図１に示す封止樹脂６０となる部材である。樹脂層８６０は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型により、樹脂層８６０を形成する。
図１０に示すように、図９に示す支持基板８００を除去する。なお、図１０は、図９に対して上下を反転して示している。例えば、研削により支持基板８００を除去する。なお、基材８１０を図１に示す基板１０よりも厚くしておき、支持基板８００の研削工程において、支持基板８００を研削した後に基材８１０及び端子ピラー８２２を研削して基材８１０の厚さを基板１０の厚さと等しくするようにしてもよい。また、予め剥離膜を形成し、剥離法によって支持基板８００を除去する方法を用いることもできる。
次に、基材８１０から露出する貫通配線２２の面（図１に示す下面２２２）に外部導電膜７０を形成する。外部導電膜７０は、例えば、めっき金属からなる。例えば、無電解めっきにより、めっき金属、例えばＮｉとＰｄとＡｕとをこの順番で析出させることで、外部導電膜７０を形成する。なお、外部導電膜７０の構造、形成方法は限定されない。
図１１に示すように、樹脂層８６０の下面にダイシングテープＤＴを貼付し、基材８１０及び樹脂層８６０を切断し、半導体素子５０を１つの単位とした個片に分割する。分割にあたっては、図１０に示す切断線に沿って例えばダイシングブレードにより基材８１０の側からダイシングテープＤＴまで切り込み、基材８１０と樹脂層８６０とを切断する。当該個片は、基板１０と封止樹脂６０とを含む半導体装置Ａ１０である。
以上の工程により、半導体装置Ａ１０を製造できる。
次に、主面配線２１の上に接合部４０を形成する工程の一例を、図１２から図１５に従って説明する。
図１２から図１５は、接合部４０の製造工程の一例を説明するための断面図である。
図１２に示すように、主面配線２１は、基板１０となる基材８１０の上面８１１に積層された金属層３１、導電層３２、第１めっき層３３からなる。基材８１０の上面８１１に、金属層３１、第１導電層３２、第１めっき層３３、第２導電層３４をこの順番で積層する。先ず、金属層３１を、例えばスパッタリング法により形成する。金属層３１が互いに積層されたＴｉ層及びＣｕ層からなる場合、先ず基材８１０の上面８１１に接するＴｉ層を形成した後、このＴｉ層に接するＣｕ層を形成する。次いで、導電層３２を、例えば電解めっき法により形成する。電解めっき法において、金属層３１を導電経路とし、金属層３１をシード層として金属層３１の上面３１１にめっき金属としてＣｕを析出させて導電層３２を形成する。シード層とする金属層３１の上面３１１に、図示しないレジストマスクを形成することにより、主面配線２１となる部分のみに、導電層３２及び次の第１めっき層３３を形成することができる。次に、第１めっき層３３を、例えば電解めっき法により形成する。電解めっき法において、金属層３１及び導電層３２を導電経路とし、導電層３２をシード層として導電層３２の上面３２１にめっき金属としてＮｉを析出させて第１めっき層３３を形成する。上述のレジストマスクを除去した後、露出する金属層３１を例えばエッチングにより除去することによって、金属層３１と導電層３２と第１めっき層３３とからなる主面配線２１が得られる。
図１３に示すように、第１めっき層３３の上面３３１に、マスクＭ１０を形成する。マスクＭ１０は、例えば感光性のレジスト層を用いたフォトリソグラフィにより形成される。第１めっき層３３の上面３３１に感光性のレジスト層を形成する。レジスト層は、液状のフォトレジストを例えばスプレー塗布することによい形成される。なお、フィルム状のフォトレジストを用いてもよい。レジスト層に対して、露光・現像を行うことにより、所望の位置に開口Ｍ１１を有するマスクＭ１０を形成する。
図１４に示すように、マスクＭ１０の開口Ｍ１１から露出する第１めっき層３３の一部を除去し、導電層３２の上面３２１を露出させる。エッチングにより、マスクＭ１０の開口Ｍ１１から露出する第１めっき層３３を除去する。エッチングは、例えばウェットエッチングである。ウェットエッチングにおいて、Ｎｉを含む第１めっき層３３に対するエッチング液を用る。このエッチングでは、第１めっき層３３に対してエッチングが等方的に進行し、マスクＭ１０により覆われた部分が、マスクＭ１０の開口Ｍ１１から内側に向かってエッチングされる。そして、このエッチングにより第１めっき層３３に開口３３３が形成されるとともに、開口３３３において形成される内壁面３３４は、第１めっき層３３の内部に向かって凹む湾曲した面となる。また、第１めっき層３３の上面３３１から等方的にエッチングが進行するため、内壁面３３４は、第１めっき層３３の上面３３１に対して、第１めっき層３３の下面３３２の側の径が小さくなる。
図１５に示すように、第２めっき層４１とはんだ層４４とを形成する。第２めっき層４１は、例えば電解めっき法により形成できる。主面配線２１を導電経路とした電解めっき法により、マスクＭ１０から露出した導電層３２の上面３２１及び第１めっき層３３の内壁面３３４にめっき金属としてＮｉを析出させ、第２めっき層４１を形成する。このように形成される第２めっき層４１の結晶状態は、第１めっき層３３の結晶状態に対して不連続となる。次に、電解めっき法により、マスクＭ１０から露出した第２めっき層４１の上面４１１に、めっき金属としてＳｎを含む合金を析出させることにより、はんだ層４４を形成する。そして、マスクＭ１０を除去する。
（作用）
次に、第１実施形態の半導体装置Ａ１０の作用を説明する。
半導体装置Ａ１０は、基板主面１０１を有する基板１０と、基板主面１０１に形成された配線部２０とを有する。配線部２０は、基板１０の基板主面１０１に形成された導電層３２と、導電層３２の上面３２１に設けられ、酸化膜が形成される第１めっき層３３とを有する。配線部２０の上には、半導体素子５０を実装するための接合部４０が形成されている。接合部４０は、導電層３２に積層された第２めっき層４１と、第２めっき層４１に積層されたはんだ層４４とを有する。半導体素子５０は、接合部４０のはんだ層４４及び第２めっき層４１を介して、配線部２０に接続される。
接合部４０に含まれるはんだ層４４は、半導体素子５０を基板１０に実装する際に、リフロー処理における加熱によって液相状態となり、流動性が高くなる。配線部２０の第１めっき層３３と接合部４０の第２めっき層４１は同じ材料からなり、酸化膜が形成される。液相状態のはんだ層４４は、第１めっき層３３と第２めっき層４１とに形成される酸化膜に対して濡れ難い。したがって、はんだ層４４がリフロー処理の加熱によって液相状態となっても、第２めっき層４１の上に留まる。このように、はんだ層４４の流れ出しを抑制できる。
そして、第１実施形態の半導体装置Ａ１０において、液相状態のはんだ層４４が意図しない方向へ流れ出すことを抑制できるので、短絡不良を抑制できる。
なお、配線部２０の上面がＣｕ、Ｃｕ合金からなる導電層３２の場合、露出する表面に対して自然酸化により形成される酸化膜は、フラックスによって除去される。なお、酸化膜は、フラックスによって完全に除去されなくても薄くなる。これらのように、Ｃｕの表面が露出する配線部では、リフロー処理の加熱によって液相状態となったはんだ層４４が第２めっき層４１の上から流れ出し易い。
複数の接合部により基板に接続された半導体素子を備えた半導体装置では、はんだの流れ出しによって接合部の高さにばらつきが生じる場合がある。このような接合部の高さのばらつきは、基板に対して実装される半導体素子の傾きが生じる要因となる。半導体素子５０が例えば発光素子や磁場を検出するホール素子等の場合、半導体素子５０の傾きは、半導体装置Ａ１０の性能低下や不良品の発生要因となる。
これに対し、第１実施形態の半導体装置Ａ１０において、配線部２０を構成する主面配線２１の上面２１１、つまり第１めっき層３３の上面３３１には、自然酸化によって表面に酸化膜が形成される。Ｎｉよりなる第１めっき層３３では、上面３３１に形成された酸化膜は、製造工程において塗布されるフラックスでは除去され難い。したがって、半導体素子５０の実装工程においてフラックスを用いても、はんだ層４４の流れ出しを抑制できる。
そして、複数の接合部４０において、各接合部４０のはんだ層４４が第２めっき層４１の上に留まるので、半導体素子５０の傾きを抑制できる。このため、半導体装置Ａ１０の機能低下を抑制できる。例えば、半導体素子５０がホール素子の場合、ホール素子の感磁面が傾くことを抑制でき、磁場の検出低下を抑制できる。また、半導体素子５０がＬＥＤ等の発光素子の場合、照射方向が傾くことを抑制でき、所定方向への出射強度の低下を抑制できる。
また、複数の接合部４０において、各接合部４０のはんだ層４４が第２めっき層４１の上に留まるので、基板１０に対する半導体素子の接続不良を抑制できる。例えば、接合部４０において、はんだ層４４が流れ出すと、基板１０の配線部２０と半導体素子５０とがはんだ層４４によって接続されない虞がある。これに対し、第１実施形態では、はんだ層４４の流れ出しが抑制されるため、複数の接合部４０により、基板１０の配線部２０と半導体素子５０とが互いに接続され、基板１０に対する半導体素子の接続不良を抑制できる。
第１実施形態の半導体装置Ａ１０に対する第１比較例として、例えば、Ｃｕピラーを第１めっき層３３の上面３３１に形成した半導体装置では、第１めっき層３３の上面の酸化膜により、Ｃｕピラーと第１めっき層３３との間に十分な密着性が得られない場合がある。このため、Ｃｕピラーを形成するためのレジストマスクの剥離などの工程において、不充分な密着性のＣｕピラーが第１めっき層３３の上面３３１から脱落する虞がある。
これに対し、第１実施形態の半導体装置Ａ１０において、第２めっき層４１は、第１めっき層３３の開口３３３に充填された充填部４２を有している。この充填部４２は、第１めっき層３３の開口３３３内において、配線部２０の導電層３２に接続されている。このため、配線部２０と接合部４０との間の密着性を向上でき、接合部４０の脱落を抑制できる。
また、第１実施形態の半導体装置Ａ１０に対する第２の比較例として、例えば、第１めっき層３３の上面３３１に第２めっき層４１を形成した半導体装置では、第１めっき層３３の酸化膜により、第２めっき層に未成長の部分が生じる虞がある。この第２めっき層の未成長部分により、はんだ層４４と第１めっき層３３との間、つまり半導体素子５０と配線部２０との間の抵抗値が、高くなる。
これに対し、第１実施形態の半導体装置Ａ１０では、第２めっき層４１は、第１めっき層３３の開口３３３により露出した導電層３２の上面３２１に形成されている。このため、第１めっき層３３の開口３３３内において第２めっき層４１を全体的に成長させることができる。このため、第２めっき層４１の未成長部分の発生を抑制でき、第２めっき層４１の高抵抗化を抑制でき、半導体素子５０と配線部２０との間の高抵抗化を抑制できる。
また、第２の比較例の半導体装置Ａ１０では、第１めっき層３３の酸化膜により、第１の比較例と同様に、第１めっき層３３と第２めっき層４１との間に十分な密着性が得られない場合があり、第２めっき層４１を含む接合部４０が第１めっき層３３の上面３３１から脱落する虞がある。
これに対し、第１実施形態の半導体装置Ａ１０では、第２めっき層４１は、第１めっき層３３の開口３３３により露出した導電層３２の上面３２１に形成されている。つまり、第１めっき層３３と導電層３２との間、及び第１めっき層３３と第２めっき層４１の開口３３３の内壁面３３４との間に酸化膜が介在しないため、配線部２０と接合部４０との間の密着性を向上でき、接合部４０の脱落を抑制できる。
第１実施形態の半導体装置Ａ１０において、配線部２０は、金属層３１、導電層３２、及び第１めっき層３３を備える。配線部２０の上に形成された接合部は、導電層３２に接続された第２めっき層４１と、第２めっき層４１の上のはんだ層４４を備える。導電層３２はＣｕを含み、第１めっき層３３及び第２めっき層４１は、Ｎｉよりなる。そして、はんだ層４４は、Ｓｎを含む。このため、第２めっき層４１により、はんだ層４４から導電層３２へのＳｎの拡散が抑制される。
以上記述したように、第１実施形態によれば、以下の効果を奏する。
（１−１）半導体装置Ａ１０は、基板主面１０１を有する基板１０と、基板主面１０１に形成された配線部２０とを有する。配線部２０は、基板１０の基板主面１０１に形成された導電層３２と、導電層３２の上面３２１に設けられ、酸化膜が形成される第１めっき層３３とを有する。配線部２０の上には、半導体素子５０を実装するための接合部４０が形成されている。接合部４０は、導電層３２に積層された第２めっき層４１と、第２めっき層４１に積層されたはんだ層４４とを有する。半導体素子５０は、接合部４０のはんだ層４４及び第２めっき層４１を介して、配線部２０に接続される。
接合部４０に含まれるはんだ層４４は、半導体素子５０を基板１０に実装する際に、リフロー処理における加熱によって液相状態となり、流動性が高くなる。配線部２０の第１めっき層３３と接合部４０の第２めっき層４１は同じ材料からなり、酸化膜が形成される。液相状態のはんだ層４４は、第１めっき層３３と第２めっき層４１とに形成される酸化膜に対して濡れ難い。したがって、はんだ層４４がリフロー処理の加熱によって液相状態となっても、第２めっき層４１の上に留まる。このように、はんだ層４４の流れ出しを抑制できる。
（１−２）第１実施形態の半導体装置Ａ１０において、液相状態のはんだ層４４が意図しない方向へ流れ出すことを抑制できるので、短絡不良を抑制できる。
（１−３）複数の接合部４０において、各接合部４０のはんだ層４４が第２めっき層４１の上に留まるので、各接合部４０の高さにばらつきが生じるのを抑制できる。このため、半導体素子５０の傾きを抑制できる。
（１−４）複数の接合部４０において、各接合部４０のはんだ層４４が第２めっき層４１の上に留まるので、基板１０に対する半導体素子５０の接続不良を抑制できる。
（１−５）第２めっき層４１は、第１めっき層３３の開口３３３に充填された充填部４２を有している。この充填部４２は、第１めっき層３３の開口３３３内において、配線部２０の導電層３２に接続されている。このため、配線部２０と接合部４０との間の密着性を向上でき、接合部４０の脱落を抑制できる。
（１−６）第１実施形態の半導体装置Ａ１０では、第２めっき層４１は、第１めっき層３３の開口３３３により露出した導電層３２の上面３２１に形成されている。このため、第１めっき層３３の開口３３３内において第２めっき層４１を全体的に成長させることができる。このため、第２めっき層４１の未成長部分の発生を抑制でき、第２めっき層４１の高抵抗化を抑制でき、半導体素子５０と配線部２０との間の高抵抗化を抑制できる。
（１−７）第１実施形態の半導体装置Ａ１０において、配線部２０は、金属層３１、導電層３２、及び第１めっき層３３を備える。配線部２０の上に形成された接合部は、導電層３２に接続された第２めっき層４１と、第２めっき層４１の上のはんだ層４４を備える。導電層３２はＣｕを含み、第１めっき層３３及び第２めっき層４１は、Ｎｉよりなる。そして、はんだ層４４は、Ｓｎを含む。このため、第２めっき層４１により、はんだ層４４から導電層３２へのＳｎの拡散が抑制される。
（第１実施形態の変更例）
図１６に示す半導体装置Ａ１１は、基板１０、配線部２０、接合部４０、半導体素子５０、封止樹脂６０、外部導電膜７０を有している。配線部２０は、基板１０の基板主面１０１に形成された主面配線２１と、基板１０を貫通する貫通配線２２とを含む。
貫通配線２２は、基板１０の基板側面１０３まで延びている。つまり、貫通配線２２の側面２２３は、基板１０の基板側面１０３と面一である。また、外部導電膜７０は、基板１０の基板側面１０３まで延びている。従って、貫通配線２２の下面２２２は基板１０の基板裏面１０２において露出し、貫通配線２２の側面２２３は基板１０の基板側面１０３において露出している。外部導電膜７０は、貫通配線２２の下面２２２を覆うように形成されている。このような半導体装置Ａ１１においても、上記第１実施形態と同様の効果を得ることができる。
図１７に示す半導体装置Ａ１２は、基板１０、配線部２０、接合部４０、半導体素子５０、封止樹脂６０、外部導電膜７１を有している。配線部２０は、基板１０の基板主面１０１に形成された主面配線２１と、基板１０を貫通する貫通配線２２とを含む。
貫通配線２２は、基板１０の基板側面１０３まで延びている。つまり、貫通配線２２の側面２２３は、基板１０の基板側面１０３と面一である。従って、貫通配線２２の下面２２２は基板１０の基板裏面１０２において露出し、貫通配線２２の側面２２３は基板１０の基板側面１０３において露出している。
外部導電膜７１は、基板１０から露出する貫通配線２２を覆うように形成されている。外部導電膜７１は、貫通配線２２の下面２２２を覆う下面側導電膜７２と、貫通配線２２の側面２２３を覆う側面側導電膜７３とを有している。下面側導電膜７２と側面側導電膜７３とを有する外部導電膜７１は、第１実施形態の外部導電膜７０と同様に、半導体装置Ａ１０の外部接続端子となる。外部導電膜７１は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ｎｉ層、Ｐｄ（パラジウム）層、及びＡｕ（金）層である。なお、外部導電膜７１の材料は限定されないが、例えばＮｉ層及びＡｕ層が積層されて構成されてもよいし、Ｓｎであってもよい。
この半導体装置Ａ１２では、実装基板に実装した際に、実装基板の接続パッドに外部導電膜７１を接続するはんだが下面側導電膜７２と接続パッドとの間に介在し、側面側導電膜７３にも付着する。つまり、リフロー処理によって液相状態となったはんだは、側面側導電膜７３を這い上がり、側面側導電膜７３と接続パッドとの間にはんだフィレットを形成する。なお、図１６に示す半導体装置Ａ１１においてもはんだフィレットが形成されるが、この変更例の半導体装置Ａ１２では、はんだフィレットがより容易に形成される。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置Ａ１２のはんだ付けの状態を確認できる。
図１８に示す半導体装置Ａ１３は、基板１１、配線部２０、接合部４０、半導体素子５０、封止樹脂６０、外部導電膜７０を有している。
基板１１は、薄い板状であり、貫通孔は形成されていない。基板１１は、基板主面１１１、基板裏面１１２、複数の基板側面１１３を有している。基板主面１１１及び基板裏面１１２は、厚さ方向ｚにおいて、互いに反対側を向く。基板主面１１１及び基板裏面１１２は、平坦である。この基板１１の材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂、セラミックス、ガラス、Ｓｉ等の半導体材料、等を用いることができる。なお、Ｓｉ等の半導体材料からなる基板１１の場合、基板主面１１１を覆う絶縁層が設けられる。絶縁層は、例えばＳｉＯ２等の酸化膜、ポリイミド等の樹脂膜が用いられる。
配線部２０は、主面配線２１と貫通配線２２とを有している。
主面配線２１は、基板１１の基板主面１１１に形成されている。主面配線２１の上面２１１は、基板１１の基板主面１１１と同じ方向を向く。主面配線２１の下面２１２は、基板１１の基板裏面１１２と同じ方向を向き、基板１１の基板主面１１１と対向している。主面配線２１の側面２１３は、基板１１の基板側面１１３と同じ方向を向く。
封止樹脂６０は、基板１１の基板主面１１１に接し、半導体素子５０を覆うように形成されている。封止樹脂６０は、封止樹脂６０を厚さ方向ｚにて貫通する複数の貫通孔６０５を有している。貫通孔６０５は、封止樹脂６０の樹脂上面６０１から主面配線２１の上面２１１まで延びている。貫通孔６０５の形状は、厚さ方向ｚから視て、例えば矩形状である。なお、貫通孔６０５の形状は、円形状であってもよいし、多角形状であってもよい。
貫通配線２２は、各貫通孔６０５に配設されている。貫通配線２２は、上面２２１、下面２２２、複数の側面２２３を有している。貫通配線２２の上面２２１は、封止樹脂６０の樹脂上面６０１と面一である。貫通配線２２の上面２２１は、封止樹脂６０から露出している。貫通配線２２の下面２２２は、主面配線２１の上面２１１に接している。貫通配線２２の側面２２３は、封止樹脂６０の貫通孔６０５の内壁面６０６と接している。
外部導電膜７０は、封止樹脂６０の樹脂上面６０１に形成されている。外部導電膜７０は、露出する貫通配線２２の上面２２１を覆うように形成されている。外部導電膜７０は、半導体装置Ａ１３の外部接続端子となる。
この半導体装置Ａ１３は、外部導電膜７０を実装基板に向けて、つまり半導体素子５０の素子主面５０１を実装基板と反対方向に向けて、半導体装置Ａ１３が実装基板に実装される。この半導体装置Ａ１３においても、上記第１実施形態と同様の効果を得ることができる。また、この半導体装置Ａ１３では、基板１１の厚さを第１実施形態の半導体装置Ａ１０の基板１０よりも薄くできるため、半導体装置Ａ１３の小型化を図ることができる。
（第２実施形態）
以下、第２実施形態の半導体装置Ａ２０を説明する。
なお、第２実施形態において、第１実施形態の半導体装置Ａ１０と同一または類似の構成部材については同一の符号を付し、その部材の説明の一部又は全てを省略する。
図１９及び図２０に示すように、半導体装置Ａ２０は、基板１０、配線部２０、接合部４０、半導体素子５０、封止樹脂６０、外部導電膜７０を備えている。配線部２０は、主面配線２３と貫通配線２２とを含む。主面配線２３は、上面２３１、下面２３２、側面２３３を有している。
図１９は、第２実施形態の半導体装置Ａ２０の断面図である。図２０は、半導体装置Ａ２０を基板１０の側から視た概略平面図である。なお、理解の便宜上、図２１において、基板１０及び封止樹脂６０を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。図２１は、半導体装置Ａ２０の一部拡大断面図であり、主面配線２３、接合部４０、及び半導体素子５０の一部を示す。
図２１に示すように、主面配線２３は、金属層３１、第１導電層３２、第１めっき層３３、第２導電層３４を備えている。金属層３１、第１導電層３２、第１めっき層３３、第２導電層３４は、この順番で基板１０の基板主面１０１に積層されている。第１めっき層３３の厚さは、例えば１μｍ以上３μｍ以下である。
第２導電層３４は、第１めっき層３３の上面３３１に形成されている。第２導電層３４は、第１めっき層３３の上面３３１の一部を覆うように形成されている。第２導電層３４の形状及び配置位置は、半導体素子５０の実装用電極５５に対応する。
第２導電層３４は、上面３４１、下面３４２、複数の側面３４３を有している。上面３４１と下面３４２は、厚さ方向ｚにおいて互いに反対側を向く。複数の側面３４３は、上面３４１と下面３４２とに挟まれている。各側面３４３は、第１方向ｘと第２方向ｙのいずれか一方を向く。各側面３４３は、第２導電層３４の内部に向かう凹状である。
接合部４０は、第２導電層３４の上面３４１に形成されている。接合部４０は、第２めっき層４５とはんだ層４４とを有している。
第２実施形態の第２めっき層４５は、上面４５１、下面４５２、複数の側面４５３を有している。上面４５１と下面４５２は、厚さ方向ｚにおいて互いに反対側を向く。上面４５１は、第２導電層３４の上面３４１と同じ方向を向く。下面４５２は、第２導電層３４の上面３４１と対向し、上面３４１に接している。各側面４５３は、上面４５１と下面４５２とに挟まれている。各側面４５３は、平坦である。各側面４５３は、上面４５１と下面４５２とに交差する。第２めっき層４５と第２導電層３４は、厚さ方向ｚから視て互いに重なり合っている。
はんだ層４４は、第２めっき層４５の上面４５１に形成されている。はんだ層４４は、上面４４１、下面４４２、複数の側面４４３を有している。上面４４１と下面４４２は、厚さ方向ｚにおいて互いに反対側を向く。上面４４１は、第２めっき層４５の上面４５１と同じ方向を向く。下面４４２は、第２めっき層４５の上面４５１と対向し、上面４５１に接する。はんだ層４４と第２めっき層４５は、厚さ方向ｚから視て互いに重なり合う。
（製造工程）
次に、第２実施形態の接合部４０の製造方法の一例を説明する。
なお、第２実施形態において、半導体装置Ａ２０を製造する工程のは、第１実施形態の半導体装置Ａ１０を製造する工程と概略同じであるため、図面及び説明を省略する。
図２２から図２５は、主面配線２３及び接合部４０の製造工程を説明するための断面図である。
図２２に示すように、基板１０となる基材８１０の上面８１１に、金属層３１、第１導電層３２、第１めっき層３３、第２導電層３４をこの順番で積層する。
先ず、金属層３１を、例えばスパッタリング法により形成する。金属層３１が互いに積層されたＴｉ層及びＣｕ層からなる場合、先ず基材８１０の上面８１１に接するＴｉ層を形成した後、このＴｉ層に接するＣｕ層を形成する。
次に、第１導電層３２を、例えば電解めっき法により形成する。電解めっき法において、金属層３１を導電経路とし、金属層３１の上面にめっき金属としてＣｕを析出させて第１導電層３２を形成する。
次に、第１めっき層３３を、例えば電解めっき法により形成する。電解めっき法において、金属層３１及び第１導電層３２を導電経路とし、第１導電層３２の上面３２１にめっき金属としてＮｉを析出させて第１めっき層３３を形成する。
次に、第２導電層３４を、例えば電解メッキ法により形成する。電解めっき法において、金属層３１、第１導電層３２、及び第１めっき層３３を導電経路とし、第１めっき層３３の上面にめっき金属としてＣｕを析出させて第２導電層３４を形成する。
図２３に示すように、第２導電層３４の上面３４１に、マスクＭ１０を形成する。マスクＭ１０は、例えば感光性のレジスト層を用いたフォトリソグラフィにより形成される。第２導電層３４の上面３４１に感光性のレジスト層を形成する。レジスト層は、液状のフォトレジストを例えばスプレー塗布することによい形成される。なお、フィルム状のフォトレジストを用いてもよい。レジスト層に対して、露光・現像を行うことにより、所望の位置に開口Ｍ１１を有するマスクＭ１０を形成する。
図２４に示すように、マスクＭ１０の開口Ｍ１１から露出する第２導電層３４の上面に、第２めっき層４５とはんだ層４４とをこの順番で積層する。
先ず、マスクＭ１０の開口Ｍ１１から露出する第２導電層３４の上面３４１に、第２めっき層４５を、例えば電解めっき法により形成する。第２導電層３４を導電経路とし、第２導電層３４の上面３４１にめっき金属としてＮｉを析出させ、第２めっき層４５を形成する。
次に、マスクＭ１０の開口Ｍ１１から露出する第２めっき層４５の上面に、はんだ層４４を、例えば電解めっき法により形成する。主面配線２３及び第２めっき層４５を導電経路とし、第２めっき層４５の上面４５１にめっき金属としてＳｎを含む合金を析出させ、はんだ層４４を形成する。このように、第２導電層３４を部分的に覆う接合部４０を形成する。
図２５に示すように、マスクＭ１０を除去し、接合部４０により覆われていない第２導電層３４の部分をエッチングにより除去する。エッチングは、例えばウェットエッチングである。Ｃｕを含む第２導電層３４に対するエッチング液を用いる。このウェットエッチングでは、第２導電層３４に対してエッチングが等方的に進行し、第２導電層３４が内部に向かってエッチングされる。これにより、第２導電層３４の側面３４３は、内側に向かう凹状となる。
第２実施形態の半導体装置Ａ２０の作用を説明する。
第２実施形態の半導体装置Ａ２０において、配線部２０は、金属層３１、第１導電層３２、第１めっき層３３、第２導電層３４を有する。第１導電層３２及び第２導電層３４はＣｕよりなり、第１めっき層３３はＮｉよりなる。このような配線部２０は、第１導電層３２と第１めっき層３３と第２導電層３４とが一工程にて形成される。このため、Ｎｉよりなる第１めっき層３３と、Ｃｕよりなる第２導電層３４との間に、酸化膜は形成されない。このため、第１めっき層３３に対して第２導電層３４が密着する。
そして、Ｃｕよりなる第２導電層３４に対して、接合部４０を構成する第２めっき層４５は、第２導電層３４の表面に酸化膜が形成されていても、容易に形成でき、第２導電層３４に密着する。このため、配線部２０に対する接合部４０の密着性を向上でき、接合部４０の脱落を抑制できる。
また、第２導電層３４に対する第２めっき層４５の生成が容易であるため、第２めっき層４５における未成長部分の発生を抑制できる。このため、第２めっき層４５における高抵抗化、つまり配線部２０における高抵抗化を抑制できる。
以上記述したように、第２実施形態によれば、以下の効果を奏する。
（２−１）半導体装置Ａ２０の配線部２０は、金属層３１、第１導電層３２、第１めっき層３３、第２導電層３４を有する。第１導電層３２及び第２導電層３４はＣｕよりなり、第１めっき層３３はＮｉよりなる。接合部４０は、第２めっき層４５とはんだ層４４とを有する。第２めっき層４５はＮｉよりなる。したがって、第２めっき層４５と第１めっき層３３とにより、リフロー処理において液相状態のはんだ層４４の流れ出しが抑制される。
（２−２）第２めっき層４５は、Ｃｕよりなる第２導電層３４に密着する。このため、配線部２０に対する接合部４０の密着性を向上でき、接合部４０の脱落を抑制できる。
（２−３）第２導電層３４に対する第２めっき層４５の生成が容易であるため、第２めっき層４５における未成長部分の発生を抑制できる。このため、第２めっき層４５における高抵抗化、つまり配線部２０における高抵抗化を抑制できる。
（第３実施形態）
以下、第３実施形態を説明する。
図２６及び図２７に示すように、半導体装置Ａ３０は、基板１２、配線部２０、外部導電膜７０、半導体素子５０、封止樹脂６０を備えている。配線部２０は、主面配線２４と貫通配線としての柱状体２５とを含む。
図２６は、第３実施形態の半導体装置Ａ３０の概略断面図、図２７は、第３実施形態の半導体装置Ａ３０を基板１２の側から視た概略平面図である。理解の便宜上、図２７において、基板１２及び封止樹脂６０を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。
基板１２は、厚さ方向ｚから視て、矩形状である。基板１２は、基材１３と絶縁層１４を備えている。
基材１３は、主面１３１、裏面１３２、複数の側面１３３を有している。主面１３１と裏面１３２は、厚さ方向ｚにおいて、互いに反対側を向く。主面１３１及び裏面１３２は平坦である。基材１３は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、シリコン（Ｓｉ）等の単結晶の真性半導体材料、エポキシ樹脂等を主剤とした合成樹脂、を用いることができる。基材１３の主面１３１としては、例えば結晶方位が（１００）である（１００）面を採用することができる。
基材１３は、複数の貫通孔１３５を備えている。第３実施形態において、基材１３は、４つの貫通孔１３５を備えている。各貫通孔１３５は、基材１３の主面１３１から裏面１３２まで、厚さ方向ｚに貫通する。各貫通孔１３５は、基材１３の４つの角の近辺にそれぞれ設けられている。各貫通孔１３５は、厚さ方向ｚから視て、例えば矩形状である。なお、貫通孔１３５の形状は、円形状であってもよいし、多角形状であってもよい。各貫通孔１３５の内壁面１３６は、裏面１３２と交差している。図２６に示す半導体装置Ａ３０では、内壁面１３６は裏面１３２に対して直交している。なお、内壁面１３６が裏面１３２に対して所定の角度で傾斜していてもよい。内壁面１３６の傾斜角度は、例えば半導体材料からなる基材１３の構成、例えば結晶方位によって決まる角度である。
絶縁層１４は、基材１３の上に形成されている。絶縁層１４は、基材１３の主面１３１及び貫通孔１３５の内壁面１３６を覆うように形成されている。絶縁層１４は、基材１３の主面１３１を覆う第１絶縁層１４１と、貫通孔１３５の内壁面１３６を覆う第２絶縁層１４２とを有する。絶縁層１４は、電気絶縁性を有する被膜である。第３実施形態では、絶縁層１４はＳｉＯ２からなる。この絶縁層１４は、例えば基材１３を熱酸化することにより形成される。絶縁層１４の厚さは、例えば０．７μｍ以上、２．０μｍ以下である。なお、絶縁層１４の材質や厚さ、形成方法は限定されない。例えば絶縁層１４は、ＳｉＯ２と樹脂層とを含むものとしてもよい。また、絶縁層１４を樹脂層からなるものとしてもよい。
このように、基板１２は、基材１３と絶縁層１４とを有する。基材１３は、単結晶の真性半導体材料からなり、主面１３１から裏面１３２まで基材１３を貫通する貫通孔１３５を有している。絶縁層１４は、基材１３の主面１３１と、基材１３の貫通孔１３５の内壁面１３６を覆うように形成されている。従って、絶縁層１４（第１絶縁層１４１）の上面は、基板１２の基板主面１２１となり、基材１３の裏面１３２は基板１２の基板裏面１２２となる。そして、基板１２は、絶縁層１４（第２絶縁層１４２）にて覆われた貫通孔１２５を有する。
第３実施形態の配線部２０は、複数の主面配線２４と複数の柱状体２５とを含む。
主面配線２４は、基板１２の基板主面１２１の側に形成された配線部２０の一部である。主面配線２４は、上面２４１、下面２４２、側面２４３を有している。第３実施形態の主面配線２４は、金属層と導電層と第１めっき層とを含む。
主面配線２４の上には接合部４０が形成されている。接合部４０は、第２めっき層４１とはんだ層４４とを含む。半導体素子５０は、はんだ層４４に接続されている。
第２めっき層４１は、第１実施形態の半導体装置Ａ１０と同様に、主面配線２４を構成する第１めっき層の開口から露出する導電層に接続されている（図３参照）。なお、第３実施形態において、配線部２０（主面配線２４）を金属層と第１導電層と第１めっき層と第２導電層とを含む構成とし、第２導電層の上に第２めっき層４１を形成してもよい。
複数の柱状体２５は、基板１２を貫通するように形成されている。各柱状体２５は、貫通孔１２５の内部において、絶縁層１４に囲まれた部分に充填されるようにして形成されている。
各柱状体２５は、基板１２の基板主面１２１及び基板裏面１２２からそれぞれ露出している。各柱状体２５は、上面２５１、裏面２５２、及び複数の側面２５３を有している。上面２５１と裏面２５２は、厚さ方向ｚにおいて、互いに反対側を向く。上面２５１は、柱状体２５の内部、つまり柱状体２５の裏面２５２に向かって凹むように湾曲した湾曲面である。裏面２５２は、基板裏面１２２から露出する面である。柱状体２５の裏面２５２は、基板裏面１２２と面一である。側面２５３は、絶縁層１４の第２絶縁層１４２と接している。
なお、各柱状体２５の形状は限定されず、例えば円柱形状等であってもよい。第３実施形態では、主面配線２４と柱状体２５とは、同じ材料により一体として形成されている。なお、主面配線２４と柱状体２５とは、互いに異なる材料で別々に形成されていてもよい。
封止樹脂６０は、基板１２の基板主面１２１の側に配置され、半導体素子５０を覆うように形成されている。第３実施形態において、封止樹脂６０は、基板１２の基板主面１２１に接し、半導体素子５０、配線部２０（主面配線２５及び柱状体２５の上面１５２）を覆うように形成されている。第３実施形態において、封止樹脂６０は、厚さ方向ｚから視て基板１２と重なっている。封止樹脂６０は、厚さ方向ｚから視て矩形状である。
封止樹脂６０は、電気絶縁性を有する。封止樹脂６０は、例えば黒色等に着色された樹脂材料からなる。樹脂材料としては、例えばエポキシ樹脂、等の合成樹脂である。なお、封止樹脂６０の材質、形状は限定されない。
外部導電膜７０は、基板１２の基板裏面１２２に形成されている。外部導電膜７０は、柱状体２５の上面２５１を覆うように形成されている。外部導電膜７０は、半導体装置Ａ３０の外部接続端子となる。外部導電膜７０は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ｎｉ層、Ｐｄ（パラジウム）層、及びＡｕ（金）層である。なお、外部導電膜７０の材料は限定されないが、例えばＮｉ層及びＡｕ層が積層されて構成されてもよいし、Ｓｎであってもよい。
（製造工程）
次に、第３実施形態の半導体装置Ａ３０の製造方法の一例を説明する。
図２８から図３５は、第３実施形態の半導体装置Ａ３０の製造工程を説明するための断面図である。なお、図２８から図３５は、１つの半導体装置Ａ３０にかかる部分を示している。図２８から図３５において、２本の破線は、１つの半導体装置Ａ３０となる範囲を示す。これらの図において示される各方向の定義は、図２６及び図２７にて示される方向の定義と同一である。
図２８に示すように、基材８１３を用意する。基材８１３は、半導体装置Ａ３０の基材１３に対応するものである。基材８１３は、単結晶の半導体材料からなり、例えばＳｉ基板である。基材８１３は、厚さ方向において互いに反対側を向く主面８１３ａ及び裏面８１３ｂを有する。そして、基材８１３の主面８１３ａから凹む凹部８１３ｃを形成する。凹部８１３ｃは、後に貫通孔１３５となる部分である。凹部８１３ｃは、エッチングにより形成される。
次に、基材８１３の表面に絶縁層１４を形成する。絶縁層１４は、図２６に示す半導体装置Ａ３０の絶縁層１４となる部分である。絶縁層１４は、例えば基材８１３の表面を熱酸化することにより、基材１３の全面にわたって絶縁層１４を形成する。
図２９に示すように、配線部２０を形成する。第３実施形態の配線部２０は、例えば金属層と導電層と第１めっき層を含む。先ず、絶縁層１４の上に、金属層を形成する。金属層は、たとえば互いに積層されたＴｉ層及びＣｕ層からなる。次いで、金属層をレジスト層で覆い、そのレジスト層を露光・現像して開口を有するマスクを形成する。次に、例えば金属層を導電経路とした電解めっき法によりマスクから露出する金属層の表面にめっき金属を析出させて導電層を形成する。次に、例えば電解めっき法によりマスクから露出した導電層にめっき金属を析出させて第１めっき層を形成する。そして、マスクを除去し、露出する金属層を例えばエッチングにて除去することにより、主面配線２４及び柱状体２５を有する配線部２０を形成する。
図３０に示すように、接合部４０を形成する。第３実施形態の接合部４０は、第１実施形態の接合部４０と同様である。すなわち、接合部４０は、第２めっき層４１とはんだ層４４を含む。先ず、第２めっき層４１を配線部２０の主面配線２４の上に形成し、はんだ層４４を第２めっき層４１の上に形成する。なお、第３実施形態の配線部２０及び接合部４０を、第２実施形態の配線部２０及び接合部４０と同じ構成することもできる。
図３１に示すように、半導体素子５０を搭載する。半導体素子５０の搭載は、フリップチップボンディング（ＦＣＢ:Flip Chip Bonding）により行う。例えば、半導体素子５０にフラックスを塗布した後、フリップチップボンダを用いて半導体素子５０を接合部４０に仮付けする。その後、リフローにより接合部４０のはんだ層４４を液相状態とした後、冷却によりはんだ層４４を固化させることによって、接合部４０に半導体素子５０が接続される。
図３２に示すように、絶縁層１４の上面と半導体素子５０とを覆う封止樹脂６０を形成する。封止樹脂６０は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型により、封止樹脂６０を形成する。
図３３に示すように、基材８１３の一部を、例えば機械研削により研削する。基材８１３を裏面８１３ｂの側（図中下方）から研削し、凹部８１３ｃに形成した配線部２０（柱状体２５）を露出させる。研削後において、基材８１３の主面８１３ａとは反対側の面が裏面１３２となる。つまり、この研削工程により、貫通孔１３５を有する基材１３及び基材１３の裏面１３２側に露出する柱状体２５、及び主面配線２４を有する配線部２０を形成する。
図３４に示すように、基材１３の裏面１３２から露出する柱状体２５の裏面２５２に、外部導電膜７０を形成する。外部導電膜７０は、例えば、めっき金属からなる。例えば、無電解めっきにより、めっき金属、例えばＮｉとＰｄとＡｕとをこの順番で析出させることで、外部導電膜７０を形成する。なお、外部導電膜７０の構造、形成方法は限定されない。
図３５に示すように、封止樹脂６０の樹脂上面６０１にダイシングテープＤＴに貼付し、ダイシングブレードによって、基材１３、絶縁層１４、及び封止樹脂６０を第１方向ｘ及び第２方向ｙに沿って切断することで、個片化した半導体装置Ａ３０を形成する。以上の工程を経ることにより、半導体装置Ａ３０が製造される。
以上記述したように、第３実施形態によれば、以下の効果を奏する。
（３−１）単結晶の半導体材料からなる基材１３を用いた半導体装置Ａ３０において、半導体素子５０を実装する際のリフロー処理におけるはんだ層４４の流れ出しを抑制できる。
（第３実施形態の変更例）
・基材１３の裏面１３２に絶縁層が形成されていても良い。絶縁層は、電気絶縁性を有する被膜である。裏面１３２に形成される絶縁層として、例えばＳｉＯ２、樹脂、ＳｉＯ２及び樹脂とを含むもの、とすることができる。
（変更例）
本実施形態は、以下のように変更して実施することができる。
・図３６に示すように、接合部４０のはんだ層４４の側面４４３を、はんだ層４４の外側に向かって湾曲した面としてもよい。
Ａ１０，Ａ１１，Ａ１２，Ａ１３，Ａ２０，Ａ３０…半導体装置
１０，１１，１２…基板
２０…配線部
２１，２３，２４…主面配線
２２…貫通配線
３１…金属層
３２…導電層（第１導電層）
３３…第１めっき層
３４…第２導電層
４０…接合部
４１，４５…第２めっき層
４２…充填部
４３…突出部
４４…はんだ層
５０…半導体素子
６０…封止樹脂
７０…外部導電膜
１０５，１２５，１３５，６０５…貫通孔
１４１…第１絶縁層
１４２…第２絶縁層

Claims (22)

  1. 主面を有する基板と、
    前記主面に形成された第１導電層と、前記第１導電層の上に設けられ、酸化膜が形成される第１めっき層と、を有する配線部と、
    素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、
    前記第１めっき層と同じ材料からなり前記第１導電層に積層された第２めっき層と、前記第２めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、
    前記半導体素子を覆う封止樹脂と、
    を備えた半導体装置。
  2. 前記第１めっき層は、前記第１導電層の上面を露出する開口を有し、
    前記第２めっき層は、少なくとも前記開口内に充填されて前記第１めっき層と接続される、
    請求項１に記載の半導体装置。
  3. 前記開口の内壁面は、前記第１めっき層の内部に向かう凹状に形成されている、
    請求項２に記載の半導体装置。
  4. 前記開口の内壁面は、前記第１めっき層の上面側よりも前記第１めっき層の下面側が小さい、
    請求項２又は請求項３に記載の半導体装置。
  5. 前記第２めっき層は、前記開口内に設けられるとともに、前記第１めっき層の上面から突出している、
    請求項２から請求項４のいずれか一項に記載の半導体装置。
  6. 前記第２めっき層は、前記開口に充填された充填部と、前記第１めっき層の上面よりも突出する突出部とを有する、
    請求項２から請求項４のいずれか一項に記載の半導体装置。
  7. 前記主面と垂直な厚さ方向から視て、前記充填部は前記突出部よりも大きい、
    請求項６に記載の半導体装置。
  8. 前記主面と垂直な厚さ方向から視て、前記第１めっき層の開口は、前記第２めっき層の前記突出部よりも大きい、
    請求項６に記載の半導体装置。
  9. 前記充填部の上面は、前記第１めっき層の上面と面一である、
    請求項６から請求項８の何れか一項に記載の半導体装置。
  10. 主面を有する基板と、
    前記主面に形成された第１導電層と、前記第１導電層の上面に設けられ、酸化膜が形成される第１めっき層と、前記第１めっき層の上面に設けられた第２導電層と、を有する配線部と、
    素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、
    前記第２導電層に積層された第２めっき層と、前記第２めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、
    前記半導体素子を覆う封止樹脂と、
    を備えた半導体装置。
  11. 前記第２導電層の側面は、前記第２導電層の内部に向かう凹状に形成されている、
    請求項１０に記載の半導体装置。
  12. 前記基板は、前記主面と反対側を向く裏面と前記主面との間まで前記基板を貫通した貫通孔を有し、
    前記配線部は、前記第１導電層及び前記第１めっき層を含む主面配線と、前記貫通孔に設けられ、前記主面配線に接続された貫通配線と、を有する、
    請求項１から請求項１１のいずれか一項に記載の半導体装置。
  13. 前記貫通配線は、前記基板から露出する露出面を有し、
    前記半導体装置は、前記貫通配線の前記露出面を覆う外部導電膜をさらに有する、
    請求項１２に記載の半導体装置。
  14. 前記封止樹脂は、前記配線部の上面から前記封止樹脂の上面まで貫通する貫通孔を有し、
    前記配線部は、前記第１導電層及び前記第１めっき層を含む主面配線と、前記貫通孔に設けられ、前記主面配線に接続された貫通配線と、を有する、
    請求項１から請求項１１のいずれか一項に記載の半導体装置。
  15. 前記貫通配線は、前記封止樹脂から露出する露出面を有し、
    前記半導体装置は、前記貫通配線の前記露出面を覆う外部導電膜をさらに有する、
    請求項１４に記載の半導体装置。
  16. 前記基板は、樹脂から構成される、
    請求項１２から請求項１５のいずれか一項に記載の半導体装置。
  17. 前記基板は、半導体材料からなり、
    前記主面と前記第１導電層との間に介在する第１絶縁層と、
    前記貫通孔の内壁と前記貫通配線との間に介在する第２絶縁層と
    を備えた、
    請求項１２または請求項１３に記載の半導体装置。
  18. 前記貫通配線は、前記第１導電層を向く上面を有し、前記上面は、前記貫通配線の内側に向かう凹状である、
    請求項１７に記載の半導体装置。
  19. 前記第１導電層は、Ｃｕよりなり、
    前記第１めっき層及び前記第２めっき層は、Ｎｉよりなる、
    請求項１から請求項１８のいずれか一項に記載の半導体装置。
  20. 前記第２導電層は、Ｃｕよりなる、
    請求項１０又は請求項１１に記載の半導体装置。
  21. 前記第１導電層の下面に形成された金属層を備えた、
    請求項１から請求項２０のいずれか一項に記載の半導体装置。
  22. 前記金属層はＴｉを含む、
    請求項２１に記載の半導体装置。
JP2019120264A 2019-06-27 2019-06-27 半導体装置 Active JP7421877B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019120264A JP7421877B2 (ja) 2019-06-27 2019-06-27 半導体装置
US16/893,650 US11315866B2 (en) 2019-06-27 2020-06-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019120264A JP7421877B2 (ja) 2019-06-27 2019-06-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2021005687A true JP2021005687A (ja) 2021-01-14
JP7421877B2 JP7421877B2 (ja) 2024-01-25

Family

ID=74044055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019120264A Active JP7421877B2 (ja) 2019-06-27 2019-06-27 半導体装置

Country Status (2)

Country Link
US (1) US11315866B2 (ja)
JP (1) JP7421877B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023120196A1 (ja) * 2021-12-21 2023-06-29 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165577A (ja) * 2002-11-15 2004-06-10 Kyocera Corp 配線基板の製造方法
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019050302A (ja) * 2017-09-11 2019-03-28 ローム株式会社 半導体装置
JP2019102813A (ja) * 2017-12-04 2019-06-24 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP2007103840A (ja) 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
JP4547411B2 (ja) 2007-10-05 2010-09-22 富士通株式会社 半導体装置、及び半導体装置の製造方法
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
JP2013197263A (ja) 2012-03-19 2013-09-30 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165577A (ja) * 2002-11-15 2004-06-10 Kyocera Corp 配線基板の製造方法
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019050302A (ja) * 2017-09-11 2019-03-28 ローム株式会社 半導体装置
JP2019102813A (ja) * 2017-12-04 2019-06-24 ローム株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023120196A1 (ja) * 2021-12-21 2023-06-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7421877B2 (ja) 2024-01-25
US11315866B2 (en) 2022-04-26
US20200411425A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
US6958527B2 (en) Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
US7208842B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US11004782B2 (en) Semiconductor device with internal and external electrode and method of manufacturing
US10985083B2 (en) Semiconductor device and method for manufacturing the same
JP7421877B2 (ja) 半導体装置
JP6885701B2 (ja) 半導体装置
JP2019140145A (ja) 半導体装置およびその製造方法
US11869844B2 (en) Semiconductor device
JP2021034600A (ja) 半導体装置
JP2021086848A (ja) 半導体装置
JP3520764B2 (ja) 半導体装置およびその製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP7406973B2 (ja) 半導体装置
JP7416607B2 (ja) 半導体装置
JP2018088505A (ja) 半導体装置およびその製造方法
US20230083920A1 (en) Semiconductor device
WO2022131142A1 (ja) 半導体装置
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP2019102651A (ja) 半導体装置および半導体装置の製造方法
JP7269756B2 (ja) 半導体装置および半導体装置の製造方法
WO2023090261A1 (ja) 半導体装置
JP2021106177A (ja) 半導体装置
JP2023041023A (ja) 半導体装置
JP7430988B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R150 Certificate of patent or registration of utility model

Ref document number: 7421877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150