以下、本開示の半導体装置および本開示の半導体装置の製造方法の好ましい実施の形態について、図面を参照して具体的に説明する。
図1〜図5は、本開示の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置A10は、基板10、絶縁膜15、複数の導電層20、複数の端子24、複数の第1土台層31、複数の第2土台層32、複数の導電性接合材33、複数の酸化金属膜4、半導体素子5、および、封止樹脂6を備えている。
図1は、半導体装置A10を示す要部平面図である。なお、理解の便宜上、図1において、絶縁膜15、酸化金属膜4および封止樹脂6を省略する。図2は、図1のII−II線に沿う断面図である。図3は、図1のIII−III線に沿う断面図である。図4は、図1のIV−IV線に沿う断面図である。図5は、図4に示す断面の要部拡大図である。なお、図2〜図4において、理解の便宜上、一部の構成(たとえば導電性接合材33)の形状を簡略化している。また、これらの図において、平面図の左右方向を第1方向x、第1方向対して直交する、平面図の上下方向を第2方向y、第1方向xおよび第2方向yの両方に直交する方向を厚さ方向zと定義する。
半導体装置A10は、各種電子機器の回路基板に表面実装される形式のものである。半導体装置A10の形状は、図1に示すように、厚さ方向z視である平面視において矩形状であるが、これに限定されない。本実施形態においては、半導体装置A10は、図2〜図4に示すように装置主面f1および装置裏面f2を有する。装置主面f1および装置裏面f2は、厚さ方向zにおいて互いに反対側を向き、かつ、厚さ方向zにおいて離間する。本実施形態においては、半導体装置A10を回路基板に実装するとき、装置主面f1が実装面となる。
基板10は、半導体素子5を搭載し、半導体装置A10の基礎となる部材である。基板10は、単結晶材料である半導体材料からなる。本実施形態における半導体材料はシリコンであるが、これに限定されない。基板10は、図1に示すように、平面視矩形状である。基板10は、主面11、裏面12、複数の側面13、および、凹部14を有する。
主面11は、図2〜図4に示す基板10の上面である。半導体装置A10が回路基板に実装された際、主面11は回路基板に対向する。裏面12は、図2〜図4に示す基板10の下面である。半導体装置A10が回路基板に実装された際、裏面12は上方を向く。図2〜図4に示すように、主面11および裏面12は、ともに基板10の厚さ方向zに対して直交している。主面11および裏面12は、基板10の厚さ方向zにおいて互いに反対側を向いている。主面11および裏面12は、ともに平坦である。本実施形態においては、主面11は(100)面である。また、本実施形態においては、図1〜図4に示すように、基板10には主面11から窪む凹部14が形成されている。凹部14が形成されていることにより、図1に示すように、平面視において主面11は、凹部14を囲む枠状となっている。
複数の側面13の各々は、図2〜図4に示すように、主面11と裏面12との間に挟まれた、第1方向xまたは第2方向yの外側を向く面である。本実施形態においては、各側面13は、いずれも平坦であり、かつ、いずれも主面11および裏面12に対して直交している。
凹部14は、図1〜図4に示すように、主面11から窪むように形成された、半導体素子5の少なくとも一部を収容する部位である。凹部14は、厚さ方向zにおいて基板10を貫通していない。本実施形態においては、凹部14は平面視矩形状である。凹部14は、底面141および複数の連絡面142を有する。
底面141は、半導体素子5が搭載される面である。底面141は、基板10の厚さ方向zに対して直交している。底面141の平面視形状は矩形状であり、かつ、平坦である。
複数の連絡面142の各々は、図1〜図4に示すように、主面11および底面141につながる面である。各連絡面142は、図2〜図4に示すように、厚さ方向zにおいて、上端が主面11につながり、下端が底面141につながっている。各連絡面142は、底面141に対して傾斜している。本実施形態においては、凹部14は、4つの連絡面142を有する。各連絡面142が、底面141の四辺に沿ってそれぞれ形成されている。本実施形態においては、主面11が(100)面であるため、複数の連絡面142はいずれも(111)面からなる。したがって、複数の連絡面142の底面141に対するそれぞれの傾斜角はいずれも同じであり、その角度はおよそ55°である。
絶縁膜15は、図2〜図4に示すように、主面11、底面141および複数の連絡面142の全体を覆うように形成された被膜である。絶縁膜15は、電気絶縁性を有する。絶縁膜15は、基板10と導電層20との間に介在している。よって、絶縁膜15は、半導体材料からなる基板10と後述する導電体からなる導電層20とを絶縁するためのものである。本実施形態においては、絶縁膜15はSiO2からなる。なお、絶縁膜15の素材は限定されない。また、本実施形態においては、絶縁膜15の厚さは1〜2μmである。
複数の導電層20は、複数の端子24とともに、半導体装置A10と各種電子機器の回路基板との導電経路を構成する部材である。複数の導電層20は、互いに離間している。図1に示すように、各導電層20は、基板10の主面11、底面141および複数の連絡面142に形成されている。また、図2〜図5に示すように、各導電層20は、第1土台層31、第2土台層32および導電性接合材33を介して半導体素子5に導通している。なお、図1に示すように、本実施形態においては、複数の連絡面142のうち導電層20が形成されている面は第1方向xに離間した一対の連絡面142であり、第2方向yに離間した一対の連絡面142には導電層20が形成されていない。
複数の導電層20は、図2〜図5に示すように、絶縁膜15に接している。各導電層20は、互いに積層された複数の層からなる。各導電層20は、その積層構造として、バリア層201、シード層202およびめっき層203を有する。各導電層20において、図5に示すように、バリア層201が絶縁膜15に接して形成されている。本実施形態においては、バリア層201はTiからなる。また、図5に示すように、シード層202がバリア層201に接して形成され、めっき層203がシード層202に接して形成されている。よって、シード層202がバリア層201とめっき層203との間に介在している。本実施形態においては、シード層202およびめっき層203は、ともにCuからなる。シード層202およびめっき層203がCuであることから、バリア層201は絶縁膜15へのCu拡散防止のために形成される。本実施形態においては、バリア層201の厚さは50〜200nmである。シード層202は、めっき層203の円滑な形成を図る目的で形成される。本実施形態においては、シード層202の厚さは150〜800nmであり、めっき層203の厚さは3〜30μmである。したがって、めっき層203の厚さは、シード層202の厚さよりも厚い。
複数の導電層20の各々は、主面導電部21、連絡面導電部22および底面導電部23を含む。
各主面導電部21は、図1に示すように、主面11に形成された部位である。本実施形態においては、各主面導電部21は、平面視矩形状である。各主面導電部21は、第2方向yに延出した主面11と連絡面142との交線に沿って形成されている。各主面導電部21は、当該交線において各連絡面導電部22につながっている。
各連絡面導電部22は、図1に示すように、第1方向xに離間した一対の連絡面142に形成された部位である。各連絡面導電部22は、図4に示すように、厚さ方向zにおいて、上端が各主面導電部21にそれぞれつながり、下端が各底面導電部23にそれぞれつながっている。
各底面導電部23は、図1に示すように、底面141に形成された部位である。本実施形態においては、各底面導電部23は、第1方向xに離間した一対の連絡面142のいずれかと底面141との交線において連絡面導電部22につながっている。図2〜図5に示すように、各底面導電部23には、各第1土台層31、各第2土台層32および各導電性接合材33をそれぞれ介して、半導体素子5が搭載されている。
複数の端子24は、半導体装置A10を各種電子機器の回路基板に実装するために用いられる部材である。各端子24は、各主面導電部21にそれぞれつながっている。各端子24は、導電層20、第1土台層31、第2土台層32、および、導電性接合材33をそれぞれ介して半導体素子5に導通している。本実施形態においては、複数の端子24はそれぞれ、柱状体241および電極パッド242を有する。
各柱状体241は、図4に示すように、各主面導電部21に導通する部位である。各柱状体241は、図4に示すように、厚さ方向zにおいて、下端が主面導電部21につながり、上端が封止樹脂6から露出している。本実施形態においては、各柱状体241は、Cuを含む金属からなるが、これに限定されない。また、本実施形態においては、各柱状体241の形状は四角柱である。なお、四角柱に限らず、円柱あるいは他の角柱などであってもよい。
各電極パッド242は、図1に示すように、平面視矩形状の部位である。各電極パッド242は、厚さ方向zにおいて、封止樹脂6から露出している。電極パッド242は、図4に示す柱状体241の上端に形成され、かつ柱状体241の該上端の全体に接している。また、各電極パッド242は、平面視において主面導電部21および封止樹脂6のそれぞれの一部ずつと重なっている。本実施形態においては、各電極パッド242は、たとえばNi層、Pd層およびAu層からなり、この順序で互いに積層されている。なお、各電極パッド242において、Ni層が各柱状体241に接する。
半導体装置A10においては、複数の導電層20および複数の端子24により、装置主面f1が実装面となる。なお、図1に示す複数の導電層20および複数の端子24の配置形態は一例であり、実際の半導体装置A10における複数の導電層20および複数の端子24の配置形態は、これに限定されない。
複数の第1土台層31はそれぞれ、図2〜図5に示すように、導電層20(底面導電部23)上に形成されている。各第1土台層31は、Cuを含む金属からなる。各第1土台層31の厚さはそれぞれ、3〜5μmである。本実施形態においては、各第1土台層31はいずれも、第1土台層主面311、第1土台層裏面312、および、複数の第1土台層側面313を有している。
第1土台層主面311および第1土台層裏面312は、図5に示すように、厚さ方向zにおいて離間しており、互いに反対側を向く。第1土台層主面311は第2土台層32に対向し、第1土台層裏面312は導電層20(底面導電部23)に対向する。第1土台層裏面312は、底面導電部23に当接する。よって、第1土台層裏面312が、本発明の「当接面」に相当する。複数の第1土台層側面313は、各々が第1土台層主面311および第1土台層裏面312に繋がる。また、複数の第1土台層側面313の各々は、図5に示すように、底面導電部23に対して直立している。
複数の第2土台層32は、図2〜図5に示すように、各第1土台層31上にそれぞれ形成されている。各第2土台層32は、Niを含む金属からなる。各第2土台層32の厚さはそれぞれ、およそ1〜5μmである。各第2土台層32は、第2土台層主面321、第2土台層裏面322、および、複数の第2土台層側面323を有している。
第2土台層主面321および第2土台層裏面322は、図5に示すように、厚さ方向zにおいて離間しており、互いに反対側を向く。第2土台層主面321は導電性接合材33に対向し、第2土台層裏面322は第1土台層31に対向する。よって、第2土台層裏面322が、本発明の「対向面」に相当する。第2土台層裏面322は、図5に示すように、第1土台層31(第1土台層主面311)および封止樹脂6に接する。複数の第2土台層側面323の各々は、第2土台層主面321および第2土台層裏面322に繋がる。本実施形態における各第2土台層側面323は、平面視において、各第1土台層側面313のそれぞれよりも外側に位置する。よって、第2土台層32は、図5に示すように、x方向およびy方向の両方において、第1土台層31よりも突き出ている。また、第1土台層31は、平面視において、そのすべてが第2土台層32に重なる。なお、半導体装置A10は第2土台層32を備えていなくてもよい。ただし、第2土台層32を備えておくことで、導電性接合材33が第1土台層31に浸透することを防ぐことができる。
複数の導電性接合材33は、図2〜図5に示すように、各第2土台層32上に形成されている。各導電性接合材33は、半導体素子5と各導電層20の各底面導電部23との間にそれぞれ介在する。各導電性接合材33は、導電性を有した部材であり、たとえば、Snを含む合金からなる。このような合金を例示すると、Sn―Sb系合金、またはSn―Ag系合金などの鉛フリーはんだあるいは鉛含有のはんだなどがある。複数の導電性接合材33により、半導体素子5は各底面導電部23に固着によって搭載され、かつ半導体素子5と各底面導電部23との導通が確保される。各導電性接合材33は、接合材主面331、接合材裏面332、および、接合材側面333を有している。
接合材主面331および接合材裏面332は、図5に示すように、厚さ方向zにおいて離間しており、互いに反対側を向く。接合材主面331および接合材裏面332は、ともに平坦であり、かつ、平面視矩形状である。なお、接合材主面331および接合材裏面332の平面視における形状は、矩形状に限定されず、円形状であってもよい。接合材主面331は、半導体素子5に接する。接合材裏面332は、第2土台層32に接する。厚さ方向zから見て、接合材主面331は、接合材裏面332に重なり、かつ、接合材裏面332よりも小さい。接合材側面333は、図5に示す上端が接合材主面331に繋がり、図5に示す下端が接合材裏面332に繋がる。接合材側面333は、封止樹脂6に接する。本実施形態においては、接合材側面333は、導電性接合材33の外側に盛り上がった曲面である。なお、各導電性接合材33は、図5に示す形状に限定されない。
複数の酸化金属膜4は、後述する酸化処理工程において形成される被膜である。酸化金属膜4が、本発明の「金属膜」に相当する。本実施形態においては、各酸化金属膜4の厚みは、40〜100Å程度である。各酸化金属膜4は、導電層被覆部41、第1土台層被覆部42、および、柱状体被覆部43を有している。
各導電層被覆部41は、図2〜図5に示すように各導電層20をそれぞれ覆う部分である。本実施形態においては、各導電層20の表層(めっき層203)がCuであることより、各導電層被覆部41はCuOを含む酸化金属からなる。
各第1土台層被覆部42は、図2〜図5に示すように第1土台層31を覆う部分である。本実施形態においては、第1土台層被覆部42は、複数の第1土台層側面313をそれぞれ覆っている。本実施形態においては、各第1土台層31がCuであることより、各第1土台層被覆部42はCuOを含む酸化金属からなる。
各柱状体被覆部43は、図4に示すように各柱状体241をそれぞれ覆う部分である。本実施形態における各柱状体被覆部43は、各柱状体241の側面をそれぞれ覆っている。本実施形態においては、各柱状体241がCuであることより、各柱状体被覆部43はCuOを含む酸化金属からなる。
半導体素子5は、図2〜図5に示すように、底面141に形成された複数の底面導電部23に複数の第1土台層31、複数の第2土台層32、および、複数の導電性接合材33を介して搭載されている。本実施形態においては、半導体素子5は、たとえばホール素子である。なお、半導体素子5は、ホール素子に限定されず、LEDあるいは集積回路(IC)などであってもよい。本実施形態においては、半導体素子5は、素子基板51、感磁層52、第1絶縁層53、複数の下地導電部54、第2絶縁層55および複数の端子導電部56を備えている。図6〜図8は、本実施形態における半導体素子5を示している。
図6は、半導体素子5を示す底面図である。図7は、図6におけるVII−VII線に沿う断面図である。図8は、図6に示す断面図の要部拡大図である。
素子基板51は、半導体素子5の土台をなすものである。素子基板51としては、Si基板、SiC基板、サファイア単結晶基板、化合物半導体基板、比較的大きい抵抗値の半絶縁性基板等を採用できる。素子基板51は、化合物半導体基板の場合、InSb,InAsまたはGaAsを含んでいてもよい。本実施形態では、素子基板51は、GaAsを含む半絶縁性の化合物半導体基板である。素子基板51の形状および大きさは特に限定されず、その一例として、厚さ方向z視で0.27mm×0.27mmの略直方体形状のものが挙げられる。
感磁層52は、n型不純物が添加された化合物半導体を含む。感磁層52は、化合物半導体としてのInSb,InAsまたはGaAsを含んでいてもよい。感磁層52は、n型不純物としてのSiを含んでいてもよい。本実施形態では、感磁層52は、GaAsを含み、正の抵抗温度係数を有している。「抵抗温度係数」とは、1℃あたりの抵抗値の変化量の百万分率で定義される。感磁層52の厚さは、たとえば2000Å以上15000Å以下であってもよい。
図6に示すように、本実施形態の感磁層52は、一対の入力側領域521および一対の出力側領域522を有している。一対の入力側領域521は、素子基板51および感磁層52の厚さ方向z視中央から、x方向およびy方向に対して交差する方向に、それぞれ反対側に延びている。一対の出力側領域522は、x方向およびy方向に対して交差する方向に、それぞれ反対側に延びており、一対の入力側領域521とは、略線対称の関係となっている。すなわち、一対の入力側領域521と一対の出力側領域522とは、厚さ方向z視略矩形状の素子基板51の一対の対角線に沿って延びる配置とされている。
第1絶縁層53は、素子基板51および感磁層52の一部ずつを覆っている。第1絶縁層53は、たとえばSiN、SiO2またはSiONからなる。以下の説明においては、第1絶縁層53がSiNからなる場合を例に説明する。第1絶縁層53の厚さは、たとえば1000Å〜3000Åである。第1絶縁層53は、4つの第1開口531を有している。第1開口531は、感磁層52の一部を露出させている。本実施形態においては、2つの第1開口531が、一対の入力側領域521の一部をそれぞれ露出させており、2つの第1開口531が、一対の出力側領域522の一部をそれぞれ露出されている。また、本実施形態においては、第1開口531は、感磁層52から露出した素子基板51の一部を露出させている。なお、第1開口531は、素子基板51および感磁層52の一部ずつを露出させるものに限定されず、たとえば、感磁層52のみを露出させるものであってもよい。この場合、仮に厚さ方向z視において素子基板51、感磁層52および第1絶縁層53のみを観察した場合、第1開口531の内側には、感磁層52のみが表れる。
本実施形態においては、図6に示すように、第1開口531の厚さ方向z視形状は、x方向に沿う一対の辺、y方向に沿う一対の辺、およびx方向に沿う辺とy方向に沿う辺との間に介在する斜辺、の5辺を有する形状である。前記斜辺は、感磁層52(入力側領域521または出力側領域522)と交差している。
4つの下地導電部54は、感磁層52とオーミックコンタクトを形成するためのものであり、感磁層52のうち4つの第1開口531から露出した部分にそれぞれ積層されている。図8に示すように、本実施形態においては、下地導電部54は、感磁層被覆部541、基板被覆部542および延出部543を有する。
感磁層被覆部541は、感磁層52を覆う部分である。基板被覆部542は、素子基板51のうち第1開口531から露出した部分を覆う部分である。延出部543は、第1開口531から延出して、第1絶縁層53を覆う部分である。図示された例においては、感磁層被覆部541および基板被覆部542によって第1開口531の全てが占められている。すなわち、下地導電部54は、厚さ方向z視において第1開口531のすべてを内包している。
下地導電部54は、感磁層52とオーミックコンタクトを形成可能な材質からなり、その一例としてAuを主成分とするGeおよびNiとの合金が挙げられる。下地導電部54の厚さは、たとえば1000Å〜3000Åである。本実施形態においては、図6に示すように、下地導電部54の厚さ方向z視形状は、第1開口531と略相似形状の5辺を有する形状である。
第2絶縁層55は、第1絶縁層53および下地導電部54の少なくとも一部を覆っており、絶縁性材料からなる。第2絶縁層55の材質としては、たとえばSiN、SiO2、SiON、ポリイミド樹脂またはフェノール樹脂が挙げられる。以降の説明においては、第2絶縁層55がSiNからなる場合を例に説明する。第2絶縁層55の厚さは、たとえば0.8μm〜5.0μmであり、好ましくは、第1絶縁層53の厚さよりも大である。
第2絶縁層55は、4つの第2開口551を有する。第2開口551は、各々が下地導電部54の少なくとも一部を露出させている。第2開口551は、厚さ方向z視において第1開口531に内包されている。本実施形態においては、図6に示すように、第2開口551の厚さ方向z視形状は、第1開口531と略相似形状の5辺を有する形状である。本実施形態においては、第2開口551は、その内部のすべてが下地導電部54によって占められている。
4つの端子導電部56は、半導体素子5と外部との導通を図るための部位である。端子導電部56は、第2開口551から露出した下地導電部54に積層されている。端子導電部56は、主成分としてたとえばNiを含む。また、端子導電部56は、PdおよびAuをさらに含む。なお、PdおよびAuは、典型的には、主成分としてNiの表層にごく薄い層として積層された形態とされる。端子導電部56の厚さとしては、たとえばNiからなる層が、0.8μm〜5.0μmであり、Pdからなる層が0.08μ〜0.2μmであり、Auからなる層が0.02μm〜0.05μmである。図7および図8に示すように、端子導電部56の厚さは、第2絶縁層55の厚さよりも大であり、端子導電部56は、第2絶縁層55からz方向に突出している。
図8に示すように、本実施形態の端子導電部56は、充填部561および延出部562を有する。充填部561は、第2開口551を埋める部分である。図示された例においては、第2開口551によって形成される空間のすべてが、充填部561によって埋められている。延出部562は、厚さ方向z視において第2開口551から延出する部分である。図6および図8に示すように、端子導電部56は、延出部562を有するものの、厚さ方向z視において第1開口531および下地導電部54に内包されている。なお、図8に示す一点鎖線は、端子導電部56(充填部561)の外縁からz方向下方に延ばした補助線である。また、端子導電部56の厚さ方向z視形状は、第2開口551と略相似形状の5辺を有する形状である。
封止樹脂6は、たとえば電気絶縁性を有する黒色のエポキシ樹脂からなる。図2〜図4に示すように、封止樹脂6は凹部14内に充填され、かつ平面視において複数の柱状体241が形成された部分を除いた主面11を覆っている。あわせて、封止樹脂6は半導体素子5を覆っている。封止樹脂6は、樹脂主面61および複数の樹脂側面63を有する。樹脂主面61および複数の樹脂側面63は、半導体装置A10においていずれも露出した面である。
図2〜図4に示すように、樹脂主面61は主面11と同方向を向く面である。樹脂主面61は平坦である。本実施形態においては、樹脂主面61は、図4に示す複数の柱状体241のそれぞれの上端と面一である。また、各樹脂側面63は、樹脂主面61と絶縁膜15との間に挟まれた、第1方向x、または第2方向yの外側を向く面である。本実施形態においては、封止樹脂6は4つの樹脂側面63を有する。各樹脂側面63は、いずれも平坦である。本実施形態においては、複数の樹脂側面63はそれぞれ、基板10の側面13と面一である。
次に、図9〜図22に基づき、半導体装置A10の製造方法の一例について説明する。図9〜図22のうち、図11および図22を除く図は、半導体装置A10の製造方法に係る工程を示す断面図である。該断面は、図4に示す断面と同一である。図11は、図10に示す工程を経たときの後述する基板810の状態を示す斜視図である。図22は、半導体装置A10の製造方法に係る工程を示す平面図である。なお、図9〜図22において、理解の便宜上、一部の構成の形状を簡略化している。
最初に、図9に示すように、厚さ方向zを向く主面811を有する基板810を用意し、基板810に主面811から窪む凹部814を形成する。基板810は、単結晶の真性半導体材料からなる。本実施形態における真性半導体材料はシリコンである。基板810は、半導体装置A10の基板10に相当する部分の集合体であり、例えばシリコンウエハである。凹部814は、次の手順により形成される。
まず、図9に示すように、基板810の主面811に対して第1絶縁膜802を形成する。本実施形態に係る第1絶縁膜802は、たとえばSi3N4からなる薄膜であり、プラズマCVDにより形成される。この場合において、主面811は(100)面であり、かつ、第1絶縁膜802により全面が覆われた状態になる。そして、形成した第1絶縁膜802に対してフォトリソグラフィによりマスクを形成した後、ドライエッチングの代表例である反応性イオンエッチング(RIE:Reactive Ion Etching)により第1絶縁膜802を部分除去する。第1絶縁膜802がSi3N4から構成される場合は、たとえばCF4をエッチングガスとする。これにより、図9に示すように、第1絶縁膜802には、開口部803が形成され、開口部803から主面811が露出する。本実施形態においては、開口部803は平面視において矩形状である。
次いで、図10および図11に示すように、開口部803から露出する主面811から窪む凹部814を基板810に形成する。凹部814が半導体装置A10の基板10の凹部14に相当する。凹部814は、主面811と平行であり、かつ矩形状の底面814aと、底面814aおよび主面811の双方につながり、かつ底面814aに対して傾斜している4つの連絡面814bとを有する。凹部814は、アルカリ性の溶液を用いた異方性エッチングにより形成される。当該溶液は、たとえばKOH(水酸化カリウム)溶液またはTMAH(水酸化テトラメチルアンモニウム)溶液である。この場合において、各々の連絡面814bは、いずれも(111)面である。凹部814を形成した後、基板810に形成された第1絶縁膜802を全て除去する。第1絶縁膜802がSi3N4から構成される場合は、たとえばCF4をエッチングガスとした反応性イオンエッチングまたは加熱リン酸溶液を用いたウェットエッチングにより除去される。このとき、図11に示すように、基板810において互いに離間する複数の凹部814と、各々の凹部814を囲む主面811とが現れる。図11において、半導体装置A10の基板10に相当する範囲を想像線(二点鎖線)で示す。以上の手順により凹部814が形成される。
次いで、図12に示すように、主面811および凹部814に接する第2絶縁膜815を形成する。第2絶縁膜815が半導体装置A10の絶縁膜15に相当する。第2絶縁膜815は、SiO2からなり、その厚さは、1〜2μmである。第2絶縁膜815は、主面811に加え、凹部814を構成する底面814aおよび連絡面814bを熱酸化法により酸化させることで形成される。
次いで、図13および図14に示すように、凹部814を含む基板810に、第2絶縁膜815に接する導電層820を形成する。当該導電層820を形成する工程が、本発明の「導電層形成工程」に相当する。導電層820を形成する工程では、バリア層821およびシード層822を形成する工程と、めっき層823を形成する工程とを含む。導電層820が半導体装置A10の導電層820に相当する。また、バリア層821、シード層822、および、めっき層823が半導体装置A10のバリア層201、シード層202、および、めっき層203にそれぞれ相当する。
まず、図13に示すように、第2絶縁膜815に接するバリア層821およびシード層822をそれぞれ形成する。バリア層821およびシード層822の形成範囲は、第2絶縁膜815の形成範囲と同一である。先に、第2絶縁膜815に接するバリア層821を形成し、その後、バリア層821に接するシード層822を形成する。バリア層821およびシード層822は、ともにスパッタリング法により形成される。本実施形態においては、バリア層821は、Tiからなり、その厚さは50〜200nmである。また、本実施形態においては、シード層822は、Cuからなり、その厚さは150〜800nmである。
続いて、図14に示すように、シード層822に接するめっき層823を形成する。めっき層823は、フォトリソグラフフィによりパターンを形成した後、電解めっきにより形成される。めっき層823は、パターンを構成するレジスト層(図示略)から露出したシード層822に形成される。めっき層823を形成した後、当該レジスト層を除去する。本実施形態においては、めっき層823は、Cuからなり、その厚さは3〜30μmである。以上に示す工程(導電層形成工程)を経て、基板810に導電層820が形成される。
次いで、図15に示すように、導電層820上に第1土台層831を形成する。本実施形態における第1土台層831は、凹部814の底面814a上に形成された導電層820の一部に形成される。本実施形態においては、第1土台層831は、平面視矩形状である。
次いで、図15に示すように、第1土台層831上に第2土台層832を形成する。本実施形態における第2土台層832の形成範囲は、第1土台層831の形成範囲と同一である。したがって、この時点では、平面視において、第1土台層831と第2土台層832とはすべてが重なっている。
次いで、図15に示すように、第2土台層832上に導電性接合材833を配置する。本実施形態における導電性接合材833は、シード層822を活用した電解めっきによって、析出されたSnを含む合金からなる。この合金としては、Sn−Sb系合金、またはSn−Ag系合金などの鉛フリーはんだである。この導電性接合材配置工程により、第2土台層832上に導電性接合材833が配置される。
次いで、図16に示すように、主面811に形成された導電層820に導通する複数の柱状体824aを形成する。柱状体824aが、半導体装置A10の端子24の柱状体241に相当する。本実施形態における柱状体824aは、Cuから構成される。柱状体824aは、フォトリソグラフィによりパターンを構成するレジスト層(図示略)を形成した後、シード層822を活用した電解めっきにより形成される。柱状体824aは、パターンを構成するレジスト層(図示略)から露出しためっき層823に形成される。柱状体824aを形成した後、当該レジスト層を除去する。
次いで、図17に示すように、めっき層823に覆われていないバリア層821およびシード層822を除去する。まず、リン酸および過酸化水素水の混合溶液を用いたウェットエッチングによりシード層822を除去する。このとき、シード層822と同質である部分(めっき層823、第1土台層831、柱状体824a)であって、上記混合溶液にさらされる部分も、シード層822の層厚に相当する厚さ分だけウェットエッチングにより除去される。この結果、図17に示すように、第1土台層31のx方向寸法およびy方向寸法が、第2土台層32よりも小さくなる。続いて、KOHおよび過酸化水素水の混合溶液を用いたウェットエッチングによりバリア層821を除去する。
次いで、酸化処理によって、図18に示すように、酸化金属膜84を形成する。本実施形態における酸化処理においては、図17に示す基板810を酸素プラズマ雰囲気に曝露させる。これにより、導電層820、第1土台層831、および、柱状体824aにおいて、表面が露出した部分が酸化する。本実施形態においては、導電層820、第1土台層831、および、柱状体824aはすべてCuを含む金属であるので、形成される酸化金属膜84はCuOを含む酸化金属である。この酸化処理工程を経た酸化金属膜84が、半導体装置A10の酸化金属膜4に相当する。
次いで、図19に示すように、凹部814に収容されるように、半導体素子85を基板810(底面814a)に搭載する。半導体素子85が、半導体装置A10の半導体素子5に相当する。半導体素子85の搭載はFCBにより行う。具体的には、たとえばスピンコータ(回転式塗布装置)を用いて、基板810の全面にフラックス(図示略)を塗布する。その後、たとえばフリップチップボンダ(図示略)を用いて半導体素子85を導電性接合材833上に載置する。これにより、半導体素子85は、導電性接合材833に仮付けされる。このとき、導電性接合材833は、底面814aに形成された導電層820と半導体素子85との間に介在した状態となる。そして、リフローによって、導電性接合材833を加熱し溶融させた後に、導電性接合材833を冷却し固化させる。この過程を経ることで、半導体素子85が基板810(底面814a)に搭載される。これにより、半導体素子85と導電層820とが、第1土台層831、第2土台層832、および、導電性接合材833を介して、導通接合される。
上述する半導体素子85を基板810に搭載する工程において、リフローによって導電性接合材833を加熱し溶融させたとき、導電性接合材833が液相状態となるので、流動性が高くなる。液相状態となった導電性接合材833は、表面張力に起因した応力が作用する。このとき、液相状態である導電性接合材833は、第1土台層831および導電層820の表面に形成された酸化金属膜84に対する接触角が第1土台層831や導電層820に対する接触角よりも大きい。すなわち、導電性接合材833は、第1土台層831および導電層820の表面に形成された酸化金属膜84に対して濡れにくい。したがって、導電性接合材833がリフロー時の加熱によって液相状態となっても、酸化金属膜84に流れ出すことなく、第2土台層832上に留まる。そして、導電性接合材833を冷却することで、導電性接合材833は、図19に示すように、第2土台層832上に留まったまま固化する。
次いで、図20に示すように、基板810に半導体素子85を覆う封止樹脂86を形成する。封止樹脂86が、半導体装置A10の封止樹脂6に相当する。封止樹脂86は、基板810に形成された凹部814を充填し、かつ複数の柱状体824aおよび半導体素子85を完全に覆うように形成する。封止樹脂86は、たとえば電気絶縁性を有する黒色のエポキシ樹脂からなる。
次いで、図21に示すように、封止樹脂86の上部から研削し、複数の柱状体824aの上端を封止樹脂86から露出させる。このとき、複数の柱状体824aの上部に形成されていた酸化金属膜84も同時に削り取られる。そして、図21に示す封止樹脂86の上面が樹脂主面861となり、複数の柱状体824aの上端はそれぞれ、樹脂主面861と面一となる。その後、図21に示すように、樹脂主面861から露出した複数の柱状体824aのそれぞれに接する電極パッド824bを形成する。電極パッド824bが、半導体装置A10の端子24の電極パッド242に相当する。本実施形態においては、電極パッド824bは、無電解めっきによりNiめっき層、Pdめっき層およびAuめっき層の順に各めっき層を析出させることで形成される。よって、電極パッド824bの表層はAuめっき層である。
次いで、図22に示すように、基板810を第1方向xおよび第2方向yに配置された切断線CLに沿って切断(ダイシング)することで、半導体素子85ごとの個片に分割する。切断にあたっては、たとえばプラズマダイシングにより行う。前記個片が半導体装置A10となる。以上の工程を経ることにより、半導体装置A10が製造される。
次に、本実施形態に係る半導体装置A10の作用効果について説明する。
本実施形態によれば、半導体装置A10において、導電性接合材33と導電層20との間に、第1土台層31が介在する。また、半導体装置A10は酸化金属膜4を備えており、酸化金属膜4は、第1土台層側面313を覆う第1土台層被覆部42および導電層20を覆う導電層被覆部41を有する。この構成をとることで、基板810(基板10と同質)に半導体素子85(半導体素子5と同質)を搭載する工程において、リフロー時の加熱によって、導電性接合材833(導電性接合材33と同質)が液相状態となっても、上記するように、導電性接合材833は、酸化金属膜84の表面に流れ出さずに、第2土台層832(第2土台層32と同質)上に留まる。したがって、導電性接合材833が流れ出てしまうことを抑制できる。これにより、半導体装置A10において、半導体素子5の接合強度の低下を抑制することができる。また、導電性接合材33が第2土台層32上に均一に配置されるので、半導体素子5が傾くことを抑制できる。したがって、半導体素子5の機能低下を抑制できる。たとえば、本実施形態のように、半導体素子5がホール素子である場合、ホール素子の感磁面が傾くことを抑制できる。よって、適切に磁場を検出することができる。なお、半導体素子5がLEDである場合では、照射方向が傾くことを抑制できる。よって、適切な方向に光を照射することができる。さらには、半導体装置A10において、導電性接合材833が意図せぬ方向に流れ出すことを抑制できるので、短絡不良を抑制することができる。
本実施形態によれば、半導体装置A10は、導電性接合材33と導電層20との間に、第1土台層31が介在している。この構成をとることで、導電性接合材33と導電層20との距離を大きくすることができる。したがって、リフロー時の加熱により液相状態となった導電性接合材833が導電層820に接触しにくくなる。
本実施形態によれば、酸化金属膜4は柱状体被覆部43を有している。すなわち、柱状体241の側面が酸化金属膜4で覆われている。たとえば、半導体装置A10を回路基板に実装するときに、はんだを用いる。このはんだは半導体装置A10の内部に浸入してくることがある。たとえば、電極パッド242と封止樹脂6の界面を伝って浸入する。このとき、柱状体241が酸化金属膜4で覆われていなければ(柱状体被覆部43を有していなければ)、はんだは柱状体241を伝ってさらに拡散する恐れがある。なぜならば、Cuからなる柱状体241ははんだが濡れやすいからである。しかしながら、本実施形態においては、はんだが濡れにくい酸化金属膜4(柱状体被覆部43)が柱状体241を覆っているため、内部に浸入してきたはんだが酸化金属膜4を伝ってさらに拡散することを抑制できる。
本実施形態によれば、半導体素子85をFCBするときに、フラックスを基板810に対して、全面塗布している。半導体装置A10の製造工程において、導電層820は自然酸化によって表面に酸化膜が形成されるが、フラックスが塗布されることで、自然酸化による酸化膜が除去される。そのため、導電層820が露出するので、その後のリフローによって導電性接合材833が導電層820に流れ出しやすくなってしまう。なお、自然酸化による酸化膜が完全に除去されなくても、酸化膜が薄くなるので、導電性接合材833が流れやすくなる。しかしながら、本実施形態においては、酸化処理を行うことで、導電層820を覆う酸化膜(酸化金属膜84)の膜厚を厚くしている。これにより、フラックスが塗布された場合であっても、酸化膜が完全に除去されず、酸化金属膜84(導電層被覆部41)が残るため、リフロー時に導電性接合材833が流れ出すことを抑制することができる。なお、フラックスを全面塗布せずに、必要な部分に対してだけ塗布すればよいが、半導体装置A10の小型化や基板10に凹凸(本実施形態においては凹部14)がある場合、部分的にフラックスを塗布することが困難である。したがって、フラックスを基板810に対して全面塗布する必要がある。以上のことから、フラックスを全面塗布しなければならない場合において、酸化処理により導電層820および第1土台層831を覆う酸化金属膜84を形成することは、リフロー時に導電性接合材833が流れ出ることを抑制するのに有効である。
本実施形態によれば、酸化金属膜4を形成することで液相状態であるはんだが流れ出すことを抑制している。発明者の研究によれば、酸化金属膜4の代わりに、たとえば窒化膜などの他の保護膜で覆うことも可能であるが、この場合、半導体装置A10の使用時において、他の保護膜の影響(例えば熱応力など)により、基板10にクラックが発生し、パッケージ割れが生じうることが判明した。また、酸化金属膜4で覆う場合には、このようなことが発生しないことを判明した。したがって、本実施形態によれば、酸化金属膜4を用いることで、半導体装置A10の信頼性を向上させることができる。
本実施形態によれば、図4に示すように、柱状体241を有した端子24を形成することで、基板10の主面11に対して封止樹脂6が突出した形態となっている。ここで、凹部14は、半導体装置A10の製造などの都合上、その形状が制限されやすく、条件によっては凹部14内に搭載される半導体素子5が主面11から突出することがある。このような場合であっても、半導体素子5の設計変更を行わずに半導体素子5を封止樹脂6によって完全に覆い、半導体装置A10のパッケージを適切に行うことができる。
本実施形態では、柱状体824aを形成する工程(図16参照)を、導電性接合材833を形成する工程(図15参照)の後であり、かつ、バリア層821およびシード層822を除去する工程(図17参照)の前に行う場合を示したが、これに限定されない。例えば、柱状体824aを形成する工程を、酸化金属膜84を形成する工程(図18参照)の後であり、かつ、半導体素子85を搭載する工程(図19参照)の前に行ってもよい。この場合、柱状体824aの側面には、酸化金属膜84は形成されない。すなわち、半導体装置A10における酸化金属膜4は、柱状体被覆部43を有していない。なお、当該変形例においては、柱状体824aを形成する前に、当該柱状体824aを形成する部分における酸化金属膜84を除去する必要がある。また、柱状体824aを形成する工程を、バリア層821およびシード層822を除去する工程の後であり、かつ、酸化金属膜84を形成する工程の前に行ってもよい。
本実施形態では、各導電性接合材33において、接合材側面333が曲面である場合を示したが、これに限定されず、接合材側面333が平坦であってもよい。なお、この場合、接合材側面333が、接合材主面331および接合材裏面332の両方に直交していてもよいし、導電性接合材33の厚さ方向zに直交する断面が接合材主面331から接合材裏面332に向かうほど大きく(あるいは小さく)なるように傾斜していてもよい。例えば、図23は、接合材側面333が、平坦であり、かつ、接合材主面331および接合材裏面332の両方に直交している場合の変形例を示している。
本実施形態では、各導電層20(主面導電部21、連絡面導電部22および底面導電部23)の平面視形状は、図1に示すものに限定されない。例えば、図24のように構成してもよい。図24は、第1実施形態(図1参照)と比較して、連絡面導電部22が平面視矩形状である点で異なる。なお、図24は一例である。
以下に、本開示の他の実施形態について説明する。なお、これらの図において、上記第1実施形態と同一または類似の要素には、上記第1実施形態と同一の符号を付している。
図25〜図27は、本開示の第2実施形態に基づく半導体装置を示している。第2実施形態の半導体装置A20は、上述する半導体装置A10と比較して、装置裏面f2が回路基板に実装するときの実装面となる点で異なる。そのために、半導体装置A20は、半導体装置A10と比較して、主に、基板10、複数の導電層20および複数の端子24の構成が異なる。また、半導体装置A20は、半導体装置A10と比較して、樹脂層71および絶縁膜72をさらに備えている点で異なる。
図25は、半導体装置A20の平面図であり、理解の便宜上、酸化金属膜4および封止樹脂6を省略する。図26は、半導体装置A20の底面図である。図27は、図25のXXVII−XXVII線に沿う断面図であり、理解の便宜上、一部の構成を簡略化している。なお、理解の便宜上、図25において、酸化金属膜4および封止樹脂6を省略する。また、図25および図26において、一部の構成要素を隠れ線(破線)で示している。
本実施形態における基板10は、図27に示すように、主面11、裏面12、および、貫通孔16を有する。
貫通孔16は、図27に示すように、基板10の主面11から裏面12まで、厚さ方向zに貫通する孔である。本実施形態では、貫通孔16は、基板10の4つの角の近辺にそれぞれ1つずつ、合計4つ設けられている。本実施形態では、貫通孔16の平面視の形状は矩形状である。貫通孔16は、基板10の(100)面に、KOHを用いた異方性エッチングで形成されている。なお、貫通孔16は、以下のようにして形成される。それは、KOHを用いた異方性エッチングにより基板10に凹部を形成する。そして、上記第1実施形態と同様の手順により封止樹脂6を形成した後に、裏面12側から主面11側に向けて、形成した凹部に繋がるまで、基板10を研削することで、貫通孔16が形成される。貫通孔16の内壁161は、厚さ方向zに対して傾斜しており、裏面12と内壁161とがなす角度は約55°である。したがって、貫通孔16の、裏面12に平行な断面の各寸法は、裏面12に向かうほど小さくなる。よって、貫通孔16の、裏面12に平行な断面の面積も、裏面12に向かうほど小さくなる。なお、貫通孔16の個数、配置、形状および寸法は限定されない。
樹脂層71は、基板10と複数の導電層20との間に介在している。樹脂層71は、たとえばポリイミド樹脂からなるが、これに限定されない。たとえば、感光性樹脂であればよく、エポキシ樹脂やソルダーレジストなどであってもよい。樹脂層71は、樹脂層主面部711および樹脂層貫通部712を有している。なお、半導体装置A20は、樹脂層71を備えていなくてもよい。
樹脂層主面部711は、樹脂層71のうち主面11に形成された部分であり、均一な厚さになっている。本実施形態において、樹脂層主面部711の厚さ(厚さ方向zの寸法)は、たとえば5〜10μm程度である。樹脂層貫通部712は、樹脂層71のうち貫通孔16の内部に形成された部分である。樹脂層貫通部712は、貫通孔16の内壁161と、導電層20の後述する連接部25との間に介在している。
本実施形態における導電層20は、図25〜図27に示すように、主面導電部21および連接部25を有している。主面導電部21は、図25〜図27に示すように、基板10の主面11側に形成された導電層20の一部である。本実施形態においては、半導体素子5は、主面導電部21に接続されている。連接部25は、貫通孔16の内部において、樹脂層貫通部712に囲まれた部分に充填されるようにして形成されている。連接部25は、基板10の主面11および裏面12からそれぞれ露出している。主面11から露出する連接部25の一端は、主面導電部21に接続している。また、裏面12から露出する連接部25の他端は、端子24(電極パッド242)に接続している。本実施形態においては、連接部25は、角柱状であるが、これに限定されず、円柱状であってもよい。
本実施形態における端子24は、柱状体241を有しておらず、電極パッド242のみを有する。電極パッド242は、連接部25に接している。これにより、導電層20と端子24とが導通している。本実施形態における電極パッド242は、装置裏面f2に設けられている。したがって、装置裏面f2が、半導体装置A20を他の回路基板などに実装するときの実装面となる。
絶縁膜72は、基板10の裏面12に形成されており、各電極パッド242を互いに電気的に絶縁するために設けられている。絶縁膜72は、裏面12の全面を覆っており、半導体装置A20における、裏面12側の面のうち、電極パッド242が形成された部分以外の全面を覆っている。絶縁膜72は、裏面12の全面を覆っていればよく、裏面12から露出する連接部25の一部を覆っていてもよい。絶縁膜72は、電極パッド242を無電解めっきにより形成する際に、裏面12に電極パッド242の材料が析出することを防止する役割も果たす。絶縁膜72は、たとえばポリイミド樹脂などの絶縁材料によって、たとえばフォトリソグラフィにより形成されている。本実施形態において、絶縁膜72の厚さ(厚さ方向zの寸法)は、たとえば3〜10μm程度である。なお、絶縁膜72の厚さ、材質および形成方法は限定されない。
以上のように構成された半導体装置A20においても、半導体素子5と導電層20との間に、第1土台層31が介在し、かつ、当該第1土台層31の第1土台層側面313には酸化金属膜4(第1土台層被覆部42)が形成されている。これにより、上述する半導体装置A10と同様に、導電性接合材33が流れ出すことを抑制できる。
図28〜図30は、本開示の第3実施形態に基づく半導体装置を示している。第3実施形態の半導体装置A30は、上述する半導体装置A10,A20と比較して、主に基板10を備えていない点で異なる。
図28は、半導体装置A30の平面図である。図29は、半導体装置A30の底面図である。図30は、図28のXXX−XXX線に沿う断面図であり、理解の便宜上、一部の構成を簡略化している。なお、図28および図29において、封止樹脂6を想像線(二点鎖線)で示しており、また、一部の構成要素を隠れ線(破線)で示している。理解の便宜上、図28および図29において、酸化金属膜4を省略している。
本実施形態における導電層20は、板状である。導電層20のうち、厚さ方向zにおいて一方(図30の上方)を向く面には、半導体素子5が、複数の第1土台層31、複数の第2土台層32、および、複数の導電性接合材33を介して、搭載されている。また、導電層20のうち、厚さ方向zにおいて他方(図30の下方)を向く面は、封止樹脂6から露出している。
本実施形態における封止樹脂6は、樹脂主面61、樹脂裏面62、および、複数の樹脂側面63を有する。樹脂裏面62は、厚さ方向zにおいて樹脂主面61と離間しており、互いに反対側を向く。樹脂裏面62は、露出している。各樹脂側面63は、樹脂主面61および樹脂裏面62に繋がる。本実施形態においては、樹脂主面61、樹脂裏面62、および、複数の樹脂側面63はすべて、平坦である。
半導体装置A30は、用意した基板810に凹部814を設けずに、第2絶縁膜815、導電層820、柱状体824a、第1土台層831、第2土台層832、導電性接合材833、および、酸化金属膜84を形成する。これらの形成方法は、第1実施形態と同様であり、図28〜図30に基づいて、適切な位置に配置すればよい。そして、半導体素子5をFCBにより導電層820上に搭載した後、封止樹脂6を形成し、柱状体824aが露出するまで、封止樹脂6を樹脂主面61側から研削する。次いで、露出した柱状体824aに接する電極パッド824bを形成する。次いで、導電層820が露出するまで、基板810および第2絶縁膜815を装置裏面f2側から研削する。以上のような製造工程を経ることで、半導体装置A30が形成される。
以上のように構成された半導体装置A30においても、半導体素子5と導電層20との間に、第1土台層31が介在し、かつ、当該第1土台層31の第1土台層側面313には酸化金属膜4(第1土台層被覆部42)が形成されている。これにより、上述する半導体装置A10と同様に、導電性接合材33が流れ出すことを抑制できる。
第3実施形態では、装置主面f1が回路基板への実装面となるように構成した場合を示したが、これに限定されない。装置裏面f2が回路基板への実装面となるように構成してもよい。この場合、半導体装置A30において、封止樹脂6から露出した導電層20(図30における下面)に、電極パッド242が形成され、かつ、各電極パッド242を互いに電気的に絶縁するための絶縁膜が形成されている。なお、柱状体241は形成されていなくてもよい。
第1実施形態ないし第3実施形態では、第1土台層31の側面(第1土台層側面313)が、平坦であり、かつ、導電層20(底面導電部23)に対して直立している場合を示したが、これに限定されない。例えば、第1土台層側面313は、図31および図32に示す形状であってもよい。図31に示す変形例においては、複数の第1土台層側面313は、各々が第1土台層裏面312(当接面)に対して傾斜している。また、図31に示す変形例においては、複数の第1土台層側面313が、第1土台層31の厚さ方向zに直交する断面が第1土台層主面311から第1土台層裏面312に向かうほど小さくなるように、傾斜している。なお、反対に傾斜していてもよい。図32に示す変形例においては、複数の第1土台層側面313は、各々が窪んでいる。図32に示す変形例においては、各第1土台層側面313の厚さ方向z中央付近が窪んでいる。なお、この窪みは、厚さ方向z中央付近に限られず、第1土台層主面311側あるいは第1土台層裏面312側のいずれか側に配置されていてもよい。また、複数箇所が窪んでいてもよい。これらは、上述する製造工程において、シード層822を除去する際のエッチング条件(たとえばエッチング液の種類や処理時間など)により、多様な形状となる。
第1実施形態ないし第3実施形態では、第2土台層裏面322が封止樹脂6に接している場合を示したが、接していなくてもよい。例えば、第2土台層裏面322がすべて、第1土台層主面311に接するように構成されていてもよい。また、第2土台層裏面322が、第1土台層主面311および第1土台層被覆部42(酸化金属膜4)に接するように構成されていてもよい。図33は、半導体装置A10において、第2土台層裏面322が、第1土台層主面311および第1土台層被覆部42(酸化金属膜4)に接するように構成された場合を示している。
第1実施形態ないし第3実施形態では、第2土台層32の第2土台層側面323が、平坦であり、かつ、厚さ方向zに沿って直立している場合を示したが、これに限定されない。たとえば、傾斜していてもよいし、湾曲していてもよいし、少なくとも一部が窪んでいても突出していてもよい。
第1実施形態ないし第3実施形態では、上述した酸化処理によって、導電層被覆部41、第1土台層被覆部42、および、柱状体被覆部43を有する酸化金属膜4が形成される場合を示したが、酸化金属膜4の形成領域はこれに限定されない。例えば、第2土台層32の側面(第2土台層側面323)にも酸化金属膜4が形成されてもよい。本実施形態においては、第2土台層32がNiであることより、第2土台層被覆部44はNiOを含む金属からなる。当該第2土台層被覆部44は、酸化処理工程における各種条件(酸化処理の種類、温度管理および加熱にかける時間など)を調整することで、形成することができる。
第1実施形態ないし第3実施形態では、導電性接合材33は、第2土台層32の第2土台層主面321に接する場合を示したが、第2土台層側面323の少なくとも一部を覆っていてもよい。たとえば、上述した製造方法において、リフロー時の加熱によって液相状態になった導電性接合材833が、第2土台層832の側面まで垂れ下がることもある。このように垂れ下がった場合に、導電性接合材833が冷却されると、導電性接合材33は第2土台層側面323の少なくとも一部を覆うように形成される。
第1実施形態ないし第3実施形態では、半導体装置A10,A20,A30が第1土台層31を備えた場合を示したが、これを備えていなくてもよい。この場合、第2土台層32が導電層20上に形成され、第2土台層裏面322が底面導電部23に当接する。この場合であっても、導電層20は酸化金属膜4の導電層被覆部41に覆われているため、リフロー時の加熱によって液相状態になった導電性接合材833(導電性接合材33)が流れ出すことを抑制できる。
図34および図35は、本開示の第4実施形態に基づく半導体装置を示している。第4実施形態の半導体装置A40は、上述する半導体装置A10と比較して、酸化金属膜4の代わりに、Ni膜4’を備えている点で異なる。
図34は、半導体装置A40の断面図であり、第1実施形態の図4に対応する断面を示している。なお、理解の便宜上、図34において、一部の構成を簡略化している。図35は、図34に示す断面の要部拡大図である。
Ni膜4’は、上記酸化金属膜4と同様に、導電層20を覆う。Ni膜4’は、Niを含む金属からなる。Ni膜4’が、本発明の「金属膜」に相当する。Ni膜4’は、たとえばめっき処理によって形成される。Ni膜4’は、導電層被覆部41を含み、第1土台層被覆部42および柱状体被覆部43を含んでいない。また、Ni膜4’は、導電層被覆部41において、第1開口部411および第2開口部412を有する。
第1開口部411は、図34および図35に示すように、底面導電部23を覆うNi膜4’(導電層被覆部41)に形成されている。第1開口部411は、平面視矩形状である。なお、第1開口部411の平面視形状は、円形状であってもよい。第2開口部412は、図34に示すように、主面導電部21を覆うNi膜4’(導電層被覆部41)に形成されている。第2開口部412は、平面視矩形状である。なお、第2開口部412の平面視形状は、円形状であってもよい。第1開口部411および第2開口部412から、めっき層203が露出している。
本実施形態においては、第1土台層31の一部は、第1開口部411に充填され、第1土台層裏面312が導電層20(底面導電部23)に接している。また、本実施形態においては、柱状体241の一部は、第2開口部412に充填され、図34に示す柱状体241の下端が導電層20(主面導電部21)に接している。
また、本実施形態においては、第1土台層側面313は、図35に示すように、Ni膜4’から露出する部分(封止樹脂6に接する部分)がNi膜4’に接する部分よりも平面視内側に凹んでいる。
次に、図36〜図40に基づき、半導体装置A40の製造方法の一例について説明する。なお、第1実施形態にかかる半導体装置A10の製造方法と共通する部分は説明を省略する。これらの図は、半導体装置A40の製造方法に係る工程を示す断面図であり、図31に示す断面と同一である。
まず、第1実施形態にかかる半導体装置A10の製造方法と同様に、基板810を用意し、凹部814を形成してから第2絶縁膜815および導電層820(バリア層821,シード層822およびめっき層823)を形成する(図9〜図14参照)。
次に、第1開口部84aおよび第2開口部84bを有するNi膜84’を形成する。Ni膜84’、第1開口部841aおよび第2開口部841bが、半導体装置A40のNi膜4’、第1開口部411および第2開口部412にそれぞれ相当する。
Ni膜84’の形成においては、まず、図36に示すように、導電層820を覆うNi膜84’を形成する。図36に示す状態においては、Ni膜84’は、導電層820の表面全体を覆う。Ni膜84’は、たとえばNiを含む金属材料を用いためっき処理により形成される。なお、めっき処理は、電解めっきあるいは無電解めっきのどちらでもよい。次に、図37に示すように、Ni膜84’に第1開口部841aおよび第2開口部841bを形成する。第1開口部841aおよび第2開口部841bは、たとえばNi膜84’に対してフォトリソグラフィによりマスク層を形成した後、エッチングによりNi膜84’の一部を除去することで形成される。以上の工程を経ることで、第1開口部841aおよび第2開口部841bを有するNi膜84’が形成される。なお、Ni膜84’の形成は、上記したものに限定されず、たとえば次のようにしてもよい。それは、Ni膜84’を形成する前に、導電層820上にフォトリソグラフィによりレジスト層をパターニングし、そして、めっき処理により、当該レジスト層から露出する部分にNi膜84’を形成してもよい。
次に、図38に示すように、第1土台層831および第2土台層832を形成する。第1土台層831は、第1開口部841aから露出するめっき層823に接するように配置される。そして、第2土台層832は、第1土台層831上に配置される。その後、導電性接合材833を配置する。導電性接合材833は、第2土台層832上に配置される。第1土台層831、第2土台層832および導電性接合材833の形成方法は、半導体装置A10の製造方法における工程と同様である(図15参照)。
次に、図39に示すように、柱状体824aを形成する。柱状体824aは、第2開口部841bから露出するめっき層823に接するように配置される。柱状体824aの形成方法は、半導体装置A10の製造方法における工程と同様である(図16参照)。
次に、図40に示すように、めっき層823に覆われていないバリア層821およびシード層822を除去した後、半導体素子85を基板810(底面814a)に搭載する。バリア層821およびシード層822の除去および半導体素子85の搭載は、半導体装置A10の製造方法における工程と同様である(図17および図19参照)。なお、シード層822を除去する際のエッチングにより、第1土台層831の側面において、Ni膜4’から露出する部分が、少し(シード層822の厚さ分)除去されて、Ni膜84’に覆われた部分よりも平面視内側に凹んだ形状になる。
次に、半導体装置A10の製造方法と同様に、封止樹脂86および電極パッド824bを形成し、その後、プラズマダイシングによって半導体素子85ごとの個片に分割する(図20〜図22参照)。以上の工程を経ることにより、図34および図35に示す半導体装置A40が製造される。
半導体装置A40は、上記するように、酸化金属膜4の代わりにNi膜4’を備えている。また、半導体装置A40の製造方法においては、酸化金属膜84を形成する代わりに、Ni膜84’を形成している。本実施形態におけるNi膜84’はNiを含む金属であり、Ni膜84’は、第1実施形態にかかる酸化金属膜84(CuOを含む酸化金属)と同様に、半導体素子85を搭載する工程において液相状態となった導電性接合材833が濡れにくい。したがって、液相状態となった導電性接合材833は、Ni膜84’の表面に流れ出さずに、第1土台層831および第2土台層832上に留まり、半導体装置A40の製造工程において導電性接合材833が流れ出すことを抑制できる。また、半導体装置A40は、導電性接合材33が第1土台層31および第2土台層32上に形成されているため、半導体素子5の接合強度が低下することおよび半導体素子5が傾くことなどを抑制されている。
図41および図42は、本開示の第5実施形態に基づく半導体装置を示している。第5実施形態の半導体装置A50は、上述する半導体装置A40と比較して、Ni膜4’が第1開口部41aおよび第2開口部41bを有していない点で異なる。
図41は、半導体装置A50の断面図であり、第4実施形態の図34に対応する断面を示している。図42は、図41に示す断面の要部拡大図である。
本実施形態におけるNi膜4’は、導電層20の表面すべてにわたって形成されている。本実施形態に係る半導体装置も、導電層被覆部41を含み、第1土台層被覆部42および柱状体被覆部43を含んでいない。
本実施形態においては、第1土台層31は、底面導電部23を覆うNi膜4’に第1土台層裏面312が接するように形成されている。また、柱状体241は、主面導電部21を覆うNi膜4’に図41に示す柱状体241の下端が接するように形成されている。
以上のように構成された半導体装置A50は、半導体装置A40の製造方法において、第1開口部84aおよび第2開口部84bを形成する工程(図37参照)を行わないことで、製造される。具体的には、半導体装置A40の製造方法において、図36に示すように導電層820を覆うNi膜84’を形成した後、第1開口部84aおよび第2開口部84bを形成せずに、第1土台層831を形成する。よって、第1土台層831は、Ni膜84’上に配置される。その後、第1土台層831上に第2土台層832を配置し、そして、第2土台層832上に導電性接合材833を配置する。次いで、Ni膜84’上に柱状体824aを形成する。その後の工程は、半導体装置A40の製造方法にかかる工程と同様である。以上の工程を経ることにより、図41および図42に示す半導体装置A50が製造される。
半導体装置A50は、上記半導体装置A40と同様に、導電層20を覆うNi膜4’を備えている。また、半導体装置A50の製造方法において、半導体装置A40の製造方法と同様に、導電層820を覆うNi膜84’を形成している。したがって、半導体装置A50は、半導体装置A40と同様に、導電性接合材833が流れ出すことを抑制できる。また、半導体装置A50は、半導体装置A40と同様に、導電性接合材33が第1土台層31および第2土台層32上に形成されているため、半導体素子5の接合強度が低下することおよび半導体素子5が傾くことなどを抑制されている。
第4実施形態および第5実施形態では、第1実施形態に係る半導体装置A10において酸化金属膜4をNi膜4’に置き換えた場合を示したが、これに限定されず、第2実施形態に係る半導体装置A20および第3実施形態に係る半導体装置A30においても、それぞれ同様に、酸化金属膜4をNi膜4’に置き換えることができる。
第4実施形態および第5実施形態では、酸化金属膜4の代わりにNi膜4’を備えた場合を説明したが、これに限定されない。例えば、Ni膜4’の代わりに他の金属膜を備えていてもよい。ただし、当該他の金属膜は、酸化金属膜4およびNi膜4’と同様に、液相状態になった導電性接合材833が、導電層820(めっき層823)よりも濡れにくい素材であるものとする。
本開示に係る半導体装置およびその製造方法は、先述した実施の形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。また、本開示に係る半導体装置の製造方法の各部の具体的な工程は、種々に設計変更自在である。