JP2017152646A - 電子部品、電子装置及び電子機器 - Google Patents

Abstract

【課題】ウェットバック処理後のピラー電極群上の半田群が所望の高さに調整される電子部品を実現する。
【解決手段】電子部品１は、基板１０、基板１０上に設けられた絶縁膜２０、ピラー電極３１とその上に設けられた半田３２、及び、ピラー電極４１とその上に設けられた半田４２を含む。半田３２が設けられるピラー電極３１は、絶縁膜２０の、開口部２１ａとその周辺部２１ｂとの段差を含む領域２１上に設けられる。半田４２が設けられるピラー電極４１は、絶縁膜２０の、開口部２１ａよりも大きい開口面積を有する開口部２２ａを含む領域２２上、例えばその開口部２２ａに設けられる。
【選択図】図３

Description

本発明は、電子部品、電子装置及び電子機器に関する。

半導体チップ等の電子部品にピラー電極群を設ける技術、径の異なるピラー電極群を設ける技術が知られている。また、ピラー電極群の各上面に設けた半田を予め所定温度でリフロー（ウェットバック処理）した電子部品を、その半田を用いて接続相手の電子部品と電気的に接続する技術が知られている。

特開２０１３−１１０１５１号公報 特開２０１４−１３２６３５号公報

ピラー電極群の各上面に設けられる半田には、例えばピラー電極群の径や配置の違いに起因して、ウェットバック処理後の上端位置に差が生じる場合がある。ウェットバック処理後の半田の上端位置にこのような差があると、一部のピラー電極（群）上の半田が接続相手の電子部品と電気的に接続されず未接続部が生じたり、接続されても接続部に強度不足が生じたりして、接続信頼性が低下する恐れがある。

また、このような未接続や強度不足による接続信頼性の低下は、半田群の上端位置が均一な電子部品を、端子群の上端位置に差のある相手側の電子部品と接続する際にも、同様に起こり得る。

本発明の一観点によれば、基板と、前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、前記第１領域上に設けられた第１ピラー電極と、前記第１ピラー電極上に設けられた第１半田と、前記第２領域上に設けられた第２ピラー電極と、前記第２ピラー電極上に設けられた第２半田とを含む電子部品が提供される。

また、本発明の一観点によれば、上記のような電子部品が用いられた電子装置及び電子機器が提供される。

開示の技術によれば、ウェットバック処理後のピラー電極群上の半田群が所望の上端位置に調整される電子部品を実現することが可能になる。また、そのような電子部品群を用いた電子装置及び電子機器を実現することが可能になる。

径の異なるピラー電極群を含む電子部品の一例の説明図である。 径の異なるピラー電極群を含む電子部品の別例の説明図である。 第１の実施の形態に係る電子部品の一例を示す図である。 第１の実施の形態に係る電子部品の端子の説明図（その１）である。 第１の実施の形態に係る電子部品の端子の説明図（その２）である。 第１の実施の形態に係る電子部品の第１の変形例を示す図である。 第１の実施の形態に係る電子部品の第２の変形例を示す図である。 第１の実施の形態に係る絶縁膜の開口部の別例を示す図（その１）である。 第１の実施の形態に係る絶縁膜の開口部の別例を示す図（その２）である。 第１の実施の形態に係る絶縁膜の開口部の別例を示す図（その３）である。 第１の実施の形態に係る電子部品の製造方法の一例を示す図（その１）である。 第１の実施の形態に係る電子部品の製造方法の一例を示す図（その２）である。 第１の実施の形態に係る電子部品の製造方法の一例を示す図（その３）である。 電子部品の断面像の一例を示す図である。 第１の実施の形態に係る電子部品間接続の第１の例を示す図である。 第１の実施の形態に係る電子部品間接続の第２の例を示す図である。 ピラー電極群の高さばらつきの説明図である。 第２の実施の形態に係る電子部品の一例を示す図である。 第２の実施の形態に係る電子部品間接続の一例を示す図である。 半導体チップの構成例を示す図である。 半導体パッケージの構成例を示す図である。 半導体パッケージの別の構成例を示す図である。 回路基板の構成例を示す図である。 電子機器の一例を示す図である。

はじめに、ピラー電極群を含む電子部品について述べる。
ここでは、径の異なるピラー電極群を含む電子部品を例にする。
ピラー電極は、比較的微細な端子を実現することができ、ＬＳＩ（Large Scale Integration）チップ等の電子部品において、その端子密度の向上、多端子化、それによる高機能化等を図ることができる。例えば、２．５次元実装や３次元実装に用いられる電子部品の端子にピラー電極を用いることで、電子部品間の配線長の短縮、それによる伝送性能の向上等が図られる。

このようなピラー電極を端子に用いる電子部品では、信号伝送用の端子については、その微細化が進む一方、電源供給用の端子については、電流密度耐性を確保するため、信号伝送用の端子のピラー電極よりも径の大きいピラー電極が求められる場合がある。１つの電子部品内に、このような径の異なるピラー電極群が設けられる場合、図１又は図２に示すようなことが起こり得る。

図１は径の異なるピラー電極群を含む電子部品の一例の説明図である。図１（Ａ）にはウェットバック処理前の電子部品の要部断面を模式的に図示し、図１（Ｂ）にはウェットバック処理後の電子部品の要部断面を模式的に図示している。

図１（Ａ）に示す電子部品１００は、半導体チップや半導体パッケージ等の半導体装置又はそのような半導体装置群、或いは、プリント基板やインターポーザ等の回路基板又はそのような回路基板群を含む、各種電子部品である。

電子部品１００は、基板１１０、絶縁膜１２０、端子１３０及び端子１４０を含む。尚、ここでは２つの端子１３０及び端子１４０を含む電子部品１００を例示するが、電子部品１００の端子数はこれに限定されるものではない。

基板１１０は、電子部品１００の本体部である。基板１１０の表面１１０ａには、基板１１０の内部の回路素子と電気的に接続されたパッド電極１１１及びパッド電極１１２が設けられる。パッド電極１１１及びパッド電極１１２には、アルミニウム（Ａｌ）や銅（Ｃｕ）等の各種導体材料が用いられる。

絶縁膜１２０は、基板１１０の表面１１０ａに設けられ、パッシベーション膜（保護膜）として機能する。絶縁膜１２０には、基板１１０のパッド電極１１１及びパッド電極１１２にそれぞれ通じる開口部１２１及び開口部１２２が設けられる。

端子１３０は、絶縁膜１２０の開口部１２１から露出するパッド電極１１１上に設けられたピラー電極１３１と、そのピラー電極１３１上に設けられた半田１３２とを有する。端子１４０は、絶縁膜１２０の開口部１２２から露出するパッド電極１１２上に設けられたピラー電極１４１と、そのピラー電極１４１上に設けられた半田１４２とを有する。

端子１３０のピラー電極１３１は、端子１４０のピラー電極１４１よりも小さな径を有する。比較的小径のピラー電極１３１が設けられる開口部１２１及びパッド電極１１１は、比較的大径のピラー電極１３１が設けられる開口部１２２及びパッド電極１１２よりも、小さな平面サイズとされる。

端子１３０のピラー電極１３１、及び端子１４０のピラー電極１４１には、各種導体材料を用いることができる。例えば、ピラー電極１３１及びピラー電極１４１には、Ｃｕが用いられる。ピラー電極１３１上の半田１３２、及びピラー電極１４１上の半田１４２には、各種半田材料を用いることができる。例えば、半田１３２及び半田１４２には、スズ（Ｓｎ）及び銀（Ａｇ）を含有するＳｎ−Ａｇ系半田が用いられる。

ピラー電極１３１及びピラー電極１４１は、例えばめっき法を用いて設けられる。半田１３２及び半田１４２も同様に、例えばめっき法を用いて設けられる。図１（Ａ）には、このようにめっき法を用いて設けられたピラー電極１３１及び半田１３２を有する端子１３０、並びにピラー電極１４１及び半田１４２を有する端子１４０を例示している。

端子１３０及び端子１４０には、リフローによるウェットバック処理が施される。図１（Ｂ）には、ウェットバック処理後の端子１３０及び端子１４０を例示している。ウェットバック処理により、端子１３０の半田１３２、及び端子１４０の半田１４２は、一旦溶融された後、凝固（固化）される。半田１３２及び半田１４２は、溶融時の表面張力の作用により、丸みを帯びた形状となる。ウェットバック処理は、例えば、端子１３０及び端子１４０の高さ検査を精度良く行う目的で、実施される。

図１（Ａ）に示すように、径の異なる端子１３０及び端子１４０が設けられた電子部品１００では、比較的小径のピラー電極１３１上に設けられる半田１３２の方が、比較的大径のピラー電極１４１上に設けられる半田１４２よりも、量が少なくなる。そのため、図１（Ｂ）に示すように、ウェットバック処理後には、比較的小径のピラー電極１３１上の半田１３２が、比較的大径のピラー電極１４１上の半田１４２よりも薄くなり、端子１３０と端子１４０との間に高さギャップＧが生じる。

ウェットバック処理後の端子１３０及び端子１４０に、このような高さギャップＧが生じると、この電子部品１００を他の電子部品と接続する際、端子１３０が当該他の電子部品の対応する端子と電気的に接続されず、未接続部が生じ得る。或いは、電気的に接続されても、その接続部の強度が不足することが起こり得る。

また、図２は径の異なるピラー電極群を含む電子部品の別例の説明図である。図２（Ａ）及び図２（Ｂ）にはそれぞれ、ウェットバック処理後の電子部品の要部断面を模式的に図示している。

径の異なる端子１３０及び端子１４０が設けられる電子部品１００において、半田１３２及び半田１４２を設ける際に、例えば比較的大径のピラー電極１４１を基準にして半田１３２及び半田１４２の量を調整すると、図２（Ａ）に示すようなことが起こり得る。

即ち、比較的大径のピラー電極１４１を基準にした量で半田１３２及び半田１４２を設けると、比較的小径のピラー電極１３１上に設けられる半田１３２の量が過剰になる場合がある。この場合、図２（Ａ）に示すように、ウェットバック処理で溶融した半田１３２が、ピラー電極１３１の上面から側面に流出する、所謂半田こぼれＦが生じる恐れがある。このような半田こぼれＦが生じると、端子１３０及び端子１４０との間に高さギャップが生じ、上記同様、他の電子部品との接続時に、未接続部が生じたり、接続部の強度不足が生じたりする恐れがある。また、半田こぼれＦが生じた電子部品１００では、端子１３０のこぼれた半田１３２が、より広範囲に流出すると、隣接する他の端子（端子１４０等）と接触し、ショートが生じる恐れがある。

一方、半田１３２及び半田１４２を設ける際に、例えば比較的小径のピラー電極１３１を基準にして半田１３２及び半田１４２の量を調整すると、比較的大径のピラー電極１４１上に設けられる半田１４２の量が不足する場合がある。即ち、比較的小径のピラー電極１３１を基準にした量で半田１３２及び半田１４２を設けると、端子１３０側では上記のような半田こぼれＦが抑えられるものの、端子１４０側では他の電子部品との接続に必要な半田１４２の量を確保できない恐れがある。

例えば、ウェットバック処理時には、図２（Ｂ）に示すように、ピラー電極１３１と半田１３２との間、及びピラー電極１４１と半田１４２との間に、それぞれ金属間化合物１３３及び金属間化合物１４３が生成され得る。そのため、比較的小径のピラー電極１３１を基準にした半田１４２の量では、半田１４２の一部が金属間化合物１４３の生成に消費される分、他の電子部品との接続に使用できる半田１４２の量が減り、未接続部や接続強度不足の発生を招く恐れがある。また、半田１４２が適量よりも少ないことで、端子１３０と端子１４０との間に高さギャップが生じ、他の電子部品との接続時に、未接続部や接続強度不足の発生を招く恐れもある。

電子部品１００における高さギャップＧ（図１（Ｂ））、半田こぼれＦ（図２（Ａ））、半田１３２又は半田１４２の高さや量の不足（図２（Ａ）及び図２（Ｂ））は、他の電子部品との接続不良を招き、それらの接続信頼性を低下させる原因となり得る。

以上のような点に鑑み、ここでは以下に説明する第１の実施の形態に示すような手法を採用し、高い信頼性で接続相手の電子部品との接続が可能な電子部品、及び高い信頼性で接続された電子部品群を含む電子装置を実現する。

以下、第１の実施の形態について説明する。
図３は第１の実施の形態に係る電子部品の一例を示す図である。図３（Ａ）にはウェットバック処理前の電子部品の要部断面を模式的に図示し、図３（Ｂ）にはウェットバック処理後の電子部品の要部断面を模式的に図示している。

図３（Ａ）に示す電子部品１には、半導体チップや半導体パッケージ等の半導体装置又はそのような半導体装置群を含むもの、或いは、プリント基板やインターポーザ等の回路基板又はそのような回路基板群を含むもの等、各種電子部品が用いられる。尚、電子部品１には、一基板に含まれる半導体装置群を個片化したものや個片化する前の当該基板、一基板に含まれる回路基板群を個片化したものや個片化する前の当該基板が含まれる。

電子部品１は、基板１０、絶縁膜２０、端子３０及び端子４０を含む。尚、ここでは２つの端子３０及び端子４０を含む電子部品１を例示するが、電子部品１の端子数はこれに限定されるものではない。

基板１０は、電子部品１の本体部である。基板１０の表面１０ａには、基板１０の内部の回路素子と電気的に接続されたパッド電極１１及びパッド電極１２が設けられる。パッド電極１１及びパッド電極１２には、Ａｌ、Ｃｕ等の各種導体材料が用いられる。

絶縁膜２０は、基板１０の表面１０ａに設けられ、パッシベーション膜として機能する。絶縁膜２０には、ポリイミド等の有機系絶縁材料、又は酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等の無機系絶縁材料を用いることができる。絶縁膜２０には、基板１０のパッド電極１１及びパッド電極１２にそれぞれ通じる開口部２１ａ及び開口部２２ａが設けられる。開口部２１ａは、開口部２２ａよりも小さな開口面積となるように設けられる。

端子３０は、ピラー電極３１とその上に設けられた半田３２とを有する。端子３０のピラー電極３１は、端子４０のピラー電極４１よりも小さな径を有する。ピラー電極３１は、絶縁膜２０の開口部２１ａとその周辺部２１ｂとを含む領域２１上に、設けられる。このようにピラー電極３１は、開口部２１ａとその周辺部２１ｂとの段差を含む領域２１上に、設けられる。ピラー電極３１の上面には、例えば図３（Ａ）に示すように、開口部２１ａに対応する部位が窪んで凹部３１ａが設けられる。

端子４０は、ピラー電極４１とその上に設けられた半田４２とを有する。端子４０のピラー電極４１は、端子３０のピラー電極３１よりも大きな径を有する。ピラー電極４１は、例えば図３（Ａ）に示すように、絶縁膜２０の開口部２２ａの領域２２上に、設けられる。このように図３（Ａ）の例では、ピラー電極４１は、開口部２２ａの領域２２上に設けられ、ピラー電極３１とは異なり、開口部２２ａの周辺部２２ｂ上には設けられず、そのため、ピラー電極４１の上面は平坦又はほぼ平坦となる。

端子３０のピラー電極３１、及び端子４０のピラー電極４１には、各種導体材料を用いることができる。例えば、ピラー電極３１及びピラー電極４１には、Ｃｕが用いられる。ピラー電極３１及びピラー電極４１には、Ｃｕのほか、又はＣｕと共に、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）等の導体材料が用いられてもよい。

ピラー電極３１上の半田３２、及びピラー電極４１上の半田４２には、各種半田材料を用いることができる。例えば、半田３２及び半田４２には、Ｓｎ及びＡｇを含有するＳｎ−Ａｇ系半田が用いられる。半田３２及び半田４２には、このほか、Ｓｎ及びＡｇに更にＣｕを含有するＳｎ−Ａｇ−Ｃｕ系半田、Ｓｎ及びビスマス（Ｂｉ）を含有するＳｎ−Ｂｉ系半田、Ｓｎ及びインジウム（Ｉｎ）を含有するＳｎ−Ｉｎ系半田等が用いられてもよい。

ピラー電極３１及びピラー電極４１、並びにそれらの上にそれぞれ設けられる半田３２及び半田４２は、例えば、めっき法を用いて設けられる。図３（Ａ）には、このようにめっき法を用いて設けられたピラー電極３１及び半田３２を有する端子３０、並びにピラー電極４１及び半田４２を有する端子４０を例示している。尚、ここでは図示を省略するが、めっき法を用いて設けられるピラー電極３１及びピラー電極４１には、その下端部に、めっき時の給電に用いられるシード層（例えばＴｉとＣｕの積層膜）が含まれてよい。

図３（Ａ）に示すような電子部品１の、リフローによるウェットバック処理後の状態の一例が図３（Ｂ）である。ウェットバック処理により、端子３０の半田３２、及び端子４０の半田４２は、一旦溶融された後、凝固される。半田３２及び半田４２は、溶融時の表面張力の作用により、丸みを帯びた形状となる。

ここで、図４及び図５は第１の実施の形態に係る電子部品の端子の説明図である。
図４には、電子部品１のピラー電極３１及びピラー電極４１を示している。電子部品１では、図４に示すように、比較的小径のピラー電極３１は、絶縁膜２０の、開口部２１ａとその周辺部２１ｂとの段差を含む領域２１上に設けられる。比較的大径のピラー電極４１は、絶縁膜２０の、開口部２２ａの領域２２上に設けられる。絶縁膜２０のこのような領域２１及び領域２２にそれぞれ、めっき法を用いてピラー電極３１及びピラー電極４１を設けると、図４に示すように、段差を含む領域２１上に設けられる比較的小径のピラー電極３１の方が、上端位置が高くなる。

そのため、図３（Ａ）の状態において、ピラー電極３１上の半田３２が、ピラー電極４１上の半田４２より少量になっても、図３（Ｂ）に示すように、ウェットバック処理後の半田３２と半田４２の上端位置の均一化（鎖線で図示）を図ることが可能になる。即ち、比較的小径のピラー電極３１とその上の半田３２とを含む端子３０と、比較的大径のピラー電極４１とその上の半田４２とを含む端子４０との、ウェットバック処理後の高さ（パッド電極１１及びパッド電極１２からの高さ）が均一化される。これにより、端子３０と端子４０との間の高さばらつきを抑えることが可能になる。その結果、電子部品１を他の電子部品と接続する際の接続不良を抑え、それらを含む接続信頼性の高い電子装置を実現することが可能になる。

更に、絶縁膜２０の、開口部２１ａとその周辺部２１ｂとの段差を含む領域２１上にピラー電極３１が設けられることで、そのピラー電極３１の上面には、絶縁膜２０の開口部２１ａに対応して凹部３１ａが設けられ得る。ピラー電極３１の上面にこのような凹部３１ａが存在すると、ウェットバック処理時に溶融される半田３２は、図５に示すように、ピラー電極３１の凹部３１ａに流れる力が働き（矢印で図示）、ピラー電極３１の上面に留まり、その上面より外側への流出が抑えられる。これにより、溶融された半田３２の、ピラー電極３１の側面への半田こぼれを抑えつつ、ウェットバック処理後の半田３２と半田４２の上端位置の均一化を図り、高さばらつきを抑えることが可能になる。その結果、電子部品１を他の電子部品と接続する際の接続不良を抑え、それらを含む接続信頼性の高い電子装置を実現することが可能になる。

電子部品１のピラー電極３１の高さ、ピラー電極３１の凹部３１ａのサイズ（容積）、ピラー電極３１及び半田３２を含むウェットバック処理後の端子３０の高さは、例えば、絶縁膜２０の厚さ、開口部２１ａの開口面積等によって調整することができる。ウェットバック処理後の端子３０及び端子４０の高さが均一化されるように、例えば、絶縁膜２０の厚さ、開口部２１ａ及び開口部２２ａの開口面積等が調整され、ピラー電極３１及びピラー電極４１の高さ、ピラー電極３１の凹部３１ａのサイズが調整される。

図６は第１の実施の形態に係る電子部品の第１の変形例を示す図である。図６（Ａ）にはウェットバック処理前の電子部品の要部断面を模式的に図示し、図６（Ｂ）にはウェットバック処理後の電子部品の要部断面を模式的に図示している。

図６（Ａ）に示す電子部品１Ａは、比較的小径のピラー電極３１の上面が、比較的大径のピラー電極４１の上面と同様に、平坦又はほぼ平坦になっている点で、上記電子部品１と相違する。このように、ピラー電極３１の上面には、必ずしも上記のような凹部３１ａが設けられることを要しない。ピラー電極３１の径や高さ、絶縁膜２０の開口部２１ａの開口面積、ピラー電極３１のめっき条件等を調整し、ピラー電極３１の上面に、凹部３１ａ又は明確な凹部３１ａを設けない構成とすることもできる。

電子部品１Ａのように、ピラー電極３１の上面が平坦になる場合でも、ピラー電極３１は、開口部２１ａとその周辺部２１ｂとの段差を含む領域２１上に設けられることで、ピラー電極４１よりも上端位置が高くなる。半田めっき時には、ピラー電極４１上に、接続不良が抑えられる量の半田４２を設けると同時に、ピラー電極３１上に、ウェットバック処理時の半田こぼれが抑えられる量の半田３２を設ける。半田３２及び半田４２を共に適切な量とし、ピラー電極３１を適切な上端位置とすれば、図６（Ｂ）に示すように、ピラー電極３１の上面が平坦でも、ウェットバック処理により、半田こぼれを抑えつつ、半田３２及び半田４２の上端位置の均一化（鎖線で図示）を図ることができる。

電子部品１Ａによっても、端子３０と端子４０との間の高さばらつきを抑え、それに起因した他の電子部品との接続不良を抑えて、接続信頼性の高い電子装置を実現することができる。

図７は第１の実施の形態に係る電子部品の第２の変形例を示す図である。図７（Ａ）にはウェットバック処理後の電子部品の要部断面を模式的に図示し、図７（Ｂ）にはピラー電極を設ける前の絶縁膜の要部平面を模式的に図示している。

図７（Ａ）に示す電子部品１Ｂは、比較的小径のピラー電極３１を含む端子３０と、比較的大径のピラー電極４１を含む端子４０と、更にそれらの中間の径を有するピラー電極５１を含む端子５０とを含む。

端子５０のピラー電極５１は、図７（Ａ）に示すように、基板１０上に設けられたパッド電極１３に通じる開口部２３ａが設けられた絶縁膜２０の、開口部２３ａとその周辺部２３ｂとの段差を含む領域２３上に、設けられる。ピラー電極５１の上面には、図７（Ａ）に示すように、開口部２３ａに対応する部位が窪んで凹部５１ａが設けられる。このようなピラー電極５１上に、半田５２が設けられる。

ピラー電極５１には、ピラー電極３１及びピラー電極４１と同様に、各種導体材料を用いることができ、例えばＣｕが用いられる。ピラー電極５１は、その下端部に、めっき時の給電に用いられるシード層（図示せず）を含んでよい。半田５２には、半田３２及び半田４２と同様に、各種半田材料を用いることができ、例えばＳｎ−Ａｇ系半田が用いられる。

図７（Ｂ）には、開口部２１ａ、開口部２２ａ及び開口部２３ａが設けられた絶縁膜２０の平面を模式的に示している。図７（Ｂ）には、ピラー電極３１、ピラー電極４１及びピラー電極５１の位置、即ち各々が設けられる領域２１、領域２２及び領域２３の外縁を、点線で図示している。

電子部品１Ｂにおいて、比較的小径のピラー電極３１が設けられる絶縁膜２０の領域２１には、例えば図７（Ｂ）に示すように、ピラー電極３１の平面形状（又は断面形状）を縮小した平面形状の開口部２１ａが設けられる。比較的大径のピラー電極４１が設けられる絶縁膜２０の領域２２には、例えば図７（Ｂ）に示すように、ピラー電極４１の平面形状と同じ又は同等の平面形状の開口部２２ａが設けられる。中径のピラー電極５１が設けられる絶縁膜２０の領域２３には、例えば図７（Ｂ）に示すように、ピラー電極５１の平面形状を縮小した平面形状であって、小径のピラー電極３１を設ける開口部２１ａよりも開口面積の大きい開口部２３ａが設けられる。電子部品１Ｂのように、絶縁膜２０には、ピラー電極３１、ピラー電極４１及びピラー電極５１の各々の径に応じた開口面積の開口部２１ａ、開口部２２ａ及び開口部２３ａが設けられる。

ここで、中径のピラー電極５１には、比較的小径のピラー電極３１よりも、大きなサイズ（容積）の凹部５１ａが設けられる。そのため、ピラー電極５１上の半田５２が、比較的小径のピラー電極３１上の半田３２より多量でも、凹部５１ａによってウェットバック処理後の半田５２の厚みを一部相殺し、その上端位置を半田３２の上端位置に揃えることが可能になる。また、中径のピラー電極５１上の半田５２が、比較的大径のピラー電極４１上の半田４２より少量でも、段差を含む領域２３上にピラー電極５１を設けてその上端位置を高め、ウェットバック処理後の半田５２の上端位置を、半田４２の上端位置に揃えることが可能になる。半田３２、半田４２及び半田５２の上端位置を揃え、それらを含む端子３０、端子４０及び端子５０の高さを均一化（鎖線で図示）することで、電子部品１Ｂを他の電子部品と接続する際の接続不良を抑え、接続信頼性の高い電子装置を実現することが可能になる。

ここでは径の異なる３種類のピラー電極３１、ピラー電極４１及びピラー電極５１を含む電子部品１Ｂを例示したが、径の異なる４種類以上のピラー電極群が設けられる電子部品であっても、同様とすることができる。即ち、その絶縁膜（パッシベーション膜）に、ピラー電極群の径に応じた開口面積の開口部を設け、ピラー電極群を、絶縁膜の開口部とその周辺部との段差を含む領域、或いは周辺部を含まない開口部の領域に設ける。これにより、ピラー電極群の各々の上に設けられる半田のウェットバック処理後の上端位置を均一化した電子部品を実現し、更に、それと他の電子部品との接続不良が抑えられた接続信頼性の高い電子装置を実現する。

図７（Ｂ）には、平面円形状のピラー電極３１及びピラー電極５１が設けられる領域２１及び領域２３に、それぞれピラー電極３１及びピラー電極５１を縮小した平面円形状の開口部２１ａ及び開口部２３ａを設ける例を示した。

但し、以上述べた、ピラー電極３１が設けられる領域２１の開口部２１ａの平面形状や、ピラー電極５１が設けられる領域２３の開口部２３ａの平面形状は、図７（Ｂ）に例示したようなものには限定されない。

図８〜図１０は第１の実施の形態に係る絶縁膜の開口部の別例を示す図である。図８〜図１０にはそれぞれ、ピラー電極を設ける前の絶縁膜の要部平面を模式的に図示し、ピラー電極が設けられる領域を点線で図示している。

絶縁膜２０の、ピラー電極が設けられる領域２４（上記のピラー電極３１が設けられる領域２１、又はピラー電極５１が設けられる領域２３に相当）の開口部２４ａは、図８（Ａ）に例示するような平面正方形状とすることができる。ピラー電極が設けられる領域２４の開口部２４ａは、図８（Ｂ）に例示するような平面十字形状とすることもできる。このように開口部２４ａは、これを含む領域２４の平面形状、即ちそこに設けられるピラー電極の平面形状とは異なる平面形状としてもよい。

また、ピラー電極が設けられる領域２４の開口部２４ａは、図９（Ａ）に例示するような平面楕円形状としたり、図９（Ｂ）に例示するような平面長方形状としたりすることもできる。このように開口部２４ａは、平面視で縦横の長さが異なるような平面形状としてもよい。尚、ここでは領域２４の径（直径）に相当する長軸方向長さの開口部２４ａを例示したが、開口全体が領域２４の外縁より内側に収まるような平面楕円形状、平面矩形状の開口部２４ａを設けることができる。

また、ピラー電極が設けられる領域２４の開口部２４ａは、複数の開口部で構成されてもよい。例えば、開口部２４ａは、図１０（Ａ）に例示するような２本の平面長方形状の開口部２４ａ１を含む構成としたり、図１０（Ｂ）に例示するような４つの平面正方形状の開口部２４ａ２を含む構成としたりすることができる。このように開口部２４ａは、１つのピラー電極が設けられる領域２４に対して複数の開口部２４ａ１又は複数の開口部２４ａ２を含む構成としてもよい。尚、ここでは平面長方形状の開口部２４ａ１群及び平面正方形状の開口部２４ａ２群を例示したが、平面円形状や平面楕円形状、或いは四角形以外の平面多角形状とした開口部２４ａ１群及び開口部２４ａ２群を設けることができる。

領域２４には、図８〜図１０の例に従い、１つ又は複数の開口部を含む各種平面形状の開口部２４ａを設けることができる。開口部２４ａからはパッド電極２５が露出する。
領域２４に設けられるピラー電極の上面には、各開口部２４ａの平面形状に応じた凹部が設けられ、凹部が設けられたピラー電極の上面に、半田が設けられる。絶縁膜（パッシベーション膜）の領域２４に設けられるピラー電極の径に応じて、絶縁膜の厚さ、並びに、その領域２４の開口部２４ａの平面形状、サイズ及び個数（開口面積）が調整され、ウェットバック処理後の半田の上端位置（端子高さ）が均一化される。

領域２４の開口部２４ａは、平面視で線対称の形状及び配置で設けることが好ましい。このようにすると、ピラー電極の上面に設けられた半田がウェットバック処理で溶融された時に、その半田を、偏りを抑えてピラー電極の上面に留まらせ、半田こぼれを効果的に抑えることができる。

続いて、電子部品の製造方法の一例について説明する。ここでは、上記電子部品１の製造方法を例にして説明する。
図１１〜図１３は第１の実施の形態に係る電子部品の製造方法の一例を示す図である。図１１〜図１３には第１の実施の形態に係る電子部品の製造工程の要部断面を模式的に図示している。

図１１（Ａ）に示すように、表面１０ａにパッド電極１１及びパッド電極１２が設けられた基板１０（電子部品１の本体部）上に、有機系絶縁材料又は無機系絶縁材料が用いられ、パッシベーション膜となる絶縁膜２０が所定の膜厚で形成される。

次いで、図１１（Ｂ）に示すように、パッド電極１１及びパッド電極１２に通じる開口部２１ａ及び開口部２２ａが形成される。絶縁膜２０に感光性有機系絶縁材料が用いられる場合には、フォトリソグラフィ技術が用いられ、絶縁膜２０に対する露光及び現像が行われる。絶縁膜２０に非感光性有機系絶縁材料又は無機系絶縁材料が用いられる場合には、フォトリソグラフィ技術及びエッチング技術が用いられ、レジストパターンの形成及びそれをマスクにした絶縁膜２０のエッチングが行われる。例えばこのような技術が用いられ、絶縁膜２０に、パッド電極１１に通じる所定の平面形状、サイズ及び個数の開口部２１ａ、並びに、パッド電極１２に通じる所定の平面形状、サイズ及び個数の開口部２２ａが形成される。この例では、開口部２２ａの方が開口部２１ａよりも大きな開口面積となるように形成される。

次いで、図１１（Ｃ）に示すように、シード層６０が形成される。例えば、シード層６０として、Ｔｉ及びＣｕが、それぞれ所定の膜厚で、順に形成される。
次いで、フォトリソグラフィ技術が用いられ、図１２（Ａ）に示すように、所定の開口部７１及び開口部７２を有するレジストパターン７０が形成される。レジストパターン７０の開口部７１は、電子部品１の比較的小径のピラー電極３１（端子３０）が設けられる領域２１（開口部２１ａ及びその周辺部２１ｂを含む）に対応する領域に、そのピラー電極３１の径に対応する径で、形成される。レジストパターン７０の開口部７２は、電子部品１の比較的大径のピラー電極４１（端子４０）が設けられる領域２２（開口部２２ａ）に対応する領域に、そのピラー電極４１の径に対応する径で、形成される。

次いで、シード層６０を給電層に用いたＣｕの電解めっきにより、図１２（Ｂ）に示すように、レジストパターン７０の開口部７１に、比較的小径のピラー電極３１が形成され、レジストパターン７０の開口部７２に、比較的大径のピラー電極４１が形成される。ピラー電極３１は、絶縁膜２０の、開口部２１ａとその周辺部２１ｂとの段差を含む領域２１上に、形成される。ピラー電極４１は、絶縁膜２０の、開口部２２ａの領域２２上に、形成される。絶縁膜２０の段差を含む領域２１に形成されるピラー電極３１の方が、そのような段差を含まない領域２２に形成されるピラー電極４１よりも、上端位置が高くなる。段差を含む領域２１に形成されるピラー電極３１の上面には、開口部２１ａに対応する凹部３１ａが形成される。段差を含まない領域２２に形成されるピラー電極４１は、その上面が平坦又はほぼ平坦になる。

次いで、シード層６０を給電層に用いたＳｎ−Ａｇ系半田の電解めっきが行われる。これにより、図１２（Ｃ）に示すように、レジストパターン７０の開口部７１に形成されたピラー電極３１上に、半田３２が形成され、レジストパターン７０の開口部７２に形成されたピラー電極４１上に、半田４２が形成される。

次いで、図１３（Ａ）に示すように、レジストパターン７０が除去され、レジストパターン７０の除去後に露出するシード層６０が、図１３（Ｂ）に示すように、エッチングにより除去される。これにより、下端部にシード層６０を含むピラー電極３１及びピラー電極４１が、絶縁膜２０の表面で電気的に分離されて、形成される。

以上の工程により、絶縁膜２０の段差を含む領域２１上に、ピラー電極３１及び半田３２を含む端子３０が形成され、段差を含まない領域２２上に、ピラー電極４１及び半田４２を含む端子４０が形成された、ウェットバック処理前の電子部品１が得られる。

電子部品１のウェットバック処理が行われると、半田３２及び半田４２が加熱、溶融され、図１３（Ｃ）に示すように、ピラー電極３１上及びピラー電極４１上にそれぞれ、丸みを帯びた形状の半田３２及び半田４２が形成される。

比較的小径のピラー電極３１は、絶縁膜２０の段差を含む領域２１上に形成されることで、段差を含まない領域２２上に形成される比較的大径のピラー電極４１よりも、上端位置が高くなる。更に、ピラー電極３１は、段差を含む領域２１の、その開口部２１ａに対応した凹部３１ａを有する。これにより、ウェットバック処理後に、半田３２及び半田４２の上端位置が均一化（鎖線で図示）される電子部品１が得られる。

電子部品１の製造においては、このようにウェットバック処理後の半田３２及び半田４２の上端位置が均一化されるように、所定の工程の条件が調整される。例えば、絶縁膜２０の厚さ、開口部２１ａ及び開口部２２ａの平面形状、サイズ及び個数、ピラー電極３１及びピラー電極４１の高さ、ピラー電極３１の凹部３１ａのサイズ、半田３２及び半田４２の量等が調整される。

電子部品の断面像の一例を図１４に示す。
図１４（Ａ）及び図１４（Ｂ）には、基板１０上に設けられた絶縁膜２０の、段差を含む領域２１上に、径ｄ１が約２５μｍのＣｕのピラー電極３１を形成し、段差を含まない領域２２上に、径ｄ２が約４０μｍのＣｕのピラー電極４１を形成したものの、断面像を例示している。図１４（Ａ）はウェットバック処理前の断面像、図１４（Ｂ）はウェットバック処理後の断面像である。

図１４（Ａ）を例にすると、領域２１には、断面テーパー状の開口部２１ａが形成されている。このような開口部２１ａは、その形成工程（図１１（Ａ）及び図１１（Ｂ））の条件を調整することで得られる。絶縁膜２０の開口部２１ａの径Ｄは約１５μｍ、絶縁膜２０の領域２１の段差Ｓは約４μｍである。領域２１のピラー電極３１上には半田３２が形成され、領域２２のピラー電極４１上には半田４２が形成されている。

図１４（Ａ）に示すように、段差Ｓを含む領域２１に形成されたピラー電極３１は、段差を含まない領域２２に形成されたピラー電極４１に比べて、上端位置が高くなっている。ピラー電極３１の上面には凹部３１ａが形成されており、ピラー電極４１の上面は平坦又はほぼ平坦になっている。

ウェットバック処理が行われると、半田３２及び半田４２は溶融され、図１４（Ｂ）に示すように、丸みを帯びた形状になる。図１４（Ｂ）より、半田３２は、凹部３１ａを有するピラー電極３１の上面に留まっており、ピラー電極３１の側面への半田３２の流出は認められず、半田こぼれを回避できていることが確認された。更に、図１４（Ｂ）より、ピラー電極３１上の半田３２の上端位置と、ピラー電極４１上の半田４２の上端位置とを、均一にできている（鎖線で図示）ことが確認された。

尚、この図１４の例のように、絶縁膜２０の、ピラー電極３１が形成される領域２１の開口部２１ａを、断面テーパー状とすると、ピラー電極３１を形成する際の導体材料の堆積時に、開口部２１ａの隅にボイドが生じるのを効果的に抑えることができる。

図１５は第１の実施の形態に係る電子部品間接続の第１の例を示す図である。図１５（Ａ）には接続前の状態の要部断面を模式的に図示し、図１５（Ｂ）には接続後の状態の要部断面を模式的に図示している。

上記のような電子部品１は、例えば図１５（Ａ）及び図１５（Ｂ）に示すようにして、他の電子部品２００Ａと電気的及び機械的に接続される。
ここで、電子部品２００Ａには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。電子部品２００Ａの本体部である基板２１０の表面２１０ａには、外部接続端子として、内部の回路素子と電気的に接続されたピラー電極２３１Ａ及びピラー電極２４１Ａが設けられる。電子部品２００Ａのピラー電極２３１Ａ及びピラー電極２４１Ａはそれぞれ、電子部品１のピラー電極３１及びピラー電極４１と対応する位置に、ピラー電極３１及びピラー電極４１と対応する径で、設けられる。

電子部品２００Ａと、ウェットバック処理後の電子部品１との接続時には、図１５（Ａ）に示すように、電子部品１と電子部品２００Ａとが、互いのピラー電極３１とピラー電極２３１Ａ、ピラー電極４１とピラー電極２４１Ａの位置合わせが行われて対向配置される。そして、ピラー電極３１上の半田３２及びピラー電極４１上の半田４２が、リフローにより加熱、溶融され、それぞれピラー電極２３１Ａ及びピラー電極２４１Ａに接合される。これにより、図１５（Ｂ）に示すような、電子部品１と電子部品２００Ａの、互いのピラー電極３１とピラー電極２３１Ａ、ピラー電極４１とピラー電極２４１Ａが、それぞれ半田３２と半田４２を介して電気的及び機械的に接続された電子装置３００Ａが得られる。

上記のように電子部品１では、ウェットバック処理後の半田３２及び半田４２の上端位置が均一化されている。そのため、図１５（Ａ）及び図１５（Ｂ）に示すような接続時に、半田３２及び半田４２をそれぞれ、未接続や接続強度不足等の接続不良を抑えてピラー電極２３１Ａ及びピラー電極２４１Ａと接続することができる。これにより、接続信頼性の高い電子装置３００Ａが実現される。

尚、電子部品２００Ａのピラー電極２３１Ａ上及びピラー電極２４１Ａ上に半田を設け、電子部品１との接続前にウェットバック処理を行う場合には、電子部品１の例に従い、ピラー電極２３１Ａ上及びピラー電極２４１Ａ上の半田の上端位置を均一化しておく。

図１６は第１の実施の形態に係る電子部品間接続の第２の例を示す図である。図１６（Ａ）には接続前の状態の要部断面を模式的に図示し、図１６（Ｂ）には接続後の状態の要部断面を模式的に図示している。

この例では、本体部である基板２１０の表面２１０ａに外部接続端子としてパッド電極２３１Ｂ及びパッド電極２４１Ｂを備えた電子部品２００Ｂに、ウェットバック処理後の電子部品１が接続される。電子部品２００Ｂには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。パッド電極２３１Ｂ及びパッド電極２４１Ｂは、基板２１０の内部の回路素子と電気的に接続され、それぞれ電子部品１のピラー電極３１及びピラー電極４１と対応する位置に設けられる。

電子部品２００Ｂと、ウェットバック処理後の電子部品１との接続時には、図１６（Ａ）に示すように、電子部品１と電子部品２００Ｂとが、互いのピラー電極３１とパッド電極２３１Ｂ、ピラー電極４１とパッド電極２４１Ｂの位置合わせが行われて対向配置される。そして、ピラー電極３１上の半田３２及びピラー電極４１上の半田４２が、リフローにより加熱、溶融され、それぞれパッド電極２３１Ｂ及びパッド電極２４１Ｂに接合される。これにより、図１６（Ｂ）に示すような、電子部品１と電子部品２００Ｂの、互いのピラー電極３１とパッド電極２３１Ｂ、ピラー電極４１とパッド電極２４１Ｂが、それぞれ半田３２と半田４２を介して電気的及び機械的に接続された電子装置３００Ｂが得られる。

電子部品１では、ウェットバック処理後の半田３２及び半田４２の上端位置が均一化されているため、図１６（Ａ）及び図１６（Ｂ）に示すようなパッド電極２３１Ｂ及びパッド電極２４１Ｂとの接続時にも、未接続や接続強度不足等の接続不良が抑えられる。これにより、接続信頼性の高い電子装置３００Ｂが実現される。

図１５及び図１６には、電子部品１と電子部品２００Ａとの接続、電子部品１と電子部品２００Ｂとの接続を例示した。この図１５又は図１６の例に従い、上記の電子部品１Ａ及び電子部品１Ｂについても、対応するピラー電極群又はパッド電極群を備えた接続相手の電子部品との接続を行い、接続信頼性の高い電子装置を得ることが可能である。

尚、接続する電子部品の組合せとしては、例えば、半導体チップと回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体チップと半導体パッケージの組合せ、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せがある。また、接続する電子部品は、個片化後のもの同士の組合せ、個片化前のものと個片化後のものの組合せ、或いは個片化前のもの同士の組合せであってもよい。個片化前の電子部品と個片化後の電子部品とを接続した場合や、個片化前の電子部品同士を接続した場合には、接続後に個片化し、個々の電子装置を得ることができる。

以上、第１の実施の形態について説明した。第１の実施の形態では、異なる径のピラー電極群が設けられる電子部品において、比較的小径のピラー電極は、絶縁膜（パッシベーション膜）の開口部とその周辺部との段差を含む領域上に設ける。比較的大径のピラー電極は、比較的大きな開口面積の開口部とその周辺部との段差を含む領域上に設けるか、又は、そのような段差を含まない開口部の領域上に設ける。このような構成を採用することによって、異なる径のピラー電極上にそれぞれ設けられる半田の上端位置を均一化する。それにより、この電子部品を他の電子部品と接続する際の未接続や接続強度不足等の接続不良を抑え、接続信頼性の高い電子部品群を含む電子装置を実現することが可能になる。

ところで、電子部品に設けられるピラー電極群には、その電子部品内での配置に起因して、高さばらつきが生じることがある。この点に関し、次の図１７を参照して説明する。
図１７はピラー電極群の高さばらつきの説明図である。

図１７（Ａ）には、本体部である基板４１０Ａの、絶縁膜４２０（パッシベーション膜）から露出するパッド電極４１１の上に、電解めっきにより、ピラー電極４３１群が形成され、更に各々の上に半田４３２群が形成された電子部品４００Ａを例示している。電子部品４００Ａには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。

図１７（Ａ）に示すように、基板４１０Ａ上に電解めっきでピラー電極４３１群及び半田４３２群を形成すると、電解めっきの性質上、ピラー電極４３１群及び半田４３２群の上端位置（パッド電極４１１からの高さ）にばらつきが生じることがある。具体的には、ピラー電極４３１群及び半田４３２群の上端位置が、基板４１０Ａの中央部で低く、外周部で高くなることがある。

また、図１７（Ｂ）には、本体部である基板４１０Ｂに反りが生じている電子部品４００Ｂを例示している。電子部品４００Ｂには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。

基板４１０Ｂには、その構成材料の熱膨張係数差や薄膜化によって、反りが生じることがある。基板４１０Ｂの、絶縁膜４２０から露出するパッド電極４１１の上に、上端位置が均一のピラー電極４３１群及び半田４３２群が形成されていたとしても、基板４１０Ｂに反りが生じると、図１７（Ｂ）に示すように、ピラー電極４３１群及び半田４３２群の上端位置にはばらつきが生じる。

ピラー電極４３１群及び半田４３２群の上端位置に、図１７（Ａ）及び図１７（Ｂ）に示すようなばらつきが生じていると、電子部品４００Ａ又は電子部品４００Ｂを他の電子部品と接続する際、接続不良が発生する恐れがある。

そこで、以下に説明する第２の実施の形態に示すような手法を採用し、高い信頼性で接続相手の電子部品との接続が可能な電子部品、及び高い信頼性で接続された電子部品群を含む電子装置を実現する。

以下、第２の実施の形態について説明する。
図１８は第２の実施の形態に係る電子部品の一例を示す図である。図１８（Ａ）及び図１８（Ｂ）にはそれぞれ、ウェットバック処理後の電子部品の要部断面を模式的に図示している。

図１８（Ａ）に示す電子部品１Ｃは、表面１０Ｃａにパッド電極１１Ｃ群が設けられた基板１０Ｃと、基板１０Ｃ上に設けられパッド電極１１Ｃ群にそれぞれ通じる開口部２１Ｃａ群を有する絶縁膜２０Ｃと、絶縁膜２０Ｃの上方に突出する端子３０Ｃ群とを含む。

電子部品１Ｃには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。基板１０Ｃは、電子部品１Ｃの本体部である。パッド電極１１Ｃは、基板１０Ｃの内部の回路素子と電気的に接続される。パッド電極１１Ｃには、Ａｌ、Ｃｕ等の各種導体材料が用いられる。

絶縁膜２０Ｃは、パッシベーション膜として機能する。絶縁膜２０Ｃには、有機系絶縁材料又は無機系絶縁材料が用いられる。絶縁膜２０Ｃに設けられる開口部２１Ｃａ群は、例えば、基板１０Ｃの中央部で開口面積が小さく、基板１０Ｃの外周部に向かうにつれて開口面積が大きくなるように設けられる。

端子３０Ｃ群はそれぞれ、ピラー電極３１Ｃとその上に設けられた半田３２Ｃとを有する。ピラー電極３１Ｃ群には、Ｃｕ等の各種導体材料が用いられ、半田３２Ｃ群には、Ｓｎ−Ａｇ系半田等の各種半田材料が用いられる。ピラー電極３１Ｃ群の径は、同じ又は同等とされる。ピラー電極３１Ｃ群は、電解めっきにより形成される。

中央部のピラー電極３１Ｃは、開口部２１Ｃａとその周辺部２１Ｃｂとの段差を含む領域２１Ｃ上に設けられ、このピラー電極３１Ｃの上面には、凹部３１Ｃａが設けられる。外周部のピラー電極３１Ｃは、開口部２１Ｃａの領域２１Ｃ上に設けられ、このピラー電極３１Ｃの上面は、平坦又はほぼ平坦になる。これらの中間のピラー電極３１Ｃは、中間の開口面積の開口部２１Ｃａとその周辺部２１Ｃｂとの段差を含む領域２１Ｃ上に設けられ、このピラー電極３１Ｃの上面には、中央のピラー電極３１Ｃの凹部３１Ｃａよりも大きなサイズの凹部３１Ｃａが設けられる。

このように、ピラー電極３１Ｄ群が電解めっきで設けられる図１８（Ａ）のような電子部品１Ｃについて、外周部に向かって開口部２１Ｃａ群の開口面積を調整し、凹部３１Ｃａ群のサイズを調整することで、半田３２Ｃ群の上端位置を均一化（鎖線で図示）する。上記図１７（Ａ）のように、ピラー電極４３１群の高さが外周部に向かって高くなる電解めっきでも、図１８（Ａ）のように開口部２１Ｃａ群の開口面積を調整し、凹部３１Ｃａ群のサイズを調整することで、半田３２Ｃ群の上端位置の均一化を図ることができる。

また、図１８（Ｂ）に示す電子部品１Ｄは、表面１０Ｄａにパッド電極１１Ｄ群が設けられた基板１０Ｄと、基板１０Ｄ上に設けられパッド電極１１Ｄ群にそれぞれ通じる開口部２１Ｄａ群を有する絶縁膜２０Ｄと、絶縁膜２０Ｄの上方に突出する端子３０Ｄ群とを含む。

電子部品１Ｄには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。基板１０Ｄは、電子部品１Ｄの本体部である。パッド電極１１Ｄは、基板１０Ｄの内部の回路素子と電気的に接続される。パッド電極１１Ｄには、Ａｌ、Ｃｕ等の各種導体材料が用いられる。この例では、上記図１７（Ｂ）と同様に、基板１０Ｄが、パッド電極１１Ｄの配設面側に凹状（パッド電極１１Ｄの配設面と反対の面側に凸状）に反った形状を有している。

絶縁膜２０Ｄは、パッシベーション膜として機能する。絶縁膜２０Ｄには、有機系絶縁材料又は無機系絶縁材料が用いられる。絶縁膜２０Ｄに設けられる開口部２１Ｄａ群は、例えば、基板１０Ｄの中央部で開口面積が小さく、基板１０Ｄの外周部に向かうにつれて開口面積が大きくなるように設けられる。

端子３０Ｄ群はそれぞれ、ピラー電極３１Ｄとその上に設けられた半田３２Ｄとを有する。ピラー電極３１Ｄ群には、Ｃｕ等の各種導体材料が用いられ、半田３２Ｄ群には、Ｓｎ−Ａｇ系半田等の各種半田材料が用いられる。ピラー電極３１Ｄ群の径、及びパッド電極１１Ｄからの高さは、同じ又は同等とされる。

例えば、中央部のピラー電極３１Ｄは、開口部２１Ｄａとその周辺部２１Ｄｂとの段差を含む領域２１Ｄ上に設けられ、このピラー電極３１Ｄの上面には、凹部３１Ｄａが設けられる。また、外周部のピラー電極３１Ｄは、開口部２１Ｄａの領域２１Ｄ上に設けられ、このピラー電極３１Ｄの上面は、平坦又はほぼ平坦になる。これらの中間のピラー電極３１Ｄ群は、中間の開口面積の開口部２１Ｄａとその周辺部２１Ｄｂとの段差を含む領域２１Ｄ上に設けられ、このピラー電極３１Ｄの上面には、中央のピラー電極３１Ｄの凹部３１Ｄａよりも大きなサイズの凹部３１Ｄａが設けられる。

このように、凹状に反った基板１０Ｄ上にピラー電極３１Ｄ群が設けられる図１８（Ｂ）のような電子部品１Ｄについて、外周部に向かって開口部２１Ｄａ群の開口面積を調整し、凹部３１Ｄａ群のサイズを調整することで、半田３２Ｄ群の上端位置を均一化（鎖線で図示）する。

尚、図１８（Ａ）及び図１８（Ｂ）には、外周部のピラー電極３１Ｃ，３１Ｄを、絶縁膜２０Ｃ，２０Ｄの、段差を含まない領域（開口部２１Ｃａ，２１Ｄａ）に設けるようにした。このほか、外周部のピラー電極３１Ｃ，３１Ｄを、他と同様に、絶縁膜２０Ｃ，２０Ｄの、所定の開口面積の開口部２１Ｃａ，２１Ｄａとそれらの周辺部２１Ｃｂ，２１Ｄｂとの段差を含む領域に形成し、半田３２Ｃ，３２Ｄの上端位置を均一化してもよい。

上記手法は、図１８（Ａ）及び図１８（Ｂ）に示すような形態の電子部品１Ｃ，１Ｄに限らず、ピラー電極群上にそれぞれ設けられる半田群の上端位置にばらつきが生じるような各種電子部品に対して、同様に適用可能である。即ち、半田の上端位置が低くなるピラー電極が設けられる領域には、絶縁膜（パッシベーション膜）に比較的小さな開口部を設け、その周辺部との段差を含む領域にピラー電極を設ける。半田の上端位置が高くなるピラー電極が設けられる領域には、絶縁膜（パッシベーション膜）に比較的大きな開口部を設け、その周辺部との段差を含む領域にピラー電極を設ける。或いは、半田の上端位置が高くなるピラー電極が設けられる領域には、絶縁膜（パッシベーション膜）の開口部、即ち段差を含まない領域にピラー電極を設ける。このようにすることで、各種電子部品について、ピラー電極群上にそれぞれ設けられる半田群の上端位置の均一化を図ることができる。

図１９は第２の実施の形態に係る電子部品間接続の一例を示す図である。図１９（Ａ）には接続前の状態の要部断面を模式的に図示し、図１９（Ｂ）には接続後の状態の要部断面を模式的に図示している。

ここでは、上記図１８（Ａ）に示した電子部品１Ｃと、他の電子部品２００Ｃとの接続を例にして説明する。電子部品２００Ｃには、半導体装置や回路基板、或いは、半導体装置群や回路基板群を含むもの等、各種電子部品が用いられる。電子部品２００Ｃの本体部である基板２１０Ｃの表面２１０Ｃａには、内部の回路素子と電気的に接続されたピラー電極２３１Ｃ群が設けられる。電子部品２００Ｃのピラー電極２３１Ｃ群はそれぞれ、電子部品１Ｃのピラー電極３１Ｃ群と対応する位置に、ピラー電極３１Ｃ群と対応する径で、設けられる。

電子部品２００Ｃと、ウェットバック処理後の電子部品１Ｃとの接続時には、図１９（Ａ）に示すように、電子部品１Ｃと電子部品２００Ｃとが、互いのピラー電極３１Ｃ群とピラー電極２３１Ｃ群の位置合わせが行われて対向配置される。そして、ピラー電極３１Ｃ群上の半田３２Ｃ群がリフローにより加熱、溶融され、それぞれピラー電極２３１Ｃ群に接合される。これにより、図１９（Ｂ）に示すような、電子部品１Ｃと電子部品２００Ｃの、互いのピラー電極３１Ｃ群とピラー電極２３１Ｃ群がそれぞれ半田３２Ｃ群を介して電気的及び機械的に接続された電子装置３００Ｃが得られる。

上記のように電子部品１Ｃでは、ウェットバック処理後の半田３２Ｃ群の上端位置が均一化されている。そのため、図１９（Ａ）及び図１９（Ｂ）に示すような接続時に、半田３２Ｃ群をそれぞれ、未接続や接続強度不足等の接続不良を抑えてピラー電極２３１Ｃ群と接続することができる。これにより、接続信頼性の高い電子装置３００Ｃが実現される。

尚、ここでは電子部品１Ｃを、外部接続端子としてピラー電極２３１Ｃ群を備えた電子部品２００Ｃと接続する例を示したが、外部接続端子として、ピラー電極ではなく、パッド電極を備えた電子部品と接続する場合も、これと同様の手順で行うことができる。

また、上記図１８（Ｂ）に示した電子部品１Ｄも、この電子部品１Ｃの例と同様にして、ピラー電極又はパッド電極を備えた他の電子部品と接続することができる。
尚、接続する電子部品の組合せとしては、例えば、半導体チップと回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体チップと半導体パッケージの組合せ、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せがある。また、接続する電子部品は、個片化後のもの同士の組合せ、個片化前のものと個片化後のものの組合せ、或いは個片化前のもの同士の組合せであってもよい。個片化前の電子部品と個片化後の電子部品とを接続した場合や、個片化前の電子部品同士を接続した場合には、接続後に個片化し、個々の電子装置を得ることができる。

以上の説明では、各種電子部品のピラー電極群上に設けられる半田群の上端位置を均一化する例を示したが、上記手法によれば、半田群の上端位置を、接続相手の電子部品が備える端子群の高さに応じて、適宜調整することが可能である。例えば、接続相手の電子部品の端子群の上端位置に差がある場合、低い端子（群）に対応する半田（群）の上端位置は高くなるように調整し、高い端子（群）に対応する半田（群）の上端位置は低くなるように調整する。半田（群）の上端位置を高くするためには、例えば、絶縁膜（パッシベーション膜）に設けた比較的小さな開口部とその周辺部との段差を含む領域にピラー電極を設ける。半田（群）の上端位置を低くするためには、例えば、絶縁膜（パッシベーション膜）に設けた比較的大きな開口部とその周辺部との段差を含む領域にピラー電極を設けるか、或いは、絶縁膜の開口部即ち段差を含まない領域にピラー電極を設ける。上記手法を用いることで、ピラー電極群上の半田群を、均一に限らず、所望の高さに調整することが可能である。

以下の図２０〜図２３には、上記第１及び第２の実施の形態で述べた電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄに用いられる或いは含まれる半導体装置（半導体チップ、半導体パッケージ）及び回路基板の基本構成を例示する。

図２０は半導体チップの構成例を示す図である。図２０には、半導体チップの一例の要部断面を模式的に図示している。
図２０に示す半導体チップ５００は、トランジスタ等の回路素子が設けられた半導体基板５１０と、半導体基板５１０の表面５１０ａに設けられた配線層５２０とを有する。

半導体基板５１０には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板のほか、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の基板が用いられる。このような半導体基板５１０に、トランジスタ、容量、抵抗等の回路素子が設けられる。図２０には一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ５３０を図示している。

ＭＯＳトランジスタ５３０は、半導体基板５１０に設けられた素子分離領域５１１により画定された素子領域に設けられる。ＭＯＳトランジスタ５３０は、半導体基板５１０上にゲート絶縁膜５３１を介して形成されたゲート電極５３２と、ゲート電極５３２の両側の半導体基板５１０内に形成されたソース領域５３３及びドレイン領域５３４とを有する。ゲート電極５３２の側壁には、絶縁膜のスペーサ５３５（サイドウォール）が設けられる。

このようなＭＯＳトランジスタ５３０等が設けられた半導体基板５１０上に、配線層５２０が設けられる。配線層５２０は、半導体基板５１０に設けられたＭＯＳトランジスタ５３０等に電気的に接続された導体部５２１（配線、ビア等）と、導体部５２１を覆う絶縁部５２２とを有する。導体部５２１には、Ｃｕ等の各種導体材料が用いられる。絶縁部５２２には、ＳｉＯ等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。配線層５２０上には、導体部５２１に電気的に接続されたパッド電極５４０群が設けられる。パッド電極５４０には、Ａｌ等の各種導体材料が用いられる。

半導体チップ５００（本体部）は、このような基本構成を有する。パッド電極５４０群が設けられた配線層５２０上に、上記第１及び第２の実施の形態で述べた例に従い、絶縁膜（パッシベーション膜）、並びに、ピラー電極及び半田を有する端子が設けられる。

図２１は半導体パッケージの構成例を示す図である。図２１（Ａ）及び図２１（Ｂ）にはそれぞれ、半導体パッケージの一例の要部断面を模式的に図示している。
図２１（Ａ）に示す半導体パッケージ６００Ａ、図２１（Ｂ）に示す半導体パッケージ６００Ｂは、パッケージ基板６１０と、パッケージ基板６１０上に搭載された半導体チップ６２０と、半導体チップ６２０を封止する封止層６３０とを有する。

パッケージ基板６１０には、例えば、プリント基板が用いられる。パッケージ基板６１０は、導体部６１１（配線、ビア等）と、導体部６１１を覆う絶縁部６１２とを有する。導体部６１１には、Ｃｕ等の各種導体材料が用いられる。絶縁部６１２には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。

図２１（Ａ）の半導体パッケージ６００Ａでは、パッケージ基板６１０の表面６１０ａに、半導体チップ６２０が、樹脂や導電性ペースト等のダイアタッチ材６４１で接着、固定され、ワイヤ６５０でワイヤボンディングされる。半導体チップ６２０及びワイヤ６５０は、封止層６３０で封止される。また、図２１（Ｂ）の半導体パッケージ６００Ｂでは、パッケージ基板６１０の表面６１０ａに、半導体チップ６２０が、半田等のバンプ６２１でフリップチップ接続される。パッケージ基板６１０と半導体チップ６２０との間には、アンダーフィル樹脂６４２が充填される。半導体チップ６２０は、封止層６３０で封止される。封止層６３０には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。パッケージ基板６１０上には、導体部６１１に電気的に接続されたパッド電極６６０群が設けられる。パッド電極６６０には、Ａｌ等の各種導体材料が用いられる。

半導体パッケージ６００Ａ及び半導体パッケージ６００Ｂ（本体部）は、このような基本構成を有する。パッド電極６６０群が設けられたパッケージ基板６１０上に、上記第１及び第２の実施の形態で述べた例に従い、絶縁膜（パッシベーション膜）、並びに、ピラー電極及び半田を有する端子が設けられる。

尚、半導体パッケージ６００Ａ及び半導体パッケージ６００Ｂのパッケージ基板６１０上には、同種又は異種の複数の半導体チップ６２０が搭載されてもよく、また、半導体チップ６２０のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。

図２２は半導体パッケージの別の構成例を示す図である。図２２には、半導体パッケージの別例の要部断面を模式的に図示している。
図２２に示す半導体パッケージ７００は、樹脂層７１０と、樹脂層７１０に埋設された同種又は異種の複数（ここでは一例として２つ）の半導体チップ７２０と、樹脂層７１０の表面７１０ａに設けられた配線層７３０（再配線層）とを有する。半導体パッケージ７００は、擬似ＳｏＣ（System on a Chip）等とも称される。

半導体チップ７２０は、その端子７２１の配設面が露出するように樹脂層７１０に埋設される。配線層７３０は、Ｃｕ等の導体部７３１（再配線、ビア等）と、導体部７３１を覆う樹脂材料等の絶縁部７３２とを有する。配線層７３０上には、導体部７３１に電気的に接続されたパッド電極７４０群が設けられる。パッド電極７４０には、Ａｌ等の各種導体材料が用いられる。

半導体パッケージ７００（本体部）は、このような基本構成を有する。パッド電極７４０群が設けられた配線層７３０上に、上記第１及び第２の実施の形態で述べた例に従い、絶縁膜（パッシベーション膜）、並びに、ピラー電極及び半田を有する端子が設けられる。

尚、半導体パッケージ７００の樹脂層７１０には、１つの半導体チップ７２０、或いは同種又は異種の３つ以上の半導体チップ７２０が埋設されてもよく、また、半導体チップ７２０のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。

図２３は回路基板の構成例を示す図である。図２３には、回路基板の一例の要部断面を模式的に図示している。
図２３には、回路基板８００として、複数の配線層を含む多層プリント基板を例示している。回路基板８００は、Ｃｕ等の導体部８１１（配線、ビア等）と、導体部８１１を覆う樹脂材料等の絶縁部８１２とを有する。絶縁部８１２上には、導体部８１１に電気的に接続されたパッド電極８２０群が設けられる。パッド電極８２０には、Ａｌ等の各種導体材料が用いられる。

回路基板８００（本体部）は、このような基本構成を有する。パッド電極８２０群が設けられた絶縁部８１２上に、上記第１及び第２の実施の形態で述べた例に従い、絶縁膜（パッシベーション膜）、並びに、ピラー電極及び半田を有する端子が設けられる。

尚、多層プリント基板のほか、コア基板の表裏面に配線パターン及び絶縁層を積層するビルドアップ基板、基材にＳｉ基板、有機基板、ガラス基板を用いるインターポーザ等の各種回路基板でも同様である。

また、上記第１及び第２の実施の形態で述べた電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄを他の電子部品と接続して得られる電子装置等は、各種電子機器に用いることができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。

図２４は電子機器の一例を示す図である。
図２４には、電子機器の一例を模式的に図示している。図２４に示すように、例えば上記図１５に示したような電子装置３００Ａが、先に例示したような各種の電子機器９００に搭載（内蔵）される。

電子装置３００Ａは、ウェットバック処理後のピラー電極３１上の半田３２及びピラー電極４１上の半田４２の上端位置が均一化された電子部品１が、対応するピラー電極２３１Ａ及びピラー電極２４１Ａを有する電子部品２００Ａと接続されることで、得られる。電子部品１の、ウェットバック処理後の半田３２及び半田４２の上端位置が均一化されていることで、電子部品１と電子部品２００Ａとの接続時における接続不良が抑えられ、接続信頼性の高い電子装置３００Ａが実現される。このような電子装置３００Ａを搭載した、性能及び信頼性の高い電子機器９００が実現される。

ここでは電子装置３００Ａを例にして述べたが、他の電子装置を搭載する各種電子機器も同様に実現される。
以上説明した実施の形態に関し、更に以下の付記を開示する。

（付記１） 基板と、
前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、
前記第１領域上に設けられた第１ピラー電極と、
前記第１ピラー電極上に設けられた第１半田と、
前記第２領域上に設けられた第２ピラー電極と、
前記第２ピラー電極上に設けられた第２半田と
を含むことを特徴とする電子部品。

（付記２） 前記第１半田及び前記第２半田の上端は、前記基板に対して同じ高さに位置することを特徴とする付記１に記載の電子部品。
（付記３） 前記第１ピラー電極は、前記第１半田が設けられる上面に、前記第１開口部に対応する部位が窪んだ第１凹部を有することを特徴とする付記１又は２に記載の電子部品。

（付記４） 前記第２領域は、前記第２開口部であることを特徴とする付記１乃至３のいずれかに記載の電子部品。
（付記５） 前記第２領域は、前記第２開口部と前記第２開口部の第２周辺部とを含むことを特徴とする付記１乃至３のいずれかに記載の電子部品。

（付記６） 前記第２ピラー電極は、前記第２半田が設けられる上面に、前記第２開口部に対応する部位が窪んだ第２凹部を有することを特徴とする付記５に記載の電子部品。
（付記７） 前記第１ピラー電極は、前記第２ピラー電極よりも小さい径を有することを特徴とする付記１乃至６のいずれかに記載の電子部品。

（付記８） 前記第１ピラー電極は、前記第２ピラー電極と同じ径を有することを特徴とする付記１乃至６のいずれかに記載の電子部品。
（付記９） 前記第１ピラー電極及び前記第２ピラー電極の下端は、前記基板に対して同じ高さに位置することを特徴とする付記１乃至８のいずれかに記載の電子部品。

（付記１０） 前記第１開口部は、複数の開口部を含むことを特徴とする付記１乃至９のいずれかに記載の電子部品。
（付記１１） 前記第１領域は、前記基板の中央部に位置し、
前記第２領域は、前記中央部よりも外側に位置することを特徴とする付記１乃至１０のいずれかに記載の電子部品。

（付記１２） 基板と、
前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、
前記第１領域上に設けられた第１ピラー電極と、
前記第２領域上に設けられた第２ピラー電極と
を含む第１電子部品と、
前記第１電子部品と対向して配置され、前記第１ピラー電極と対応する位置に設けられた第１端子と、前記第２ピラー電極と対応する位置に設けられた第２端子とを含む第２電子部品と、
前記第１ピラー電極と前記第１端子との間に設けられた第１半田と、
前記第２ピラー電極と前記第２端子との間に設けられた第２半田と
を含むことを特徴とする電子装置。

（付記１３） 基板と、
前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、
前記第１領域上に設けられた第１ピラー電極と、
前記第２領域上に設けられた第２ピラー電極と
を含む第１電子部品と、
前記第１電子部品と対向して配置され、前記第１ピラー電極と対応する位置に設けられた第１端子と、前記第２ピラー電極と対応する位置に設けられた第２端子とを含む第２電子部品と、
前記第１ピラー電極と前記第１端子との間に設けられた第１半田と、
前記第２ピラー電極と前記第２端子との間に設けられた第２半田と
を含む電子装置を備えることを特徴とする電子機器。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１００，２００Ａ，２００Ｂ，２００Ｃ，４００Ａ，４００Ｂ 電子部品
１０，１０Ｃ，１０Ｄ，１１０，２１０，２１０Ｃ，４１０Ａ，４１０Ｂ 基板
１０ａ，１０Ｃａ，１０Ｄａ，１１０ａ，２１０ａ，２１０Ｃａ，５１０ａ，６１０ａ，７１０ａ 表面
１１，１１Ｃ，１１Ｄ，１２，１３，２５，１１１，１１２，２３１Ｂ，２４１Ｂ，４１１，５４０，６６０，７４０，８２０ パッド電極
２０，２０Ｃ，２０Ｄ，１２０，４２０ 絶縁膜
２１，２１Ｃ，２１Ｄ，２２，２３，２４ 領域
２１ａ，２１Ｃａ，２１Ｄａ，２２ａ，２３ａ，２４ａ，２４ａ１，２４ａ２，７１，７２，１２１，１２２ 開口部
２１ｂ，２１Ｃｂ，２１Ｄｂ，２２ｂ，２３ｂ 周辺部
３０，３０Ｃ，３０Ｄ，４０，５０，１３０，１４０，７２１ 端子
３１，３１Ｃ，３１Ｄ，４１，５１，１３１，１４１，２３１Ａ，２３１Ｃ，２４１Ａ，４３１ ピラー電極
３１ａ，３１Ｃａ，３１Ｄａ，５１ａ 凹部
３２，３２Ｃ，３２Ｄ，４２，５２，１３２，１４２，４３２ 半田
６０ シード層
７０ レジストパターン
１３３，１４３ 金属間化合物
３００Ａ，３００Ｂ，３００Ｃ 電子装置
５００，６２０，７２０ 半導体チップ
５１０ 半導体基板
５１１ 素子分離領域
５２０，７３０ 配線層
５２１，６１１，７３１，８１１ 導体部
５２２，６１２，７３２，８１２ 絶縁部
５３０ ＭＯＳトランジスタ
５３１ ゲート絶縁膜
５３２ ゲート電極
５３３ ソース領域
５３４ ドレイン領域
５３５ スペーサ
６００Ａ，６００Ｂ，７００ 半導体パッケージ
６１０ パッケージ基板
６２１ バンプ
６３０ 封止層
６４１ ダイアタッチ材
６４２ アンダーフィル樹脂
６５０ ワイヤ
７１０ 樹脂層
８００ 回路基板
９００ 電子機器

Claims (8)

1. 基板と、
   前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、
   前記第１領域上に設けられた第１ピラー電極と、
   前記第１ピラー電極上に設けられた第１半田と、
   前記第２領域上に設けられた第２ピラー電極と、
   前記第２ピラー電極上に設けられた第２半田と
   を含むことを特徴とする電子部品。
2. 前記第１ピラー電極は、前記第１半田が設けられる上面に、前記第１開口部に対応する部位が窪んだ第１凹部を有することを特徴とする請求項１に記載の電子部品。
3. 前記第２領域は、前記第２開口部であることを特徴とする請求項１又は２に記載の電子部品。
4. 前記第２領域は、前記第２開口部と前記第２開口部の第２周辺部とを含むことを特徴とする請求項１又は２に記載の電子部品。
5. 前記第２ピラー電極は、前記第２半田が設けられる上面に、前記第２開口部に対応する部位が窪んだ第２凹部を有することを特徴とする請求項４に記載の電子部品。
6. 前記第１ピラー電極は、前記第２ピラー電極よりも小さい径を有することを特徴とする請求項１乃至５のいずれかに記載の電子部品。
7. 基板と、
   前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、
   前記第１領域上に設けられた第１ピラー電極と、
   前記第２領域上に設けられた第２ピラー電極と
   を含む第１電子部品と、
   前記第１電子部品と対向して配置され、前記第１ピラー電極と対応する位置に設けられた第１端子と、前記第２ピラー電極と対応する位置に設けられた第２端子とを含む第２電子部品と、
   前記第１ピラー電極と前記第１端子との間に設けられた第１半田と、
   前記第２ピラー電極と前記第２端子との間に設けられた第２半田と
   を含むことを特徴とする電子装置。
8. 基板と、
   前記基板上に設けられ、第１開口部と前記第１開口部の第１周辺部とを含む第１領域と、前記第１開口部よりも大きい開口面積を有する第２開口部を含む第２領域とを有する絶縁膜と、
   前記第１領域上に設けられた第１ピラー電極と、
   前記第２領域上に設けられた第２ピラー電極と
   を含む第１電子部品と、
   前記第１電子部品と対向して配置され、前記第１ピラー電極と対応する位置に設けられた第１端子と、前記第２ピラー電極と対応する位置に設けられた第２端子とを含む第２電子部品と、
   前記第１ピラー電極と前記第１端子との間に設けられた第１半田と、
   前記第２ピラー電極と前記第２端子との間に設けられた第２半田と
   を含む電子装置を備えることを特徴とする電子機器。

Images