JP6013705B2

JP6013705B2 - 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法

Info

Publication number: JP6013705B2
Application number: JP2011011427A
Authority: JP
Inventors: ディー．ペンズラジェンドラ
Original assignee: Stats Chippac Pte Ltd
Current assignee: Stats Chippac Pte Ltd
Priority date: 2010-06-10
Filing date: 2011-01-21
Publication date: 2016-10-25
Anticipated expiration: 2031-01-21
Also published as: JP2011258921A; KR101921332B1; KR20110135329A; TW201145419A; US20110304058A1; US9345148B2; TWI539540B

Description

本願は、２０１０年６月１０日に出願された米国出願第１２／８１３，３３５号の一部継続出願であり、３５Ｕ．Ｓ．Ｃ．§１２０に従って、上記出願に対する優先権を主張する。

本発明は、一般に、半導体パッケージに関し、より具体的には、半導体素子、および部分パッド上にバンプを有するフリップチップ相互接続構造を形成する方法に関する。

半導体素子は、現代の電子製品でよく見られる。半導体素子は、電気構成要素の数および密度が異なる。離散半導体素子は、概して、１種類の電気構成要素、例えば、発光ダイオード（ＬＥＤ）、小信号トランジスタ、抵抗器、コンデンサ、インダクタ、およびパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含有する。集積半導体素子は、典型的に、数百から数百万個の電気構成要素を含有する。集積半導体素子の例は、マイクロコントローラ、マイクロプロセッサ、電荷結合素子（ＣＣＤ）、太陽電池、およびデジタルマイクロミラー素子（ＤＭＤ）を含む。

半導体素子は、信号処理、高速計算、電磁信号の伝送および受信、電子デバイスの制御、電気への日光の転換、およびテレビディスプレイ用の視覚投影の作成等の、広範囲の機能を果たす。半導体素子は、娯楽、通信、電力変換、ネットワーク、コンピュータ、および消費者製品の分野で見られる。半導体素子はまた、軍事用途、航空、自動車、工業用コントローラ、および事務機器でも見られる。

半導体素子は、半導体材料の電気特性を利用する。半導体材料の原子構造は、電界または基本電流の印加によって、またはドーピングの工程を通して、その電気伝導性が操作されることを可能にする。ドーピングは、半導体材料に不純物を導入して、半導体素子の伝導性を操作および制御する。

半導体素子は、能動および受動的電気構造を含有する。バイポーラおよび電界効果トランジスタを含む、能動的構造は、電流の流れを制御する。ドーピングおよび電界または基本電流の印加のレベルを変化させることによって、トランジスタは、電流の流れを推進または制限する。抵抗器、コンデンサ、およびインダクタを含む、受動的構造は、種々の電気的機能を果たすために必要な電圧と電流との間の関係を生じる。受動および能動的構造は、半導体素子が高速計算および他の有用な機能を果たすことを可能にする回路を形成するように、電気的に接続される。

半導体素子は概して、２つの複雑な製造工程、すなわち、それぞれ何百ものステップを潜在的に伴う、フロントエンド製造およびバックエンド製造を使用して製造される。フロントエンド製造は、半導体ウエハの表面上の複数のダイの形成を伴う。各ダイは、典型的には同一であり、能動および受動的構成要素を電気的に接続することによって形成される回路を含有する。バックエンド製造は、完成したウエハから個別ダイを単一化することと、構造的支持および環境的隔離を提供するようにダイをパッケージ化することとを伴う。

半導体製造の１つの目標は、より小型の半導体素子を生産することである。より小型の素子は、典型的には、より少ない電力を消費し、より高い性能を有し、より効率的に生産することができる。加えて、より小型の半導体素子は、より小型の最終製品に望ましい、より小さい設置面積を有する。小さいダイサイズは、より小型で高密度の能動および受動的構成要素を伴うダイをもたらす、フロントエンド工程の改良によって達成することができる。バックエンド工程は、電気的相互接続およびパッケージ化材料の改良によって、より小さい設置面積を伴う半導体素子パッケージをもたらしてもよい。

半導体製造の別の目標は、より高速で、信頼性があり、小型で、高密度の集積回路（ＩＣ）に好適なパッケージを、より低費用で生産することである。フリップチップパッケージまたはウエハレベルパッケージ（ＷＬＰ）は、理想的には、高速、高密度、およびより大きいピン計数を要求するＩＣに適している。フリップチップ様式のパッケージ化は、チップキャリア基板またはプリント回路板（ＰＣＢ）に向かって表を下にして、ダイの能動側を載置することを伴う。ダイ上の能動素子とキャリア基板上の伝導トラックとの間の電気および機械的相互接続は、多数の伝導性はんだバンプまたはボールを備える、はんだバンプ構造を通して達成される。はんだバンプは、半導体基板上に堆積させられる金属接触パッド上に堆積させられる、はんだ材料に適用されるリフロー工程によって形成される。次いで、はんだバンプは、キャリア基板にはんだ付けされる。フリップチップ半導体パッケージは、信号伝搬を低減し、静電容量を低下させ、全体的により良好な回路性能を達成するために、ダイ上の能動素子からキャリア基板までの短い電気伝導経路を提供する。

図１は、金属接触パッド１４上に形成されたバンプ１２を伴うフリップチップ１０の一部分を図示する。次いで、バンプ１２は、バンプリフロー工程を使用して、基板１６上の金属接触パッド１５に冶金術的かつ電気的に接続される。バンプ１２および接触パッド１５を接続するために、はんだレジストまたははんだマスクに形成された開口部１８は、バンプリフローを接触パッド１５の物理的境界に閉じ込めるように、基板の表面上に配置される（図２ａ参照）。接触パッド１５とはんだレジスト開口部１８との間の相対位置に関する製造整合公差により、はんだレジスト開口部の整合公差を考慮して、接触パッドの全金属領域が露出されることを可能にするように、接触パッド１５は、はんだレジスト開口部１８よりも大幅に大きく作られる。概して、接触パッド１５の最小サイズは、Ｐ_ｍｉｎ＝ＳＲＯ＋２＊ＳＲＲであり、式中、ＳＲＯは、良好な冶金接続を確保するために必要とされる最小はんだレジスト開口部、ＳＲＲは、はんだ位置合わせとしても知られている、はんだレジスト整合公差である。一実施例では、はんだレジスト開口部１８が９０ミクロンであり、はんだレジスト整合公差が２５ミクロンである場合には、公知の設計規則に従って、接触パッド１５は、直径１４０ミクロンに作製される。したがって、公知の設計規則の下で、最大製造整合公差を考慮して、はんだレジスト開口部は、常に接触パッドの範囲内に入り、図２ｂに示されるように、パッドの周囲に空隙または空虚な空間を残さない。

残念ながら、はんだレジスト開口部が常に接触パッドの前記金属領域の範囲内に入ることを確実にするために必要とされる、より大型の接触パッドは、基板上で達成することができる金属信号トレースまたはトラックルーティングを限定する。より少ないトレースを接触パッドの間に配置することができるため、より大型の接触パッドは、トレースルーティング密度を必然的に低減する。加えて、より大型の接触パッドは、基板の単位面積につき、より少ない接触パッドとなる。

電気的機能性または製造信頼性に影響を及ぼすことなく、トレースルーティング密度を増加させるように接触パッドサイズを最小限化する必要性が存在する。したがって、一実施形態では、本発明は、半導体ダイの表面上に形成された複数のバンプを有する、半導体ダイを提供するステップと、基板を提供するステップと、露出側壁を有し、ＳＲＯ＋２＊ＳＲＲ−２Ｘによって定義される設計規則に従ってサイズ決定される相互接続部位を伴って、基板上に複数の伝導性トレースを形成するステップであって、式中、ＳＲＯは、相互接続部位上の開口部であり、ＳＲＲは、製造工程のための位置合わせであり、Ｘは、接触パッドの露出側壁の厚さの関数である、ステップと、バンプが相互接続部位の頂面および側面を覆うように、バンプを相互接続部位に接着するステップと、半導体ダイと基板との間でバンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法である。

別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、露出側壁を有する相互接続部位を伴って、基板上に複数の伝導性トレースを形成するステップと、半導体ダイと基板の相互接続部位との間に、複数の相互接続構造を形成するステップと、相互接続構造が、相互接続部位の頂面および側面を覆い、相互接続部位の露出側壁の厚さの関数であるＸという最大距離だけ基板上に延在するように、相互接続構造を相互接続部位に接着するステップと、半導体ダイと基板との間に封入材を堆積させるステップとを含む、半導体素子を作製する方法である。

別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、露出側壁を有する相互接続部位を伴って、基板上に複数の伝導性トレースを形成するステップと、半導体ダイと基板の相互接続部位との間に、複数の相互接続構造を形成するステップと、相互接続構造が、相互接続部位の頂面および側面を覆い、相互接続部位の露出側壁の厚さの関数であるＸという最大距離だけ基板上に延在するように、相互接続構造を相互接続部位に接着するステップとを含む、半導体素子を作製する方法である。

別の実施形態では、本発明は、半導体ダイを備える半導体素子である。基板は、露出側壁を伴う相互接続部位を有する基板上に形成された、複数の伝導性トレースを有する。複数の相互接続構造が、半導体ダイと基板の相互接続部位との間に形成される。相互接続構造は、相互接続構造が、相互接続部位の頂面および側面を覆い、前互接続部位の露出側壁の厚さの関数であるＸという最大距離だけ基板上に延在するように、相互接続部位に接着される。封入材が、半導体ダイと基板との間に堆積させられる。

例えば、本発明は以下の項目を提供する。
（項目１）
半導体ダイの表面上に形成された複数のバンプを有する、半導体ダイを提供するステップと、
基板を提供するステップと、
露出側壁を有し、ＳＲＯ＋２＊ＳＲＲ−２Ｘによって定義される設計規則に従ってサイズ決定される相互接続部位を伴って、前記基板上に複数の伝導性トレースを形成するステップであって、式中、ＳＲＯは、前記相互接続部位上の開口部であり、ＳＲＲは、製造工程のための位置合わせであり、Ｘは、接触パッドの前記露出側壁の厚さの関数である、ステップと、
前記バンプが前記相互接続部位の頂面および側面を覆うように、前記バンプを前記相互接続部位に接着するステップと、
前記半導体ダイと基板との間で前記バンプの周囲に封入材を堆積させるステップと
を含む、半導体素子を作製する方法。
（項目２）
Ｘの値は、５〜２０ミクロンに及ぶ、上記項目のいずれかに記載の方法。
（項目３）
前記バンプは、Ｘという最大距離だけ前記相互接続部位と不整合である、上記項目のいずれかに記載の方法。
（項目４）
前記バンプは、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。
（項目５）
前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。
（項目６）
前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。
（項目７）
半導体ダイを提供するステップと、
基板を提供するステップと、
露出側壁を有する相互接続部位を伴って、前記基板上に複数の伝導性トレースを形成するステップと、
前記半導体ダイと前記基板の前記相互接続部位との間に、複数の相互接続構造を形成するステップと、
前記相互接続構造が、前記相互接続部位の頂面および側面を覆い、前記相互接続部位の前記露出側壁の厚さの関数であるＸという最大距離だけ前記基板上に延在するように、前記相互接続構造を前記相互接続部位に接着するステップと、
前記半導体ダイと基板との間に封入材を堆積させるステップと
を含む、半導体素子を作製する方法。
（項目８）
Ｘの値は、５〜２０ミクロンに及ぶ、上記項目のいずれかに記載の方法。
（項目９）
前記相互接続部位は、ＳＲＯ＋２＊ＳＲＲ−２Ｘによって定義される設計規則に従ってサイズ決定され、式中、ＳＲＯは、前記相互接続部位上の開口部であり、ＳＲＲは、製造工程のための位置合わせである、上記項目のいずれかに記載の方法。
（項目１０）
前記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。
（項目１１）
前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。
（項目１２）
前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。
（項目１３）
前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の方法。
（項目１４）
半導体ダイを提供するステップと、
基板を提供するステップと、
露出側壁を有する相互接続部位を伴って、前記基板上に複数の伝導性トレースを形成するステップと、
前記半導体ダイと前記基板の前記相互接続部位との間に、複数の相互接続構造を形成するステップと、
前記相互接続構造が、前記相互接続部位の頂面および側面を覆い、前記相互接続部位の前記露出側壁の厚さの関数であるＸという最大距離だけ前記基板上に延在するように、前記相互接続構造を前記相互接続部位に接着するステップと
を含む、半導体素子を作製する方法。
（項目１５）
前記半導体ダイと基板との間に封入材を堆積させるステップをさらに含む、上記項目のいずれかに記載の方法。
（項目１６）
Ｘの値は、５〜２０ミクロンに及ぶ、上記項目のいずれかに記載の方法。
（項目１７）
前記相互接続部位は、ＳＲＯ＋２＊ＳＲＲ−２Ｘによって定義される設計規則に従ってサイズ決定され、式中、ＳＲＯは、前記相互接続部位上の開口部であり、ＳＲＲは、製造工程のための位置合わせである、上記項目のいずれかに記載の方法。
（項目１８）
前記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。
（項目１９）
前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含み、前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。
（項目２０）
前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の方法。
（項目２１）
半導体ダイと、
露出側壁を伴う相互接続部位を有する基板上に形成された複数の伝導性トレースを有する、基板と、
前記半導体ダイと前記基板の前記相互接続部位との間に形成される、複数の相互接続構造であって、前記相互接続構造が、前記相互接続部位の頂面および側面を覆い、前記相互接続部位の前記露出側壁の厚さの関数であるＸという最大距離だけ前記基板上に延在するように、前記相互接続部位に接着される、相互接続構造と
前記半導体ダイと基板との間に堆積させられる、封入材と
を備える、半導体素子。
（項目２２）
Ｘの値は、５〜２０ミクロンに及ぶ、上記項目のいずれかに記載の半導体素子。
（項目２３）
前記相互接続構造は、前記相互接続部位の頂面および側面を覆う、上記項目のいずれかに記載の方法。
（項目２４）
前記相互接続部位は、ＳＲＯ＋２＊ＳＲＲ−２Ｘによって定義される設計規則に従ってサイズ決定され、式中、ＳＲＯは、前記相互接続部位上の開口部であり、ＳＲＲは、製造工程のための位置合わせである、上記項目のいずれかに記載の半導体素子。
（項目２５）
前記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の半導体素子。

（摘要）
半導体素子は、半導体金型の表面上に形成された複数のバンプを有する、半導体金型を有する。バンプは、可溶部分および非可溶部分を含むことができる。伝導性トレースは、露出側壁を有し、ＳＲＯ＋２＊ＳＲＲ２Ｘによって定義される設計規則に従ってサイズ決定される相互接続部位を伴って基板上に形成され、式中、ＳＲＯは、相互接続部位上の開口部であり、ＳＲＲは、製造工程のための位置合わせであり、Ｘは、接触パッドの露出側壁の厚さの関数である。バンプは、５〜２０ミクロンに及ぶＸという最大距離だけ相互接続部位と不整合である。バンプは、バンプが相互接続部位の頂面および側面を覆うように、相互接続部位に接着される。封入材が、半導体金型と基板との間でバンプの周囲に堆積させられる。

図１は、フリップチップ上の接触パッドへの従来のバンプ相互接続である。図２ａ−２ｂは、接触パッド上のはんだレジスト開口部に対する従来の整合設計規則を図示する。図２ａ−２ｂは、接触パッド上のはんだレジスト開口部に対する従来の整合設計規則を図示する。図３は、その表面に載置された異なる種類のパッケージを伴うＰＣＢを図示する。図４ａ−４ｃは、ＰＣＢに載置された代表的な半導体パッケージのさらなる詳細を図示する。図４ａ−４ｃは、ＰＣＢに載置された代表的な半導体パッケージのさらなる詳細を図示する。図４ａ−４ｃは、ＰＣＢに載置された代表的な半導体パッケージのさらなる詳細を図示する。図５は、ダイの能動領域とチップキャリア基板との間の電気的相互接続を提供する、バンプを伴うフリップチップ半導体素子である。図６ａ−６ｄは、接触パッドとはんだレジスト開口部との間の不整合を可能にする２Ｘ縮小設計規則によってサイズが縮小した、接触パッドを図示する。図６ａ−６ｄは、接触パッドとはんだレジスト開口部との間の不整合を可能にする２Ｘ縮小設計規則によってサイズが縮小した、接触パッドを図示する。図６ａ−６ｄは、接触パッドとはんだレジスト開口部との間の不整合を可能にする２Ｘ縮小設計規則によってサイズが縮小した、接触パッドを図示する。図６ａ−６ｄは、接触パッドとはんだレジスト開口部との間の不整合を可能にする２Ｘ縮小設計規則によってサイズが縮小した、接触パッドを図示する。図７ａ−７ｄは、２Ｘ縮小設計規則を受ける接触パッドの代替形状を図示する。図７ａ−７ｄは、２Ｘ縮小設計規則を受ける接触パッドの代替形状を図示する。図７ａ−７ｄは、２Ｘ縮小設計規則を受ける接触パッドの代替形状を図示する。図７ａ−７ｄは、２Ｘ縮小設計規則を受ける接触パッドの代替形状を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図８ａ−８ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図９ａ−９ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。図１０ａ−１０ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。図１０ａ−１０ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。図１０ａ−１０ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。図１０ａ−１０ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。図１１ａ−１１ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。図１１ａ−１１ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。図１１ａ−１１ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。図１１ａ−１１ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。図１２ａ−１２ｃは、伝導性トレースに接着された階段状バンプおよびスタッドバンプ相互接続構造を図示する。図１２ａ−１２ｃは、伝導性トレースに接着された階段状バンプおよびスタッドバンプ相互接続構造を図示する。図１２ａ−１２ｃは、伝導性トレースに接着された階段状バンプおよびスタッドバンプ相互接続構造を図示する。図１３ａ−１３ｂは、伝導性ビアを伴う伝導性トレースを図示する。図１３ａ−１３ｂは、伝導性ビアを伴う伝導性トレースを図示する。図１４ａ−１４ｃは、半導体ダイと基板との間の鋳型アンダーフィルを図示する。図１４ａ−１４ｃは、半導体ダイと基板との間の鋳型アンダーフィルを図示する。図１４ａ−１４ｃは、半導体ダイと基板との間の鋳型アンダーフィルを図示する。図１５は、半導体ダイと基板との間の別の鋳型アンダーフィルを図示する。図１６は、鋳型アンダーフィルの後の半導体ダイおよび基板を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１７ａ−１７ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。図１８ａ−１８ｂは、伝導性トレース間にパッチを伴う開放はんだ位置合わせを図示する。図１８ａ−１８ｂは、伝導性トレース間にパッチを伴う開放はんだ位置合わせを図示する。図１９は、鋳型アンダーフィル中に封入材を拘束するマスキング層ダムを伴うＰＯＰを図示する。

類似数字が同一または同様の要素を表す図を参照して、以下の説明における１つ以上の実施形態で、本発明を説明する。本発明の目的を達成するための最良の様態に関して本発明を説明するが、以下の開示および図面によって支持されるような添付の請求項およびそれらの同等物によって定義されるような、本発明の精神および範囲内に含まれてもよい、代替案、修正、および同等物を網羅するよう意図されていることが、当業者によって理解されるであろう。

半導体素子は、概して、フロントエンド製造およびバックエンド製造といった、２つの複雑な製造工程を使用して製造される。フロントエンド製造は、半導体ウエハの表面上の複数のダイの形成を伴う。ウエハ上の各ダイは、機能的電気回路を形成するように電気的に接続される、能動および受動的電気構成要素を含有する。トランジスタおよびダイオード等の能動的電気構成要素は、電流の流れを制御する能力を有する。コンデンサ、インダクタ、抵抗器、および変圧器等の受動的電気構成要素は、電気的回路機能を果たすために必要な電圧と電流との間の関係を生じる。

受動的および能動的構成要素は、ドーピング、堆積、フォトリソグラフィ、エッチング、および平坦化を含む、一連の工程ステップによって、半導体ウエハの表面上に形成される。ドーピングは、イオン注入または熱拡散等の技法によって、半導体材料に不純物を導入する。ドーピング工程は、能動素子の半導体材料の電気伝導性を修正し、半導体材料を絶縁材や導体に転換し、または、電界または基本電流に応じて、半導体材料の伝導性を動的に変化させる。トランジスタは、電界または基本電流の印加時に、トランジスタが電流の流れを推進または制限することを可能にするように、必要に応じて配設された様々な種類および程度のドーピングの領域を含有する。

能動的および受動的構成要素は、異なる電気特性を伴う材料の層によって形成される。層は、堆積させられている材料の種類によって部分的に決定される、種々の堆積技法によって形成することができる。例えば、薄膜堆積は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、電解めっき、および無電解めっき工程を伴うことができる。各層は、概して、能動的構成要素、受動的構成要素、または構成要素間の電気接続の複数部分を形成するようにパターン化される。

層は、パターン化される層上に、感光性材料、例えば、フォトレジストの堆積を伴う、フォトリソグラフィを使用してパターン化することができる。パターンは、光を使用して、フォトマスクからフォトレジストに転写することができる。光を受けるフォトレジストパターンの部分は、溶剤を使用して除去され、パターン化される下位層の複数部分を露出する。フォトレジストの残りの部分が除去され、パターン化した層を残す。代替として、いくつかの種類の材料は、無電解または電解めっき等の技法を使用して、以前の堆積／エッチング工程によって形成された領域または空隙の中に、材料を直接堆積させることによってパターン化される。

既存のパターン上に材料の薄膜を堆積させることにより、下層パターンを誇張し、不均一な平面を作成することができる。より小型で密集した能動および受動的構成要素を生産するために、均一な平面が必要とされる。ウエハの表面から材料を除去し、均一な平面を生産するために、平坦化を使用することができる。平坦化は、研磨パッドでウエハの表面を研磨することを伴う。研削材および腐食性化学物質が、研磨中にウエハの表面に加えられる。研削材の機械的作用および化学物質の腐食作用の組み合わせは、不規則なトポグラフィを除去し、均一な平面をもたらす。

バックエンド製造は、完成したウエハを個別ダイに切断または単一化し、次いで、構造的支持および環境的隔離のためにダイをパッケージ化することを指す。ダイを単一化するために、ウエハは、鋸通路またはスクライブと呼ばれるウエハの非機能的領域に沿って、分割され、破断される。ウエハは、レーザ切断ツールまたは鋸刃を使用して単一化される。単一化の後に、個別ダイは、他のシステム構成要素との相互接続のために、ピンまたは接触パッドを含むパッケージ基板に載置される。次いで、半導体ダイ上に形成される接触パッドは、パッケージ内の接触パッドに接続される。電気的接続は、はんだバンプ、スタッドバンプ、伝導性ペースト、またはワイヤボンドで行うことができる。封入材または他の成形材料が、物理的支持および電気的隔離を提供するようにパッケージ上に堆積させられる。次いで、完成したパッケージが電気システムに挿入され、半導体素子の機能性が他のシステム構成要素に利用可能となる。

図３は、その表面上に載置された複数の半導体パッケージを伴うチップキャリア基板またはプリント回路板（ＰＣＢ）５２を有する電子デバイス５０を図示する。電子デバイス５０は、用途に応じて、１種類の半導体パッケージまたは複数の種類の半導体パッケージを有することができる。例証の目的で、異なる種類の半導体パッケージが図３に示されている。

電子デバイス５０は、１つ以上の電気的機能を果たすために半導体パッケージを使用する、独立型システムとなり得る。代替として、電子デバイス５０は、より大型のシステムの従属構成要素となり得る。例えば、電子デバイス５０は、携帯電話、携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、または他の電子通信デバイスの一部となり得る。代替として、電子デバイス５０は、グラフィックカード、ネットワークインターフェースカード、またはコンピュータに挿入することができる他の信号処理カードとなり得る。半導体パッケージは、マイクロプロセッサ、メモリ、特定用途向け集積回路（ＡＳＩＣ）、論理回路、アナログ回路、ＲＦ回路、個別素子、または他の半導体ダイあるいは電気構成要素を含むことができる。小型化および減量は、これらの製品が市場によって受け入れられるために不可欠である。半導体素子間の距離は、より高い密度を達成するように減少しなければならない。

図３では、ＰＣＢ５２は、ＰＣＢ上に載置された半導体パッケージの構造的支持および電気的相互接続のための一般的基板を提供する。伝導性信号トレース５４は、蒸発、電解めっき、無電解めっき、スクリーン印刷、または他の好適な金属堆積工程を使用して、ＰＣＢ５２の表面上または層内に形成される。信号トレース５４は、半導体パッケージ、載置された構成要素、および他の外部システム構成要素のそれぞれの間の電気通信を提供する。トレース５４はまた、半導体パッケージのそれぞれへの電力および接地接続も提供する。

いくつかの実施形態では、半導体素子は、２つのパッケージ化レベルを有する。第１レベルのパッケージ化は、半導体ダイを中間キャリアに機械的かつ電気的に取り付けるための技法である。第２レベルのパッケージ化は、中間キャリアをＰＣＢに機械的かつ電気的に取り付けることを伴う。他の実施形態では、半導体素子は、ダイがＰＣＢに機械的かつ電気的に直接載置される、第１レベルのパッケージ化のみを有してもよい。

例証の目的で、ワイヤボンドパッケージ５６およびフリップチップ５８を含む、数種類の第１レベルのパッケージ化が、ＰＣＢ５２上に示されている。加えて、ボールグリッドアレイ（ＢＧＡ）６０、バンプチップキャリア（ＢＣＣ）６２、デュアルインラインパッケージ（ＤＩＰ）６４、ランドグリッドアレイ（ＬＧＡ）６６、マルチチップモジュール（ＭＣＭ）６８、クワッドフラットノンリードパッケージ（ＱＦＮ）７０、およびクアワッドフラットッケージ７２を含む、数種類の第２レベルのパッケージ化が、ＰＣＢ５２上に載置されて示されている。システム要件に応じて、第１および第２レベルのパッケージ化様式の任意の組み合わせ、ならびに他の電子構成要素を伴って構成される、半導体パッケージの任意の組み合わせを、ＰＣＢ５２に接続することができる。いくつかの実施形態では、電子デバイス５０が、単一の取り付けられた半導体パッケージを含む一方で、他の実施形態は、複数の相互接続されたパッケージを要求する。単一の基板上で１つ以上の半導体パッケージを組み合わせることによって、製造業者は、事前に作製された構成要素を電子デバイスおよびシステムに組み込むことができる。半導体パッケージが洗練された機能性を含むため、より安価の構成要素および合理化された製造工程を使用して、電子デバイスを製造することができる。結果として生じるデバイスは、故障する可能性が低く、製造することがあまり高価ではなく、消費者にとってより低い費用をもたらす。

図４ａ−４ｃは、例示的な半導体パッケージを示す。図４ａは、ＰＣＢ５２上に載置されたＤＩＰ６４のさらなる詳細を図示する。半導体ダイ７４は、ダイ内に形成され、ダイの電気的設計に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する能動領域を含む。例えば、回路は、１つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および半導体ダイ７４の能動領域内に形成される他の回路要素を含むことができる。接触パッド７６は、アルミニウム（Ａｌ）、銅（Ｃｕ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）、または銀（Ａｇ）等の伝導性材料の１つ以上の層であり、半導体ダイ７４内に形成される回路要素に電気的に接続される。ＤＩＰ６４の組立中に、半導体ダイ７４は、金・シリコン共晶層、または熱エポキシあるいはエポキシ樹脂等の接着材料を使用して、中間キャリア７８に載置される。パッケージ本体は、ポリマーまたはセラミック等の絶縁性パッケージ化材料を含む。導体リード８０およびボンドワイヤ８２は、半導体ダイ７４とＰＣＢ５２との間の電気的相互接続を提供する。封入材８４は、湿気および粒子がパッケージに進入し、ダイ７４またはボンドワイヤ８２を汚染することを防止することによって、環境保護のためにパッケージ上に堆積させられる。

図４ｂは、ＰＣＢ５２上に載置されたＢＣＣ６２のさらなる詳細を図示する。半導体ダイ８８は、アンダーフィルまたはエポキシ樹脂接着材料９２を使用して、キャリア９０上に載置される。ボンドワイヤ９４は、接触パッド９６および９８の間の第１レベルのパッケージ化相互接続を提供する。成形化合物または封入材１００は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ８８およびボンドワイヤ９４上に堆積させられる。接触パッド１０２は、酸化を防止するように、電解めっきまたは無電解めっき等の好適な金属堆積工程を使用して、ＰＣＢ５２の表面上に形成される。接触パッド１０２は、ＰＣＢ５２の中の１つ以上の伝導性信号トレース５４に電気的に接続される。バンプ１０４は、ＢＣＣ６２の接触パッド９８とＰＣＢ５２の接触パッド１０２との間に形成される。

図４ｃでは、半導体ダイ５８は、フリップチップ様式の第１レベルのパッケージ化で、表を下にして中間キャリア１０６に載置される。半導体ダイ５８の能動領域１０８は、ダイの電気的設計に従って形成される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する。例えば、回路は、１つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および能動領域１０８内の他の回路要素を含むことができる。半導体ダイ５８は、バンプ１１０を通してキャリア１０６に電気的かつ機械的に接続される。

ＢＧＡ６０は、バンプ１１２を使用して、ＢＧＡ様式の第２レベルのパッケージ化でＰＣＢ５２に電気的かつ機械的に接続される。半導体ダイ５８は、バンプ１１０、信号線１１４、およびバンプ１１２を通して、ＰＣＢ５２の中の伝導性信号トレース５４に電気的に接続される。成形化合物または封入材１１６は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ５８およびキャリア１０６上に堆積させられる。フリップチップ半導体素子は、信号伝搬距離を縮小し、静電容量を低下させ、全体的な回路性能を向上させるために、半導体ダイ５８上の能動素子からＰＣＢ５２上の伝導トラックまでの短い電気伝導経路を提供する。別の実施形態では、半導体ダイ５８は、中間キャリア１０６を伴わずにフリップチップ様式の第１レベルのパッケージ化を使用して、ＰＣＢ５２に機械的かつ電気的に直接接続することができる。

フリップチップ半導体パッケージおよびウエハレベルパッケージ（ＷＬＰ）は、一般的に、高速、高密度、およびより大きいピン計数を要求するＩＣとともに使用されている。フリップチップ様式の半導体素子またはパッケージ１２０は、図５に示されるように、チップキャリア基板またはＰＣＢ１２６に向かって表を下にして、ダイ１２４の能動領域１２２を載置することを伴う。能動領域１２２は、ダイの電気的設計に従って、能動および受動素子、伝導層、および誘電層を含有する。バンプパッド１３４は、蒸発、電解めっき、無電解めっき、スクリーン印刷、または他の好適な金属堆積工程を使用して、能動領域１２２上に形成される。バンプパッド１３４は、能動領域１２２の中で伝導トラックによって能動および受動回路に接続される。接触パッド１３６は、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、またはＣｕとなり得る。電気および機械的相互接続は、バンプ構造１３０を通して達成される。任意の金属または導電性材料、例えば、Ｓｎ、鉛（Ｐｂ）、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ、輝蒼鉛鉱（Ｂｉ）、およびそれらの合金を用いた、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、バンプ材料がバンプパッド１３４上に堆積させられる。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、高含有量の鉛、または無鉛となり得る。バンプ材料は、リフロー工程によってキャリア基板１２６上の接触パッドまたは相互接続部位１３６に電気的かつ機械的に接続される、バンプまたはボール１３２を形成するようにリフローされる。フリップチップ半導体素子は、信号伝搬を低減し、静電容量を低下させ、全体的により良好な回路性能を達成するために、ダイ１２４上の能動素子からキャリア基板上の伝導トラックまでの短い電気伝導経路を提供する。

基板接触パッドへのバンプ接続のさらなる詳細が、図６ａ−６ｄに示されている。バンプ１３２は、上記で説明されるように、半導体ダイ１２４の能動領域１２２の中でバンプパッド１３４上に形成される。金属接触パッド１３６は、蒸発、電解めっき、無電解めっき、スクリーン印刷、または他の好適な金属堆積工程を使用して、基板１２６上に形成される。接触パッド１３６は、Ａｌ、Ｃｕ、Ｓｎ、Ｎｉ、Ａｕ、またはＡｇとなり得る。接触パッド１３６は、露出厚さＴを伴う側壁１４２を有する。図６ａでは、はんだレジストまたははんだマスクに形成された開口部１４５は、接触パッド１３６の少なくとも一部分上に配置される。その整合に応じて、はんだレジスト開口部１４５は、図６ｃに示されるように、基板１２６の一部分上に延在することができる。バンプ１３２を接触パッド１３６に電気的かつ冶金術的に接続するために、バンプは、図６ｂおよび６ｄに示されるように、はんだレジスト開口部１４５を通して接触パッド上にリフローされる。

別の実施形態では、バンプ材料は、Ｓｎ、Ｐｂ、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ、およびそれらの合金を用いた、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、はんだレジスト開口部１４５を通して基板１２６上の接触パッド１３６上に直接堆積させることができる。バンプ材料は、上記で説明されるように、バンプを形成するようにリフローされる。

半導体素子１２０の製造工程は、はんだレジスト開口部の整合公差を定義するはんだ位置合わせ（ＳＲＲ）を含む、新規の設計規則を採用する。新規の設計規則の下で、はんだレジスト開口部は、必ずしも接触パッド内で整合させられる必要はないが、むしろ、製造整合公差により、接触パッドの物理的面積に対してオフセットまたは不整合となり得る。

図６ａおよび６ｂは、はんだレジスト開口部１４５が接触パッド１３６の中心領域と実質的に整合している、理想的な場合を示す。実践では、接触パッド１３６は、製造工程中に、はんだレジスト開口部１４５に対して不整合であってもよい。例えば、図６ｃでは、はんだ位置合わせは、より小型の接触パッドと組み合わせて、Ｘという距離だけ接触パッド１３６の設置面積の外側に、はんだレジスト開口部１４５を延在させる。つまり、はんだレジスト開口部１４５は、接触パッド１３６の物理的面積にオフセットまたは不整合である。新規の設計規則は、基板１２６上の接触パッド１３６とはんだレジスト開口部１４５との間で、この不整合を可能にする。湿潤工程中に、フラックス材料の表面張力は、バンプ１３２を接触パッド１３６の表面１４６にわたってリフローさせ、それに付着させる。接触パッド１３６がはんだレジスト開口部１４５と不整合である、すなわち、はんだレジスト開口部の一部分が接触パッドの外側に延在する場合において、バンプ１３２のリフローはまた、接触パッド１３６の側壁１４２に重なって湿潤させ、図６ｄで見られるように、側壁１４２に隣接する領域を実質的に充填する。バンプ１３２は、側壁１４２を含む接触パッド１３６の周囲に空隙または空虚な空間を残さない。いずれの場合において、本設計規則の下で、バンプ１３２は、接触パッド１３６への良好な冶金および電気接続を行う。

本相互接続構造の特徴として、接触パッド１３６は、従来技術で見出される寸法および設計規準と比較して、はんだレジスト開口部１４５に対して小型に作られる。一般に、接触パッド１３６は、以下の設計規則に従ってサイズ決定される。

Ｐ_ｓｉｚｅ＝ＳＲＯ＋２＊ＳＲＲ−２Ｘ（１）
式中、ＳＲＯは、はんだレジスト開口部であり、
ＳＲＲは、はんだ位置合わせまたは製造整合公差であり、
Ｘは、バンプが接触パッドの縁および側壁に重なることができる量を定義する、設計規則である。

新規の設計規則は、方程式（１）に従って、接触パッド１３６のサイズを２Ｘだけ縮小する。Ｘの値は、接触パッド１３６のフラックス材料および厚さの関数である。一般に、Ｘの値は、接触パッドの露出側壁の厚さの１倍から２倍に及ぶ。接触パッド１３６の露出部分（Ｔ）は、典型的には、厚さ５〜２０ミクロンである。Ｘの値は、フラックス有効性とともに増加することができる。したがって、９０ミクロンのはんだレジスト開口部、および２５ミクロンのはんだレジスト整合公差を考慮すると、接触パッド１３６は、Ｘ＝１０ミクロンを伴う設計規則を仮定して、１２０ミクロンに作製することができる。別の実施例では、９０ミクロンのはんだレジスト開口部、および２５ミクロンのはんだレジスト整合公差を考慮すると、接触パッド１３６は、Ｘ＝４０ミクロンを伴う設計規則を仮定して、６０ミクロンに作製することができる。実践では、接触パッドは、典型的には、はんだレジスト開口部と等しい、またはそれよりも小さいサイズで作られる。他の場合においては、接触パッドは、はんだレジスト開口部よりも大きくなり得る。

方程式（１）の２Ｘ縮小設計規則は、基板の単位面積につき、より多くの接触パッドを提供する、より小型接触パッドを生じる。加えて、より小型の接触パッドは、接触パッド間の信号トレースルーティングのためのさらなる空間を提供し、それにより、トレースルーティング密度を増加させる。２Ｘ設計規則は、半導体素子の冶金接続および電気的機能性の信頼性を維持する。側壁１４２に付着するリフローしたバンプ材料は、さらなるバンプ接触面積を提供することによって、冶金完全性および相互接続の信頼性を増大させる。バンプ材料が側壁１４２まで湿潤するため、バンプと側壁１４２との間には、空隙がほとんど形成されないか、または全く形成されない。接触パッド１３６の直接周囲にある基板１２６の領域は、隣接するトレースまたは素子へのバンプの短絡を回避するように、電気的に絶縁される。

図７ａは、はんだレジスト開口部１５２と同じサイズ、またはそれよりもわずかに小さく作られる、円形の接触パッド１５０を示す。この場合、接触パッドの側壁の重複または湿潤は、完全に接触パッドの円周で生じる。代替として、接触パッドは、はんだレジスト開口部より大きく作ることができる。

図７ｂでは、接触パッド１６０が、パッドから延在する略円形の狭いトレース線を伴って示されている。トレース線は、はんだレジスト開口部１６２よりも実質的に狭い。接触パッドの側壁の重複または湿潤は、実質的に接触パッドの円周で生じる。

図７ｃでは、接触パッド１７０は、はんだレジスト開口部１７２が不整合である時に、露出量をさらに低減するように長方形に作られる。

図７ｄでは、ドーナツ形の接触パッド１８０は、接触パッドの内側および外側の側壁上で、はんだレジスト開口部１８２を通したバンプ材料の湿潤を提供する。接触パッド１８０は、パッドの可湿表面を縮小し、結合または接合が形成された後に、より高いスタンドオフを提供する。

はんだレジスト開口部の整合公差を考慮すると、バンプは、製造された半導体素子のうちの少なくともいくつかにおいて、必然的に接触パッドに重なる。方程式（１）に従って接触パッドのサイズを縮小し、バンプ材料が側壁１４２に重なって湿潤することを可能にする、２Ｘ縮小設計規則を採用することによって、接触パッドの間により多くの信号トレースの配置を提供する、より小さいサイズで、接触パッドを作製することができる。信号トレースルーティング密度が、それに対応して増加する。加えて、より小型の接触パッドは、基板の単位面積につき、より多くの接触パッドとなる。９０ミクロンのはんだレジスト開口部を伴う１４０ミクロンの接触パッドをもたらした、背景技術で論議される従来技術の設計規則から、２Ｘ縮小設計規則は、実質的に接触パッドを２Ｘだけ縮小する。

図８−１３は、図５−７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である、種々の相互接続構造を伴う他の実施形態を説明する。図８ａは、構造的支持のために、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、または炭化ケイ素等のベース基板材料２２２を伴う半導体ウエハ２２０を示す。複数の半導体ダイまたは構成要素２２４は、上記で説明されるような鋸通路２２６によって分離されるウエハ２２０上に形成される。

図８ｂは、半導体ウエハ２２０の一部分の断面図を示す。各半導体ダイ２２４は、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、裏面２２８および能動表面２３０を含む。例えば、回路は、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣ、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、１つ以上のトランジスタ、ダイオード、および能動表面２３０内に形成される他の回路要素を含むことができる。半導体ダイ２２４はまた、ＲＦ信号処理のために、インダクタ、コンデンサ、および抵抗器等の集積受動素子（ＩＰＤ）を含有することもできる。一実施形態では、半導体ダイ２２４は、フリップチップ型半導体ダイである。

導電性層２３２は、ＰＶＤ、ＣＶＤ、電解めっき、無電解めっき工程、または他の好適な金属堆積工程を使用して、能動表面２３０上に形成される。伝導層２３２は、Ａｌ、Ｃｕ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、または他の好適な導電性材料の１つ以上の層となり得る。伝導性層２３２は、能動表面２３０上の回路に電気的に接続される接触パッドとして動作する。

図８ｃは、接触パッド２３２上に形成される相互接続構造を伴う半導体ウエハ２２０の一部分を示す。導電性バンプ材料２３４は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、接触パッド３３２上に堆積させられる。バンプ材料２３４は、随意的なフラックス溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料２３４は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料２３４は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５マイクロメートル（μｍ）より大きい塑性変形を受ける。バンプ材料２３４は、好適な取付または接着工程を使用して、接触パッド２３２に接着される。例えば、バンプ材料２３４を接触パッド２３２に圧縮接着することができる。バンプ材料２３４はまた、図８ｄに示されるように、球状ボールまたはバンプ２３６を形成するように、その融点を上回って材料を加熱することによって、リフローすることもできる。いくつかの用途では、バンプ２３６は、接触パッド２３２への電気的接続を向上させるように、２回リフローされる。バンプ２３６は、接触パッド２３２上に形成することができる１種類の相互接続構造を表す。相互接続構造はまた、スタッドバンプ、マイクロバンプ、または他の電気的相互接続も使用することができる。

図８ｅは、非可融性または非折り畳み式部分２４０と、可融性または折り畳み式部分２４２とを含む、複合バンプ２３８として接触パッド２３２上に形成される相互接続構造の別の実施形態を示す。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関しバンプ２３８に対して定義される。非可融性部分２４０は、Ａｕ、Ｃｕ、Ｎｉ、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分２４２は、Ｓｎ、無鉛合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ−インジウム（Ｉｎ）合金、共晶はんだ、Ａｇ、Ｃｕ、またはＰｂを伴うスズ合金、または比較的低温溶融のはんだとなり得る。一実施形態では、１００μｍの接触パッド２３２の幅または直径を考慮すると、非可融性部分２４０は、高さが約４５μｍであり、可融性部分２４２は、高さが約３５μｍである。

図８ｆは、伝導柱２４６上のバンプ２４４として接触パッド２３２上に形成される相互接続構造の別の実施形態を示す。バンプ２４４は、可融性性または折り畳み式であり、伝導柱２４６は、非可融性性または非折り畳み式である。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関して定義される。バンプ２４４は、Ｓｎ、無鉛合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ−Ｉｎ合金、共晶はんだ、Ａｇ、Ｃｕ、またはＰｂを伴うスズ合金、または比較的低温溶融のはんだとなり得る。伝導柱２４６は、Ａｕ、Ｃｕ、Ｎｉ、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。一実施形態では、伝導柱２４６は、Ｃｕ柱であり、バンプ２４４は、はんだキャップである。１００μｍの接触パッド２３２の幅または直径を考慮すると、伝導柱２４６は、高さが約４５μｍであり、バンプ２４４は、高さが約３５μｍである。

図８ｇは、凹凸２５０を伴うバンプ材料２４８として接触パッド２３２上に形成される相互接続構造の別の実施形態を示す。バンプ材料２４８は、バンプ材料２３４と同様に、破断に対する低い降伏強度および高い伸長を伴って、リフロー条件下で軟質および変形可能である。凹凸２５０は、めっき表面仕上げで形成され、例証の目的で、図中では誇張されて示されている。凹凸２５０の規模は、概して、約１〜２５μｍである。凹凸はまた、バンプ２３６、複合バンプ２３８、およびバンプ２４４上に形成することもできる。

図８ｈでは、半導体ウエハ２２０は、鋸刃またはレーザ切断ツール２５２を使用して、鋸通路２２６を通して個別半導体ダイ２２４に単一化される。

図９ａは、伝導性トレース２５６を伴う基板またはＰＣＢ２５４を示す。基板２５４は、片面ＦＲ５積層または２面ＢＴ樹脂積層となり得る。半導体ダイ２２４は、バンプ材料２３４が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる（図１７ａ―１７ｇ参照）。代替として、バンプ材料２３４は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２３４は、伝導性トレース２５６よりも幅広い。一実施形態では、バンプ材料２３４は、１００μｍ未満の幅を有し、伝導性トレースまたはパッド２５６は、１５０μｍのバンプピッチに対して３５μｍの幅を有する。伝導性トレース２５６は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

圧力または力Ｆは、伝導性トレース２５６上にバンプ材料２３４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２３４の柔軟性により、バンプ材料は、伝導性トレース２５６の頂面および側面の周囲で変形または押出し、バンプオンリード（ＢＯＬ）と呼ばれる。具体的には、圧力の印加は、約２００グラムの垂直荷重と同等の力Ｆの下で、約２５μｍより大きい塑性変形をバンプ材料２３４に受けさせ、図９ｂに示されるように、伝導性トレースの頂面および側面を覆わせる。バンプ材料２３４はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース２５６に冶金接続することもできる。

伝導性トレース２５６をバンプ材料２３４よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース２５６は、伝導性トレースの周囲のバンプ材料２３４を変形させるために必要な力Ｆを低減する。例えば、必要な力Ｆは、バンプ材料よりも幅広い伝導性トレースまたはパッドに対してバンプ材料を変形させるために必要な力の３０〜５０％であってもよい。より低い圧縮力Ｆは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なｚ方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース２５６の周囲のバンプ材料２３４を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。

図９ｃは、半導体ダイ２２４の接触パッド２３２上に形成されるバンプ２３６を示す。半導体ダイ２２４は、バンプ２３６が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ２３６は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ２３６は、伝導性トレース２５６よりも幅広い。伝導性トレース２５６は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

圧力または力Ｆは、伝導性トレース２５６上にバンプ２３６を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ２３６の柔軟性により、バンプは、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２３６に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。バンプ２３６はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース２５６に冶金接続することもできる。

伝導性トレース２５６をバンプ２３６よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース２５６は、伝導性トレースの周囲のバンプ２３６を変形させるために必要な力Ｆを低減する。例えば、必要な力Ｆは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の３０〜５０％であってもよい。より低い圧縮力Ｆは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なｚ方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース２５６の周囲のバンプ２３６を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。

図９ｄは、半導体ダイ２２４の接触パッド２３２上に形成される複合バンプ２３８を示す。半導体ダイ２２４は、複合バンプ２３８が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、複合バンプ２３８は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。複合バンプ２３８は、伝導性トレース２５６よりも幅広い。伝導性トレース２５６は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

圧力または力Ｆは、伝導性トレース２５６上に可融性部分２４２を押し付けるように、半導体ダイ２２４の裏面３２８に印加される。力Ｆは、高温で印加することができる。可融性部分２４２の柔軟性により、可融性部分は、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、可融性部分２４２に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。複合バンプ２３８はまた、リフロー温度下で可融性部分２４２を伝導性トレースと物理的接触させることによって、伝導性トレース２５６に冶金接続することもできる。非可融性部分２４０は、圧力または温度の印加中に融解または変形せず、半導体ダイ２２４と基板２５４との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ２２４と基板２５４との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。

リフロー工程中に、半導体ダイ２２４上の多数（例えば、数千）の複合バンプ２３８は、基板２５４の伝導性トレース２５６上の相互接続部位に取付けられる。バンプ２３８のうちのいくつかは、特に、ダイ２２４が歪曲された場合に、伝導性トレース２５６に適正に接続できない場合がある。複合バンプ２３８は伝導性トレース２５６よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分２４２は、伝導性トレース２５６の頂面および側面の周囲で変形または押出し、複合バンプ２３８を伝導性トレースに係止する。機械的相互係止は、伝導性トレース２５６よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面上および側面の周囲で変形する、可融性部分２４２の性質によって形成される。複合バンプ２３８と伝導性トレース２５６との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース２５６に噛合する複合バンプ２３８は、バンプ相互接続の不具合を低減する。

図９ｅは、半導体ダイ２２４の接触パッド２３２上に形成される伝導性柱２４６およびバンプ２４４を示す。半導体ダイ２２４は、バンプ２４４が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ２４４は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ２４４は、伝導性トレース２５６よりも幅広い。伝導性トレース２５６は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

圧力または力Ｆは、伝導性トレース２５６上にバンプ２４４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ２４４の柔軟性により、バンプは、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ２４４に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。伝導性柱２４６およびバンプ２４４はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース２５６に冶金接続することもできる。伝導柱２４６は、圧力または温度の印加中に融解または変形せず、半導体ダイ２２４と基板２５４との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ２２４と基板２５４との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。より幅広いバンプ２４４およびより狭い伝導性トレース２５６は、同様の低い必要圧縮力および機械的係止特徴、ならびにバンプ材料２３４およびバンプ２３６について上記で説明される利点を有する。

図９ｆは、半導体ダイ２２４の接触パッド２３２上に形成される凹凸２５０を伴うバンプ材料２４８を示す。半導体ダイ２２４は、バンプ材料２４８が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料２４８は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２４８は、伝導性トレース２５６よりも幅広い。圧力または力Ｆは、伝導性トレース２５６上にバンプ材料２４８を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２４８の柔軟性により、バンプは、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２４８に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。加えて、凹凸２５０は、伝導性トレース２５６に冶金接続される。凹凸２５０は、約１〜２５μｍにサイズ決定される。

図９ｇは、角度付きまたは傾斜側面を有する、台形伝導性レース２６０を伴う基板またはＰＣＢ２５８を示す。バンプ材料２６１は、半導体ダイ２２４の接触パッド２３２上に形成される。半導体ダイ２２４は、バンプ材料２６１が伝導性トレース２６０上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料２６１は、基板２５８上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２６１は、伝導性トレース２６０よりも幅広い。伝導性トレース２６０は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

圧力または力Ｆは、伝導性トレース２６０上にバンプ材料２６１を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２６１の柔軟性により、バンプ材料は、伝導性トレース２６０の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２６１に塑性変形を受けさせ、伝導性トレース２６０の頂面および角度付き側面を覆わせる。バンプ材料２６１はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース２６０に冶金接続することもできる。

図１０ａ―１０ｄは、半導体ダイ２２４、および非可融性または非折り畳み式部分２６４と、可融性または折り畳み式部分２６６とを有する、細長い複合バンプ２６２のＢＯＬ実施形態を示す。非可融性部分２６４は、Ａｕ、Ｃｕ、Ｎｉ、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分２６６は、Ｓｎ、無鉛合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ−Ｉｎ合金、共晶はんだ、Ａｇ、Ｃｕ、またはＰｂを伴うスズ合金、または比較的低温溶融のはんだとなり得る。非可融性部分２６４は、可融性部分２６６よりも大きい複合バンプ２６２の一部を構成する。非可融性部分２６４は、半導体ダイ２２４の接触パッド２３２に固定される。

半導体ダイ２２４は、図１０ａに示されるように、複合バンプ２６２が基板２７０上に形成された伝導性トレース２６８上の相互接続部位と整合されるように位置付けられる。複合バンプ２６２は、伝導性トレース２６８に沿って先細であり、すなわち、複合バンプは、伝導性トレース２６８の長さに沿って長く、伝導性トレースを横断して狭い、楔形を有する。複合バンプ２６２の先細側面は、伝導性トレース２６８の長さに沿って生じる。図１０ａの図は、伝導性トレース２６８と同一線上にある、短いほうの側面または狭小先細を示す。図１０ａに垂直である、図１０ｂの図は、楔形の複合バンプ２６２の長いほうの側面を示す。複合バンプ２６２の短いほうの側面は、伝導性トレース２６８よりも幅広い。可融性部分２６６は、図１０ｃおよび１０ｄに示されるように、圧力および／または熱によるリフローの印加時に、伝導性トレース２６８の周囲で折り重なる。非可融性部分２６４は、リフロー中に融解または変形せず、その形態および形状を保持する。非可融性部分２６４は、半導体ダイ２２４と基板２７０との間にスタンドオフを提供するように寸法決定することができる。ＣｕＯＳＰ等の仕上げを基板２７０に塗布することができる。伝導性トレース２６８は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

リフロー工程中に、半導体ダイ２２４上の多数（例えば、数千）の複合バンプ２６２は、基板２７０の伝導性トレース２６８上の相互接続部位に取付けられる。バンプ２６２のうちのいくつかは、特に、半導体ダイ２２４が歪曲された場合に、伝導性トレース２６８に適正に接続できない場合がある。複合バンプ２６２は伝導性トレース２６８よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分２６６は、伝導性トレース２６８の頂面および側面の周囲で変形または押出し、複合バンプ２６２を伝導性トレースに係止する。機械的相互係止は、伝導性トレース２６８よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面および側面の周囲で変形する、可融性部分２６６の性質によって形成される。複合バンプ３６２の楔形は、図１０ａおよび１０ｃの短いほうの側面に沿ったピッチを犠牲にすることなく、バンプと伝導性トレースとの間、例えば、図１０ｂおよび１０ｄの長いほうの側面に沿った、接触面積を増加させる。複合バンプ２６２と伝導性トレース２６８との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース２６８に噛合する複合バンプ２６２は、バンプ相互接続の不具合を低減する。

図１１ａ―１１ｄは、図８ｃと同様である、接触パッド２３２上に形成されたバンプ材料２７４を伴う半導体ダイ２２４のＢＯＬ実施形態を示す。図１１ａでは、バンプ材料２７４は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。バンプ材料２７４は、基板２７８上の伝導性トレース２７６よりも幅広い。複数の凹凸２８０は、約１〜２５μｍの高さで伝導性トレース２７６上に形成される。

半導体ダイ２２４は、バンプ材料２７４が伝導性トレース２７６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料２７４は、基板２７８上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Ｆは、図１１ｂに示されるように、伝導性トレース２７６および凹凸２８０上にバンプ材料２７４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２７４の柔軟性により、バンプ材料は、伝導性トレース２７６および凹凸２８０の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２７４に塑性変形を受けさせ、伝導性トレース２７６および凹凸２８０の頂面および側面を覆わせる。バンプ材料２７４の塑性流動は、バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間に、巨視的な機械的相互係止点を作成する。バンプ材料２７４の塑性流動は、伝導性トレース２７６および凹凸２８０の頂面および側面の周囲で生じるが、電気的短絡および他の欠陥を引き起こし得るので、過剰に基板２７８上に延在しない。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。

図１１ｃは、伝導性トレース２７６より狭いバンプ材料２７４を伴う別のＢＯＬ実施形態を示す。圧力または力Ｆは、伝導性トレース２７６および凹凸２８０上にバンプ材料２７４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２７４の柔軟性により、バンプ材料は、伝導性トレース２７６および凹凸２８０の頂面上で変形または押出する。具体的には、圧力の印加は、バンプ材料２７４に塑性変形を受けさせ、伝導性トレース２７６および凹凸２８０の頂面を覆わせる。バンプ材料２７４の塑性流動は、バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面との間に、巨視的な機械的相互係止点を作成する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。

図１１ｄは、伝導性トレース２７６の縁上に形成されたバンプ材料２７４を伴う別のＢＯＬ実施形態を示し、すなわち、バンプ材料の一部は伝導性トレース上にあり、バンプ材料の一部は伝導性トレース上にない。圧力または力Ｆは、伝導性トレース２７６および凹凸２８０上にバンプ材料２７４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２７４の柔軟性により、バンプ材料は、伝導性トレース２７６および凹凸２８０の頂面および側面上で変形または押出する。具体的には、圧力の印加は、バンプ材料２７４に塑性変形を受けさせ、伝導性トレース２７６および凹凸２８０の頂面および側面を覆わせる。バンプ材料２７４の塑性流動は、バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。

図１２ａ―１２ｃは、図８ｃと同様である、接触パッド２３２上に形成されたバンプ材料２８４を伴う半導体ダイ２２４のＢＯＬ実施形態を示す。先端２８６は、図１２ａに示されるように、バンプ材料２８４の本体よりも狭い先端２８６を伴う階段状バンプとして、バンプ材料２８４の本体から延在する。半導体ダイ２２４は、バンプ材料２８４が基板２９０上の伝導性トレース２８８上の相互接続部位と整合されるように位置付けられる。より具体的には、先端２８６は、伝導性トレース２８８上の相互接続部位上で中心に置かれる。代替として、バンプ材料２８４および先端２８６は、基板２９０上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２８４は、基板２９０上の伝導性トレース２８８よりも幅広い。

伝導性トレース２８８は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。圧力または力Ｆは、伝導性トレース２８８上に先端２８４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。伝導性トレース２８８の柔軟性により、伝導性トレースは、図１２ｂに示されるように、先端２８６の周囲で変形する。具体的には、圧力の印加は、伝導性トレース２８８に塑性変形を受けさせ、先端２８６の頂面および側面を覆わせる。

図１２ｃは、接触パッド２３２上に形成された丸いバンプ材料２９４を伴う別のＢＯＬ実施形態を示す。先端２９６は、バンプ材料２９４の本体から延在して、バンプ材料２９４の本体よりも狭い先端を伴うスタッドバンプを形成する。半導体ダイ２２４は、バンプ材料２９４が基板３００上の伝導性トレース２９８上の相互接続部位と整合されるように位置付けられる。より具体的には、先端２９６は、伝導性トレース２９８上の相互接続部位上で中心に置かれる。代替として、バンプ材料２９４および先端２９６は、基板３００上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２９４は、基板３００上の伝導性トレース２９８よりも幅広い。

伝導性トレース３９８は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。圧力または力Ｆは、伝導性トレース２９８上に先端２９６を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。伝導性トレース２９８の柔軟性により、伝導性トレースは、先端２９６の周囲で変形する。具体的には、圧力の印加は、伝導性トレース２９８に塑性変形を受けさせ、先端２９６の頂面および側面を覆わせる。

図９ａ―９ｇ、１０ａ―１０ｄ、および１１ａ―１１ｄで説明される伝導性トレースもまた、図１２ａ―１２ｃで説明されるような柔軟材料となり得る。

図１３ａ―１３ｂは、図８ｃと同様である、接触パッド２３２上に形成されたバンプ材料３０４を伴う半導体ダイ２２４のＢＯＬ実施形態を示す。バンプ材料３０４は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。バンプ材料３０４は、基板３０８上の伝導性トレース３０６よりも幅広い。伝導性ビア３１０は、図１３ａに示されるように、開口部３１２および伝導性側壁３１４を伴って伝導性トレース３０６を通して形成される。伝導性トレース３０６は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。

半導体ダイ２２４は、バンプ材料３０４が伝導性トレース３０６上の相互接続部位と整合されるように位置付けられる（図１７―１７ｇ参照）。代替として、バンプ材料３０４は、基板３０８上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Ｆは、バンプ材料３０４を伝導性トレース３０６上に押し付け、伝導性ビア３１０の開口部３１２の中へ押し込むように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料３０４の柔軟性により、バンプ材料は、図１３ｂに示されるように、伝導性トレース３０６の頂面および側面の周囲で、かつ伝導性ビア３１０の開口部３１２の中へ変形または押出する。具体的には、圧力の印加は、バンプ材料３０４に塑性変形を受けさせ、伝導性トレース３０６の頂面および側面を覆わせ、かつ伝導性ビア３１０の開口部３１２の中へ覆わせる。したがって、バンプ材料３０４は、基板３０８を通したｚ方向の垂直相互接続のために、伝導性トレース３０６および伝導性側壁３１４に電気的に接続される。バンプ材料３０４の塑性流動は、バンプ材料と、伝導性トレース３０６の頂面および側面ならびに伝導性ビア３１０の開口部３１２との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース３０６の頂面および側面ならびに伝導性ビア３１０の開口部３１２との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース３０６の頂面および側面ならびに伝導性ビア３１０の開口部３１２との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。伝導性ビア３１０がバンプ材料３０４を伴う相互接続部位内に作成されるため、総基板相互接続面積は低減される。

図９ａ―９ｇ、１０ａ―１０ｄ、１１ａ―１１ｄ、１２ａ―１２ｃ、および１３ａ―１３ｂのＢＯＬ実施形態では、伝導性トレースを相互接続構造よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレースは、伝導性トレースの周囲の相互接続構造を変形させるために必要な力Ｆを低減する。例えば、必要な力Ｆは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の３０〜５０％であってもよい。より低い圧縮力Ｆは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なｚ方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレースの周囲の相互接続構造を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。

図１４ａ―１４ｃは、半導体ダイと基板との間のバンプの周囲に封入材を堆積させる鋳型アンダーフィル（ＭＵＦ）工程を示す。図１４ａは、図９ｂからのバンプ材料２３４を使用して基板２５４に載置され、チェイス鋳型３２０の上部鋳型支持材３１６と下部鋳型支持材３１８との間に配置される半導体ダイ２２４を示す。図９ａ―９ｇ、１０ａ―１０ｄ、１１ａ―１１ｄ、１２ａ―１２ｃ、および１３ａ―１３ｂからの他の半導体ダイおよび基板の組み合わせは、チェイス鋳型３２０の上部鋳型支持材３１６と下部鋳型支持材３１８との間に配置することができる。上部鋳型支持材３１６は、圧縮性解放膜３２２を含む。

図１４ｂでは、上部鋳型支持材３１６および下部鋳型支持材３１８は、基板上および半導体ダイと基板との間に開放空間を伴って、半導体ダイ２２４および基板２５４を取り囲むように接合される。圧縮性解放膜３２２は、半導体ダイ２２４の裏面２２８および側面に一致して、これらの表面上での封入材の形成を阻止する。液体状態の封入材３２４が、ノズル３２６を伴うチェイス鋳型３２０の片側の中に注入される一方で、随意的な真空補助３２８は、反対側から圧力を引き込み、基板２５４上の開放空間、および半導体ダイ２２４と基板２５４との間の開放空間を封入材で均一に充填する。封入材３２４は、充填材を伴うエポキシ樹脂、充填材を伴うエポキシアクリレート、または適正な充填材を伴うポリマー等の、ポリマー複合材料となり得る。封入材３２４は、非伝導性であり、外部要素および汚染物質から半導体素子を環境的に保護する。圧縮性材料３２２は、封入材３２４が裏面２２８上、および半導体ダイ２２４の側面の周囲で流れることを防止する。封入材３２４は硬化される。半導体ダイ２２４の裏面２２８および側面は、封入材３２４から露出されたままである。

図１４ｃは、ＭＵＦおよび鋳型オーバーフィル（ＭＯＦ）の実施形態を示し、すなわち、圧縮性材料３２２を伴わない。半導体ダイ２２４および基板２５４は、チェイス鋳型３２０の上部鋳型支持材３１６と下部鋳型支持材３１８との間に配置される。上部鋳型支持材３１６および下部鋳型支持材３１８は、基板上、半導体ダイの周囲、および半導体ダイと基板との間に開放空間を伴って、半導体ダイ２２４および基板２５４を取り囲むように接合される。液体状態の封入材３２４が、ノズル３２６を伴うチェイス鋳型３２０の片側の中に注入される一方で、随意的な真空補助３２８は、反対側から圧力を引き込み、半導体ダイ２２４の周囲および基板２５４上の開放空間、および半導体ダイ２２４と基板２５４との間の開放空間を封入材で均一に充填する。封入材３２４は硬化される。

図１５は、半導体ダイ２２４の周囲、および半導体ダイ２２４と基板２５４との間の間隙の中に、封入材を堆積させる別の実施形態を示す。半導体ダイ２２４および基板２５４は、ダム３３０によって取り囲まれる。封入材３３２は、基板２５４上の開放空間、および半導体ダイ２２４と基板２５４との間の開放空間を充填するように、液体状態でノズル３３４からダム３３０の中へ分注される。ノズル３３４から分注される封入材３３２の量は、半導体ダイ２２４の裏面２２８または側面を覆うことなく、ダム３３０を充填するように制御される。封入材３３２は硬化される。

図１６は、図１４ａ、１４ｃ、および１５からのＭＵＦ工程後の半導体ダイ２２４および基板２５４を示す。封入材３２４は、基板２５４上で、および半導体ダイ２２４と基板２５４との間のバンプ材料２３４の周囲で均一に分布する。

図１７ａ―１７ｇは、基板またはＰＣＢ３４０上の種々の伝導性トレースレイアウトの上面図を示す。図１７ａでは、伝導性トレース３４２は、基板３４０上に形成された集積バンプパッドまたは相互接続部位３４４を伴う直線導体である。基板バンプパッド３４４の側面は、伝導性トレース３４２と同一線上にあり得る。従来技術では、はんだ位置合わせ開口部（ＳＲＯ）は、典型的には、リフロー中にバンプ材料を含有するように相互接続部位上に形成される。ＳＲＯは、相互接続ピッチを増加させ、入出力計数を低減する。対照的に、マスキング層３４６を基板３４０の一部分上に作成することができるが、マスキング層は、伝導性トレース３４２の基板バンプパッド３４４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３４２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３４６のＳＲＯが欠けている。

半導体ダイ２２４は、基板３４０上に配置され、バンプ材料は、基板バンプパッド３４４と整合させられる。バンプ材料は、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド３４４に電気的かつ冶金術的に接続される。

別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド３４４上に堆積させられる。バンプ材料は、随意的なフラックス溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド３４４に接着される。一実施形態では、バンプ材料は、図１７ｂに示されるように、バンプまたは相互接続３４８を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ３４８は、基板バンプパッド３４４への電気接触を向上させるように、２回リフローされる。より狭い基板バンプパッド３４４の周囲のバンプ材料は、リフロー中にダイの配置を維持する。

高ルーティング密度用途では、伝導性トレース３４２のエスケープピッチを最小限化することが望ましい。伝導性トレース３４２間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド２３２または基板バンプパッド３４４の周囲にＳＲＯが形成されないため、伝導性トレース３４２を、より細かいピッチで形成することができ、すなわち、伝導性トレース３４２を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド３４４の周囲にＳＲＯがないと、伝導性トレース３４２の間のピッチは、Ｐ＝Ｄ＋ＰＬＴ＋Ｗ／２として求められ、式中、Ｄはバンプ３４８の基礎直径であり、ＰＬＴはダイ配置公差であり、Ｗは伝導性トレース３４２の幅である。一実施形態では、１００μｍのバンプ基礎直径、１０μｍのＰＬＴ、および３０μｍのトレース線幅を考慮すると、伝導性トレース３４２の最小エスケープピッチは、１２５μｍである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、はんだマスク位置合わせ公差（ＳＲＴ）、および最小溶解性ＳＲＯに対処する必要性を排除する。

バンプ材料が、ダイバンプパッド２３２を基板バンプパッド３４４に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド２３２および基板バンプパッド３４４と、実質的にバンプパッドの設置面積内にある伝導性トレース３４２に直接隣接する基板３４０の部分との間の空間内で保持させる。

所望の自己閉じ込め特性を達成するために、伝導性トレース３４２の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド２３２または基板バンプパッド３４４上に配置する前に、バンプ材料をフラックス溶液に浸漬することができる。溶解バンプ材料は、フラックス溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド３３２または基板バンプパッド４４４の周囲ではマスキング層４４０が必要とされない。したがって、ダイバンプパッド２３２または基板バンプパッド３４４の周囲ではマスキング層４４０が必要とされない。

図１７ｃは、基板３５０上に形成される集積長方形バンプパッドまたは相互接続部位３５４を伴う直線導体として、並列伝導性トレース３５２の別の実施形態を示す。この場合、基板バンプパッド３５４は、伝導性トレース３５２よりも幅広いが、噛合バンプの幅より小さい。基板バンプパッド３５４の側面は、伝導性トレース３５２と平行となり得る。マスキング層３５６は、基板３５０の一部分上に形成することができる。しかしながら、マスキング層は、伝導性トレース３５２の基板バンプパッド３５４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３５２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３５６のＳＲＯが欠けている。

図１７ｄは、最大相互接続密度および容量のために、基板３６６上に形成されたオフセット集積バンプパッドまたは相互接続部位３６４を伴う複数列のアレイに配設された、伝導性トレース３６０および３６２の別の実施形態を示す。代替伝導性トレース３６０および３６２は、バンプパッド３６４へのルーティングのための肘部を含む。各基板バンプパッド３６４の側面は、伝導性トレース３６０および３６２と同一線上にある。マスキング層３６８は、基板３６６の一部分上に形成することができるが、マスキング層４６８は、伝導性トレース３６０および３６２の基板バンプパッド３６４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３６０および３６２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３６８のＳＲＯが欠けている。

図１７ｅは、最大相互接続密度および容量のために、基板３７６上に形成されたオフセット集積バンプパッドまたは相互接続部位３７４を伴う複数列のアレイに配設された、伝導性トレース３７０および３７２の別の実施形態を示す。代替伝導性トレース３７０および３７２は、バンプパッド３７４へのルーティングのための肘部を含む。この場合、基板バンプパッド３７４は、伝導性トレース３７０および３７２よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層３７８は、基板３７６の一部分上に形成することができるが、マスキング層３７８は、伝導性トレース３７０および３７２の基板バンプパッド３７４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３７０および３７２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３７８のＳＲＯが欠けている。

図１７ｆは、最大相互接続密度および容量のために、基板３８６上に形成されたオフセット集積バンプパッドまたは相互接続部位３８４を伴う複数列のアレイに配設された、伝導性トレース３８０および３８２の別の実施形態を示す。代替伝導性トレース３８０および３８２は、バンプパッド３８４へのルーティングのための肘部を含む。この場合、基板バンプパッド３８４は、伝導性トレース３８０および３８２よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層３８８は、基板３８６の一部分上に形成することができるが、マスキング層３８８は、伝導性トレース３８０および３８２の基板バンプパッド３８４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３８０および３８２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３８８のＳＲＯが欠けている。

相互接続工程の一実施例として、半導体ダイ２２４は、基板３６６上に配置され、バンプ材料２３４は、図１７ｄからの基板バンプパッド３６４と整合させられる。バンプ材料２３４は、図９ａ―９ｇ、１０ａ―１０ｄ、１１ａ―１１ｄ、１２ａ―１２ｃ、および１３ａ―１３ｂについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド３６４に電気的かつ冶金術的に接続される。

別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド３６４上に堆積させられる。バンプ材料は、随意的なフラックス溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド３６４に接着される。一実施形態では、バンプ材料は、図１７ｇに示されるように、バンプまたは相互接続３９０を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ３９０は、基板バンプパッド３６４への電気接触を向上させるように、２回リフローされる。より狭い基板バンプパッド３６４の周囲のバンプ材料は、リフロー中にダイの配置を維持する。バンプ材料２３４またはバンプ３９０はまた、図１７ａ―１７ｇの基板バンプパッド構成上に形成することもできる。

高ルーティング密度用途では、伝導性トレース３６０および３６２または図１７ａ―１７ｇの他の伝導性トレース構成のエスケープピッチを最小限化することが望ましい。伝導性トレース３６０および３６２の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド２３２または基板バンプパッド３６４の周囲にＳＲＯが形成されないため、伝導性トレース３６０および３６２を、より細かいピッチで形成することができ、すなわち、伝導性トレース３６０および３６２を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド３６４の周囲にＳＲＯがないと、伝導性トレース３６０および３６２の間のピッチは、Ｐ＝Ｄ／２＋ＰＬＴ＋Ｗ／２として求められ、式中、Ｄはバンプ３９０の基礎直径であり、ＰＬＴはダイ配置公差であり、Ｗは伝導性トレース３６０および３６２の幅である。一実施形態では、１００μｍのバンプ基礎直径、１０μｍのＰＬＴ、および３０μｍのトレース線幅を考慮すると、伝導性トレース３６０および３６２の最小エスケープピッチは、１２５μｍである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、ＳＲＴ、および最小溶解性ＳＲＯに対処する必要性を排除する。

バンプ材料が、ダイバンプパッド２３２を基板バンプパッド３６４に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド２３２および基板バンプパッド３６４と、実質的にバンプパッドの設置面積内にある伝導性トレース３６０および３６２に直接隣接する基板３６６の部分との間の空間内で保持させる。

所望の自己閉じ込め特性を達成するために、伝導性トレース３６０および３６２の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド２３２または基板バンプパッド３６４上に配置する前に、バンプ材料をフラックス溶液に浸漬することができる。溶解バンプ材料は、フラックス溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド２３２または基板バンプパッド３６４の周囲ではマスキング層３６８が必要とされない。

図１８ａでは、マスキング層３９２は、伝導性トレース３９４および３９６の一部分上に堆積させられる。しかしながら、マスキング層３９２は、集積バンプパッド３９８上には形成されない。その結果として、基板４００上の各バンプパッド３９８にはＳＲＯがない。非可湿性マスキングパッチ４０２は、集積バンプパッド３９８のアレイ内に介在して、すなわち、隣接するバンプパッドの間で、基板４００上に形成される。マスキングパッチ４０２はまた、ダイバンプパッド３９８のアレイ内に介在して、半導体ダイ２２４上に形成することもできる。より一般的に、マスキングパッチは、可湿性の低い領域への流出を防止する任意の配設で、集積バンプパッドにごく接近して形成される。

半導体ダイ２２４は、基板５００上に配置され、バンプ材料は、基板バンプパッド３９８と整合させられる。バンプ材料は、図９ａ―９ｇ、１０ａ―１０ｄ、１１ａ―１１ｄ、１２ａ―１２ｃ、および１３ａ―１３ｂについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド３９８に電気的かつ冶金術的に接続される。

別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、集積バンプパッド３９８上に堆積させられる。バンプ材料は、随意的なフラックス溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、集積バンプパッド３９８に接着される。一実施形態では、バンプ材料は、図１８ｂに示されるように、球状ボールまたはバンプ４０４を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ４０４は、集積バンプパッド３９８への電気接触を向上させるように、２回リフローされる。バンプはまた、集積バンプパッド３９８に圧縮接着することもできる。バンプ４０４は、集積バンプパッド３９８上に形成することができる、１種類の相互接続構造を表す。相互接続構造は、スタッドバンプ、マイクロバンプ、または他の電気的相互接続を使用することができる。

高ルーティング密度用途では、エスケープピッチを最小限化することが望ましい。伝導性トレース３９４および３９６の間のピッチを低減するために、バンプ材料は、集積バンプパッド３９８の周囲にマスキング層を伴わずにリフローされる。伝導性トレース３９４および３９６の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。マスキング層３９２は、集積バンプパッド３９８から離れて、伝導性トレース３９４および３９６ならびに基板４００の一部分上に形成することができるが、マスキング層３９２は、集積バンプパッド３９８の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３９４および３９６の部分には、リフロー中にバンプを含有するために使用されるマスキング層３９２のＳＲＯが欠けている。

加えて、マスキングパッチ４０２が、集積バンプパッド３９８のアレイ内に介在して基板４００上に形成される。マスキングパッチ４０２は、非可湿性材料である。マスキングパッチ４０２は、マスキング層３９２と同じ材料であり、同じ処理ステップ中に塗布することができるか、または異なる処理ステップ中に異なる材料となり得る。マスキングパッチ４０２は、集積バンプパッド３９８のアレイ内のトレースまたはパッドの部分の選択的酸化、めっき、または他の処理によって形成することができる。マスキングパッチ４０２は、集積バンプパッド３９８にバンプ材料流動を閉じ込め、隣接構造への伝導性バンプ材料の浸出を防止する。

バンプ材料が、集積バンプパッド３９８のアレイ内に介在して配置されたマスキングパッチ４０２とともにリフローされると、湿潤および表面張力が、ダイバンプパッド２３２および集積バンプパッド３９８と、実質的に集積バンプパッド３９８の設置面積内にある伝導性トレース３９４および３９６に直接隣接する基板４００の部分との間の空間内で、バンプ材料を閉じ込めさせ、保持させる。

所望の自己閉じ込め特性を達成するために、伝導性トレース３９４および３９６の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド２３２または集積バンプパッド３９８上に配置する前に、バンプ材料をフラックス溶液に浸漬することができる。溶解バンプ材料は、フラックス溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド２３２または集積バンプパッド３９８の周囲ではマスキング層３９２が必要とされない。

ダイバンプパッド３３２または集積バンプパッド３９８の周囲にＳＲＯが形成されないため、伝導性トレース３９４および３９６を、より細かいピッチで形成することができ、すなわち、接触し、電気的短絡を形成することなく、伝導性トレースを隣接構造に密接して配置することができる。はんだ位置合わせ設計規則を仮定すると、伝導性トレース３９４および３９６の間のピッチは、Ｐ＝（１．１Ｄ＋Ｗ）／２として求められ、式中、Ｄはバンプ４０４の基礎直径であり、Ｗは伝導性トレース３９４および３９６の幅である。一実施形態では、１００μｍのバンプ基礎直径、および２０μｍのトレース線幅を考慮すると、伝導性トレース３９４および３９６の最小エスケープピッチは、６５μｍである。バンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、および最小溶解性ＳＲＯに対処する必要性を排除する。

図１９は、ダイ取付接着剤４１０を使用して半導体ダイ４０８上に積み重ねられた、半導体ダイ４０６を伴うパッケージオンパッケージ（ＰｏＰ）４０５を示す。半導体ダイ４０６および４０８はそれぞれ、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、能動表面を有する。例えば、回路は、ＤＳＰ、ＡＳＩＣ、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、１つ以上のトランジスタ、ダイオード、および能動表面内に形成される他の回路要素を含むことができる。半導体ダイ４０６および４０８はまた、ＲＦ信号処理のために、インダクタ、コンデンサ、および抵抗器等の集積受動素子ＩＰＤを含有することもできる。

半導体ダイ４０８は、図９ａ―９ｇ、１０ａ―１０ｄ、１１ａ―１１ｄ、１２ａ―１２ｃ、および１３ａ―１３ｂからの実施形態のうちのいずれかを使用して、接触パッド４１８上に形成されたバンプ材料４１６を使用して基板４１４上に形成された伝導性トレース４１２に載置される。伝導性トレース４１２は、図５―７で説明されるような、相互接続構造および２Ｘ縮小設計規則に適用可能である。半導体ダイ４０６は、ボンドワイヤ４２２を使用して、基板４１４上に形成された接触パッド４２０に電気的に接続される。ボンドワイヤ４２２の反対の端は、半導体ダイ４０６上の接触パッド４２４に接着される。

マスキング層４２６は、基板４１４上に形成され、半導体ダイ４０８の設置面積を越えて開放される。マスキング層４２６が、リフロー中にバンプ材料４１６を伝導性トレース４１２に閉じ込めない一方で、開放マスクは、ＭＵＦ中に封入材４２８が接触パッド４２０またはボンドワイヤ４２２に移動することを防止するようにダムとして動作することができる。封入材４２８は、図１４ａ―１４ｃと同様に、半導体ダイ４０８と基板４１４との間に配置される。マスキング層４２６は、欠陥を引き起こし得るので、ＭＵＦ封入材４２８が接触パッド４２０およびボンドワイヤ４２２に到達することを阻止する。マスキング層４２６は、封入材４２８が接触パッド４２０上に漏出する危険性を伴わずに、より大型の半導体ダイが所与の基板上に配置されることを可能にする。

本発明の１つ以上の実施形態を詳細に例証してきたが、当業者であれば、以下の請求項で規定されるような本発明の範囲から逸脱することなく、これらの実施形態の修正および適合が行われてもよいことを認識するであろう。

Claims

半導体素子を作製する方法であって、前記方法は、
半導体ダイを提供することと、
基板を提供することと、
前記基板上に複数の伝導性トレースを形成することであって、前記複数の伝導性トレースは、相互接続部位を含む、ことと、
前記相互接続部位の上方に複数のはんだレジスト開口部を形成することであって、各相互接続部位は、対応するはんだレジスト開口部よりも大きく作成され、前記相互接続部位の側壁は、前記はんだレジスト開口部と前記相互接続部位との間の不整合に起因して露出される、ことと、
前記半導体ダイと前記相互接続部位との間に、複数のはんだバンプを形成することであって、前記複数のはんだバンプの長さは、前記複数のはんだバンプの長さに対して垂直な前記複数のはんだバンプの幅よりも大きく、前記複数のはんだバンプの幅は、前記複数のはんだバンプの長さに沿って先細であり、前記半導体ダイの近くで広く、かつ、前記半導体ダイとは反対側の前記複数のはんだバンプの端の近くで狭い、ことと、
各はんだバンプが対応する相互接続部位の頂面および側面に重なって湿潤させるように前記相互接続部位の上に前記複数のはんだバンプをリフローすることによって、前記複数のはんだバンプを前記相互接続部位に接着することであって、前記複数のはんだバンプの幅は、前記複数の伝導性トレースを横断するように延在し、かつ、前記複数のはんだバンプの長さは、前記複数の伝導性トレースに沿って延在する、ことと、
前記半導体ダイと前記基板との間に封入材を堆積させることと
を含む、方法。
前記複数のはんだバンプは、可融性部分と、非可融性部分とを含む、請求項１に記載の方法。
前記複数のはんだバンプの前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項２に記載の方法。
半導体素子を作製する方法であって、前記方法は、
半導体ダイを提供することと、
基板を提供することと、
露出側壁を含む相互接続部位を伴って、前記基板上に複数の伝導性トレースを形成することと、
前記相互接続部位の上方に複数のはんだレジスト開口部を形成することであって、前記相互接続部位およびはんだレジスト開口部を形成するために用いられる設計規則は、個々の相互接続部位の物理的面積に対する個々のはんだレジスト開口部の不整合を可能にする、ことと、
前記半導体ダイと前記相互接続部位との間に、複数のはんだバンプを形成することであって、前記複数の伝導性トレースに沿った前記複数のはんだバンプの長さは、前記複数の伝導性トレースを横断する前記複数のはんだバンプの幅よりも大きい、ことと、
前記複数のはんだバンプが前記相互接続部位の頂面および側面を覆うように、前記複数のはんだバンプを前記相互接続部位に接着することと
を含む、方法。
前記半導体ダイと前記基板との間に封入材を堆積させることをさらに含む、請求項４に記載の方法。
前記複数のはんだバンプの非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含み、前記複数のはんだバンプの可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項４に記載の方法。
前記複数のはんだバンプは、前記半導体ダイ上の伝導柱上に形成されている、請求項４に記載の方法。
半導体ダイと、
基板と、
前記基板上に形成された複数の伝導性トレースであって、相互接続部位を含む複数の伝導性トレースと、
前記相互接続部位の上方に形成された複数のはんだレジスト開口部であって、各相互接続部位は、対応するはんだレジスト開口部よりも大きく、各相互接続部位は、前記はんだレジスト開口部と前記相互接続部位との間の不整合に起因して露出された側壁を含む、複数のはんだレジスト開口部と、
前記半導体ダイと前記相互接続部位との間に形成された複数の相互接続構造であって、前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記相互接続構造は、前記相互接続部位に接着され、前記複数の伝導性トレースに沿った前記相互接続構造の長さは、前記複数の伝導性トレースを横断する前記相互接続構造の幅よりも大きい、複数の相互接続構造と、
前記半導体ダイと前記基板との間に堆積させられた封入材と
を備える、半導体素子。