TWI689052B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI689052B
TWI689052B TW108108871A TW108108871A TWI689052B TW I689052 B TWI689052 B TW I689052B TW 108108871 A TW108108871 A TW 108108871A TW 108108871 A TW108108871 A TW 108108871A TW I689052 B TWI689052 B TW I689052B
Authority
TW
Taiwan
Prior art keywords
wafer
conductive layer
temporary carrier
manufacturing
conductor
Prior art date
Application number
TW108108871A
Other languages
English (en)
Other versions
TW202036801A (zh
Inventor
倪慶羽
劉揚偉
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW108108871A priority Critical patent/TWI689052B/zh
Application granted granted Critical
Publication of TWI689052B publication Critical patent/TWI689052B/zh
Publication of TW202036801A publication Critical patent/TW202036801A/zh

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝結構，包括至少一導電體、一導電層、至少一晶片及一封膠體，所述導電體設於所述導電層及所述晶片之間並將所述導電層與所述晶片電性連接，所述封膠體包覆所述晶片的所有外表面。本發明藉由在暫時載板上設置導電層，同時將所述導電層與晶片藉由具有一定高度的導電體電性連接，讓晶片與導電層之間存在間隙，使得封膠體可以包覆所述晶片的所有外表面，有利於避免晶片破損的發生。

Description

半導體封裝結構及其製造方法
本發明涉及一種半導體封裝結構及其製造方法。
習知的半導體晶片封裝過程中通常會使用暫時玻璃載板來支撐與定位半導體晶片，半導體晶片封裝好後，再移除該暫時玻璃載板，但是移除暫時玻璃載板後會使得晶片的背面直接裸露在外，很容易造成半導體晶片從背面發生損傷。
有鑑於此，有必要提供一種半導體封裝結構及其製造方法，能夠避免半導體晶片破損，從而解決上述問題。
一種半導體封裝結構，包括至少一導電體、至少一導電層、一晶片及一封膠體，所述晶片與所述導電層相對且相距設置，所述導電體設於所述導電層及所述晶片之間並將所述導電層與所述晶片電性連接，所述封膠體包覆所述晶片的所有外表面。
進一步地，所述導電體的高度大於40μm。
進一步地，所述導電體包括一銅錫共晶層。
進一步地，所述封膠體形成於所述導電層與所述晶片朝向所述導電層的表面之間的除所述導電體外的間隙。
一種半導體封裝結構製造方法，包括如下步驟：提供一基板，所述基板包括多個單元區域。
於每一單元區域上形成一導電層以獲得一第一暫時載板。
切割所述第一暫時載板以獲得多個第二暫時載板，每一第二暫時載板包括至少一具有所述導電層的單元區域。
在每一第二暫時載板的導電層上焊接一晶片，所述焊接在所述晶片與所述導電層之間形成至少一導電體，所述導電體使所述晶片與所述導電層相距設置。
封裝所述晶片以形成一封膠體，所述封膠體包覆所述晶片的所有外表面，得到包括所述封膠體、所述晶片、所述導電層以及所述導電體在內的中間體。
將所述中間體與所述第二暫時載板分離以獲得所述半導體封裝結構。
進一步地，所述導電層藉由黏接、濺鍍、電鍍中的一種形成於所述基板。
進一步地，所述導電層與所述晶片焊接前，所述製造方法還包括：在所述導電層朝向所述晶片的表面設置至少一引腳，所述晶片於所述引腳對應的位置處設有至少一凸起，所述引腳與所述凸起藉由回流焊的方式焊接形成所述導電體，所述導電體的高度大於40μm。
進一步地，所述引腳的材質選自銅或錫的中的一種，所述凸起的材質選自銅或錫中的另一種，焊接後，所述導電體上所述引腳與所述凸起接觸的區域形成有銅錫共晶層。
進一步地，在切割所述第一暫時載板以獲得多個第二暫時載板後，所述製造方法還包括：將每一所述第二暫時載板的周邊用一金屬框架包裹，所述金屬框架上設有若干個固定孔。
以及藉由所述固定孔將具有所述金屬框架中的所述第二暫時載板固定於一載物臺上。
本發明提供的半導體封裝結構藉由在暫時載板上設置導電層，同時將所述導電層與晶片藉由具有一定高度的導電體電性連接，讓晶片與導電層之間存在間隙，使得封膠體可以包覆所述晶片的所有外表面，有利於避免晶片破損的發生。
100:半導體封裝結構
10:導電體
20:導電層
21:引腳
30:晶片
31:凸起
40:封膠體
50:基板
51:單元區域
60:第一暫時載板
70:第二暫時載板
80:金屬框架
81:固定孔
圖1為本發明提供的半導體封裝結構的截面示意圖。
圖2A為本發明提供的基板的截面示意圖。
圖2B為在圖2A的基板上形成導電層後得到的第一暫時載板的截面示意圖。
圖2C為圖2B所示的第一暫時載板的俯視圖。
圖2D為對圖2B所述的第一暫時載板進行分割得到的第二暫時載板的俯視圖。
圖2E為在圖2D所示的第二暫時載板上焊接晶片後的示意圖。
下面將結合本發明實施方式中的附圖，對本發明實施方式中的技術方案進行清楚、完整地描述，顯然，所描述的實施方式僅僅是本發明一部分實施方式，而不是全部的實施方式。基於本發明中的實施方式，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施方式，都屬於本發明保護的範圍。
需要說明的是，當元件被稱為“固定於”另一個元件，它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。當一個元件被認為是“設置於”另一個元件，它可以是直接設置在另一個元件上或者可能同時存在居中元件。本文所使用的術語“豎直的”、“水準的”以及類似的表述只是為了說明的目的。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施方式的目的，不是旨在於限制本發明。本文所使用的術語“和/或”包括一個或多個相關的所列項目的任意的和所有的組合。
請參見圖1，一種半導體封裝結構100，包括至少一導電體10、至少一導電層20、一晶片30及一封膠體40。所述晶片30與所述導電層20相距設置，所述導電體10設於所述導電層20及所述晶片30之間並將所述導電層20與所述晶片30電性連接，所述封膠體40包覆所述晶片30的所有外表面。
進一步地，所述導電體10的高度大於40μm。藉由設置導電體10的高度大於40μm，使得所述晶片30遠離所述導電層20，以便所述封膠體40形成於所述導電層20與所述晶片30朝向所述導電層20的一面與所述導電層20之間除所述導電體10之外的間隙。如此，避免晶片30的表面由於裸露在外而導致破損。
進一步地，所述導電體10包括一銅錫共晶層(圖未示)，所述銅錫共晶層可降低形成所述導電體10的溫度，同時增加所述導電體10微觀結構的穩定性。
請一併參見圖2A至圖2E，一種半導體封裝結構100的製造方法，包括如下步驟：
S1：如圖2A所示，提供一基板50，所述基板50包括多個單元區域51(如圖2C所示)。
S2：如2B、2C所示，在每一單元區域51上形成一導電層20以獲得一第一暫時載板60。
S3：如圖2D所示，切割所述第一暫時載板60以獲得多個第二暫時載板70，每一第二暫時載板70包括至少一具有所述導電層20的單元區域51。
S4：如圖2D所示，將所述第二暫時載板70的周邊用一金屬框架80包裹，所述金屬框架80上設有若干個固定孔81，藉由所述固定孔81將具有所述金屬框架80的所述第二暫時載板70固定在一載物台(圖未示)上。
S5：如圖2E所示，在每一導電層20上焊接一晶片30，所述焊接用於在所述晶片30與所述導電層20之間形成一導電體10，所述導電體10使所述晶片30與所述導電層20相距設置。
S6：如圖1所示，封裝所述晶片30以形成一封膠體40，所述封膠體40包覆所述晶片30的所有外表面以形成包括所述封膠體40、所述晶片30、所述導電層20以及所述導電體10在內的中間體(圖未標)，將所述中間體與固定於所述載物臺上的所述第二暫時載板70的所述基板50分離(此時，所述金屬框架80亦與所述中間體分離並留在所述基板50上)，切割，即獲得所述半導體封裝結構100。
其中，在S1中，每一所述單元區域51用於形成一個所述半導體封裝結構100，其中，一個所述基板50內的所有所述單元區域51的面積之和小於所述基板50的面積，而且每一所述單元區域51的面積稍大於一個所述晶片30的面積。
進一步地，所述基板50的材質為任何一種絕緣的具有承載作用的材料，在本實施例中，所述基板50的材質為玻璃。在其他實施例中，所述基板50的材質還可以為聚醯亞胺(polyimide，PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)、聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)或其他樹脂硬質材料。
在S2中，藉由黏接的方法於所述基板50的每一所述單元區域51內形成所述導電層20，所述導電層20用於構成所述半導體封裝結構100的一部分。所述導電層20可為一銅箔。在其他實施例中，形成所述導電層20的方法還可以是濺鍍、電鍍及蝕刻中的一種。
在其它實施例中，所述導電層20還可以為重配置電路層(Redistribution Layer)，所述導電層20可以是多層金屬複合結構(例如，金、鎳、銅等金屬材質複合而成的至少一層的複合結構)。
在S3中，藉由鐳射切割技術將所述第一暫時載板60切割成多個所述第二暫時載板70，在本實施方式中，所述第二暫時載板70可以包括多個單元區域51，藉由將所述第一暫時載板60分割成多個所述第二暫時載板70，避免直接使用較大的第一暫時載板60製作所述半導體封裝結構100，從而減低了由第一暫時載板60的破損造成全部半導體封裝結構報廢的風險。
在S5中，將所述導電層20與所述晶片30藉由回流焊的方式焊接。進一步地，如圖2B所示，所述導電層20與所述晶片30焊接前，先在所述導電層20朝向所述晶片30的一側設置至少一引腳21，所述引腳21的材質可為銅。所述晶片30於所述引腳21對應的位置處設有至少一凸起31，所述凸起31可以為錫材質。所述 引腳21與所述凸起31藉由回流焊的方式焊接熔化並形成所述導電體10，所述導電體10在所述凸起31與所述引腳21相接處形成銅錫共晶層。所述導電體10的高度大於40μm。
在S6中，藉由注塑成型的方式形成所述封膠體40，注塑成型的過程為：首先提供一模具(圖未示)，該模具包括一模穴(圖未示)及一注膠通道(圖未示)，將包含有所述導電層20及所述晶片30的所述第二暫時載板70容置於所述模穴內；然後，藉由該注膠通道向該模穴內注入膠體，使膠體覆蓋所述晶片30並填充所述導電層20及所述晶片30之間的間隙，使得該膠體包覆多個所述導電體10及所述晶片30；接著，固化所述膠體，從而形成所述封膠體40；之後，將形成有所述封膠體40的所述半導體封裝結構100從所述模穴中取出來。
本發明藉由在暫時載板上設置導電層，同時將所述導電層與晶片藉由具有一定高度的導電體電性連接，讓晶片與導電層之間存在間隙，使得封膠體可以包覆所述晶片的所有外表面，有利於避免晶片破損的發生。
另外，本技術領域的普通技術人員應當認識到，以上的實施方式僅是用來說明本發明，而並非用作為對本發明的限定，只要在本發明的實質精神範圍之內，對以上實施例所作的適當改變和變化都落在本發明要求保護的範圍之內。
100:半導體封裝結構
10:導電體
20:導電層
21:引腳
30:晶片
31:凸起
40:封膠體

Claims (3)

  1. 一種半導體封裝結構製造方法，其中，包括如下步驟：提供一基板，所述基板包括多個單元區域；於每一單元區域上形成一導電層以獲得一第一暫時載板；切割所述第一暫時載板以獲得多個第二暫時載板，每一第二暫時載板包括至少一具有所述導電層的單元區域；在每一第二暫時載板的導電層上焊接一晶片，所述焊接在所述晶片與所述導電層之間形成至少一導電體，所述導電體使所述晶片與所述導電層相距設置；封裝所述晶片以形成一封膠體，所述封膠體包覆所述晶片的所有外表面，得到包括所述封膠體、所述晶片、所述導電層以及所述導電體在內的中間體；將所述中間體與所述第二暫時載板分離以獲得所述半導體封裝結構；所述導電層與所述晶片焊接前，所述製造方法還包括：在所述導電層朝向所述晶片的表面設置至少一引腳，所述晶片於所述引腳對應的位置處設有至少一凸起，所述引腳與所述凸起藉由回流焊的方式焊接形成所述導電體，所述導電體的高度大於40μm；所述引腳的材質選自銅或錫的中的一種，所述凸起的材質選自銅或錫中的另一種，焊接後，所述導電體上所述引腳與所述凸起接觸的區域形成有銅錫共晶層。
  2. 如請求項第1項所述之製造方法，其中，所述導電層藉由黏接、濺鍍、電鍍中的一種形成於所述基板。
  3. 如請求項第1項所述之製造方法，其中，在切割所述第一暫時載板以獲得多個第二暫時載板後，所述製造方法還包括：將每一所述第二暫時載板的周邊用一金屬框架包裹，所述金屬框架上設有若干個固定孔；以及 藉由所述固定孔將具有所述金屬框架中的所述第二暫時載板固定於一載物臺上。
TW108108871A 2019-03-15 2019-03-15 半導體封裝結構及其製造方法 TWI689052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108108871A TWI689052B (zh) 2019-03-15 2019-03-15 半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108108871A TWI689052B (zh) 2019-03-15 2019-03-15 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI689052B true TWI689052B (zh) 2020-03-21
TW202036801A TW202036801A (zh) 2020-10-01

Family

ID=70767005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108871A TWI689052B (zh) 2019-03-15 2019-03-15 半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI689052B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
US20100006994A1 (en) * 2008-07-14 2010-01-14 Stats Chippac, Ltd. Embedded Semiconductor Die Package and Method of Making the Same Using Metal Frame Carrier
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US9230896B2 (en) * 2012-06-05 2016-01-05 Stats Chippac, Ltd. Semiconductor device and method of reflow soldering for conductive column structure in flip chip package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
US20100006994A1 (en) * 2008-07-14 2010-01-14 Stats Chippac, Ltd. Embedded Semiconductor Die Package and Method of Making the Same Using Metal Frame Carrier
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US9230896B2 (en) * 2012-06-05 2016-01-05 Stats Chippac, Ltd. Semiconductor device and method of reflow soldering for conductive column structure in flip chip package

Also Published As

Publication number Publication date
TW202036801A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US8461689B2 (en) Packaging structure having embedded semiconductor element
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US20210249337A1 (en) Smds integration on qfn by 3d stacked solution
US20200227390A1 (en) Method for fabricating electronic package with conductive pillars
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
CN110931450B (zh) 电子封装件及其制法
JP2014007228A (ja) 半導体装置及びその製造方法
US10811378B2 (en) Electronic package and manufacturing method thereof
JP2011018797A (ja) 半導体装置及び半導体装置の製造方法
KR20120042240A (ko) Ｔｍｖ 패키지온패키지 제조방법
JP2010263108A (ja) 半導体装置及びその製造方法
KR101078735B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20140045461A (ko) 집적회로 패키지
TWI689052B (zh) 半導體封裝結構及其製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
US10269774B2 (en) Semiconductor device
US11164755B1 (en) Electronic package and method for fabricating the same
JP3203228B2 (ja) 半導体装置とその製造方法
TWI557860B (zh) 半導體封裝件及其製法
CN111696928B (zh) 半导体封装结构及其制造方法
JP2012015446A (ja) 半導体装置の製造方法
US20210098358A1 (en) Semiconductor package
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN100463132C (zh) 晶片封装结构及其制造方法
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same