KR20120042240A - Ｔｍｖ 패키지온패키지 제조방법 - Google Patents

Ｔｍｖ 패키지온패키지 제조방법 Download PDF

Info

Publication number
KR20120042240A
KR20120042240A KR1020100103834A KR20100103834A KR20120042240A KR 20120042240 A KR20120042240 A KR 20120042240A KR 1020100103834 A KR1020100103834 A KR 1020100103834A KR 20100103834 A KR20100103834 A KR 20100103834A KR 20120042240 A KR20120042240 A KR 20120042240A
Authority
KR
South Korea
Prior art keywords
package
semiconductor package
solder ball
coating
lower semiconductor
Prior art date
Application number
KR1020100103834A
Other languages
English (en)
Inventor
장세영
김건탁
김정웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100103834A priority Critical patent/KR20120042240A/ko
Priority to US13/279,655 priority patent/US20120100669A1/en
Publication of KR20120042240A publication Critical patent/KR20120042240A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 TMV 패키지온패키지 제조방법에 관한 것으로, 상세하게는, TMV 패키지온패키지의 솔더 조인트의 미융합 불량을 방지할 수 있는 TMV 패키지온패키지 제조방법에 관한 것이다.
본 발명에 따르면, 하부반도체패키지의 상부솔더볼의 노출부에 유기솔더링보존제를 코팅하는 유기솔더링보존제 코팅단계; 및 하부반도체패키지의 상부에 상부반도체패키지를 적층한 후 상부반도체패키지의 하부솔더볼과 하부반도체패키지의 상부솔더볼을 접합하는 솔더볼 접합단계를 포함하는 것을 특징으로 하는 TMV 패키지온패키지 제조방법이 제공되기 때문에, 상부반도체패키지와 하부반도체패키지를 연결하는 솔더 조인트의 미융합 불량을 방지할 수 있다.

Description

ＴＭＶ 패키지온패키지 제조방법{Method for producing a TMV package-on-package}
본 발명은 TMV(through mold via) 패키지온패키지 제조방법에 관한 것으로, 상세하게는, TMV 패키지온패키지의 솔더 조인트(solder joint)의 미융합 불량을 방지할 수 있는 TMV 패키지온패키지 제조방법에 관한 것이다.
근래, 반도체패키지의 다기능화, 고용량화 및 소형화 추세에 따라 SIP가 많이 이용되고 있다. SIP(system in package)는 기존에 존재하던 여러 개의 패키지를 하나의 패키지 안에 통합하여 전자장치의 크기를 줄일 수 있는 반도체패키지이다. 이러한 SIP는 여러 개의 반도체칩을 적층한 반도체패키지인 멀티칩패키지(multi-chip package)와, 여러 개의 반도체패키지를 수직으로 적층한 반도체패키지인 패키지온패키지에 의해 실현되고 있다. 그런데, 멀티칩패키지만으로는 반도체패키지의 다기능화 및 고용량화에 한계가 있기 때문에 패키지온패키지가 최근 많이 이용되고 있다.
도 1은 종래기술에 따른 노말 패키지온패키지(normal package-on-package) 제조방법을 설명하기 위한 도이다. 도 1을 참조하여, 종래기술에 따른 노말 패키지온패키지 제조방법을 설명하면 다음과 같다. 먼저, 도 1의 (a)에 도시된 바와 같이, 하부반도체패키지 기판(111)의 상면에 반도체칩(112)과 상부 패드(top pad; 114)가 형성된 하부반도체패키지(110)를 제조한다. 그 다음에, 도 1의 (b)에 도시된 바와 같이, 상부반도체패키지 기판(121)의 상면에 복수의 반도체칩(122)이 적층되어 있고, 상부반도체패키지 기판(122)의 하면에 하부솔더볼(124)이 형성된 상부반도체패키지(120)를 제조한다. 그 다음에, 도 1의 (c)에 도시된 바와 같이, 하부반도체패키지(110)의 상부에 상부반도체패키지(120)를 적층한 후, 상부반도체패키지(120)의 하부솔더볼(124)을 하부반도체패키지(110)의 상부 패드(114)에 접합시킨다.
이와 같은 제조방법에 의해 제조된 노말 패키지온패키지(100)는, 상부 패드(114)가 금(Au)으로 도금이 되어 있기 때문에 산화가 되지 않아 젖음성이 좋은 장점이 있었다. 그러나, 노말 패키지온패키지는 서로 접합하는 하부솔더볼(124)과 상부 패드(114)가 서로 성분이 다르기 때문에 뒤틀림(warpage)이 생기고, 상부반도체패키지(120)와 하부반도체패키지(110)를 전기적으로 연결하는 핀(pin) 수를 늘리는 데에 한계가 있는 문제점이 있었다. 이러한 문제점을 개선하기 위해, TMV 패키지온패키지가 개발되었다.
도 2는 종래기술에 따른 TMV 패키지온패키지 제조방법을 설명하기 위한 도이다. 도 2를 참조하여, 종래기술에 따른 TMV 패키지온패키지 제조방법을 설명하면 다음과 같다. 먼저, 도 2의 (a)에 도시된 바와 같이, 하부반도체패키지 기판(211)의 상면에 반도체칩(212)을 몰딩(molding)하고 있는 몰딩재(213)가 형성되어 있고, 몰딩재(213) 사이에 상부솔더볼(214)이 형성되어 있는 하부반도체패키지(210)를 제조한다. 그 다음에, 도 2의 (b)에 도시된 바와 같이, 상부반도체패키지 기판(221)의 상면에 복수의 반도체칩(222)이 적층되어 있고, 상부반도체패키지 기판(222)의 하면에 하부솔더볼(224)이 형성된 상부반도체패키지(220)를 제조한다. 그 다음에, 도 2의 (c)에 도시된 바와 같이, 하부반도체패키지(210)의 상부에 상부반도체패키지(220)를 적층한 후, 상부반도체패키지(220)의 하부솔더볼(224)을 하부반도체패키지(210)의 상부솔더볼(214)에 접합시킨다.
이와 같은 제조방법에 의해 제조된 TMV 패키지온패키지(200)는, 서로 접합하여 TMV(230)를 이루는 하부솔더볼(224)과 상부솔더볼(214)이 같은 성분으로 이루어져 있기 때문에 뒤틀림을 방지할 수 있고, 상부반도체패키지(220)와 하부반도체패키지(210)를 전기적으로 연결하는 핀 수를 노말 패키지온패키지보다 늘릴 수 있는 장점이 있다. 그러나, 하부반도체패키지(210)의 상부솔더볼(214)이 도금되지 않은 상태로 주석(Sn)으로 이루어져 있었기 때문에, 상부반도체패키지(220)의 하부솔더볼(224)과 하부반도체패키지(210)의 상부솔더볼(214)을 접합하기 전에 상부솔더볼(214)의 노출부에 산화막이 형성되어 젖음성이 저하하였다. 이에 따라, 상부반도체 패키지와 하부반도체패키지를 연결하는 솔더 조인트의 미융합 불량이 발생하는 문제점이 있었다.
본 발명은 상부반도체패키지와 하부반도체패키지를 연결하는 솔더 조인트의 미융합 불량을 방지할 수 있는 TMV 패키지온패키지 제조방법을 제공하는 데에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 하부반도체패키지의 상부솔더볼의 노출부에 유기솔더링보존제(organic solderability preservative)를 코팅(coating)하는 유기솔더링보존제 코팅단계; 및 하부반도체패키지의 상부에 상부반도체패키지를 적층한 후 상부반도체패키지의 하부솔더볼과 하부반도체패키지의 상부솔더볼을 접합하는 솔더볼 접합단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 하부반도체패키지의 상부솔더볼의 노출부에 유기솔더링보존제를 코팅함으로써, 상부반도체패키지와 하부반도체패키지를 연결하는 솔더 조인트의 미융합 불량을 방지할 수 있다. 이에 따라, SMD(surface-mount device) 수율을 향상시킬 수 있다.
도 1은 종래기술에 따른 노말 패키지온패키지 제조방법을 설명하기 위한 도이다.
도 2는 종래기술에 따른 TMV 패키지온패키지 제조방법을 설명하기 위한 도이다.
도 3은 본 발명의 일 실시형태에 따른 TMV 패키지온패키지 제조방법의 순서도이다.
도 4는 도 3에 도시된 TMV 패키지온패키지 제조방법 중 하부반도체패키지 제조과정을 설명하기 위한 도이다.
이하, 본 발명에 따른 TMV 패키지온패키지 제조방법의 바람직한 실시형태를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시형태에 따른 TMV 패키지온패키지 제조방법의 순서도이고, 도 4는 도 3에 도시된 TMV 패키지온패키지 제조방법 중 하부반도체패키지 제조과정을 설명하기 위한 도이다.
도 3 및 도 4를 참조하여, 본 발명의 일 실시형태에 따른 TMV 패키지온패키지 제조방법을 설명하면 다음과 같다. 먼저, 하부반도체패키지 제조를 위한 플립칩본딩(flip-chip bonding) 단계(S11)를 진행한다. 플립칩본딩 단계(S11)에서, 도 4의 (a)에 도시된 바와 같이, 스트립(strip) 상태의 하부반도체패키지 기판(311)의 상면에 반도체칩(312)을 플립칩본딩한다. 하부반도체패키지 기판(311)의 상면에 실장되는 반도체칩(312)은 응용 프로세서(application processor) 또는 중앙 프로세서(central processor)인 것이 바람직하다. 그 다음에, 언더필(underfill) 충진단계(S12)로 진행되어, 도 4의 (b)에 도시된 바와 같이 반도체칩(312)과 하부반도체패키지 기판(311) 사이를 언더필(315)로 충진한다.
그 다음에, 상부솔더볼 형성단계(S13)로 진행되어, 도 4의 (c)에 도시된 바와 같이 하부반도체패키지 기판의 상부 패드(316)에 상부솔더볼(314)을 형성한다. 그 다음에, 리플로우(reflow) 단계(S14)로 진행되어, 도 4의 (d)에 도시된 바와 같이 상부솔더볼(314)을 상부 패드(316)에 접합시키기 위해 리플로우를 수행한다. 그 다음에, 몰딩 단계(S15)로 진행되어, 도 4의 (e)에 도시된 바와 같이, 반도체칩(312)과 상부솔더볼(314)을 몰딩재(313)로 몰딩한다. 그 다음에, 절삭 단계(S16)로 진행되어, 도 4의 (f)에 도시된 바와 같이 상부솔더볼(314)의 상부가 노출되도록 몰딩재(313)를 절삭하고 하부솔더볼(318)을 하부반도체패키지 기판(311)의 하면에 접합시킨다. 이러한 절삭은 레이저 절삭 방식에 의해 수행되는 것이 바람직하다.
그 다음에, 유기솔더링보존제 코팅단계(S17)로 진행되어, 도 4의 (g)에 도시된 바와 같이 유기솔더링보존제(319)를 상부솔더볼(314)의 노출부에 코팅한다. 유기솔더링보존제 코팅은, 스트립을 유기솔더링보존제 용액 안에 디핑(dipping)하는 스트립디핑 방식, 노즐(nozzle)을 이용하여 코팅하는 노즐코팅 방식, 또는 스프레이(spray)를 이용하여 코팅하는 스프레이코팅 방식에 의해 이루어질 수 있다. 스트립디핑 방식을 이용하는 경우에는 간단하게 하부솔더볼(318)까지 유기솔더링보존제로 코팅할 수 있는 장점이 있다. 그 다음에, 싱귤레이션(singulation) 단계(S18)로 진행되어, 스트립이 각각의 하부반도체패키지로 분할되도록 스트립을 절단한다. 본 실시형태에서는, 유기솔더링보존제 코팅을 싱귤레이션 단계이전인 스트립 상태에서 행하고 있지만, 싱귤레이션 단계이후에 행하는 것도 가능하다.
그 다음에, 솔더볼 접합단계(S19)로 진행되어, 하부반도체패키지의 상부에 상부반도체패키지를 적층한 후 하부반도체패키지의 상부솔더볼과 상부반도체패키지의 하부솔더볼을 접합한다.
본 실시형태에 따르면, 상부솔더볼의 노출부가 유기솔더링보존제로 코팅된 하부반도체패키지를 제조한 이후에, 하부반도체패키지의 상부솔더볼과 상부반도체패키지의 하부솔더볼을 접합한다. 따라서, 하부반도체패키지의 상부솔더볼의 노출부에 산화막이 형성되는 것이 방지되기 때문에, 하부반도체패키지의 상부솔더볼과 상부반도체패키지의 하부솔더볼이 접합할 때 발생하는 미융합 불량을 방지할 수 있다. 이에 따라, SMD 수율을 향상시킬 수 있다.
본 발명은 첨부된 예시 도면의 바람직한 실시형태를 중심으로 도시하고 설명하였지만, 이에 한정하지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이하의 청구범위에 기재된 본 발명의 기술적 사상의 범위 내에서 다양한 변형된 형태로 실시할 수 있음은 물론이다.
100: 노말 패키지온패키지 110, 210: 하부반도체패키지
111, 211, 311: 하부반도체패키지 기판
112, 122, 212, 222, 312: 반도체칩 113, 213, 313: 몰딩재
114, 316: 상부 패드 120, 220: 상부반도체패키지
121, 221: 상부반도체패키지 기판 124, 224, 318: 하부솔더볼
214, 314: 상부솔더볼 230: TMV
319: 유기솔더링보존제

Claims (7)

  1. 하부반도체패키지의 상부솔더볼의 노출부에 유기솔더링보존제를 코팅하는 유기솔더링보존제 코팅단계; 및
    상기 하부반도체패키지의 상부에 상부반도체패키지를 적층한 후 상기 상부반도체패키지의 하부솔더볼과 상기 하부반도체패키지의 상부솔더볼을 접합하는 솔더볼 접합단계를 포함하는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
  2. 제 1 항에 있어서, 상기 유기솔더링보존제 코팅단계는 스트립을 유기솔더링보존제 용액 안에 디핑하는 스트립디핑 방식에 의해 수행되는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
  3. 제 1 항에 있어서, 상기 유기솔더링보존제 코팅단계는 노즐을 이용하여 코팅하는 노즐코팅 방식에 의해 수행되는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
  4. 제 1 항에 있어서, 상기 유기솔더링보존제 코팅단계는 스프레이를 이용하여 코팅하는 스프레이코팅 방식에 의해 수행되는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
  5. 제 1 항에 있어서, 상기 유기솔더링보존제 코팅단계 이후에, 스트립이 각각의 하부반도체패키지로 분할되도록 스트립을 절단하는 싱귤레이션 단계를 더 포함하는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
  6. 제 1 항에 있어서, 상기 유기솔더링보존제 코팅단계 이전에, 상기 하부반도체패키지의 상부솔더볼의 상부가 노출되도록 몰딩재를 절삭하는 절삭 단계를 더 포함하는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
  7. 제 6 항에 있어서, 상기 절삭 단계는 하부반도체패키지 기판의 하면에 하부솔더볼을 접합하는 하부솔더볼 접합단계를 포함하는 것을 특징으로 하는 TMV 패키지온패키지 제조방법.
KR1020100103834A 2010-10-25 2010-10-25 Ｔｍｖ 패키지온패키지 제조방법 KR20120042240A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100103834A KR20120042240A (ko) 2010-10-25 2010-10-25 Ｔｍｖ 패키지온패키지 제조방법
US13/279,655 US20120100669A1 (en) 2010-10-25 2011-10-24 Method of manufacturing tmv package-on-package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100103834A KR20120042240A (ko) 2010-10-25 2010-10-25 Ｔｍｖ 패키지온패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20120042240A true KR20120042240A (ko) 2012-05-03

Family

ID=45973368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100103834A KR20120042240A (ko) 2010-10-25 2010-10-25 Ｔｍｖ 패키지온패키지 제조방법

Country Status (2)

Country Link
US (1) US20120100669A1 (ko)
KR (1) KR20120042240A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363992B1 (ko) * 2012-05-10 2014-02-18 (주)윈팩 적층 반도체 패키지 및 그 제조방법
WO2016209475A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6242763B2 (ja) * 2014-07-18 2017-12-06 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
KR102366811B1 (ko) 2015-06-17 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
JP4757070B2 (ja) * 2006-03-27 2011-08-24 富士通株式会社 半田付け用フラックス及び半導体素子の接合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363992B1 (ko) * 2012-05-10 2014-02-18 (주)윈팩 적층 반도체 패키지 및 그 제조방법
WO2016209475A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby

Also Published As

Publication number Publication date
US20120100669A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
US9312240B2 (en) Semiconductor packages and methods of packaging semiconductor devices
KR101376378B1 (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
JP2008166439A (ja) 半導体装置およびその製造方法
US10121774B2 (en) Method of manufacturing a semiconductor package
US20230335533A1 (en) Semiconductor device package and method for manufacturing the same
US20150255360A1 (en) Package on package structure and fabrication method thereof
KR20120042240A (ko) Ｔｍｖ 패키지온패키지 제조방법
JP2013012522A (ja) パッケージおよびパッケージの製造方法
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR101474189B1 (ko) 집적회로 패키지
US9985008B2 (en) Method of fabricating a semiconductor package
KR20080095677A (ko) 플립 칩 패키지 및 그 패키지 제조방법
TWI556368B (zh) 晶片封裝結構及其製作方法
TW200605304A (en) Flip-chip semiconductor package with lead frame and method for fabricating the same
JP3857574B2 (ja) 半導体装置及びその製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
JP2014192171A (ja) 半導体装置及びその製造方法
JP2007294560A (ja) 半導体装置およびその製造方法
CN106997876A (zh) 一种三维PoP堆叠封装结构及其制造方法
KR100729502B1 (ko) 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR102472045B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid