KR100729502B1 - 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법 - Google Patents

멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법 Download PDF

Info

Publication number
KR100729502B1
KR100729502B1 KR1020050103736A KR20050103736A KR100729502B1 KR 100729502 B1 KR100729502 B1 KR 100729502B1 KR 1020050103736 A KR1020050103736 A KR 1020050103736A KR 20050103736 A KR20050103736 A KR 20050103736A KR 100729502 B1 KR100729502 B1 KR 100729502B1
Authority
KR
South Korea
Prior art keywords
substrate
pad
chip package
pads
wiring
Prior art date
Application number
KR1020050103736A
Other languages
English (en)
Other versions
KR20070047043A (ko
Inventor
최신
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050103736A priority Critical patent/KR100729502B1/ko
Publication of KR20070047043A publication Critical patent/KR20070047043A/ko
Application granted granted Critical
Publication of KR100729502B1 publication Critical patent/KR100729502B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Abstract

본 발명은 와이어 본딩(wire bonding) 공정을 단순화하여 전체 공정시간을 단축시키고, 옵션(option) 처리(레이저 컷팅 공정)를 단순화시킬 수 있는 멀티 칩 패키지(multi chip package) 및 그 제작방법을 제공하기 위한 것으로, 이를 위해 본 발명은 상면에 복수의 제1 및 제2 패드가 형성되고, 배면에 복수의 상기 제1 패드가 형성되며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결된 기판과, 상기 기판의 상기 상면 및 배면에 각각 형성된 상기 제1 패드와 상부에 형성된 제3 패드가 서로 접속되도록 상기 기판의 상기 상면 및 배면에 각각 탑재된 제1 및 제2 칩과, 상기 기판이 실장되고, 제1 리드와 전기적으로 연결된 제2 리드가 형성된 리드 프레임과, 상기 리드 프레임의 리드와 상기 기판의 상기 제2 패드를 전기적으로 연결하는 와이어 본드와, 상기 제1 및 제2 칩과 전기적인 접속 부위를 외부 환경으로부터 보호하도록 봉지시키는 봉지부를 포함하는 멀티 칩 패키지를 제공한다.
멀티 칩 패키지, 캐리어, 다이 패드용 기판, 반도체 칩, 플립 칩, 와이어 본 딩, 리드 프레임, 레이저, 옵션

Description

멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법{CARRIER FOR MULTI CHIP PACKAGE, MULTI CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래기술에 따른 멀티 칩 패키지의 단면도.
도 2는 본 발명의 실시예에 따른 멀티 칩 패키지의 단면도.
도 3은 도 2에 도시된 리그 프레임의 평면도.
도 4의 (a) 및 (b)는 도 2에 도시된 기판의 평면도 및 사시도.
도 5의 (a) 내지 (c)는 도 2에 도시된 기판을 리드 프레임에 실장하는 공정을 도시한 공정도.
도 6은 도 5의 과정을 통해 기판에 리드 프레임이 실장된 상태를 도시한 투시도.
도 7의 (a) 및 (b)는 도 2에 도시된 와이어 본드를 형성하는 공정을 도시한 공정도.
도 8의 (a) 내지 (c)는 도 2에 도시된 봉지부를 형성하는 공정을 도시한 공정도.
도 9의 (a) 및 (b)는 옵션(option) 처리공정을 도시한 공정도.
도 10의 (a) 및 (b)는 플립 칩 형성공정을 도시한 단면도 및 사시도.
도 11의 (a) 내지 (d)는 플립 칩 패드 상에 범프를 형성하는 공정을 도시한 공정 사시도 및 사진.
도 12의 (a) 및 (b)는 플립 칩을 기판에 탑재시키는 공정을 도시한 공정도.
도 13은 도 12의 과정을 통해 탑재된 플립 칩을 봉지하기 위한 봉제공정을 도시한 공정도.
도 14는 도 13의 봉지공정이 완료된 상태를 도시한 사시도.
도 15의 (a) 및 (b)는 본 발명의 다른 실시예에 따른 멀티 칩 패키지용 캐리어(carrier)를 도시한 단면도 및 사시도.
도 16은 도 15에 도시된 캐리어에 대한 옵션 처리공정을 도시한 공정도.
도 17의 (a) 및 (b)는 캐리어에 플립 칩을 탑재시키는 공정을 도시한 공정도.
도 18의 (a) 및 (b)는 캐리어에 플립 칩이 탑재된 상태를 도시한 단면도 및 사시도.
도 19의 (a) 내지 (c)는 도 18의 과정을 통해 캐리어에 탑재된 플립 칩을 봉지하기 위한 봉지공정을 도시한 공정도.
<도면의 주요부분에 대한 부호의 설명>
100 : 멀티 칩 패키지 110 : 리드 프레임
111 : 홀더(holder) 112 : 이너 리드(inner lead)
120 : 기판 121 : 와이어 본딩용 패드
122 : 플립 칩 본딩용 패드 123 : 솔더 마스크
124 : 홈 125 : 회로배선
130 : 와이어 본드 140, 170 : 봉지부
150 : 반도체 칩(플립 칩) 151 : 플립 칩 본딩용 패드
152 : 솔더 마스크 160 : 범프
180 : 아웃 리드(out lead)
본 발명은 반도체 칩 패키지(semiconductor chip package) 기술에 관한 것으로, 특히 다양한 칩을 복수 개 수용하는 멀티 칩 패키지(multi chip package) 및 그 제조방법에 관한 것이다.
최근에는 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술 중의 하나가 복수의 반도체 칩을 리드 프레임(lead frame)에 탑재하여 하나의 패키지로 구성한 멀티 칩 패키지 기술이다.
멀티 칩 패키지 기술은 특히 휴대용 단말기 등에서 실장 면적의 축소와 경량화를 위해 많이 적용되고 있다. 예컨대, 메모리 기능을 수행하는 플래시 메모리 소자(flash memory device)와 에스램(SRAM; Synchronous RAM) 칩을 하나의 TSOP(Thin Small Outline package)로 구성하면 각각의 반도체 칩을 내재하는 단위 반도체 칩 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장 면적에서 소형화와 경량화에 유리하다.
일반적으로, 두 개의 반도체 칩을 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 칩을 적층하는 방법과 병렬로 배열하는 방법이 있다. 전자의 경우 반도체 칩을 적층하는 구조이므로 공정이 복잡하고, 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열하는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통, 소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 칩을 적층하는 형태가 많이 사용된다.
이와 같이 반도체 칩을 적층하는 형태의 멀티 칩 패키지의 예를 설명하기로 한다.
도 1은 종래기술에 따른 멀티 칩 패키지를 설명하기 위하여 도시한 단면도이다.
도 1에 도시된 바와 같이, 종래기술에 따른 멀티 칩 패키지(10)는 반도체 칩(11, 12)으로 구성되는 2개의 반도체 칩이 다이 패드(die pad, 13)와 리드 핑거(lead finger, 15a, 15b)를 포함하는 리드 프레임(lead frame)에 실장된 구조를 가진다. 반도체 칩(11, 12)은 각각 접착층(16a, 16b)을 통하여 다이 패드(21)의 상면 및 배면에 각각 부착된다. 반도체 칩(11)은 각각 와이어 본드(wire bond, 14a, 14b)를 통해 리드 핑거(15a, 15b)에 전기적으로 연결된다. 반도체 칩(11, 12), 와 이어 본드(14a 14b) 및 이들의 접합부분은 에폭시 성형 수지(epoxy molding compound)와 같은 플라스틱 몰드(17)에 의해 봉지되어 외부 환경으로부터 보호된다.
그러나, 종래기술에 따른 멀티 칩 패키지에서는 다음과 같은 문제점들이 있다.
먼저, 상부 와이어 본딩(wire bonding) 공정을 실시하여 상부 반도체 칩(11)과 리드 핑거(15a, 15b)를 와이어 본드(14a)를 통해 연결시킨 상태에서 다시 하부 와이어 본딩을 실시하여 하부 반도체 칩(12)과 리드 핑거(15a, 15b)를 연결하기 위한 와이어 본드(14b)를 형성하기 때문에 공정이 어려울 뿐만 아니라, 옵션(option) 처리 또한 어렵다.
또한, 반도체 칩(11, 12)을 다이 패드(13)의 상면과 배면에 부착시키기 위한 다이 본딩(die bonding) 공정과 와이어 본드(14a, 14b)와 연결시키기 위한 와이어 본딩 공정을 번갈아 가며 공정을 실시하기 때문에 전체 공정시간이 증가하는 문제가 발생된다.
또한, 상부 반도체 칩(11)과 리드 핑거(15a, 15b)를 연결하기 위한 와이어 본드(14a)가 완료된 상태에서 후속 공정을 진행하는 경우 와이어 본딩 부위가 미세한 진동 등 물리적인 충격에 약하기 때문에 다루기가 어렵고 불량이 많이 발생한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 다음과 같은 목적들이 있다.
먼저, 본 발명은 와이어 본딩 공정을 단순화하여 전체 공정시간을 단축시킬 수 있는 멀티 칩 패키지를 제공하는데 그 목적이 있다.
또한, 본 발명은 와이어 본드 형성 후 옵션 처리를 단순화시킬 수 있는 멀티 칩 패키지를 제공하는데 다른 목적이 있다.
또한, 본 발명은 다양한 반도체 칩의 탑재를 간편화할 수 있는 멀티 칩 패키지를 제공하는데 또 다른 목적이 있다.
또한, 본 발명은 상기한 멀티 칩 패키지 제작방법을 제공하는데 또 다른 목적이 있다.
또한, 본 발명은 다양한 반도체 칩의 탑재가 가능한 멀티 칩 패키지용 캐피어 및 그 제작방법을 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은 상면에 복수의 제1 및 제2 패드가 형성되고, 배면에 복수의 상기 제1 패드가 형성되며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되게 형성되고 측부에는 복수의 홈이 형성된 기판; 상기 기판의 상기 상면 및 배면에 각각 형성된 상기 제1 패드와 상부에 형성된 제3 패드가 서로 접속되도록 상기 기판의 상기 상면 및 배면에 각각 탑재된 제1 및 제2 칩; 상기 기판의 홈과 대응되는 부위에 형성되어 상기 홈에 삽입되는 것에 의해 상기 기판이 실장되는 홀더가 형성되며, 외부에 노출되는 제1 리드와 상기 제 1 리드와 전기적으로 연결되며 상기 기판의 주위를 에워싸도록 배열된 제2 리드가 형성된 리드 프레임; 상기 리드 프레임의 상기 제 2 리드와 상기 기판의 상기 제2 패드를 전기적으로 연결하는 와이어 본드; 상기 와이어 본드를 포함하여 상기 제 2 패드와 제 2 리드를 봉지시키는 제 1 봉지부와 상기 제1 및 제2 칩을 봉지시키는 제 2 봉지부로 이루어진 봉지수단을 포함하는 멀티 칩 패키지를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은 상면에 복수의 제1 및 제2 패드가 형성되고, 배면에 복수의 상기 제1 패드가 형성되며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되게 형성되고 측부에는 복수의 홈이 형성된 기판; 상기 기판의 홈과 대응되는 부위에 형성되어 상기 홈에 삽입되는 것에 의해 상기 기판이 실장되는 홀더가 형성되며, 외부에 노출되는 제1 리드와 상기 제 1 리드와 전기적으로 연결되며 상기 기판의 주위를 에워싸도록 배열된 제2 리드가 형성된 리드 프레임; 상기 리드 프레임의 제 2 리드와 상기 기판의 상기 제2 패드를 전기적으로 연결하는 와이어 본드; 및 상기 전기적인 접속 부위를 외부 환경으로부터 보호하도록 봉지시키는 봉지수단을를 포함하는 멀티 칩 패키지용 캐리어를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은 복수의 제1 및 제2 리드와 홀더가 형성된 리드 프레임을 제작하고, 상면에 복수의 제1 및 제2 패드가 형성되어 있고, 배면에 복수의 상기 제1 패드가 형성되어 있으며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되고 측부의 상기 홀더와 대응하는 부분에 복수의 홈이 형성된 기판을 제작하는 단계; 상기 홀더를 상기 홈에 삽입시켜 상기 기판을 상기 리드 프레임에 실장시키는 단계; 상기 기판의 상기 제2 패드와 상기 제1 리드를 상호 와이어 본딩하여 전기적으로 접속시키는 단계; 상기 전기적 접속부위를 외부 환경으로부터 보호하기 위하여 제 1 봉지하는 단계; 상기 기판의 회로배선을 레이저를 이용하여 컷팅하여 옵션 처리하는 단계; 상기 기판의 상기 상면 및 배면에 각각 형성된 상기 제1 패드가 제1 및 제2 칩에 각각 형성된 제3 패드와 전기적으로 연결되도록 상기 제1 및 제2 칩을 상기 상면 및 배면에 각각 탑재시키는 단계; 및 상기 제1 및 제2 칩과 상기 기판을 외부 환경으로부터 보호하기 위하여 제 2 봉지하는 단계를 포함하는 멀티 칩 패키지 제작방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은 복수의 제1 및 제2 리드와 홀더가 형성된 리드 프레임을 제작하고, 상면에 복수의 제1 및 제2 패드가 형성되어 있고, 배면에 복수의 상기 제1 패드가 형성되어 있으며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되고 측부의 상기 홀더와 대응하는 부분에 복수의 홈이 형성된 기판을 제작하는 단계; 상기 홀더를 상기 홈에 삽입시켜 상기 기판을 상기 리드 프레임에 실장시키는 단계; 상기 기판의 상기 제2 패드와 상기 제1 리드를 상호 와이어 본딩하여 전기적으로 접속시키는 단계; 및 상기 전기적 접속부위를 외부 환경으로부터 보호하기 위하여 봉지하는 단계를 포함하는 멀티 칩 패키지용 캐리어 제작방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 기능을 수행하는 동일 구성요소들을 나타낸다.
실시예
도 2는 본 발명의 실시예에 따른 멀티 칩 패키지를 설명하기 위하여 도시한 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 멀티 칩 패키지(100)는 두 개의 반도체 칩(150)을 내재하고 있는 멀티 칩 패키지로서, 플립 칩(flip chip) 본딩용 패드(122, 도4참조)와 와이어 본딩용 패드(121, 도4참조)를 서로 연결하는 다양한 회로배선(circuit line, 125)(도4참조)이 형성된 다이 패드용 기판(120)을 이용하고 있는 형태이다.
기판(120)은 도 4의 (a) 및 (b)에 도시된 바와 같이, 반도체 칩(150)이 상면과 배면에 탑재되는 다이 패드 역할을 하도록 상면과 배면을 가지고, 상면의 중앙부에는 복수의 플립 칩 본딩용 패드(122)가 형성되어 있으며, 플립 칩 본딩용 패드(122)를 둘러싸도록 가장 자리부에는 복수의 와이어 본딩용 패드(121)가 형성되어 있다. 또한, 배면의 중앙부에는 상면과 마찬가지로 복수의 플립 칩 본딩용 패드(122)가 형성되어 있으나, 와이어 본딩용 패드(121)는 형성되어 있지 않는다. 이는, 와이어 본딩용 패드(121)를 기판(120)의 상면에만 배치시켜 와이어 본딩 공정을 단순화하기 위함이다.
기판(120)의 상면에 형성된 플립 칩 본딩용 패드(122)와 와이어 본딩용 패드(121)는 회로배선(125)에 의해 상호 전기적으로 연결되고, 배면에 형성된 플립 칩 본딩용 패드(122)는 상면에 형성된 와이어 본딩용 패드(121)와도 회로배선(125)을 통해 전기적으로 연결된다. 즉, 회로배선(125)은 기판(120)의 상면에 형성된 플립 칩 본딩용 패드(122)와 상면에 형성된 와이어 본딩용 패드(121)를 상호 연결시키기 위하여 기판(120)의 장축방향으로 수평한 구조로 형성되고, 또한 배면에 형성된 플립 칩 본딩용 패드(122)와 상면에 형성된 와이어 본딩용 패드(121)를 상호 연결시 키기 위하여 기판(120)의 단축방향으로 수직한 구조(예컨대, 컨택 플러그를 갖는 구조)로 형성된다. 이러한 수직 및 수평 구조로 형성된 회로배선(125)은 상호 연결될 수도 있으며, 또한 회로배선(125)은 그 밀도에 따라 여러 층으로 구성될 수 있다.
또한, 기판(120)은 도 4의 (b)에 도시된 바와 같이, 측부(측면가 모서리 포함)에 리드 프레임(lead frame, 110)(도3참조)의 홀더(holder, 111) 삽입용 복수의 홈(124)이 마련된다.
리드 프레임(110)은 도 3에 도시된 바와 같이 복수의 홀더(111)와, 이웃하는 홀더(111) 사이에 형성된 복수의 이너 리드(inner lead, 112)를 포함한다. 이러한 홀더(111)와 이너 리드(112)는 기판(120)이 실장되는 관통부(123)를 둘러싸도록 배치된다. 홀더(111)는 기판(120)의 측부에 마련된 홈(124)에 삽입되어 기판(120)을 고정시킨다.
참고로, 도 22는 기존의 리드 프레임 구조를 도시한 도면으로서, '21'는 다이 패드(die pad), '22'는 타이 바(tie bar), '23'는 댐버(damber), '24'는 이너 리드(24)이다.
기판(120)이 리드 프레임(110)에 실장되는 과정을 도 5를 참조하여 설명하면 다음과 같다.
먼저, 도 5의 (a) 내지 (c)에 도시된 바와 같이, 기판(120)을 리드 프레임(110)의 상부에 위치시킨 후 리드 프레임(110)의 관통부(123) 방향으로 힘을 가하여 실장한다. 이때, 홀더(111)는 구리합금(copper allowy), Alloy42(제품명) 및 KFC SH(제품명) 중 선택된 어느 하나의 재질(material)로 어느 정도의 탄성을 갖는 재질을 사용하기 때문에 간편하게 리드 프레임(110)에 기판(120)을 실장시킬 수 있다.
도 6은 리드 프레임(110)에 기판(120)이 실장된 상태를 도시한 투시도이다.
리드 프레임(110)의 이너 리드(112)는 와이어 본드(130)을 통해 기판(120)의 상면에 형성된 와이어 본딩용 패드(121)와 전기적으로 연결된다. 이때, 와이어 본드(130)는 골드 와이어(gold wire)를 사용한다. 도 7의 (a) 및 (b)에 도시된 바와 같이, 와이어 본딩 공정은 캐필러리(capillary) 장비(200)를 이용하여 실시한다. 한편, 도 7의 (a)는 홀더(111) 부위를 절취하여 바라본 정단면도이기 때문에 와이어 본드(130)가 홀더(111)와 연결된 것처럼 도시되어 있으나, 실제로는 (b)에 도시된 바와 같이 와이어 본드(130)는 이너 리드(112)와 캐필러리 장비(200)를 통해 연결된다.
이너 리드(112)와 와이어 본딩용 패드(121)를 연결하는 와이어 본드(130)의 주변부는 도 8에 도시된 바와 같이 몰드 컴파운드(mold compound, 140a)에 의해 봉지된다. 이때, 몰드 컴파운더는 KTMC-1050TM(제품명)을 사용한다. 이러한 봉지공정은 와이어 본드(130)는 물론 와이어 본드(130)와 와이어 본딩용 패드(121) 간의 연결점과 와이어 본드(130)와 이너 리드(112) 간의 연결점과 같은 결선부위를 보호하고, 패키지 바디(package body)를 형성하기 위한 것으로 다음과 같은 방법으로 이루어진다. 물론, 홀더(111)와 기판(120)의 홈(124) 또한 봉지공정에 의해 봉지된다.
도 8의 (a) 내지 (c)에 도시된 바와 같이, 봉지공정은 예컨대 서로 대칭되도록 상하부로 분리되며, 상호 결합시 와이어 본드(130)의 주변부에 대응하여 캐버티(cavity, 210a)가 형성되고, 상부 구조물의 중앙부에 트랜스퍼 램(transfer ram, 211)이 설치된 주조물(210)을 이용하여 실시한다. 이러한 구조를 갖는 주조물(210)의 캐버티(210a) 내에 와이어 본드(130)의 주변부가 위치되도록 와이어 본드(130)까지 완료된 패키지 구조물을 삽입시킨 후 상부 구조물의 중앙부에 주입된 몰드 컴파운드(140a)를 트랜스퍼 램(211)을 통해 캐버티(210a) 내부로 밀어 넣어 채운다. 그런 다음, 베이크(bake) 공정을 실시하여 몰드 컴파운드(140a)를 경화(硬化)시켜 형상을 만든다. 이로써, 도 8의 (c)에 도시된 바와 같은 구조를 갖는 봉지부(140)가 형성된다.
한편, 회로배선(125)에 대한 옵션 처리 공정은 도 9에 도시된 바와 같이 레이저(laser) 발생장치(220)를 이용하여 실시한다. 도 9의 (a)에 도시된 바와 같이, 레이저 발생장치(220)를 이용하여 목표로 하는 회로배선(125)을 컷팅(cutting, 'A'참조)한다. 참고로, 기존에는 본 발명에서와 같이 옵션 처리 공정을 회로배선(125)에 대해 실시하는 것이 아니라, 와이어 본드에 대해 실시하기 때문에 그 만큼 공정이 복잡하였다.
기판(120)의 상면과 배면에 각각 탑재되는 반도체 칩(150)은 플립 칩용으로 제작되지 않은 경우 도 10의 (a) 및 (b)에 도시된 바와 같이 일반적인 반도체 칩 패드(Pad) 상에 별도의 플립 칩 본딩용 패드(151)를 재배열하여 형성한다. 이때, 플립 칩 본딩용 패드(151)는 도 4에 도시된 기판(120)의 상면과 배면에 각각 형성 된 플립 칩 본딩용 패드(122)와 대응되도록 배열되어 후속 범프(bump, 160)(도11참조)를 통해 상호 연결된다. 또한, 플립 칩 본딩용 패드(151)는 솔더 마스크(solder mask, 152)에 의해 서로 전기적으로 분리되며, 솔더 마스크(152)의 높이보다 낮게 형성된다. 즉, 도 10의 (a)에 도시된 바와 같이 개구부(152a)를 갖는 솔더 마스크(152)를 통해 플립 칩 본딩용 패드(151)가 노출된 구조를 갖는다. 이러한 플립 칩 본딩용 패드(151)는 구리물질로 이루어지며 반도체 칩(Chip)의 패드(pad)와 전기적으로 연결된다.
한편, 플립 칩 본딩용 패드(151)의 상부 표면에는 장벽금속(barrier metal)층으로 니켈(Ni)을 플레이팅(plating)하여 구성할 수도 있다.
반도체 칩(150)의 솔더 마스크(152)의 개구부(152a)로 노출된 플립 칩 본딩용 패드(151)와 접속되는 솔더 범프(solder bump, 160)를 형성한다. 이때, 솔더 범프(160)는 도 11의 (a) 내지 (d)에 도시된 바와 같이, 스크린 프린트(screen print) 또는 스퍼터링(sputtering) 방식으로 형성한다. 한편, 납(Pb)에 자유로운 제품을 제작하고자 하는 경우 솔더 범프 대신에 납에 자유로운 재료인 주석(Sn)을 사용하거나, 또는 SnBi, SnCu 및 SnAg 중 선택된 어느 하나의 재료를 사용하여 범프(160)를 형성한다. 마찬 가지로, 후속 공정을 통해 형성되는 아웃 리드(out lead, 190)에 대한 도금도 상기 재료 중 선택된 어느 하나의 재료를 이용하여 형성할 수 있다.
이러한 범프(160) 형성공정은 웨이퍼(wafer) 상태에서 실시되며, 범프(160) 형성공정이 완료된 후 절단기(미도시)를 이용하여 웨이퍼는 낱개의 반도체 칩(150) 으로 분할된다.
절단기에 의해 절단(sawing)된 반도체 칩(150)은 도 12의 (a) 및 (b)에 도시된 바와 같이 본딩 툴(bonding tool, 230)에 의해 기판(120)의 상면과 배면에 각각 부착된다. 먼저, 도 12의 (a)에 도시된 바와 같이 본딩 툴(230)을 이용하여 기판(120)의 상면에 한 개의 반도체 칩(150)을 부착시킨 후 도 12의 (b)에 도시된 바와 같이 다시 배면에 또 다른 한 개의 반도체 칩(150)을 부착시킨다. 이때, 반도체 칩(150)에 형성된 범프(160)와 기판(120)의 플립 칩 본딩용 패드(122, 도4참조)는 상호 접속된다. 한편, 도 12의 (a) 및 (b)에서 미설명된 '240'은 가이드 블럭(cuide block)이다.
기판(120)의 상면과 배면에 반도체 칩(150)이 부착된 후 팟(pot) 공정을 이용한 봉지공정을 실시한다. 이때, 봉지공정은 몰드 컴파운드와 같은 물성을 갖는 봉지제를 사용하여 도 13에 도시된 바와 같이 내부 구조물을 봉지한다. 예컨대, 봉지공정은 팟팅 노즐(potting nozzle, 250)을 이용하여 실시한다. 한편, '251'는 에폭시(epoxy)이고, '170'은 봉지부(encapsulant)이다.
내부 구조물에 대한 봉지공정이 완료되면, 큐어링(curing) 공정을 실시하여 패키지 바디(package body)를 완성한 후 패키지 바디에 대해 아웃 리드(190)를 형성하기 위한 솔더 플래팅(solder plating) 공정과, 트리밍(triming) 공정, 포밍(forming) 공정을 실시하여 도 14에 도시된 바와 같은 구조를 갖는 멀티 칩 패키지를 완성한다.
상기에서는 본 발명의 실시예에 따라 반도체 칩(150)을 기판(120)에 탑재시 킨 상태에서 후속 공정을 진행하여 멀티 칩 패키지를 완성하는 공정에 대해 설명하였으나, 이하에서는 미리 반도체 칩(150)을 기판(120)에 탑재시키지 않은 상태에서 후속 공정을 진행하여 캐리어(carrier) 형태로 패키지 구조를 제작하는 공정에 대해 설명한다.
도 15의 (a) 및 (b)는 봉지공정을 통해 아웃 리드(190)와 이너 리드(112) 간의 접속부위로부터 이너 리드(112)와 기판(120)의 와이어 본딩용 패드(121) 간의 접속부위까지 봉지한 상태를 도시한 단면도 및 사시도로서, 반도체 칩(150)은 기판(120)에 탑재되어 있지 않은 상태에서 봉지공정을 통해 아웃 리드(190)를 함께 봉지하여 캐리어(300)를 형성한다.
그런 다음, 도 16에 도시된 바와 같이, 레이저 발생장치(220)를 이용하여 옵션공정을 실시한다. 이러한 옵션공정은 도 9의 (a) 및 (b)에서 설명한 바와 같은 방법으로 이루어진다.
그런 다음, 도 17의 (a) 및 (b)에 도시된 바와 같이, 도 10 및 도 11을 통해 제작된 플립 칩 형태를 갖는 반도체 칩(150)을 본딩 툴(230)을 이용하여 캐리어(300)의 기판(120)의 상면과 배면에 각각 부착시킨다. 도 18의 (a) 및 (b)는 본투툴(230)을 통해 캐리어(300)에 반도체 칩(150)이 탑재된 상태를 도시한 단면도 및 사시도이다.
그런 다음, 도 19의 (a) 내지 (c)에 도시된 바와 같이, 봉지공정을 실시하여 캐리어(300)를 봉지하여 도 19의 (b) 및 (c)와 같은 구조를 갖는 멀티 칩 패키지를 완성한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
먼저, 본 발명은 다양한 회로배선이 형성된 기판을 다이 패드로 사용함에 따라 다양한 반도체 칩을 동일한 패키지 바디에 탑재할 수 있어 자유도를 크게 증대시킬 수 있다.
또한, 본 발명은 다양한 회로배선이 형성된 기판을 다이 패드로 사용하고, 필요에 따라 레이저를 통해 간편하게 컷팅함으로써 그 만큼 옵션 처리공정이 단순해질 수 있으며, 다양한 기능을 갖는 반도체 칩을 패키징하는 것이 가능하여 멀티 (multi) 기능의 제품을 구현할 수 있다.
또한, 본 발명은 기판의 상면에만 와이어 본드와 연결되는 와이어 본딩용 패드를 구현함에 따라 와이어 본딩 공정이 기존에 비해 크게 단순화시켜 공정 시간을 단축시킬 수 있다.
또한, 본 발명은 캐리어 형태로 패키지 바디를 구현한 후 필요시마다 반도체 칩을 캐리어에 탑재시켜 멀티 칩 패키지를 완성함으로써 소량 대품종을 구현할 수 있다.
또한, 본 발명은 기존과 동일한 패키지 외관 치수를 갖기 때문에 반도체 패키지 내 치공고, 테스트 핸들러(test handler), 소킷(socket) 신뢰성, 그리고 보드(board), 트레이(tray) 및 튜브(tube) 등 운송자재, 시스템 보드(system board) 등 그대로 사용 가능하므로, 멀티 칩 패키지에 따른 관련 부문 비용상승과 인프라(infra) 재구성이 필요없다.

Claims (51)

  1. 상면에 복수의 제1 및 제2 패드가 형성되고, 배면에 복수의 상기 제1 패드가 형성되며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되게 형성되고 측부에는 복수의 홈이 형성된 기판;
    상기 기판의 상기 상면 및 배면에 각각 형성된 상기 제1 패드와 상부에 형성된 제3 패드가 서로 접속되도록 상기 기판의 상기 상면 및 배면에 각각 탑재된 제1 및 제2 칩;
    상기 기판의 홈과 대응되는 부위에 형성되어 상기 홈에 삽입되는 것에 의해 상기 기판이 실장되는 홀더가 형성되며, 외부에 노출되는 제1 리드와 상기 제 1 리드와 전기적으로 연결되며 상기 기판의 주위를 에워싸도록 배열된 제2 리드가 형성된 리드 프레임;
    상기 리드 프레임의 상기 제 2 리드와 상기 기판의 상기 제2 패드를 전기적으로 연결하는 와이어 본드;
    상기 와이어 본드를 포함하여 상기 제 2 패드와 제 2 리드를 봉지시키는 제 1 봉지부와 상기 제1 및 제2 칩을 봉지시키는 제 2 봉지부로 이루어진 봉지수단
    을 포함하는 멀티 칩 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 홀더는 상기 제2 리드보다 상기 리드 프레임의 중앙부로 돌출되도록 형성된 멀티 칩 패키지.
  4. 제 3 항에 있어서,
    상기 홀더는 탄성을 갖는 재질로 이루어진 멀티 칩 패키지.
  5. 제 1 항, 제 3 항 및 제 4 항 중 어느 하나의 항에 있어서,
    상기 제1 패드는 상기 기판의 중앙부에 배치되고, 상기 제2 패드는 상기 제1 패드를 둘러싸도록 상기 기판의 가장 자리부에 배치된 멀티 칩 패키지.
  6. 제 5 항에 있어서,
    상기 회로배선은 상기 기판의 상기 상면에 형성된 상기 제1 및 제2 패드를 수평방향으로 연결하기 위한 제1 배선과, 상기 배면에 형성된 상기 제1 패드와 상기 상면에 형성된 상기 제2 패드를 수직방향을 연결하기 위한 제2 배선을 포함하는 멀티 칩 패키지.
  7. 제 5 항에 있어서,
    상기 회로배선은 일단이 상기 제2 패드와 연결되도록 상기 기판의 상기 상면에 수평방향으로 형성된 제1 배선과, 일단이 상기 배면에 형성된 상기 제1 패드와 연결되도록 상기 상면 및 배면 간에 수직방향으로 형성된 제2 배선을 포함하는 멀티 칩 패키지.
  8. 제 7 항에 있어서,
    상기 제1 및 제2 배선은 서로 연결된 멀티 칩 패키지.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 칩은 플립 칩으로 제작된 멀티 칩 패키지.
  10. 제 8 항에 있어서,
    상기 제1 및 제2 칩에 형성된 상기 제3 패드는 솔더 마스크에 의해 서로 분리된 멀티 칩 패키지.
  11. 제 10 항에 있어서,
    상기 제3 패드 상부 표면에는 장벽금속층이 더 형성된 멀티 칩 패키지.
  12. 제 10 항에 있어서,
    상기 제1 및 제2 칩은 범프를 통해 상기 기판의 상기 제2 패드와 전기적으로 연결된 멀티 칩 패키지.
  13. 제 12 항에 있어서,
    상기 범프는 상기 제1 및 제2 칩에 형성된 상기 제3 패드 상부에 형성된 멀티 칩 패키지.
  14. 제 13 항에 있어서,
    상기 범프는 솔더 범프인 멀티 칩 패키지.
  15. 제 14 항에 있어서,
    상기 범프는 순수 Sn, SnBi, SnCu 및 SnAg 중 선택된 어느 하나의 물질로 형성된 멀티 칩 패키지.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 칩은 동일 칩 또는 서로 다른 이종의 칩인 멀티 칩 패키지.
  17. 상면에 복수의 제1 및 제2 패드가 형성되고, 배면에 복수의 상기 제1 패드가 형성되며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되게 형성되고 측부에는 복수의 홈이 형성된 기판;
    상기 기판의 홈과 대응되는 부위에 형성되어 상기 홈에 삽입되는 것에 의해 상기 기판이 실장되는 홀더가 형성되며, 외부에 노출되는 제1 리드와 상기 제 1 리드와 전기적으로 연결되며 상기 기판의 주위를 에워싸도록 배열된 제2 리드가 형성된 리드 프레임;
    상기 리드 프레임의 제 2 리드와 상기 기판의 상기 제2 패드를 전기적으로 연결하는 와이어 본드; 및
    상기 전기적인 접속 부위를 외부 환경으로부터 보호하도록 봉지시키는 봉지수단
    을 포함하는 멀티 칩 패키지용 캐리어.
  18. 제 17 항에 있어서,
    상기 기판의 상기 상면 및 배면에 각각 제1 및 제2 칩이 탑재되도록 구성된 멀티 칩 패키지용 캐리어.
  19. 제 18 항에 있어서,
    상기 기판의 상기 상면 및 배면에 각각 형성된 상기 제1 패드는 상기 제1 및 제2 칩의 상부에 형성된 제3 패드와 전기적으로 연결되도록 구성된 멀티 칩 패키지용 캐리어.
  20. 삭제
  21. 제 17 항에 있어서,
    상기 홀더는 상기 제2 리드보다 상기 리드 프레임의 중앙부로 돌출되도록 형성된 멀티 칩 패키지용 캐리어.
  22. 제 21 항에 있어서,
    상기 홀더는 탄성을 갖는 재질로 이루어진 멀티 칩 패키지용 캐리어.
  23. 제 17 항 내지 제 19 항 및 제 21 항 내지 제 22 항 중 어느 하나의 항에 있어서,
    상기 제1 패드는 상기 기판의 중앙부에 배치되고, 상기 제2 패드는 상기 제1 패드를 둘러싸도록 상기 기판의 가장 자리부에 배치된 멀티 칩 패키지용 캐리어.
  24. 제 23 항에 있어서,
    상기 회로배선은 상기 기판의 상기 상면에 형성된 상기 제1 및 제2 패드를 수평방향으로 연결하기 위한 제1 배선과, 상기 배면에 형성된 상기 제1 패드와 상기 상면에 형성된 상기 제2 패드를 수직방향을 연결하기 위한 제2 배선을 포함하는 멀티 칩 패키지용 캐리어.
  25. 제 23 항에 있어서,
    상기 회로배선은 일단이 상기 제2 패드와 연결되도록 상기 기판의 상기 상면에 수평방향으로 형성된 제1 배선과, 일단이 상기 배면에 형성된 상기 제1 패드와 연결되도록 상기 상면 및 배면 간에 수직방향으로 형성된 제2 배선을 포함하는 멀티 칩 패키지용 캐리어.
  26. 제 25 항에 있어서,
    상기 제1 및 제2 배선은 서로 연결된 멀티 칩 패키지용 캐리어.
  27. 복수의 제1 및 제2 리드와 홀더가 형성된 리드 프레임을 제작하고, 상면에 복수의 제1 및 제2 패드가 형성되어 있고, 배면에 복수의 상기 제1 패드가 형성되어 있으며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되고 측부의 상기 홀더와 대응하는 부분에 복수의 홈이 형성된 기판을 제작하는 단계;
    상기 홀더를 상기 홈에 삽입시켜 상기 기판을 상기 리드 프레임에 실장시키는 단계;
    상기 기판의 상기 제2 패드와 상기 제1 리드를 상호 와이어 본딩하여 전기적으로 접속시키는 단계;
    상기 전기적 접속부위를 외부 환경으로부터 보호하기 위하여 제 1 봉지하는 단계;
    상기 기판의 회로배선을 레이저를 이용하여 컷팅하여 옵션 처리하는 단계;
    상기 기판의 상기 상면 및 배면에 각각 형성된 상기 제1 패드가 제1 및 제2 칩에 각각 형성된 제3 패드와 전기적으로 연결되도록 상기 제1 및 제2 칩을 상기 상면 및 배면에 각각 탑재시키는 단계; 및
    상기 제1 및 제2 칩과 상기 기판을 외부 환경으로부터 보호하기 위하여 제 2 봉지하는 단계
    를 포함하는 멀티 칩 패키지 제작방법.
  28. 삭제
  29. 제 27 항에 있어서,
    상기 홀더는 상기 제2 리드보다 상기 리드 프레임의 중앙부로 돌출되도록 형성되는 멀티 칩 패키지 제작방법.
  30. 제 29 항에 있어서,
    상기 홀더는 탄성을 갖는 재질로 이루어지는 멀티 칩 패키지 제작방법.
  31. 제 30 항에 있어서,
    상기 홀더는 구리합금 또는 Alloy42 재질로 이루어지는 멀티 칩 패키지 제작방법.
  32. 제 27 항, 제 29 항 내지 제 31 항 중 어느 하나의 항에 있어서,
    상기 제1 패드는 상기 기판의 중앙부에 배치되고, 상기 제2 패드는 상기 제1 패드를 둘러싸도록 상기 기판의 가장 자리부에 배치된 멀티 칩 패키지 제작방법.
  33. 제 32 항에 있어서,
    상기 회로배선은 상기 기판의 상기 상면에 형성된 상기 제1 및 제2 패드를 수평방향으로 연결하기 위한 제1 배선과, 상기 배면에 형성된 상기 제1 패드와 상기 상면에 형성된 상기 제2 패드를 수직방향을 연결하기 위한 제2 배선을 포함하는 멀티 칩 패키지 제작방법.
  34. 제 32 항에 있어서,
    상기 회로배선은 일단이 상기 제2 패드와 연결되도록 상기 기판의 상기 상면에 수평방향으로 형성된 제1 배선과, 일단이 상기 배면에 형성된 상기 제1 패드와 연결되도록 상기 상면 및 배면 간에 수직방향으로 형성된 제2 배선을 포함하는 멀티 칩 패키지 제작방법.
  35. 제 34 항에 있어서,
    상기 제1 및 제2 배선은 서로 연결되는 멀티 칩 패키지 제작방법.
  36. 제 32 항에 있어서,
    상기 제1 및 제2 칩에 형성된 상기 제3 패드는 솔더 마스크에 의해 서로 분리된 멀티 칩 패키지 제작방법.
  37. 제 36 항에 있어서,
    상기 제3 패드 상부 표면에 장벽금속층을 형성하는 단계를 더 포함하는 멀티 칩 패키지 제작방법.
  38. 제 37 항에 있어서,
    상기 제1 및 제2 칩은 범프를 통해 상기 기판의 상기 제2 패드와 전기적으로 연결되는 멀티 칩 패키지 제작방법.
  39. 제 38 항에 있어서,
    상기 범프는 상기 제1 및 제2 칩에 형성된 상기 제3 패드 상부에 형성된 멀티 칩 패키지 제작방법.
  40. 제 39 항에 있어서,
    상기 범프는 솔더 범프인 멀티 칩 패키지 제작방법.
  41. 제 40 항에 있어서,
    상기 범프는 순수 Sn, SnBi, SnCu 및 SnAg 중 선택된 어느 하나의 물질로 형 성되는 멀티 칩 패키지 제작방법.
  42. 복수의 제1 및 제2 리드와 홀더가 형성된 리드 프레임을 제작하고, 상면에 복수의 제1 및 제2 패드가 형성되어 있고, 배면에 복수의 상기 제1 패드가 형성되어 있으며, 상기 제1 및 제2 패드는 다양한 형태를 갖는 회로배선을 통해 서로 연결되고 측부의 상기 홀더와 대응하는 부분에 복수의 홈이 형성된 기판을 제작하는 단계;
    상기 홀더를 상기 홈에 삽입시켜 상기 기판을 상기 리드 프레임에 실장시키는 단계;
    상기 기판의 상기 제2 패드와 상기 제1 리드를 상호 와이어 본딩하여 전기적으로 접속시키는 단계; 및
    상기 전기적 접속부위를 외부 환경으로부터 보호하기 위하여 봉지하는 단계
    를 포함하는 멀티 칩 패키지용 캐리어 제작방법.
  43. 삭제
  44. 제 42 항에 있어서,
    상기 홀더는 상기 제2 리더보다 상기 리드 프레임의 중앙부로 돌출되도록 형성되는 멀티 칩 패키지용 캐리어 제작방법.
  45. 제 44 항에 있어서,
    상기 홀더는 탄성을 갖는 재질로 이루어지는 멀티 칩 패키지용 캐리어 제작방법.
  46. 제 45 항에 있어서,
    상기 홀더는 구리합금 또는 Alloy42 재질로 이루어지는 멀티 칩 패키지용 캐리어 제작방법.
  47. 제 42 항, 제 44 항 내지 제 46 항 중 어느 하나의 항에 있어서,
    상기 제1 패드는 상기 기판의 중앙부에 배치되고, 상기 제2 패드는 상기 제1 패드를 둘러싸도록 상기 기판의 가장 자리부에 배치된 멀티 칩 패키지용 캐리어 제작방법.
  48. 제 47 항에 있어서,
    상기 회로배선은 상기 기판의 상기 상면에 형성된 상기 제1 및 제2 패드를 수평방향으로 연결하기 위한 제1 배선과, 상기 배면에 형성된 상기 제1 패드와 상기 상면에 형성된 상기 제2 패드를 수직방향을 연결하기 위한 제2 배선을 포함하는 멀티 칩 패키지용 캐리어 제작방법.
  49. 제 47 항에 있어서,
    상기 회로배선은 일단이 상기 제2 패드와 연결되도록 상기 기판의 상기 상면에 수평방향으로 형성된 제1 배선과, 일단이 상기 배면에 형성된 상기 제1 패드와 연결되도록 상기 상면 및 배면 간에 수직방향으로 형성된 제2 배선을 포함하는 멀티 칩 패키지용 캐리어 제작방법.
  50. 제 47 항에 있어서,
    상기 제1 및 제2 배선은 서로 연결되는 멀티 칩 패키지용 캐리어 제작방법.
  51. 제 50 항에 있어서,
    상기 기판의 회로배선을 레이저를 이용하여 컷팅하여 옵션 처리하는 단계를 더 포함하는 멀티 칩 패키지용 캐리어 제작방법.
KR1020050103736A 2005-11-01 2005-11-01 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법 KR100729502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103736A KR100729502B1 (ko) 2005-11-01 2005-11-01 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103736A KR100729502B1 (ko) 2005-11-01 2005-11-01 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법

Publications (2)

Publication Number Publication Date
KR20070047043A KR20070047043A (ko) 2007-05-04
KR100729502B1 true KR100729502B1 (ko) 2007-06-15

Family

ID=38272075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103736A KR100729502B1 (ko) 2005-11-01 2005-11-01 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법

Country Status (1)

Country Link
KR (1) KR100729502B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076183B2 (en) * 2009-10-27 2011-12-13 Alpha And Omega Semiconductor, Inc. Method of attaching an interconnection plate to a semiconductor die within a leadframe package
WO2019074857A1 (en) * 2017-10-10 2019-04-18 Zglue Inc. FLEXIBLE AND INTEGRATED MODULE HOUSING ASSEMBLY WITH CONNECTION GRIDS

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
JPH11307684A (ja) 1998-04-24 1999-11-05 Matsushita Electric Ind Co Ltd 半導体パッケージ
KR100257420B1 (ko) 1995-08-02 2000-05-15 포만 제프리 엘 결합 재료 범프에 의해 상호접속되는 시스템
JP2001007278A (ja) 1999-06-18 2001-01-12 Nec Corp 半導体記憶装置
JP2004047715A (ja) 2002-07-11 2004-02-12 Shinko Electric Ind Co Ltd 半導体接続中継部材及び半導体装置
KR20060011737A (ko) * 2004-07-31 2006-02-03 옵티멈 케어 인터내셔널 테크 인코포레이티드 칩 탑재대의 칩 교체용 매개구

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
KR100257420B1 (ko) 1995-08-02 2000-05-15 포만 제프리 엘 결합 재료 범프에 의해 상호접속되는 시스템
JPH11307684A (ja) 1998-04-24 1999-11-05 Matsushita Electric Ind Co Ltd 半導体パッケージ
JP2001007278A (ja) 1999-06-18 2001-01-12 Nec Corp 半導体記憶装置
JP2004047715A (ja) 2002-07-11 2004-02-12 Shinko Electric Ind Co Ltd 半導体接続中継部材及び半導体装置
KR20060011737A (ko) * 2004-07-31 2006-02-03 옵티멈 케어 인터내셔널 테크 인코포레이티드 칩 탑재대의 칩 교체용 매개구

Also Published As

Publication number Publication date
KR20070047043A (ko) 2007-05-04

Similar Documents

Publication Publication Date Title
TWI322489B (en) Semiconductor package assembly
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7429787B2 (en) Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
JP4416760B2 (ja) スタックドパッケージモジュール
US7536909B2 (en) Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
KR100828956B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR20040062764A (ko) 칩 스케일 적층 패키지
US20080157302A1 (en) Stacked-package quad flat null lead package
US20060208363A1 (en) Three-dimensional package and method of forming same
KR101237587B1 (ko) 반도체 패키지 및 그 제조 방법
KR101474189B1 (ko) 집적회로 패키지
KR100729502B1 (ko) 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
CN104008982B (zh) 芯片封装工艺及芯片封装
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR101266519B1 (ko) 반도체 패키지 및 그 제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
WO2018072424A1 (zh) 一种多芯片框架封装结构及其制造方法
KR100633884B1 (ko) 반도체패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 13