KR100257420B1 - 결합 재료 범프에 의해 상호접속되는 시스템 - Google Patents

결합 재료 범프에 의해 상호접속되는 시스템 Download PDF

Info

Publication number
KR100257420B1
KR100257420B1 KR1019960028556A KR19960028556A KR100257420B1 KR 100257420 B1 KR100257420 B1 KR 100257420B1 KR 1019960028556 A KR1019960028556 A KR 1019960028556A KR 19960028556 A KR19960028556 A KR 19960028556A KR 100257420 B1 KR100257420 B1 KR 100257420B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding material
pad
electrically conductive
bonding
Prior art date
Application number
KR1019960028556A
Other languages
English (en)
Other versions
KR970012964A (ko
Inventor
마이클 팔론 케네스
로버트 르 코즈 크리스티안
빈센트 피어슨 마크
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970012964A publication Critical patent/KR970012964A/ko
Application granted granted Critical
Publication of KR100257420B1 publication Critical patent/KR100257420B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Abstract

표면 접촉부 또는 범프와 통신하는 비아를 갖는 기판이 제공된다. 결합 재료 페이스트가 스크린내의 홀을 통해 기판상의 접촉부 면적 어레이 상으로 밀어 넣어진 후, 스크린은 페이스트가 가열됨에 따라 기판에 대해 바이어스되어 결합 재료를 접촉부상으로 이송한다. 이와 달리, 결합 재료 페이스트가 스크린으로 밀어 넣어진 후 기판이 솔더 페이스트와 접하여 기판의 범프 접촉부의 면적 어레이를 갖는 스크린상에 위치하며, 이어서 페이스트가 가열 및 냉각되어 재료를 범프상으로 이송한다. 결합 재료는 솔더 페이스트, 전도성 접착 페이스트 또는, 투명 액체 접착 페이스트일 수 있다. 기판은 절연 표면을 형성하기 위해 코팅된 금속 기판, 가용성 또는 강서 유기 기판이거나, 반도체 칩 기판일 수 있다. 또한, 기판은 컴퓨터 칩, 칩 캐리어 기판 또는, 회로 보드 기판일 수 있다. 프로세스가 정부 처리 시스템을 포함하는 선행 소자의 부착 구조물, 회로 보드, 열 그리드 에레이 모듈, 볼 그리드 어레이 모듈 및 플립 칩을 생산하는데 사용될 수 있다.

Description

결합 재료 범프에 의해 상호접속되는 시스템
제1도는 범프된 칩을 생산하기 위한 본 발명의 프로세스를 예시한 도면.
제2도는 범프된 칩을 갖는 모듈을 제작하기 위한 본 발명의 프로세스를 예시한 도면.
제3도는 범프 어레이 칩 캐리어를 생산하기 위한 본 발명의 프로세스를 예시한 도면.
제4도는 본 발명의 범프 어레이 모듈을 생산하기 위한 프로세스를 예시한 도면.
제5도는 회로 보드 어셈블리를 제작하기 위한 본 발명의 방법을 예시한 도면.
제6도는 상호접속 구조물을 제작하기 위한 본 발명의 방법을 예시한 도면.
제7도는 핀 헤더를 생산하기 위한 본 발명의 프로세스를 도시한 도면.
제8도는 접속 핀을 갖는 회로 보드를 생산하기 위한 본 발명의 방법을 예시한 도면.
제9도는 원형 단자를 갖는 구성 요소를 생산하기 위한 본 발명의 방법을 예시한 도면.
제10도는 구성 요소를 생산하는 스크린 프린팅에 대한 본 발명의 방법을 도시한 도면.
제11도는 비아를 갖는 소자를 생산하기 위한 본 발명의 방법을 도시한 도면.
제12도는 면적 어레이 소자를 생산하기 위한 본 발명의 프로세스의 스텝을 도시한 도면.
제13도는 원형 단자에 의해 상호접속된 구조물을 생산하기 위한 본 발명의 방법을 전사한 도면.
제14도는 스크리닝에 의한 상호접속 구조물을 생산하기 위한 본 발명의 프로세스를 나타낸 도면.
제15도는 비아와 상호접속된 구조물을 생산하기 위한 본 발명의 프로세스를 도시한 도면.
제16도는 면적 어레이 상호접속을 갖는 상호접속 구조물을 생산하기 위한 본 발명의 프로세스를 제시한 도면.
제17도는 구성 요소에 대한 결합 재료 어레이 홀더를 생산하기 위한 본 발 명의 방법을 개시한 도면.
제18도는 코팅된 결합 재료 홀더를 생산하기 위한 본 발명의 프로세스를 예시한 도면.
제19도는 결합 재료 스크린을 생산하기 위한 본 발명의 프로세스를 예시한 도면.
제20a 및 제20b도는 교환가능한 구성 요소를 갖는 상호접속 구조물을 생산하기 위한 본 발명의 방법을 예시한 도면.
제21도는 패드상에 범프를 갖는 본 발명의 플립 칩을 예시한 도면.
제22도는 제21도의 칩의 범프 중 하나의 상세도를 도시한 도면.
제23도는 제21도의 플립 칩 상의 패드의 배열을 도시한 도면.
제24도 내지 제26도는 제21도의 플립 칩의 범프의 다른 실시예를 도시한 도면.
제27도는 경화 처리되지 않은(uncured)결합 재료의 원형 및 사각형 섹션 범프를 포함하는 본 발명의 또 다른 플립 칩을 예시한 도면.
제28도 내지 제29도는 제27도의 플립 칩의 다른 특정 실시예를 예시한 도면.
제30도는 칩 접착을 위해 상부 상에 범프를 갖는, 회로 보드의 상호접속기에 순차적으로 접착하기 위한 본 발명의 플립 칩 캐리어를 묘사한 도면.
제31도는 제30도의 모듈의 범프 중 하나의 확대도를 도시한 도면.
제32도는 결합 물질의 조인트에 부착된 플립 칩을 갖는 본 발명의 모듈을 예시한 도면.
제33도는 제32도의 모듈 및 플립 칩 사이의 조인트 중 하나에 대한 상세도를 도시한 도면.
제34도 내지 제37도는 제33도의 조인트의 다른 실시예를 도시한 도면.
제38a도는 상호접속 구조상에 순차적으로 위치지정하기 위해 주변 범프를 갖 는 본 발명의 캐리어를 도시한 도면.
제38b도는 제38a도의 범프의 다른실시예를 예시한 도면.
제39도는 제38a도의 캐리어의 저면도를 도시한 도면.
제40도는 범프의 복수 행 및 하부 칩 부착을 갖는 점을 제외하면, 제38도와 유사한, 본 발명의 범프된 캐리어에 대한 다른 특정 실시예를 도시한 도면.
제41도는 제40도의 특정 실시예의 하부 와이어링 층 및 하부 패드의 정렬을 도시한 도면.
제42도 내지 제45도는 제40도의 캐리어의 하부 상의 접속기에 대한 다양한 특정 실시예를 도시한 도면.
제46도는 본 발명의 범프된 모듈을 예시한 도면.
제47도는 제40도 및 제46도의 모듈 또는 캐리어의 하부 표면의 각 에지를 따라 접속기의 주변 행을 도시한 도면.
제48도는 제40도 및 제46도의 모듈 및 캐리어의 하부 표면상의 접속기의 채워진 그리드 어레이를 도시한 도면.
제49도는 본 발명의 핀 헤더를 도시한 도면.
제50도는 핀 헤드가 원통형인 제49도의 핀 헤더의 핀 헤드에 대한 다른 실시예를 도시한 도면.
제51도는 칩 캐리어 모듈이 회로 보드에 접속되는 본 발명의 상호접속 구조를 도시한 도면.
제52도는 모듈과 보드 사이를 접속하는 조인트를 갖는, 도 51의 상호접속 구조의 일부를 도시한 도면.
제53도는 모듈과 보드 사이에 있는 제52도의 조인트에 대한 다른 실시예를 도시한 도면.
제54도는 모듈이 복수-칩 복수 층 세라믹 모듈이고 회로보드 상호접속 구조가 두 개의 금속 층을 갖는 가요성 유기 기판인, 제51도의 구조에 대한 또 다른 실시예를 도시한 도면.
제55도는 기판상에 고 용융 온도(High Melting Temperature, HMT) 금속 패드를 포함하는 와이어링 층을 갖는 본 발명의 상호 접속 구조를 예시한 도면.
제56도는 본 발명의 상호접속 어셈블리의 특정 실시예를 도시한 도면.
제57도는 일 이상의 노드가 네트워크내에서 상호접속될 수도 있는 본 발명의 시스템을 조정하는 정보를 예시한 도면.
제58도는 본 발명의 결합 물질 홀더의 특정 실시예를 예시한 도면.
제59도 내지 제61도는 제58도의 홀더의 홀에 대한 다른 실시예를 도시한 도면.
제62도 및 제63도는 원형 또는 사각형 단면부를 갖는 제58도의 다른 실시예를 도시한 도면.
제64도는 전면 기판 및 후면기판을 포함하는 본 발명의 다른 특정 실시예에서 층상 접착 재료 홀더를 도시한 도면.
제65도는 제64도의 층상 홀더의 다른실시예를 도시한 도면.
제66도는 소자 상의 접촉지점 위에 홀을 갖는 본 발명의 스크린의 실시예를 도시한 도면.
제67도는 홀이 스크리닝 표면으로부터 외부 쪽의 이송 기판으로 갈수록 가늘어지는, 제66도내의 스크린의 홀에 대한 다른 실시예를 도시한 도면.
제68도는 스텐실을 소자에 대해 바이어스하기 위한 유닛을 갖는 본 발명의 프린팅 머신을 도시한 도면.
제69도는 수평 소자 표면에 대해 고정된 경우 스프링 힘에 의해 소자에 대해 바이어스되는, 본 발명의 활 모양 스텐실을 도시한 도면.
제70도는 페이스트가 가열되어 스크린으로부터 소자로 이송됨에 따라 스크린을 소자에 대해 바이어스하기 위한 유닛을 고정하는 본 발명의 시설을 도시한 도면.
제71도는 스텐실을 소자에 대해 바이어스하기 위한 제68도의 유닛에 대한 다른 실시예를 도시한 도면.
제72도는 자석이 자시 스텐실을 소자에 대해 바이어스하는 제68도의 유닛에 대한 다른 실시예를 도시한 도면.
제73a 내지 제73h도는 본 발명의 플립 칩 생산용 장치에 대한 특정 실시예를 개략적으로 예시한 도면.
제74a 내지 제74i도는 강성 유기 캐리어 기판을 갖는 본 발명의 모듈 생산용 장치에 대한 특정 실시예를 예시한 도면.
제75a 내지 제75c도는 세라믹 기판을 갖는 본 발명의 모듈 생산용 장치에 대한 특정 실시예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
690 : 플립 칩 캐리어 692 : 상호접속기
694 : 회로 보드 696 : 캐리어 기판
698 : 베이스 700 : 절연 층
720 : 단자 722 : 고정용 칩
724 : 결합 재료 726 : 캐리어 패드
본 발명의 분야는 플립 칩의 생산, 모듈 형성을 위해 플립 칩을 캡 캐리어에 리플로 솔더 접착하는 것, 칩 캐리어, 모듈 및 표면 실장 소자, 특히 볼 그리드 어레이(BGA) 모듈과 같은 표면 대 표면 접착 소자를 포함하는 다른 소자의 제작 및, 특히 이들 표면 실장 소자(surface mount components, SMCs)의 단자 상으로의 솔더의 증착, 이들 소자의 회로 보드로의 리플로 솔드 접착, 정보 처리 시스템의 제조에 있어서의 결과적인 어셈블리의 사용, 프린트 스크리닝, 스크린 프린팅 머신, 프린팅 스크린의 생산, 솔더 프리폼(preform)의 생산, 및 어플리캐이(applicay)로부터 기판, 특히 리플로 이송 기판상으로의 솔더 페이스트 및 솔더 프리폼의 증착에 관한 것이다.
솔더 범프 접속은, 밀러에 의해 미국 특허 제3,401,126 호 및 제 3,429,040호에서 먼저 제안된 이래로, C4(제어된 붕괴 칩 접속(controlled collapse chip connention) 기법을 사용하여 IC들(intergrated computer chip)을 실장하는데 사용되어 왔다. Packaging Electronic System, McGraw-Hill 1990 p.에서 댈리(Dally)는, "칩 본딩 패드는 칩 표면 위의 면적 어레이에 배치된다. …이들 본딩 패드는 10mil 센터 상에 5mil 직경을 갖는다. 매칭 본딩 패드는 칩과 세라믹 상의 이들 패드가 부합하도록, 세라믹 기판상에 생산된다. 5mil 직경의 솔더 구는 세라믹 기판 패드상에 위치한다…그리고 이 칩은 기판에 관하여 위치되고 정렬된다. 이 어셈블리는 솔더 구가 연화되기 시작할 때까지 가열되며, 솔더가 양 패드를 적심과 동시에 이 구의 제어형 붕괴가 발생한다. 무수한 솔더 구조가, 다른레벨의 회로 및 전자 패키징에 상호접속하기 위해서 뿐 아니라 IC 칩을 실정하기 위해 제안되어 왔다."라고 한다.
데컬(decals)로부터의 솔더의 리플로 이송은, 플립 칩을 유기 기판상의 금속 패드에 부착하기 위한 공융(eutectic) 솔더를 증착하기 위해 발전되어 왔다. 스테인레스 스틸 데컬은 포토레지스트 박층으로 코팅되고, 이 포토 레지스트 박층은 플립 칩 상의 C4 접속기와 동일한 패턴으로 윈도우를 제공하도록, 광학 현상된다. 공융 Pb/Sn 솔더 후막은 그 윈도우에서 데컬 상으로 전기 도금된다. 이 데컬은 접속 패드와 나란히 정렬된 유기 캐리어 상에 위치하고 가열되어 데컬로부터 캐리어 상의 패드로 솔더를 리플로 이송하도록 한다. 이어서, 플립 칩은 솔더상의 C4 패드를 갖는 캐리어 상에 위치하여, 칩을 패드에 접속하도록 리플로 가열된다.
플립 칩 접속의 피로 수명을 향상시키기 위해 에폭시 캡슐제(encapsulant)를 사용하는 것이, 크리스티(Christie)에게 특허된 미국 특허 제4,999,699호, 제5,089,440호 및 제5,194,930 호에서 제안된다. 벡캄(Beckham)에게 특허된 미국 특허 제4,603,664호는 C4 접속을 캡슐화하기 위한 구조 및 재료를 제안한다. 이토 (Itoh)에게 특허된 미국 특허 제4,701,482 및 키리스티 등의 특허 출원(3/14/90에 출원된 SN 08/493,126)은 에폭시를 개시하고 전자 응용용 에폭시를 선택하는데 있어 지침을 제공하고 있다.
1993년 3월 15일자 Electronic Engineering Times에서 테리 코슬로우(Terry Costlow)에 의한 "볼 그리드 어레이 : 각광받는 새 팩키지" 및 글렌다 더만(Glenda Derman)에 의한 "솔더 볼이 접속을 만든다"는 모두, 세라믹 또는 가요성(flexible)칩 캐리어를 회로 보드에 접속하기 위해 솔더 볼을 이용할 것을 제안한다. 볼 그리드 어레이 모듈은 제각기 PBGA, CBGA 및 TBGA 모듈로서 알려진 플라스틱(유기물), 세라믹, 테이프 캐리어 기판과 함께 여러 소자들을 포함한다.
다층 세라믹 챕 캐리어의 제조는, 에이치. 디. 카이저(H.D.Kaiser) 등에 의한 "다층 세라믹 모듈용 제조 기법", Solid State Technology, May 1972, pp. 35-40, 더블유.엘.클로우(W.L.Clough)에 의한 "후막 다층 기법에서의 3 차원" Microelectronics, Vol. 13, No 9(1970), pp 23-30에 뿐 아니라, 미국 특허 제3,518,756호, 제3,988,405 호 및 제4,202,007호에서 제안된다. 전자 패키지 기판을 위한 통상의 세라믹 재료는 알루미나, 베릴리아 및 질산 알루미늄을 포함한다. 1978년 3월자 IBM Technical Disclosure Bulletin Vol. 20, No. 10에서 스테판스(Stephans)에 의한"핀 없는 모듈 접속기"는 구기 볼을 갖는 세라믹 볼 그리드 어레이 모듈을 제안한다. 브라운(Braun)에게 특허된 미국 특허 제5,118,027호는 정렬 보트 내에 솔더 볼을 위치시키고 공융 솔더 볼 상에 증착되는 동안 볼을 진공 홀딩하고, 기판상의 전도 패드에 보트를 정렬하며, 오븐 내에서 리플로한 후보트를 제거할 것을 제안한다. 비타일루(Bitaillou)에게 특허된 유럽특허 제0.263,222 A1호는 세라믹 기판내의 비아에 솔더 볼을 부착시켜 볼 그리드 어레이 모듈을 형성할 것을 제안한다.
베훈(Behun)에게 특허된 미국 특허 제4,914,814호는 열(columns)을 패드상으로 드리워 세라믹열 그리드 어레이 모듈을 형성하는 것을 제안하며, 흑연 플레이트를 드릴링하여 칩 캐리어 기판 하부 상의 금속 패드에 대응하는 관통 홀을 형성한 후, 3/97 Sn/Pb 솔더의 프리폼이 그 홀 내에 위치한다. 이어서, 이 플레이트와 캐리어 기판을 가열하여 프리폼을 용융시켜 액체 솔더를 패드에 접속시킨 후, 플레이트와 캐리어 기판을 냉각하고 플레이트를 캐리어로부터 떼어내면, 칼럼 캐스트(columns cast)가 패드에 남게 된다.
게스웬드(Gschwend)에게 특허된 미국 특허 제4,752,027호는 솔더 페이스트를 스크리닝하는 방법, 범프를 형성하기 위해 페이스트를 리플로하는 방법 및 솔더 범프를 평평하게 하기 위해 롤러를 사용하는 방법을 포함하여, 모듈 부착용인 프린트된 회로 보드를 범프하는 방법을 제안한다. 베일리(Bailey)에게 특허된 미국 특허 제4,558,812호는 솔더 볼 어레이를 기판상에 동시에 증착시키기 위해 진공 플레이트를 사용할 것을 제안한다.
다층 강성 유기 회로 보드의 공정이 미국 특허 제3,554,877호, 제3,791,858호 및 제3,554,877호에서 제안된다. 박막 기법은 미국 특허 제3,791,858호에서 제안된다.
가요성 필름 칩 캐리어(면적 테이프 자동화 본딩(Area Tape Automated Bonding, ATAB) 모듈 또는 TBGA 모듈로서 당 기술 분야에서 잘 알려짐)는 미국 특허 제4,681,654호 및 제5,159,535호와특허 출원 제07/009,981호에서 제안된다.
ATAB 모듈에서, 가요성 회로 보드 칩 캐리어는 솔더 볼 접속을 사용하여 회로 보드 상에 실장된다. 에이민(Ameen)에게 특허된 미국 특허 제5,057,969호 및 엔글라스(Angulas)에게 특허된 미국 특허 제5,133,495호, 제5,203,075호 및 제5,261,155호는 TBGA 모듈을 회로 보드에 접속하기 위해 솔더 볼을 사용할 것을 제안한다.
카슨(Cassson)에게 특허된 미국 특허 제5,261,593호는 프린트된 가요성 회로 기판(폴리이미드)상의 다수의 접촉 해드 상에 솔더 페이스트를 제공하고, 플립칩의 솔더 버프를 패드에 맞추어, 플립 칩을 기판상에 위치시키며, 범프를 패드에 전기적으로 접속시키기 위해 페이스트를 리플로하도록 가열할 것을 제안한다. 카슨에 따르면, 범프된 플립 칩은 플라스틱 덮개나 금속 리드를 갖지 않는 것, 즉 패키징되지 않음을 의미한다. 카슨은, 패시베이션 층으로의 접착을 증진시키기 위해 티타늄/텅스텐을 스퍼터링하고, 구리를 스퍼터링하고, 포토레지스트를 도포하여 현상하고, 구리를 전기 도금한 후, 3/97 내지 10/90 Sn/Pb 또는 63/35/2 Pb/Sn/Ag 솔더를 전기 도금하고, 약 4.5 mil 높이(60mils3)에 9mil 직경의 범프를 형성하기 위해 노출된 구리 및 티타늄/텅스텐을 습식 에칭함으로써, 칩(C4)을 범핑하는 것을 기술한다. 그는 또한 가요성 노바클라드(E.I Du Pont de Nuemers에 의해 스퍼터링된 구리를 갖는 폴리이미드 필름) 회로 기판을 생산할 것과, 기판을 갖는 스텐실의 광학적 정렬과, 6E-7 in3침전을 가요성 기판의 패드 상에 제공하기 위하여, 1.5 인치/초 및 22psi 압력에서 90 듀로미터의 원형 스퀴지를 갖고, 14mil 개구를 갖는 4mil 스텐실을 통해 63/37의 Sn/Pb 솔더 페이스트를 스크리닝할 것과, 기상(vapor phase) 페이스트를 사용하거나 IR 또는 대류 오븐에서 가열하는 리플로 동안의 자기 정렬, 및 에폭시 칩 캠슐화를 제안한다.
미국 특허 제3,781,596호는 폴리이미드 막(예를 들면, E. I. Dupont de Numers 사의 KAPTONTM)상의 금속 전도체의 단층 상호접속 구조를 제안한다. 미국 특허 제3,868,724호는 막을 통해 영사하는 폴리이미드 필름사이에 삽입된 금속 전도체를 제안한다. 스위셔(Swisher)에게 특허된 미국 특허 제5,112,462호는 스퍼터링된 후 필름 상에 전기 도금되는 구리 및 폴리이미드 막의 접착성없는 가요성 기판을 생산할 것을 제안한다.
플로로폴리머 기재의 막(florpolimer based films)이 Kevlar(Chemfab corporation사의 등록 상표)용 및, 직조 섬유 유리와 같은 섬유 또는 유리 입자 또는, 세라믹으로 채워진 PTFE 와 같은 가요성 회로 보드용으로 제안되어 왔다. 고어 컴패디(Gore Company)는 수지(resin)로 포화시키기 위해 직조된 PTFE 조직을 제작하여 가요성 절연 기판을 형성한다. 또한 몰드된 열 가소성 재료가 가요성 단일 측면 및 이중 측면 회로 보드용으로 사용되어 왔다.
단층 가요성 회로 보드의 한 측면에 직접 소자를 접속하는 것이 IBM Technical Disclosure Bulletin, Vol. 21, Feb 1979, pp. 3594-3595에서 맥브라이드(McBride)에 의해"IC 캐피지용 복수 기능 플러그"라는 명칭으로 기술된다. 칩의 하부 상의 I/O 단자는 얇은 폴리이미드 가요성 데컬의 상부 상의 패드에 솔더링된다. 또한, 열 싱크 커버 내의 함몰부는 칩 상부 상으로 본딩된다. 고 파워 칩을 모듈 캡에 접속하기 위해, 고 파워 칩을 가요성 회로 보드의 상부 측면에 접속하고, 저 파워 칩을 다층 가요성 회로 보드의 하부에 접속하는 것이 IBM Technical Disclosure Bulletin, Vol. 26, May 1984, pp. 6637에서 "다층 가요성막 모듈"이라는 명칭으로 맥브라이드에 의해 제안된다. 여기서, I/O 핀이 가요성막을 금속을 입힌 세라믹 기판에 접속하고, 이와 유사한 핀이 이 막의 층에 상호접속한다. "직접 칩 부착 회로(Direct Chip Attach Circuitry)로부터의 열 제거" IBM Technical Disclosure Bulletin, Vol. 32, 1989년 9월, pp. 346-348에서 츠로케(Schrottke)는 제어된 붕괴 칩 접속(C4)에 의해 부착된 두 행의 집적 칩 부착(Direct Chip Attach, DCA)칩을 갖는 가요성 회로 보드를 기술한다. 가요성 회로 보드를 접어, Cu-INVAR-Cu(INVAR는 니켈-철 합금에 대한 Creusot-Loire 사의 상표임)의 심한 열 스프레더를 둘러 싸도록 한다. INVAR의 열 팽창 계수(coefficient of thermal expansion, CTE)는 니켈과 철의 비율을 변화시키고 구리와 같은 도금된 금속 코팅의 두께를 변화함으로써 제어할 수 있다.
레그(Legg)에게 특허된 미국 특허 제4,967,950호는 공융 솔더 금속을 갖는 접촉 패드에 주석을 입히고 패드상의 솔더상에 C4 범프를 갖는 플립 칩을 위치시킬 것을 제안한다.
베훈(Behun)에게 특허된 미국 특허 제5,147,084호는 LMP(저 용융점(low melting point)) 솔더와 관련하여 HMP(고 용융점(high melting point) 솔더 볼을 사용할 것을 제안한다. "부분(10)은 보드(11)에 결합될 것이다. 부분(10)은 본딩 패드(12)의 표면에서 종단하는 내측 금속부(14)를 갖는다. …LMP 솔더(16)는 본딩 패드(12)에 도포된다. …HMP 솔더 볼(18)은 LMP 솔더(16)와 접촉하여 위치하며, 어셈블리를 가열하여, LMP 솔더를 리플로하고, 그 다음, LMP솔더는 용융되지 않는 HMP 솔더 볼을 적신다. …보드(11)는 또한, 표면 본딩 패드(17) 상에서 종단하는, 내측 금속부(15)와 함께 설명된다. …어셈블된 부분(10)은 …패드(17)와 LMP 솔더(13)를 갖는 부분(11)에 접촉하게 되고, 이 두 부분을, LMP 솔더를 리플로 하기에는 충분하지만 HMP솔더 볼을 녹이기에는 충분하지 않은 온도로 가열한다. 보드(11)상의 본딩 패드(17)에 부착된 LMP솔더(13)는 HMP 볼을 적셔 접속이 달성되게 된다.
솔더는 고상 온도로부터 액상 온도까지의 용융 온도 범위를 가지며, 이 온도 범위에서 이 범위에 대해 제각기 고체에서 액체까지의 온도와 함께 변화하는 페이스트 농도를 갖는다. 용융되었다는 말은 다른 재료를 적시거나 혹은 에폭시 및 열 가소성 물질 함유 용제의 경우 다른 재료를 경화시키도록 충분히 가열되는 것을 의미한다.
오우버트(Auvert)에게 특허된 미국 특허 제4,825,034호는 얇은 재료층 특히 집적 회로 상에 작용하는 마이크로-빔 레이저 머신을 제안한다. 스텐실 제작용 레이저 절단 및 용접 머신이 Messerchmitt Bolcow Blohm, Northern Plant, 7312 Kirchheim/Teck Nobern으로부터 이용가능하다.
"볼 그리드 어레이 모듈 솔더 스텐실 템플릿", IBM Technical Disclosure Bulletin, Vol. 37, No. 06B, June 1994, p. 225에서 인삭스(Insaacs)등은 솔더 페이스트를 재작업용 열 그리드 어레이 열 및 볼 그리드 어레이 볼의 밀단부 상으로 스크린하기 위해 스텐실을 지지하도록 템플릿 또는 스페이서를 제안한다.
"미세 피치 표면 실장 기술 소자용 솔더 프리폼 기법(Soder Preform Technique for Fine Pitch Surface Mount Technology components)", IBM Technical Disclosure Bulletin, Vol. 7, No. 02, February 1994, p. 397에서 닐슨(Nilsen)등은 솔더를 기판상에 증착하기 위하여 SMT 소자의 크기인 솔더 캐리어를 제안한다. 솔더가 캐리어내의 캐비티(블라인드 홀)로 스크린된 후, 캐리어가 PC 카드상에 위치한다.
일실시예에서, 캐리어는 캐리어 플레이트 내의 홀과 나란히 정렬된 관통 홀을 갖는 스크린 플레이트와, 고체 후단 플레이트를 포함하는 세 부분으로 이루어진다. 스크린 플레이트가 제거되고, 캐리어 플레이트가 카드 상에 위치하고, 후단 플레이트가 제거되고, 소자가 캐리어 플레이트 상에 위치하며, 솔더 페이스트가 리플로된다. 동일한 세 부분을 사용하는 제2실시예에서는, 후단 플레이트가 제거되고, 캐리어 플레이트가 카드 상에 위치하고, 솔더가 리플로되고, 스크리닝 플레이트가 제거되고, 소자가 캐리어 플레이트 상에 위치하며, 솔더가 다시 리플로된다. 동일한 세 부분을 사용하는 제3실시예에서는, 솔더가 리플로된 후, 후단 플레이트가 제거되고, 캐리어 플레이트가 카드 상에 위치하고, 솔더가 다시 리플로되고, 스크린 플레이트가 제거되고, 소자가 캐리어 플레이트 상에 위치하며 솔더가 세 번째 리플로된다.
마지막 실시예에서, 캐리어는, 솔더 페이스트로 충진된 캐비티를 갖는 하나의 플레이트이다. 이 플레이트는 PC 카드 상에 놓이며 솔더 페이스트를 리플로하여 솔더를 카드 상에 증착시킨 후, 그 플레이트를 용제에 의해 용해시키거나 기계적으로 제거한다. 이어서, 소자가 사이트 상에 위치하고, 솔더가 리플로된다.
니쉬구찌(Nishiguchi)에게 특허된 미국 특허 제5,196,726호는 범프(예를 들면, Au/20%Sn 또는 pb/40%Sn)보다 낮은 용융 온도를 갖는 진공 증착된 솔더에 의해 덮인 도금된 전극 단자(100㎛직경)을 포함하는 홈(recesses)을 갖는 패키징기판을 제안한다. IC칩의 범프(80㎛ 직경 및 30㎛높이)는 이 홈에 맞춰진다.
알트만(Altma)에게 특허된 미국 특허 제5,024,372호는, 적어도 10 mil, 바람직하게는 15 mil의 광 모사가능 솔더 레지스트의 후막을 세라믹, 폴리이미드, 또는 회로 보드 기판에 도포함으로써 솔더 범프를 형성하고, 선택적으로 레지스트를 제거하여 기판상의 그리드 어레이내의 금속 패드 위에 웰(well)을 형성하고, 스퀴지(squeegee)를 사용하여 솔더 페이스트를 웰에 도포시키고, 페이스트를 리플로하며, 레지스트를 제거하는 것을 제안한다. 또한, 솔더 범프에 대응하는 패턴으로 기판상의 패드 위에(솔더 범프보다 낮은 용융 온도를 갖는)솔더 페이스트로 채워진 웰을 형성함으로써 솔더 범프된 부재를 기판에 접속하고, 범프가 솔더 페이스트에 정착되도록 기판 위에 부재를 위치시키며, 솔더 범프는 녹지 않지만 솔더 페이스트를 녹을 정도로 리플로 가열하여 금속 패드를 적시고 솔더 범프와 섞을 것을 제안한다.
트라부코(Trabucco)에게 특허된 미국 특허 제5,388,327호는 용융 가능한 필름 캐리어를 관통해 볼 그리드 어레이 모듈의 접촉 패드상으로 형성된 홀내로 액체 솔더를 주입하여 솔더 볼을 형성하는 것을 기술한다. 필름은 물, 엑시톤내에 용해되거나, 혹은 테레빈 또는 CFE와 같은 플럭스 용제 내에서 용해될 수 있다.
와따나베(Watanabe)의 JP 제4-263433호는 표면내의 홈을 슬라이딩 스퀴지에 의해 금속 페이스트로 채운 후, 가열 헤드를 사용하여 230℃로 가열함으로써 페이스트를 녹여 금속 볼을 형성한다. 이어서, IC칩의 전극 패드가 홈 내의 볼에 가압 고정되어 전기적 접속 접촉부를 형성한다.
림(Lim)에게 특허된 미국 특허 제4,311,267호는 알루미나 세라믹 기판(0.5×1.0 inches)상에 상호접속된 도전성 패드를 형성하고, 후막 기법에 의해 리드패드(70×80mils) 및 소자 패드(70×70mils)를 포함하고, 리드 패드에서 기판 에지에 리드(10×20mil)를 고정하며, 스텐실을 통해 솔더 페이스트를 리드, 리드 패드 및 소자 패드상으로 스크린함으로써 리드(주석)를 SIP 또는 DIP 패키지에 접속할 것을 제안한다. 이 인용서는 포토레지스트로 코팅하고, 양측에 네가티브 아트워크(artwork negative)를 도포하고, 아트워크를 통해 광에 노출시키고, 노출되지 않은 레지스트를 현상하여 씻어내며, 양측으로부터 에칭함으로써 양측으로부터 황동 스텐실을 화학적으로 밀링할 것을 제안한다. 이어서, 1 mil의 니켈 층이 스텐실 표면에 도금되어 경질을 증가시킴으로써 마멸 저항(abrasion resistance)을 개선한다. 이 인용서는 솔더 페이스트 페인팅용 스크린 프린팅 머신 소스를 몇 가지 제안하며 그 동작을 기술한다.
데가니(Degani)에게 특허된 미국 특허 제5,211,764호 및 제5,3456, 118호는 협소한 상부 구멍(60mil)으로부터 넓은 하부 구멍(64mil)까지 수직축에 대해(45° 보다 적은)5-10°의 각도로 가늘어지는 사각 구멍을 갖는 21mil(30mil까지) 두께의 스텐실을 통해 100mil 센터 상의 약 33mil 패드의 10×10 그리드 어레이상으로 Sn/Pb/Bi 43/43/14 솔더를 프린팅하여, 웨이퍼 상의 IC 회로 상에 범프(30 mil 높이까지 모의 실험됨)를 생산할 것을 제안한다. 하부 구멍 면적은 패드 면적보다 5 배까지 크며, 이중 프린팅(즉, 프린트하고 리플로한 후, 다시 프린트하고 리플로함)이 페이스트 체적을 증가시키는데 사용될 수 있다. 페이스트는 특별한 플럭스 및 첨가물을 포함하여 낮은 점착성(stickiness)을 제공하며, 두 개의 상이한 크기의 파워를 사용함으로써 금속 로딩이 체적의 80% 정도로 증가된다. 고 비율의 금속 체적을 갖는 페이스트의 사용은 슬럼프(slump)를 최소화하여(홀의 하부직경)/(스텐실 두께)가 1.5, 바람직하게는 2.5 정도로 낮고(홀의 하부 직경)/(패드 간격)이 0.75 정도로 낮을 수 있도록 한다.
조어리(Johary)에게 특허된 미국 특허 제4,722,470호는, PLCC 상의 J-리드의 패턴을 매칭하는 패턴으로 주석(솔더에 의해 젖지 않은 재료) 플레이트 또는 고체 블록내의 재진입하지 않는 두 행의 사각 캐비티 어레이를 형성하고, 페이스트를 캐비티로 밀어 넣기 위해 블레이드 또는 스퀴지를 가지고 플레이트 표면상의 솔더 페이스트를 와이핑(wipping)함으로써 솔더 페이스트를 갖는 캐비티를 로딩하고, 솔더 레지스트를 갖는 J-리드의 단부 이외의 모든 부분을 코팅하고, 페이스트와 접촉한 각 J-리드의 노출 부분을 갖는 캐비티에 맞추어 J-리드를 정렬하며, 페이스트를 리플로하여 각 J-리드의 단부 상에 한 덩어리의 용융된 솔더를 형성할 것을 제안한다. 조어리는 "리드간의 간격은 0.050 인치인 것이 일반적이며, 0.025 인치와 같은 더 좁은 간격이 예상된다." 또한 "표면 실장 기법은 매우 다양한 소자 또는 장치를 고착시키는데 사용되며, 본 발명은 다양한 타입의 금속화 또는 외부로 연장되는갈매기 날개형(gull-wing)리드, 하부로 연장되는 I 리드 및 다른 리드와 같은 다른 리드 구성에라도 적용 가능하다"고 제안한다.
상기 인용서의 전체 개시 내용은 참조로서 본 명세서에서 인용된다.
본 발명의 목적은 플립 칩과 캐리어 모듈을 범프하기 위한 보다 간단하고, 덜 위험하고, 보다 정확하고, 덜 비싼 방법을 제공하는데 있다.
본 발명의 목적은 경제적이고 신뢰성이 있으며 고 생산율을 갖는 솔더를 제공하고, 세라믹 기판에 순차적으로 부착하기 위한 플립 칩을 형성하기 위해 고 용융 온도(high melting temperature, HMT) 솔더를 다이들(dies) 또는 웨이퍼의 수평 금속 패드상에 제공함으로써 플립 칩 상에 작은 범프를 형성하는 것이다.
본 발명의 다른 목적은, 특히 재가공을 위해 부착 기판상에 솔더를 스크린하는 일반적인 프로세스에 의한 것보다 더 경제적이고 신뢰성 있으며 고 생산율을 갖도록 유기 캐리어 기판에 순차적으로 접착하기 위하여, 적은 양의 저 결합 온도(low joining temperature, LJT)솔더를 플립 칩 상의 HMT 솔더의 소형 범프(C4 범프)상에 제공하는 것이다.
본 발명의 다른 목적은 적당한 온도 변화에 따른 응용을 위해 다른 (low joining temperature, LJT) 솔더를 플립 칩 상의 HMT 솔더의 소형 범프(C4 범프)상에 제공하는 것이다.
본 발명의 다른 목적은 적당한 온도 변화에 따른 응용을 위해 다른 기판에 순차적으로 부착하기 위해 또는, 칩과 거의 동일한 CTE를 갖는 유기물 코팅 베이스 기판 또는 가요성 유기 기판에 순차적으로 접착하기 위해, LJT 솔더를 웨이퍼 또는 플립 칩의 수평 하부 측면 패드에 직접 제공함으로써 플립 칩 상에 작은 LJT 범프를 형성하는 것이다.
본 발명의 또 다른 목적은, 범프되지 않은(unbumped) 칩(와이어 본드 타입의 칩)을 표면을 밑으로 하여 범프 상의 칩의 겉면 상의 수평 패드에 부착시키기 위해 HMT 또는 LJT 물질의 소형 볼을 기판상에 제공하는 것이다.
본 발명의 다른 목적은, 유기 기판에 순차적으로 접속하기 위한 볼 그리드어레이를 생산하기 위해 세라믹 캐리어 기판상에 HMT 솔더의 대형 볼을 제공하는 것이다.
본 발명의 다른 목적은, 범프되지 않은 칩의 겉면상의 평평한 패드를 기판에 접착하기 위하여, 가요성 기판의 패드나, 칩과 유사한 CTE를 갖는 INVAR 기재의 코팅된 유기 기판과 같은 강성 기판 또는, 저 온도 변소 도포에서의 사용을 위한 강성 유기 기판 LJT 솔더의 소형 볼을 도포하는 것이다.
본 발명의 다른 목적은 핀 헤더를 유기 기판에 부착하기 위해 솔더를 제공하는 것이다.
본 발명의 다른 목적은 도전성 비아가 기판을 관통하여 접속기와 통신하는 기판의 접속기 상에 솔더를 제공하는 것이다.
본 발명의 또 다른 목적은 유기 기판상의 패드에 LJT 솔더의 대형 범프를 도포하여 플라스틱 볼 그리드 어레이 모듈 또는 주변에 범프된 모듈을 형성하거나, 칩 캐리어 모듈과 같은 다른 기판을 유기 기판에 접속하는 것이다.
본 발명의 다른 목적은 페이스트를 유기 기판상으로 스크리닝하기 위한 스텐실을 생산하는 것이다.
본 발명의 다른 목적은 재가공된 소자를 갖는 회로 보드를 생산하는 것이다.
본 발명의 다른 목적은 솔더를 제공하기 위해 프리폼 홀더(a preform holder)를 생산하는 것이다.
본 발명의 다른 목적은 스텐실을 기판에 대해 바이어스하기 위한 도구를 제공하는 것이다.
본 발명의 다른목적은 새로운 하부 플레이트를 사용하기 위한 스크린 프로세스 및 방법을 위한 회로 보드 아래에 하부 플레이트를 생산하는 것이다.
본 발명의 다른 목적은, 스크린 및 기판이 하나의 유닛(unit)로서 제어될 수 있게 해주는, 솔더 페이스트를 기판 상으로 스크린하는 프린팅 머신을 제공하고, 그 머신을 사용하는 방법을 제공하는 것이다.
마지막으로 본 발명의 목적은 개선된 제조 방법을 사용하여 정보 처리 시스템을 생산하는 것이다.
본 발명의 설명 부분에서, "접속기" 및 "상호접속기"라는 용어는 소자 표면 상의 전도 물질 범프 또는 수평 패드를 지칭하는 것이다. "범프" 라는 용어는 플립칩, 볼 그리드 어레이(ball grid array, BGA) 모듈, 4 수평 팩, 가용성 및 강성 유기 기판, 세라믹기판 등과 같은 각 타입의 소자 상에서 전형적으로 발견되는 와이어링 층보다 더 높이 연장되어 있는 접속기 또는, 소자 상의 와이어링 층 내의 대표적인 와이어링보다 하부 기판으로부터 더 높이 연장되어 있는 접속기를 말하는 것이다. 범프는 표면으로부터 벗어나 자신의 최대 직경을 갖는 볼을 포함한다. 범프는 또한, 소자 표면으로부터 범프 직경보다 더 높이 거의 수직으로 연장하는 원형 단면부를 갖는 솔더 열을 포함한다. "단자"라는 용어는, 일반적으로, 패드, 범프 및 갈매기 날개형-리드, J-리드 및, I-리드와 같은 리드를 포함하는데 사용된다.
"그리드 어레이"라는 용어는 플립 칩의 하부면 상의 C4 범프 정렬 및 볼 그리드 어레이(ball grid arrgay, BGA) 모듈의 하부면 상의 볼 정렬 및 열 그리드 어레이(column grid array, CGA) 모듈의 하부 상의 열 정렬을 기술하는데 사용되며, 여기서 접속기는, 행 및 열에 있어서(체스 판의 코너처럼) 접속기 사이에 규칙적인 동일 간격을 갖는 열에 수직한 행을 갖는 정방 행렬 내에 위치한다. 레이아웃하기에는 편리하지만, 이러한 소자를 위한 접속 패턴은 너무 평범해서 아무런 기술적인 필요성이 없고, 본 발명은 몇몇 그리드 위치 및 심지어 무작위 간격의 그리드에도 포함되지 않는 접속기를 기대한다. 따라서, 이러한 실시예에서, 어레이라는 용어는 접속 단자의 임의의 패턴을 말하는 것이며, 주변 어레이라는 것은(듀얼 인라인 패키지(a duel in line package)의 리드에 의해 정의된 사각형과 같은) 경계를 정의하는 둘 또는 그 이상의 단자의 둘 또는 그 이상의 행을 말하는 것이며, 면적 어레이 및 그리드 어레이라는 것은 주변 단자의 경계로부터 어느 정도(예를 들면, 적어도 경계 접속기간의 최소 거리 정도)내측에 위치된 다른 내측 단자 및 단자의 주변 어레이를 모두 포함하는 정규 또는 비정규 패턴을 말하는 것이다.
본 발명의 일실시예에서, 이송 기판을 관통하는 홀이 소자의 접속기와 나란히 정렬되며, 결합 재료 페이스트가 관통 홀을 통해 접속기 상에 집적 스크린된 후, 이송 기판과 소자가 서로 바이어스된 동안 가열되고 냉각되어, 결합 재료가 접속기 상으로 이송된 후, 이송 기판이 기계적으로 제거된다. 이것은 결합 재료 범프가 수평 접속 패드상에서 형성될 수 있게 하거나 또는 LJT 결합 재료가 HMT 범프 또는 소자의 다른 단자 상에 증착될 수 있게 해준다. 결합 재료 페이스트는 LJT 솔더 페이스트 또는 HMT 솔더 페이스트 또는 일시적인 액상(transient liquid phase, TLP) 페이스트 또는 전기적 전도성을 띤 접착 페이스트일 수 있다. 이 소자는 4수평 팩과 같은 리드된 소자이거나 회로 보드와 같은 상호접속 구조 또는 플립 칩 또는 BGA 또는 CGA 모듈과 같은 범프된 소자일 수 있다.
제2실시예에서 결합 재료가 이송 부재내의 블라인드 홀(캐비티)내로 증착된 후, 소자가 결합 재료에 접촉하고 있는 범프와 나란히 정렬되고, 이 소자와 이송 부재가 가열된 후, 함께 냉각되어 결합 재료를 범프 상으로 이송하며, 이어서 소자가 이송 부재로부터 기계적으로 제거된다. 결합 재료는 상기한 바와 같은 결합 재료 페이스트이거나 또는 홀 내로 주입된 LJT 솔더나 HMT 솔더와 같은 다른 결합 재료일 수 있다. 범프된 소자는 범프된 플립 칩, CGA 모듈 및 BGA 모듈과 같은 면적 어레이 소자일 수 있다.
제3실시예에서, 결합 재료가 이송 플레이트내의 관통 홀 내로 증착된 후, 소자가 결합 재료와 접촉하고 있는 단자와 나란히 정렬되고, 소자와 이송 부재가 가열된 후, 함께 냉각되어 결합 재료를 단자 상으로 이송한다. 후단 플레이트(backing plase)는 재료가 관통 홀 내로 증착되는 것을 촉진하는 데 사용될 수 있고, 가열 및 냉각 동안 제거될 수 있거나, 제위치에 남아있을 수 있다.
도 1은 플립 칩을 생산하기 위한 본 발명의 프로세스에 대한 특정 실시예 예시한다. 도 1의 단계(100)에서, 부착 표면을 갖는 실리콘 웨이퍼 부착기판이 형성된다. 예를 들면, 실리콘 시드가 용융된 원주 축에 실리콘의 도가니에 삽입되어, 거의 원주형인 실리콘 단결정이 원주에 관하여 원주축에 대한 도가니 스핀으로서 모터에 의해 당겨진다. 이 결정은 줄 톱이나 바퀴 톱, 또는 레이저에 의해 얇은 웨이퍼로 잘리고, 이 웨이퍼가 기계적 폴리셔(polisher)에 의해 폴리싱되어 기판을 형성하며 이 기판은 세밀히 검사된다.
단계(102)에서 전자 장치가 기판의 표면상에서 형성된다. 이후 기술되는 것과 유사한 포토리소그래픽 프로세스가, 진공 증착과 같은 건식 증착 프로세스에서 또는 더욱 바람직하게는 스퍼터링에 의해 도판트 부가를 제어하여, 트랜지스터, 다이오드, 트리오드 등과 같은 전자 장치를 형성하는데 사용된다. 이들 장치는 메모리 장치, 레지스터 및 논리 게이트로 조직된다.
단계(104)에서, 부착 표면상의 와이어링 패드를 포함하는 하나 이상의 와이어링 층과, 패드를 전자 장치에 접속하는 와이어가 형성된다. 와이어링 층은 일반적으로 한 층의 폴리실리콘 와이어 및 보통 알루미늄인 금속 와이어의 하나 이상의 층을 포함한다. 와이어링 층은 보통 실리콘 산화물인 절연체에 의해 분리된다. 최상부 와이어링 층은, 이 와이어링 층을 칩 캐리어에 전기적으로 접속시키기 위한 어레이를 형성하는 와이어링 패드를 포함한다. 와이어링 층은, 포토레지스트를 건식 증착하고, 레이저에 의해 또는 아트워크 마스크를 통해 전자기선에 노출하고, 세정하거나 건식 또는 습식 에칭하여 아트워크 마스크를 통해 전자기선에 노출하고, 세정하거나 긴식 또는 습식 에칭하여 포토레지스트를 선택적으로 제거하며, 금속을 건식 증착함으로써 포토리소그래피 기법으로 생산된다. 이들 금속은 패터닝된 포토레지스트 위에 금속 블랭킷을 증착시킴으로써 선택적으로 증착되어, 포토레지스트가 벗겨질 때 와이어링 층 패턴을 형성한다. 이와 달리, 패터닝된 포토레지스트가 금속 위에 형성된 후, 노출된 금속이 습식 또는 건식 에칭되어 선택적으로 이 금속을 제거하고, 와이어링 층을 형성할 수 있다. 따라서 필요하다면, 포토레지스트가 웨이퍼로부터 벗겨질 수 있다. 와이어링 층은, 이 와이어링층의 와이어링 전도체 및 층간의 전도 비아에 의해 전자 장치에 전기적으로 접속된 와이어링 패드를 포함한다.
단계(106)에서, 보통 실리콘 산화물, 유리 및/또는 폴리이미드로 된 패시베이션 층(passivation layer)의 와이어링 층 및 와이어링 패드 위에 건식 증착되며, 단계(108)에서, 윈도우가 패시베이션 층을 통해 와이어링 패드에 형성된다. 단계(108)가, 패시베이션 층에 포토레지스트를 사용하거나 이후 제거될 포토레지스트 위에 이 층을 증착시킴으로써 단계(106) 다음에 수행되거나 또는, 포토레지스트가 패시베이션 층위에 증착되어 현상되고, 레지스트를 제거함으로써 수반될 수도 있는 노출된 패시베이션 층이 에칭되어 버리거나 칩의 패시베이션 층을 형성하기 위해 알려진 임의의 프로세스가 사용될 수 있다.
플립 칩용 와이어링 패드는 보통 직사각형 경계를 정의하는 주변 어레이 패드 및 경계로부터 직사각의 중심 쪽으로 어느 정도 내측에 위치된 경계 내의 내측패드를 포함한다. 바람직하게는 패드가 둘 또는 그 이상의 동등하게 간격 지워진 라인을 갖는 두 그룹의 교차점에 위치되는데, 그룹의 라인이 제각기 다른 그룹의 라인에 수직하여, (보통의 모눈 종이처럼)정방형 그리드 어레이를 형성한다. 패드는, 바람직하게는 거의 정방형인 적어도 세 개의 동심 사각형을 정의하는 것이 바람직하다. 와이어 본드 칩의 와이어 본딩 패드는 주변 어레이만을 형성하며, 본딩 패드와 윈도우는 대개 면적 어레이 플립 칩 접속용 와이어링 패드보다 훨씬 더 큰 면적을 갖는다.
플립 칩에 대한 단계(110)에서, 수평 접속기 패드가 패시베이션 층상에 형성된다. 크롬, 티타늄 또는 텅스텐의 한 층이 패시베이션 층상에 증착되어 접속기의 접착을 증진시킨다. 이어서, 전도 접속기가 패시베이션 표면상에 설치된다. 구리는 전도율이 높고 저가이며, 구리를 증착하는 방법이 간단하고, 비용이 싸며 잘 알려져 있으므로, 구리가 접속기에 증착될 수 있다. 그러나, 구리가 사용되고 솔더가 패드에 접촉하여 리플로되게 되면, 구리가 솔더 내에서 용융되는 것을 방지하기 위해 알루미늄 층이 증착될 수 있다. 포토레지스트 패턴이 표면상에서 현상된 후, 이 층이 선택적으로 에칭되어 윈도우로부터 패시베이션 층상에 연장되어 나가는 접속기 패드를 제공한다.
선택에 따른 단계(112)에서, HMT 범프가 패드 접속기 상에 제공되어 범프 접속기를 형성할 수 있다. HMT 재료는 건식 증착된 알루미늄 후층이거나 또는 바람직하게는 전기 도금에 의해 두껍게 제작된 구리 층일 수 있으며 또는, 보다 바람직하게는 HMT 솔더가 제공될 수 있다. HMT 솔더는 건식 증착에 의해 이후 벗겨질 포토-패터닝된 레지스트 위에 도포될 수 있다. 이와 달리, 플래쉬 박층(thin flash layer)이 건식 증착되고, 포토레지스트 층이 패터닝된 후, 부가적인 솔더가 벗겨 에칭함으로써 만들어진 패턴으로 전기 도금되어 노출된 플래쉬를 제거할 수 있다. 이어서, 증착된 솔더가 리플로되어 반구형 범프 또는 솔더 볼을 형성할 수 있다. 더욱 바람직하게는, HMT 솔더가 이후 언급될 리플로에 의해 이송 기판으로부터 이송된다. 이러한 이송된 HMT 솔더가 페이스트 또는액체 솔더로서 이송 기판 내에 제공될 수 있다. 또한, HMT 재료는 접속기 패드와 프리폼 사이에 HMT 솔더를 용융시키거나 LJT 결합 재료를 용융시킴으로써 리플로되는 접착 프리폼으로서 접속기 상에 위치될 수 있다. HMT 프리폼은 리플로 동안 플럭스(flux)와 통신하여 프리폼 상의 어떤 산화물 코팅을 제거한다. 플럭스는, 배치 후 프리폼 및 접속기 패드상에 스프레이되거나 또는, 포름산 같은 플럭스가 가스 내에서 혼합되어 리플로 동안 노즐(nozzle)로부터 이송될 수 있으나, 바람직하게는 프리폼이, 배치전에 디핑(dipping), 스프레잉(spraying)또는 폼 코팅(foam coating)함으로써 플럭스로 코팅되며, 가장 바람직하게는 부착 표면 및 접속기 패드가, 프리폼을 배치하기 전에 점착성 플럭스로 디프되거나, 스프레이되거나 또는 폼 코팅되어, 프리폼을 제 위치에 고정한다. LJT 페이스트가 HMT 프리폼을 접속기 패드에 리플로 접속하는데 사용된 경우, 이 페이스트는 플럭스를 포함할 수 있다.
일반 HMT 솔더의 용융 온도는 230°에서 320°까지의 범위를 갖는다. HMT 솔더는, 바람직하게는 3% 내지 15% Sn, 보다 바람직하게는 약 10% 이하의 Sn, 가장 바람직하게는 약 6/94%의 Sn/Pb의 고 Pb 솔더 어레이이다. 3% 내지 10% Sn이 섞인 pb 솔더는 300℃ 근방에서 연화 온도(고상)를 갖는다. 다른 HMT 솔더는 예를 들면 90/5/5 Pb/In/Ag에 대해서는 290℃이고, 95/5 Pb/In에 대해서는 315℃이며 95/5의 Sn/Sb에 대해서는 236℃인 고상 온도가 이용가능하다. HMT 솔더는 기판, 전자 장치, 와이어링 또는 패시베이션 층을 손상시키지 않을 정도의 온도에서 리플로 가능해야 한다.
범프는 부착 기판으로부터 외부로 접속기 패드 직경의 10% 내지 300%까지 연장되는데 충분한 솔더를 갖는 것이 바람직하다. 범프는, 보다 바람직하게는 패드 직경의 40% 내지 200%까지 연장되며, 가장 바람직하게는 패드 직경의 80% 내지 160%까지 연장되는데 솔더를 갖는다. 접속 패드가 더 커지고 범프가 최대 크기의 패드에 맞게 더 연장되면, 열적 약화는 감소하지만, 신뢰성 있게 형성되어 솔더 브릿징(bridging)없이 리플로될 수 있는 패드 사이즈는 패드 에지의 위치적 정확도에 의존하는 솔더 브리징을 신뢰성 있게 방지하는데 필요한 패드 에지 사이의 최소간격 및 접속 패드 사이의 간격에 중심을 두는 센터에 의해 제한된다. 리플로된 볼의 크기는 패드 간격 및 위치적 정확도에 의해 제한되어 리플로 동안 볼 사이가 브릿지하는 것을 방지한다.
리플로 후, HMT 재료를 공기 플래터너(pneumatic flattener)로 평평하게 하여, 부착 표면의 접속기 상의 HMT 결합 재료의 범프에 대해 모루(anvil)를 압축할 수 있다. 이와 달리, 범프를 평평하게 하기 위해 롤러가 사용될 수 있다. 평탄화는 마주보는 반구형 범프가 배치 및 연속적인 진동 동안 상호작용하여 소자를 제위치에서 벗어나도록 바이어스할 수도 있으므로, 소자가 다른 기판상의 반구형으로 끝난 범프 상에 위치된 경우에 특히 이점이 많다.
단계(114)에서, 이송 표면을 갖는 이송 기판이 생성되며, 단계(116)에서는, 다수의 홀이 부착 기판상의 접속기의 패턴에 대한 미러 영상 패턴으로 이송 표면내에 형성된다. 이들 홀의 벽( 및 바람직하게는 이송 표면 또한)은, 결합 재료가 홀로부터 부착 표면상의 접속기로 성공적으로 이송될 수 있도록 결합 재료에 많이 유착되어서는 안된다. 이들 홀은 기계적 또는 레이저(펄스된 YAG 레이저) 드릴에 의해 생산되거나 앞서 언급된 것과 유사한 포토리소그래픽 장치에 의해 화학적으로 생산될 수 있다. 역학적 드릴에 의해 생산된 블라인드 홀(blind hall)(캐비티)은 대개 원형 구멍, 원주형 측벽 및 원뿔형 하부 벽을 갖지만, 평평한 외부면을 갖는 캐비티가 기계 가공 또는 특수 드릴에 의해 생산될 수 있고, 특수 드릴은 또한 정방 홀과 같은 다른 형상의 홀을 생산하는데 이용가능하다. 블라인드 홀은 또한 관통 홀(through-hall)을 갖는 이송 기판 및 후단 플레이트를 제공함으로써 형성될 수 있다. 바람직하게는, (예를 들면 접착성의 적층에 의해)후단 플레이트가 이송기판에 대해 바이어스되어 홀 사이로 결합 재료를 운반하는 것을 방지한다. 가능어지는 벽(tapered wall)을 갖는 관통 홀은, 마스크를 통한 화학적 에칭에 의하거나, 특수 드릴 또는 다른 기계공정 또는 레이저에 의해 생산될 수 있다. 이들 홀은 이송 표면에 거의 수직한 것이 바람직하다.
이송 기판은 결합 재료가 원래 잘 접착되지 않는 다른 형상의 물질 또는 고체 플레이트로부터 생산될 수 있으며 또는, 홀의 벽 및 바람직하게는 이송 표면 역시 결합 재료가 잘 접착하지 않는 물질로 코팅될 수 있다. 또한, (홀 및 부착 표면의) 표면이 금속, 세라믹 및 유기체의 캐스팅 및 몰딩에 사용되는 것과 같은 릴리즈 재료 또는 윤활유를 도포하거나, 더욱 바람직하게는 마이크로 에칭을 통해 접착성을 감소시키도록 다루어질 수 있다. HMT 솔더의 결합 재료에 대해, 이송 기판의 베이스 재료는 티타늄, 몰리브덴 또는 (상승된 온도에서 산화된)니켈 또는 스테인레스 스틸이나, 더욱 바람직하게는 고 크롬 스테인레스 스틸 또는 그의 용융된 솔더에 젖지 않는 AIN 이나 SiC과 같은 세라믹일 수 있다. 이와 달리, 코팅된 기판이 철, INVAR, Cu-INVAR-Cu의 베이스로 또는, 결합 재료를 실리콘 부착 기판으로 이송하기 위해 사용될 수 있으며, 더욱 바람직하게는 실리콘 이송 기판이 사용된다. 이들 재료는 솔더에 잘 젖지 않고, 바람직하게는 건식 증착 스퍼터링에 의해 베이스 재료 상에 신뢰성 있게 증착될 수 있는 세라믹 또는 다른 금속에 의해 코팅될 수 있다. 이러한 재료는 크롬, 몰리브덴, 티타늄, 텅스텐, (연속적으로 산화된)니켈 및 이들의 화합물 및, 바람직하게는 티타늄 질화물과 같은 세라믹을 포함한다. 이송 기판내의 관통 홀에 대한 하나 이상의 바람직한 실시예에 대해, 기판은, 스크리닝 동안 및/또는 리플로 가열 동안 및 가능하다면 또한 냉각 동안 자력에 의해 부착 표면에 대해 이송 기판을 바이어싱하기 위한 마그네틱 물질(바람직하게는 자성체 스테인레스 스틸 또는 코팅된 자성에 강철) 인 것이 바람직하다.
전도 접착제 또는 공융 Sn/Pb 솔더와 같은 LJT 물질 또는 TLP 시스템에 대해, 직조된 섬유 유리로 채워진 에폭시와 같은 유기체 기판 또는 폴리이미드 기판이 사용될 수있다. 또한 LJT 물질에 있어서, 유기 솔더 레지스트와 같은 유기 코팅제가 이러한 LJT 재료용 유기 베이스 또는 금속 위에 사용될 수 있다. 유기 재료는 액체솔더에 대해 비가용성으로서 습기 제거제로서 작용하는 것이 바람직하다. 이러한 재료의 일 예로서, PRIBIMER(Ciba-Geigy Corp의 등록상표임)가 있다.
몇몇 경우에, 두 개의 이송 기판이 요구될 수 있다. 제1기판은, 부착 표면이 다른 기판에 접속된 경우, 간격을 유지하기 위해 상기 단계(112)에서와 같이 범프 접속기를 형성하도록 HMT 결합 재료를 위한 홀을 갖는다. 제2이송 기판은, 다른기판의 표면상의 범프된 접속기와 상호접속기 사이에 접속하기 위해, LJT 재료를 위한 홀을 갖는다. 이 경우, 리플로 후의 LJT 재료의 체적은 리플로 후의 HMT 재료의 체적의 10% 내지 70%이어야 한다.
BGA 모듈을 회로 보드 패드에 부착하기 위해 동일한 패드 및 볼 직경을 가정하고, HMT 볼을 패드에 접속하는 리플로된 공용 솔더의 체적이 볼 체적의 10% 미만이면 스트레스가 극적으로 증가하기 시작하지만, LJT 솔더의 리플로된 체적이 볼체적의 25%를 초과하면 공융 솔더가 캐리어 기판과 볼 사이의 조인트 상으로 플로(flow)하게 되며, 공융 솔더의 체적이 볼 체적이 50%를 초과하면 볼이 현저히 부풀기 시작하게 된다. 액체 솔더와 체적이 볼 체적의 50%를 초과하면 볼이 현저히 부풀이 시작하게 된다. 액체 솔더와 같은 몇몇 전도성 있는 결합 재료는 결합 후에 도포동안의 부피와 동일한 부피를 갖지만, 전도성 있는 접착제 및 솔더페이스트와 같은 다른 결합 재료는 실질적으로 보다 소형의 경화 처리된 부피를 갖는다. 예를들면, 리플로된 솔더 페이스트의 체적은 대개 단지 자신의 도포 체적의 40% 내지 60%이다. 따라서, 예를 들면, HMT 액체 솔더를 제1기판의 홀에 주입한 후, 자신의 스크린된 체적의 40%로 수축하는 제2솔더에 대해 LJT 솔더 페이스트를 사용함으로써 형성된 제1솔더 범프 체적의 50%를 갖는 제2솔더를 제공하기 위해, 제2플레이트내의 홀은 제1플레이트 내의 홀 체적의 125%를 갖는 것이 바람직하다.
이송 기판 내에 소형 홀을 포토리소그래픽으로 형성하기 위해, 이송 기판은, 이러한 방사선의 광원 및 이송 기판 사이에 마스크를 위치시킴으로써 또는 레이저와 같은 방향 제어된 방사선에 의하여 또는 입자광에 의하여 전자기적 방사선에 선택적으로 노출된 포토레지스트의 코팅으로 덮인다. 이어서, (포토레지스트의 타입에 의존하는) 방사된 또는 방사되지 않은 코팅이 용제 또는 워터 린스(water linse)에 의해 제거되거나 또는 습식 또는 건식 에칭에 의해 제거된다. 이어서, 홀이 선택적으로 노출된 위치에서 플레이트 내로 에칭된다. 홀이 관통 홀이라면, 플레이트의 양 측면으로부터 동시에 에칭함으로써 형성될 수 있다. 사각형 롤은 동일 폭에 대해 보다 많은 결합 재료를 보유하지만, 대개 원형 홀이 보다 쉽게 제작할 수 있으며, 원형 홀 또는 적어도 원형코너가 보다 쉽게 결합 재료를 방출한다.
홀 사이의 벽은 두께 오차에 의존하는 벽을 신뢰성 있게 형성하고, 상당한 양의 솔더가 홀 사이에서 이동하지 않도록 스크리닝 및 리플로 동안 벽이 손상되는 것을 방지하기 위해 충분히 두꺼워야 한다. 일반적으로, 원형 홀은 적어도 0.025mm의 폭을 갖고, 보다 임계적인 사각형 홀은 0.050mm의 폭을 갖는 것이 바람직하다. 홀은 센터간의 간격이 허용하는 것만큼의 폭을 갖는 것이 바람직하며, 이로써 리플로 범프가 접속기에 접촉할 만큼 뻗도록 허용한다. 따라서, 0.2mm보다 큰 홀은 사각형인 것이 바람직하며, 0.2mm보다 작은 홀은 원형인 것이 바람직하다.
홀의 구성은 각 접속 패드에서 요구된 양만큼의 결합 재료를 제공하도록 선택된다. 이들 홀은, 바람직하게는 접속기 패드 직경의 10% 내지 200%의 높이를 갖는 범프, 더욱 바람직하게는 패드 폭의 40% 내지 180%의 높이를 갖는 범프, 가장 바람직하게는 패드 폭의 80% 내지 160%의 높이를 갖는 범프를 제공할 수 있는 크기가 된다. HMT 솔더 볼이 패드에 직접 리플로 부착되면, 솔더 볼의 직경은 볼 높이보다 약간 더 높게 된다. 패드 직경의 150%인 높이를 갖는 솔더 볼을 예로 들면, 이 볼 직경은 패드 직경의 167%이다. 풀립 칩에 있어서, 홀은 약 0.1mm 내지 1mm의 폭을 갖고, 범프된 챕 캐리어에 있어서, 홀은 0.5mm 내지 3.54의 폭을 갖는다. 솔더 범프 직경은, 냉각 동안 구조에 손상이 생기는 것을 방지하고 부착표면이 이송 기판으로부터 떨어져 이동될 때 홀의 측면과 범프간의 바인딩을 최소화하기 위해 홀 직경보다 적은 것이 바람직하다. 홀의 깊이는 그 폭의 0.1 배 내지 10배이어야 하며, 보다 바람직하게는그 폭의 0.3 배 내지 3배, 가장 바람직하게는 10배이어야 하며, 보다 바람직하게는 그 폭의 0.3 배 내지 3배, 가장 바람직하게는 그 폭의 0.5 배 내지 0.9배이다. 블라인드 홀에 대해, 캐비티의 깊이는 범프가 홀로부터 상당히 위쪽으로 연장되도록 범프의 높이보다 낮은 것이 바람직하다.
예를들면, 플립 칩 패드는 대개 0.23mm 센터 상에 0.13mm의 직경을 가지며, 볼의 직경은, 솔더가 약 0.00305mm3의 체적을 가져야 하며, 예를 들면 0.18mm인 패드 직경 보다 약간 더 큰 것이 바람직하다. 리플로 동안 체적이 50% 줄어든 솔더 페이스트에 대해, 0.0061mm3의 체적이 요구된다. 그러므로, 0.2mm의 직경을 갖는 원주형 홀은 약 0.19mm의 깊이를 가질 필요가 있으며, 만곡된 하부벽을 갖는 에칭된 캐비티에 있어서, 홀은 센터에서 약간 더 깊을 필요가 있다. 캐비티는 0.18mm의 깊이를 갖는 0.18mm의 정방형 홀인 것이 더욱 바람직하다.
이송 기판을 준비하는데 관련된 단계(114-116)는 부착표면이 준비되는 단계(100-112)의 전, 후 또는 그와 동시에 수행될 수 있다.
단계(118)에서 결합 재료가 이송 기판의 홀 내에 제공된다. 이 재료는 접속패드 상에 결합 범프를 형성하기 위한 HMT 재료이거나, 이러한 결합 범프를 형성하기 위한 LJT 재료일 수 있으며 또는, 범프를 다른 기판상의 접속기에 결합하기 위해 미리 제작된 HMT 재료 범프일 수 있다. 일반적으로, HMT 재료는 유기 기판에 사용하기에는 너무 뜨거운 결합 온도를 갖는다. LJT 재료는, 심각한 손상 없이, 관련 유기 재료를 사용하기 위해 충분히 낮은, 보통 230℃ 미만인 범위의 결합 온도를 갖는다. LJT 솔더가, 리플로 동안 HMT 솔더가 방해받지 않도록 사용되는 경우, LJT 솔더의 액상 온도는 실질적으로, 적어도 50℃정도, 보다 바람직하게는 100℃정도, HMT 솔더의 고상 온도보다 낮아야 한다. 예를 들면, 6/94%Sn/Pb의 고상 온도는 약 316℃이고, 공융 63/37 Sn/Pb 솔더의 액상 온도는 183℃이며, 42/58 Sn/Bi는 138℃, 43/43/14 Sn/Pb/Bi는 약 181℃이고, 52/48 In/Sn은 117℃이다. 결합 재료는 홀 내에 직접 금속 프리폼을 형성하기 위해 액체 솔더 금속으로서 위치될 수 있다. 이와 달리, 재료는 Sn 입자와 Pb, Cu, Ag, 또는 Au 입자 중 하나와의 혼합물 또는, Sn 입자가 덮인 Pb, Cu, Ag 또는 Au 입자 중 하나와의 혼합물 또는, Sn 입자가 덮인 Pb, Cu, Ag 또는 Au 입자 또는, Pb, Cu, Ag 또는 Au 입자가 덮인 Sn 입자와 같은 일시적인 액상(transient liquid phase, T LP)접착 시스템이거나, 에폭시 캐리어 또는 용제를 갖는 전도성 있는 접착 캐리어내의 또는 페이스트를 형성하기 위한 액체 캐리어내의 다른 TLP 금속 시스템 일 수 있다. 결합재료는 리플로 동안 용융된 솔더 어레이를 형성하는 액체(물 또는 알코올)와 같은 캐리어 내의 금속 입자(합금 입자 또는 순수 금속 입자의 혼합물 또는 화합물)의 솔더 페이스트인 것이 바람직하다. 페이스트는 리플로 후에 물에 용융가능한 또는 물로 씻어 내림으로써 제거될 수 있는 잔류물을 남기는 플럭스를 포함하는 워터-클린 페이스트(water-clean paste)인 것이 바람직하며, 더욱 바람직하게는 실질적으로 소량의 비활성 잔류물만을 남기는 아디프산 또는 스트르산과 같은 노-클린(no-clean)플럭스를 포함하는 노-클린 페이스트이다.
잔류물은 노-클린 플럭스 사용의 결과로서 동일함을 증명할 수 있다. 재료는 프리폼을 시이트 내에 몰드하기 위해 액체 솔 더금속을 홀 내에 주입함으로써 홀 내에 위치될 수 있거나 또는 솔더 페이스트가 미리 채워(pre-load)질 수 있는 주사기로부터 주입될 수 있다. 페이스트는 솔더 또는 TLP 페이스트와 같은 페이스트를 이송 기판상에 뿌려 놓고, 표면상에서 고무 스퀴지(rubber squeegee)와 같은 금속 또는유기 블레이드를 문질러줌으로써 페이스트를 홀 내로 집어넣는다.
이와 달리, HMT 재료 및 LJT 재료의 프리폼된 두 개의 구는 모두 홀이 프리폼보다 큰 경우, 홀 내에 위치될 수 있다. 홀이 프리폼보다 깊으면, 프리폼은 홀내에 위치하고 페이스트는 프리폼 위의 홀 내로 스텐실될 수 있지만, 바람직하게는 페이스트가 프리폼 위치지정의 전과 후에 두 번 스텐실되거나 먼저 스텐실된다. HMT 재료가 가열된 LJT 재료 내에서 용융가능한 구성 성분(예를 들면, 37/63 Pb/Sn LJT 솔더 내에서 용융가능한 95/5 Pb/Sn HMT 솔더 내의 Pb)을 포함하면, 최소 온도에서 최소 시간동안 가열하여, 프리폼을 용융하지 않고, 바람직하게는 용융을 최소화하도록 강제 냉각하는 일 단계에서 HMT 프리폼을 접속기에 접속하는 것이 바람직하다.
단계(120)에서, 부착 기판 및 이송 기판이 서로 상대적으로 이동되며, 다수의 접속기가 대응하는 다수의 홀과 나란히 정렬된다. 이 이송 기판은, 예를 들면, 비젼 인식 프로그램을 갖는 컴퓨터 시스템 및 CCD 카메라와 같은 머신 비젼 시스템을 사용함으로써, 부착 표면과 나란히 광학적으로 정렬되는 것이 바람직하다. 이 기판은 함께 이동되기 전에 수평에 위치한다. 캐비티에 대해, 부착 표면이 이송 기판 위에 위치한다. 이송 기판내의 관통 홀에 대해, 이송 기판은 부착 기판 위에 위치한다.
관통 홀을 갖는 이송 플레이트의 경우, 이송 기판과 부착 기판이 함께 이동하는 단계(120)는 결합 재료를 홀 내에 제공하는 단계(118)전에 수행될 수 있다. 이 경우 단계(120)전에 단계(118)를 수행하면, 이송 기판이 프린팅 머신 내의 스텐실처럼 사용되어 결합 재료가 홀을 통해 직접 접속기 상으로 스크린되게 된다. 이송 기판은, 접속기 사이에 전도 브릿지가 형성되는 것을 방지하기 위해, 스크리닝 및 이후의 가열 동안 부착 기판에 대해 강하게 바이어스되는 것이 바람직하다.
이 표면이 부착 기판 아래의 하부 플레이트 내에 위치된 영구 자석을 제공하고 자성체 재료로 된 이송 기판을 제공함으로써, 이송 기판이 아래의 부착 기판상으로 끌어 당겨져, 함께 고정되는 것이 바람직하다. 다른 바람직한 실시예에서는, 하부 플레이트가 약간 곡선으로 되어있고, 부착 기판과 이송 기판이 하부 플레이트에 대해 약간 굽은 채 연장하여 함께 고정된다. 또 다른 실시예에서 이송 기판은, 플레이트를 함께 바이어스하기 위해 하부 플레이트 상에서 수평으로 고정된 굽은 플레이트이다.
단계(122)에서 결합 재료 및 접속기가 가열되어 결합 재료가 부착 표면상의 접속기에 접착된 후, 단계(124)에서 결합 재료와 접속기가 냉각된다. 가열은 가열 헤드 또는 방향제어된 뜨거운 공기를 사용하여 수행될 수 있으며, 더욱 바람직하게는 적외선(infra red) 리플로 오븐, 기상 챔버(vapor phase chamber) 또는, 대류 리플로 오븐을 사용하여 수행될 수 있다. 웨이퍼는 스크린 프린팅 머신으로부터 이동되어 트랙이나 콘베이어 벨트 상에 위치하고 대류 리플로 오븐을 통과하여 이송된다.
이송 기판 및 부착 기판의 기하학적 구조와 가열 및 냉각 방법은, 이송 기판과 부착 표면에 동시에 연장된 후, 이 기판들이 결합 재료의 정확한 이송을 위해 충분히 정렬되는 동안 정재해 있으면서 냉각동안 결합 재료를 방해하지 않도록 가열 및 냉각 동안 함께 동시에 수축하게 하는 것이 바람직하다. 바람직하게는 거의 동일한 CTE를 갖는 재료, 보다 바람직하게는 재료가 이송 기판 및 부착 기판에 선택된다. 또한, 이송 기판과 부착 기판의 두께는, 이들 기판이 함께 가열되고 냉각되어, 가열 및 뒤이은 냉각 동안 정렬이 유지되도록 가열 방법 및 각물질의 열 용량의 관점에서 선택되는 것이 바람직하다. 바람직하게는 실리콘 웨이퍼에 있어서, 부착 기판은 또한 단위 면적당 거의 동일 질량을 갖는 실리콘 웨이퍼이며, 거의 동일한 가열 조건에 노출되어 각 웨이퍼내의 접속기와 홀이 가열 및 냉각 동안 근사적인 정렬을 대략적으로 유지한다. 실리콘 이송 기판은 결합 재료에 의해 젖는 것을 방지하기 위해 코팅될 수 있다.
가열 온도 및 가열 프로파일은 열로 인해 손상을 입는 결합된 부재의 저항 및 결합 재료에 의해 결정된다. 전도성 있는 접착성 결합 재료는 경화 처리에 비교적 낮은 가열 온도를 요구한다.
단계(126)에서 이송 및 부착 표면이 서로 분리되어 상대적으로 이동된다. 이송 및 부착 표면은 냉각 전에 분리(즉 단계(124) 전에 단계(126)를 수행)되어 홀벽의 결각(indentation)을 갖지 않는 형상을 제공하며, 결합재료는 이송 기판과 부착 표면의 홀 벽과 결합 재료 사이의 힘에 의해 접속기로부터 떨어지지 않는다. 결과적인 솔더 범프보다 더 짧은 캐비티가 제공되면, 범프의 단부는 캐비티의 하부의 형상을 가질 것이다. 바람직하게는, 이 하부가 리플로 동안 반구보다 평평하면, 범프가 볼이 되어 배치 후 접속하도록 접촉하게 되며, 하부가 거의 평평하면, 리플로 전에 범프가 반구형 접속 범프를 마주보는 어레이를 갖는 정렬로부터 소자를 바이어스하지 않는 경향이 있게 된다.
솔더 결합 재료에 있어서, 리플로 후에 솔더 범프는 부착 표면의 접속기 상의 범프에 대해 모루를 눌러 펴는 공기 플랫트너(flattener)를 사용하여 평평하게 될 수 있다. 평평하지 않는 범프는 배치 및 뒤이온 진동 동안 상호작용하여 소자를 이러한 반구 펌프에 관한 정렬로부터 바이어스시키므로, 소자가 다른기판상의 반구로 끝난 범프 상에 위치된 경우에 평평하게 하는 것이 특히 유리하디.
단계(128)에서 웨이퍼는 다수의 집적 컴퓨터(intergrated computer, IC) 칩으로 다이싱된다. 이 단계는 도 1의 프로세스 내 어디서나 수행될 수도 있지만, 전 웨이퍼가 본 발명의 방법에 따라 동시에 프로세스될 수 있도록 마지막에 수행되는 것이 바람직하다.
도 2는 범프된 칩을 갖는 본 발명의 모듈을 제작하는 방법을 도시한다. 단계(140)에서, 절연 표면을 갖는 상호접속 칩 캐리어 기판이 형성된다. 이 기판은 열 경화성 재료(에폭시), 폴리이미드, PTFE, 또는 열 가소성 재료와 같은 유기 재료를 포함할 수 있다. 강성 유기 기판은 바람직하게는 세라믹 또는 유리와 같은 절연 입자, 더욱 바람직하게는 축 방향에서 강성인 절연 광섬유, 더더욱 바람직하게는 직조된 유리 직물(예를 들면, G-10 또는 FR-4) 또는, PTFE 섬유 직물로 채워질 수 있다. 이와 달리, 기판은 베릴리아(Beryllia) 또는 질산 알루미늄, 바람직하게는 알루미나와 같은 세라믹 베이스를 포함할 수 있다. 또한, 이 기판은 절연 물질로 코팅된 Cu, Cu-INVAR-Cu 또는 INVAR와 같은 금속 물질 베이스를 포함할 수 있다. 유기 기판, 세라믹 기판 및 금속 기판은 폴리이미드, 열 경화성 재료, 열 가소성 재료와 같은 유기 절연체로 코팅될 수 있으며, 바람직하게는 일반 솔더 레지스트가 사용될 수 있다. 이전 코팅에 부가하여, 세라믹 및 금속 기판은 또한 절연 세라믹, 바람직하게는 SiC 또는 AIN으로 예를 들면 스퍼터링에 의해 코팅될 수 있다.
단계(142)에서 와이어링 층이, 가열되면 결합 재료에 접착하는 다수의 상호 접속기를 포함하는 절연 표면상에 형성된다. 상호접속기는 하나의 칩에 대한 하나의 패턴일 수 있으나 바람직하게는 다수 칩의 복수 패턴일 수 있다. 이 패드는 칩 상의 패드와 거의 동일한 크기인 것이 바람직하다. 와이어링 층의 재료는 에칭된 구리 호일일 수 있으며, 또는 가요성 적층 보드용 또는 강성 유기 보드용으로 건식 증착되거나 화학적 및/또는 전기적으로 증착된 구리일 수 있다. 와이어링 재료는 마스크를 통해 세라믹 상으로 스퍼터링된 세라믹 또는 금속 상에 스크린된 전도성 잉크일 수 있다. 와이어링 층은, 절연 층을 통해 연장하는 비아만일 수도 있는 상호접속기만으로 이루어지거나, 이러한 비아를 에워싸는 렌즈를 포함할 수도 있지만, 바람직하게는 이들 상호 접속기는 구리 범프 또는 수평 패드이며, 와이어링 층은 상호 접속기에 접속된 전도체를 포함하되, 이 전도체는 상호접속기와 전도비아 사이, 반도체 소자용 다른 상호접속기 사이, 다른 소자용 다른 상호접속기 사이 또는, 와이어링 층으로부터 다른 상호접속 기판에 접속하는 상호접속기 사이를 접속할 수 있다. 이들 상호접속기는 상호접속기의 산화를 방지하도록 솔더링에 적합한 벤조트리아졸(Benzotriazole) 또는 뜨거운 공기 솔더 레벨링(hot air solder leveling)과 같은 유기체에 의해 솔더의 박층으로 코팅될 수 있다. 이와 달리 HMT 솔더 범프는 세라믹 또는 금속 기판상에 형성되거나 프리폼 볼과 같은 유기 기판상에 위치될 수 있다. 또한, 단계(120-126)는 범프되지 않은 칩의 수평도전성 패드가 상호접속 구조물 상의 결합 재료 범프에 접속될 수도 있도록 웨이퍼 대신에 캐리어 기판상에서 수행될 수 있다.
각각의 와이어링 층은 컴퓨터 칩을 양 표면에 접속하기 위한 패드를 갖는 상호접속 기판의 두 마주보는 절연 표면상에 형성될 수 있다.
단계(146)에서, 플립 칩이 생산된다. 단계(146)는 도 1을 참조하여 상기 기술된 단계(100-112)를 포함한다. 단계(146)에서 결합 재료의 접착 범프가 생산된다. 단계(148)는 도 1을 참조하여 상기 기술된 단계(112-128)를 포함한다. 이와 달리, 결합 재료의 범프는, 상기 단계(112-128)에서와 같이 플립 칩 상의 부착 기판의 부착 표면상의 접속기보다는 상호접속 기판의 절연 표면상의 상호 접속기 상에서 생산될 수 있다. 또한, HMT 범프가 접속 및 상호접속기 중 하나 상에 형성될 수 있고, LJT 재료가 그중 다른 것 상에 증착될 수 있다. 단계(144) 및 단계(146)는 상기 단계(140) 및 (142)를 수행하기 전, 수행하는 도중 또는 수행한 후 중 어느 때라도 수행될 수 있다.
다음의 단계(150-154)는 단계(148) 후에 수행되어야 한다. 단계(150)에서 부착 및 절연 표면이 상호접속기와 나란히 정렬된 접속기와 함께 이동된다. 복수칩 사이트가 있다면, 칩 중 어떤 것이 리플로되기 전에 바람직하게는 단일 프로세스 단계에서 이들 칩이 순차적으로 위치되는 것이 바람직하다. 상호접속 기판은, 예를 들면, 상기 언급된 머신 비젼 시스템을 사용하여 부착 기판과 나란히 광학적으로 정렬되느 것이 바람직하다. 플럭스는 리플로 동안 접속기 및 상호접속기로부터 어떤 산화물을 제거하도록 사용되는 것이 바람직하다. 플럭스는 리플로 후에 물을 사용하여 세정되는 잔류물을 형성하는 워터-클린 플럭스일 수 있다. 이 플럭스는 노-클린 플럭스의 잔류물로서 확인될 수 있는 비활성 잔류물을 남기는 노-클린 플럭스인 것이 바람직하다.
단계(152)에서 부착 및 상호접속 기판이 서로 상대적인 위치에 대략적으로 고정된 채 유지되며, 가열 헤드에 접촉하여, 방향제어되어 뿜어져 나오는 뜨거운 공기(directed hot forced air)에 의해 가열되거나, 방향제어된 적외선, 기상 가열 챔버, 바람직하게는 대류 및/또는 전도 리플로 오븐에 의해 가열된다. 리플로 동안, 부착 기판이 접속기와 상호접속기 사이의 결합 재료 상에서 표류하며, 접속기 및 상호접속기에 작용하는, 결합 재료의 표면 장력에 의해 발생된 힘에 의해 정확한 정렬로 이동하도록 허용하는 것이 바람직하다.
단계(154)에서, 부착 기판 및 상호접속 기판이 함께 냉각되어 서로 부착한다. 전형적으로, 이들이 오븐으로부터 이동되거나 가열 소스가 제거되고, 패키지가 주위 대기와 상호작용함으로써 냉각되어 접속기와 상호접속기 사이에 고체 조인트를 형성한다.
단계(156)에서, 캡슐제는 조인트 주변의 반도체 표면과 절연체 표면 사이의 체적에 분배된다. 칩 상의 접속 패드와 부착 표면상의 상호 접속 패드 사이의 공융 솔더는 조인트가 실질적으로 패드로부터 부풀도록 한다. HMT 솔더의 범프의 제공은 동일 체적의 솔더에 비해 훨씬 큰 분리와 훨씬 적은 부풀음을 제공한다. 캡슐제는 유기 재료(바람직하게는 에폭시)인 것이 바람직하며, 유리 입자로 채워져 반도체 베이스 재료와 상호접속 기판 사이에 CTE를 삽입하는 것이 바람직하다.
단계(156)는, 모듈이 더 이상 다른 기판에 접속할 필요가 없을 수도 있는 회로 보드 어셈블리이거나 칩 캐리어 모듈을 회로 보드에 접속하도록 접속기를 요구하는 칩 캐리어일 수도 있기 때문에 선택사양이다. 단계(156)에서, 단자는 모듈을 회로 보드와 같은 다른 기판에 접속하도록 제공된다. 이 단자는 기판의 에지에 클립된(clipped) 0.3mm, 0.4mm, 0.635mm 또는, 1.27mm의 센터 간격(또는 삽입간격)을 갖는, 갈매기 날개형, J-날개형, I-날개형과 같은 주변 리드일 수 있다.
이와 달리, 단자는 부착 기판을 통해 연장하여 전도 비아를 형성하는 핀일 수있다. 이와달리, 이 단자는 이송 기판의 표면에 부착된 솔더 볼과 같은 범프일 수 있다. 예를 들면, LJT 솔더 페이스트를 수평 1.0mm 접속기 패드 상에 1.27mm인 센터 대 센터 간격(더욱 바람직하게는 0.635mm 간격)으로 스크린한 후, 1.1 mm 직경으로 프리폼된 HMT 솔더 볼이 페이스트 상에 위치하며, 페이스트는 볼을 단자 패드에 접속하도록 리플로될 수 있다.
예를 들면, 상부 표면상에 건식 증착된 구리 와이어링 층을 갖는 세라믹 기판상에서, 갈매가 날개형 리드가 네 개의 에지 모두를 따라 0.3mm 센터에서 패드상의 기판상으로 클립된다. 스텐실은 세라믹 기판의 상부 표면상에 위치하며, HMT 솔더 페이스트는 와이어 본드 칩용 접속 패드의 사각 행 및 주변 패드 상에 증착된다. 어셈블리는 IR 오븐 내에 위치하여 리플로된 후, 오븐으로부터 이동되어 냉각된다. 스텐실이 이동되고, 와이어 본드 칩이 세라믹 기판의 리플로된 HMT 솔더 범프 상에 수평 주변 와이어 본딩 패드를 가지고 위치한다. 이어서, 접속기 주변의 세라믹 표면과 칩 사이의 체적이 캡슐제로 채워진다.
도 3는 범프 어레이 칩 캐리어를 생산하기 위한 본 발명의 프로세스를 예시한다. 단계(170)에서, 부착 표면과 캐리어 표면을 갖는 부착 기판이 형성된다. 이 단계는 칩 캐리어 기판을 형성하는 도 2의 단계(140)와 유사하다. 이 부착 표면과 캐리어 표면은 부착 기판의 동일 측면이나 반대 측면 상에 위치할 수 있다. 동일 측면 상에 위치하면, 캐리어 표면이 부착 표면의 대칭 경계에 의해 둘러 싸이는 것이 바람직하다.
단계(172)에서, 결합 패드가 캐리어 표면상에 형성되어 칩을 부착 기판에 결합한다. 복수의 결합 패드 세트가 복수 칩용으로 제공될 수 있다. 이 패드는, 도 2의 단계(142)에 대해 상기 언급된 바와 같이 와이어 본드 칩 또는 범프 되지 않은 플립용 범프된 패드이거나 플립 칩 즉, 범프된 칩용 수평 패드일 수 있다. 이와 달리, 패드는 와이어를 결합 패드와 와이어 본츠 칩 사이에 접착하기 위한 수평 패드일 수 있다.
단계(174)에서, 다수의 접속기가 부착 표면상에 형성되어 캐리어를 회로 보드와 같은 다른 기판에 접속한다. 접속기는 수평 접속기 패드이거나 그 수평 접속기 패드 상에 형성될 수도 있는 범프일 수 있다. 동일한 HMT 재료가, 플립 칩상의 HMT 범프에 대해 상기 단계(112)에서 언급된 바와 같이 범프를 형성하는데 사용될 수 있다. HMT 재료는 부착 기판 또는 와이어링 층을 손상하지 않을 온도에서 패드에 결합가능하여야 한다. 예를 들면, HMT 솔더가 접속기 패드에 선택적으로 도포되어 사이트 내에 범프(볼)를 형성하도록 리플로될 수 있다. HMT 솔더는 건식 증착에 의해 포토 패터닝된 레지스트 위에 도포되거나 부가의 솔더가 전기 도금된 박층 위에 건식증착함으로써 도포될 수 있다. 더욱 바람직하게는, 어떤 HMT 솔더가 아래에 언급되는 바와 같이, 리플로에 의해 이송 기판으로부터 이송된다. 이어서, 증착된 솔더가 솔더 볼 또는 범프를 형성하도록 리플로된다. 이와 달리, LJT 재료가 수평 접속기 패드 상으로 스크린될 수 있고, HMT 솔더의 프리폼된 형상이 패드 상에 위치된 후, 이어서, LJT 재료가 가열되어 프리폼을 패드에 접속하여 접속기를 형성할 수 있다. 또 다른 방안은 점착성의 플럭스를 접속기 패드 상으로 증착하여 프리폼을 패드 상에 위치시킨 후, 가열하여 프리폼을 패드에 접속하는 것이다.
접속기는 0.3 내지 2.0mm의 폭을 가지며, 행에서 그 폭의 1.1 내지 3 배정도로 센터 간격을 두는 것이 바람직하며, 더욱 바람직하게는 접속기가 0.35 내지 1.1mm 의 폭과 그 폭의 2배 미만의 간격을 둔다. 리플로된 범프는 기판으로부터 외부로 접속기 패드 직경의 약 10% 이상 연장될 수 있도록 충분한 솔더를 구비하는 것이 바람직하다. 보다 바람직하게는 패드 직경의 약 40% 내지 180%이상 연장하고, 가장 바람직하게는 80% 내지 150%정도로 연장하는 충분한 솔더를 구비한다. 이와 달리, HMT 솔더의 프리폼된 볼은 패드 상의 점착성 플럭스 상에 위치될 수 있으며, 고온에서 리플로되거나 패드에 용접될 수 있다. 또 다른 방안은 접속기 패드 상에 LJT 재료(솔더, 전도성 있는 접착성 TLP 물질)를 스크린하고, 볼을 패드 상에 위치시킨 후, 가열하여 볼을 패드 상에 접착시키는 것이다. 접속기 패드가 커지고 범프가 보다 연장될수록, 열 약화는 보다 낮아지지만, 신뢰성 있게 형성되어 솔더 브릿징 없이 리플로될 수 있는 볼 및 패드의 크기는 접속기 패드간의 간격에 의해 제한된다. 리플로 후에 솔더는, 볼의 말단부 상에 수평 영역을 만들기 위해 부착 표면에 대해 모루를 눌러 펴주는 공융 플래터너를 사용하여 평평하게 될 수 있다. 평평하게 하는 것은, 평평하지 않은 범프와 마주하면 제 위치로부터 칩 캐리어가 바이어싱하도록 상호작용하는 경향이 있기 때문에, 부착 기판이 상호접속 기판상의 반구로 끝난 범프 상에 위치되는 경우 특히 유리하다.
단계(176)에서 전도체가 결합 패드와 접속기 사이에 형성된다. 접속 패드와 접속기가 단일 와이어링 층 내에 위치된 경우, 전도체는 와이어링 층내의 와이어를 포함하는 것이 바람직하다. 전도체는 또한 특히 복수와이어링 층이 특정방향에 대해 국한되거나 결합 패드가 접속기보다 기판의 상이한 측면으로부터 엑세스된 경우, 전도 비아를 통해 다른 층에 라우트될(routed)수 있다.
단계(178)에서, 이송 표면을 갖는 이송 기판이 생산되며, 단계(180)에서, 다수의 홀이, 접속기보다 결합 재료에 훨씬 덜 접착하는 벽을 가지고, 다수의 접속기에 대한 미러 영상 배열로 이송 기판상에 형성된다. 이송 표면을 갖는 이송 기판을 형성하고 접속기에 대한 미러 영상으로 홀을 형성하는데 관련된 도 1의 단계(114) 및 단계(116)에 대한 상기 언급이 또한 단계(178) 및 단계(180)에 적용가능하다.
이송 기판내의 홀 크기는 결합 재료의 타입과 결합 재료의 바람직한 체적 및 홀간의 간격에 의존한다. 예를 들면, 1.27mm 센터에 위치된 0.8mm의 주변 접속패드를 갖는 플라스틱 볼그리드 어레이에 대해, 리플로 동안 체적닝 50% 줄어드는, 1mm3인 LJT 솔더 페이스트는 1.1mm 정방 홀을 갖는 0.8mm 두께의 스텐실을 사용하여 증착될 수 있다. 기판과 스텐실은 대류 오븐 내에 위치하여, 패드 상에 1.0mm 직경의 LJT 솔더 볼을 형성하도록 리플로된다.
상기 도 1의 단계(118-126)에 대한 언급은 또한 전반적으로 단계(182-190)에 적용된다. 단계(182)에서 결합 재료가 홀 내에 제공되고, 단계(184)에서 부착 및 이송 표면이 결합 재료와 접하는 위치에서 홀과 나란히 정렬된 접속기와 서로 상대적으로 이동되고, 단계(186)에서 접속기는 결합 재료에 접촉하여 가열되고, 단계(188)에서 접속기 및 접착한 결합 재료가 냉각되며, 단계(190)에서 이송 및 부착 기판이 실질적으로 접속기에 부착된 모두 결합 재료와 분리되어 상대적으로 이동된다.
도 4는 본 발명의 범프 어레이 모듈을 생산하는 프로세스를 예시한다. 단계(200)에서, 부착 표면과 캐리어 표면을 갖는 부착 기판이 형성된다. 이 단계는, 칩 캐리어 기판을 형성하는 도 2의 단계(140)와 유사하다. 도 3의 단계(170)에서와 같이, 부착 및 캐리어 표면은 부착 기판의 동일 측면 또는 반대 측면 상에 위치될 수 있다.
단계(202)에서, 결합 패드는 칩을 부착 기판에 결합하기 위해 캐리어 표면상에 형성된다. 이 단계는 상기 언급된 도 2의 단계(142)와 도 3의 단계(172)와 유사하다.
단계(204)에서 컴퓨터 칩이 결합 패드에 접속된다. 아래를 향하여 실장된 칩에 대한 이 단계는 상기 언급된 도 2의 단계(146-156)와 동일하다. 이와 달리, 칩을 범프하거나 패드를 결합하는 다른 방법이 사용될 수 있다. 예를 들면, 범프는 점착성 플럭스를 패드 상에 위치시키고, 프리폼된 결합 재료를 패드 상에 위치시키고, 가열하여 패드 상에 범프를 형성하며, 필요하다면 범프를 평평하게 함으로써 제작될 수 있다. 예를 들면, 플럭스와 HMT 솔더가 플립 칩의 페이스 패드(face pad)상에 위치하고, 솔더가 리플로되어 범프를 이 페이스 패드 상에 형성하고, 플럭스와 LJT 솔더 프리폼이 결합 패드 상에 위치하고, 리플로되어 범프를 형성하며, 평평하게 된다. 이어서, 플립 칩이 평평해진 LJT 솔더 상의 반구형 HMT 솔더 범프를 갖는 기판상에 위치된 후, 리플로되어 칩을 기판에 접속한다. 범프는 또한, 와이어 본딩 와이어의 단부에 범프를 형성하고 범프를 패드에 압착 접속하며, 와이어를 범프에서 떼어냄으로써 와이어 접착 머신을 사용하여 제작될 수 있다. 와이어 본드 칩에 대해, 칩의 후면이 에폭시 같은 접착제를 사용하여 사각접속 패드의 센터에 접착된 후, 알루미늄 또는 금 와이어를 칩의 주변 에지 상의 본딩 패드로부터 캐리어 표면상의 접속 패드에 접착한다.
상기 도 3의 단계(174-180)에 대한 언급이 전반적으로 다음의 단계(206-212)에 적용된다. 단계(206)에서 다수의 접속기가 모듈을 회로 보드와 같은 다른 기판에 접속하도록 부착 표면상에 형성된다. 단계(208)에서 전도체가 결합패드와 접속기 사이에 형성된다. 단계(210)에서 이송 표면을 갖는 이송 기판이 생산되며, 단계(212)에서 다수의 홀이, 접속기보다 결합 재료에 훨씬 덜 접착하는 벽을 가지고, 다수의 접속기에 대한 미러 영상 배열로 이송 표면상에 형성된다.
상기 도 1의 단계(118-126)에 대한 언급은 또한, 전반적으로 단계(214-222)에 적용된다. 단계(214)에서 결합 재료가 홀 내에 제공되고, 단계(216)에서 부착 및 이송 표면이, 결합 재료에 접촉하는 위치에서 홀과 나란히 정렬된 접속기와 서로 상대적으로 이동되고, 단계(218)에서 접속기가 결합 재료와 접촉하여 가열되고, 단계(220)에서 접속기 및 접착성 결합 재료가 냉각되며, 단계(222)에서 이송 및 부착 기판이 실질적으로 접속기에 부착된 모든 결합 재료와 분리되어 상대적으로 이동된다.
도 5는 회로 보드 어셈블리를 제작하는 본 발명의 방법을 예시한다. 단계(240)에서 결합 표면을 갖는 회로 보드 기판이 형성된다.
기판은 INVAR, Cu-INVAR-Cu, 또는 Cu와 같은 절연체가 코팅된 금속일 수 있다. 기판은 열 경화성 재료(예를 들면, FR-10, G-10), 폴리이미드, PTFE 또는 열가소성 재료와 같은 유기체인 것이 바람직하다. 이러한 유기체는 바람직하게는 세라믹 또는 유리로 이루어진 절연 입자, 더욱 바람직하게는 절연체 섬유, 더욱 바람직하게는 직조된 PTFE 또는 유리 섬유 직물로 체워진다. 유기체 및 그속 기판은 폴리이미드, 열 경화성 재료, 열 가소성 재료와 같은 유기 절연체로 코팅될 수 있고, 바람직하게는 일반 솔더 레지스트가 사용될 수 있다. 세라믹 기판은 비용이 비싸고 파손되기 쉬우며 무게가 무거우므로 모듈이 부착되는 기판으로서 사용되는 경우가 매우 드물다.
단계(242)에서 와이어링 층이, 가열될 때 제 2 결합 재료에 접착하는 다수의 결합 패드를 포함하는 결합 표면상에 형성된다. 패드는 모듈 상의 패드와 거의 동일한 크기인 것이 바람직하다. 와이어링 층의 재료는 에칭된 구리 호일일 수있고, 또는 가요성 적층 보드 또는 강성 유기 보드용으로 화학적 및/또는 전기적으로 증착되거나 건식 증착된 구리일 수 있다. 와이어링 층은 절연 층을 통해 연장되는 단지 비아일 수도있는 상호접속기만으로 구성되거나 또는 비아를 둘러싸는 랜드(lands)를 포함할 수도 있지만, 바람직하게는, 상호접속기가 구리 범프 또는 수평패드이며, 와이어링 층은 상호접속기에 접속된 전도체를 포함하되, 이 전도체는 상호접속기와 전도 비아 사이, 반도체 소자용 다른 상호접속기 사이, 다른 소자용 다른 상호접속기 사이 또는, 와이어링 층으로부터 다른 상호접속 기판에 접속하는 상호접속기 사이를 접속할 수 있다. 상호접속기는 구리인 것이 바람직하다. 상호접속기는 솔더링에 적합한 아졸 물질(예를 들면, 벤조트리아졸 또는 이미다졸) 같은 유기체 또는 HASL로 증착된 솔더 또는 박막 층으로 코팅되어 상호접속기의 산화를 방지할 수 있다. 이와 달리, HMT 솔더의 범프는 프리폼된 볼과 같은 유기기판상에 위치할 수 있다. 제2결합 재료는 도 2의 범프된 칩 모듈을 생산하는데 사용된 동일 물질일 수도 있지만, 바람직하게는 범프된 칩 모듈의 결합 재료의 용융 온도보다 낮은 결합 온도를 갖는다. 상호접속기는 대개 다수의 표면 실장 소자용 복수 패턴을 포함한다.
단계(244)에서, 범프된 칩 모듈이 도 2에서 상기 언급된 바와 같이 생산된다.
단계(246)에서 부착 및 절연 표면은 상호접속기와 나란히 정렬된 접속기와 함께 이동된다. 복수 소자 사이트가 있는 경우, 소자는 어떤 소자가 리플로되기 전에 바람직하게는 하나의 프로세스 단계에서 순차적으로 위치되는 것이 바람직하다. 상호접속 예를 들면, 상기 언급된 머신 비젼 시스템을 사용함으로써, 부착 기판과 나란히 광학적으로 정렬된다.
단계(248)에서 부착 및 상호접속 기판이 서로 상대적인 위치에 대략적으로 고정된 채 유지되며, 가열 헤드에 접하여, 방향제어되어 뿜어져 나오는 뜨거운 공기에 의해 가열되거나, 방향제어된 적외선, 기상 가열 챔버 또는, 바람직하게는 대류 및/또는 전도 리플로 오븐에 의해 가열된다. 부착 기판은 접속기와 상호접속기 사이의 결합 재료 상에서 표류하며, 접속기와 상호접속기 상에 작용하는 결합재료의 표면 장력에 의해 정확하게 정렬하도록 약간 이동하도록 허용되는 것이 바람직하다.
단계(250)에서 부착 및 상호접속 기판이 함께 냉각되어 서로 접착한다. 보통 이들이 오븐으로부터 이동되거나 열원이 제거되며, 패키지는 주위 대기와 상호 작용함으로써 냉각되어 접속과 상호접속 사이에 고체 조인트를 형성한다.
단계(252)에서, 캡슐제는 조인트 주변의 절연 표면과 부착 표면 사이의 체적에 분배된다. 칩 상의 접속 패드와 부착 표면상의 상호접속 패드 사이의 공융 솔더는 조인트가 실질적으로 패드로부터 부풀도록 한다. HMT 솔더 펌프 제공은 동일 체적의 솔더에 훨씬 더 큰 분리와 훨씬 더 가졌은 부풀음을 제공한다. 바람직하게는 캡슐제는 유기 재료(바람직하게는 에폭시이며, 고체 재료 입자로 채워져 모듈의 베이스 재료와 상호접속 기판 사이에 CTE 중간재료를 제공하는 것이 바람직하다.
도 6는 상호접속 구조물을 제작하는 본 발명의 방법을 예시한다. 단계(260)에서, 절연 표면을 갖는 회로 보드 기판이 형성된다. 단계(262)에서 와이어링 층은, 가열되면 결합 재료에 접착하는 다수의 상호접속기를 포함하는 상호접속 표면상에 형성된다. 도 5의 단계(240) 및 단계(242)에 있어서 기판과 와이어링 층에 대한 상기 언급은 전반적으로 단계(260) 및 단계(262)에 적용가능하다.
단계(264)에서 모듈은 도 4와 관련하여 언급된 상기 단계(210-214)에서와 같이 생산된다. 단계(266)에서, 결합 재료로 이루어진 범프가 모듈에 상호접속기판에 상호접속하기 위해 형성된다. 단계(266)는 도 4를 참조하여 상기 언급된 단계(216-222)를 포함할 수 있다. 이와 달리, 단계(266)에서 결합 재료 범프가 도 4에서 상기 언급된 바와 같이 단계(216-222)와 유사한 방식으로 부착 기판상에 형성될 수 있다.
단계(268)에서, 부착 및 절연 표면이 상호접속기와 나란히 정렬된 접속기와 함께 이동된다.
단계(270)에서, 부착 및 상호접속 기판이 서로 상대적인 위치에서 대략적으로 고정된 채 유지되며 가열된다.
단계(272)에서, 부착 및 상호접속 기판이 접촉한 채 함께 냉각되어 서로 부착한다. 단계(274)에서, 캡슐제는 조인트 주변의 절연 표면과 부착 표면 사이의 체적에 분배된다. 도 5의 단계(246) 및 단계(252))에서의 이동, 가열, 냉각, 캡슐화에 대한 상기 언급은 전반적으로 단계9274)를 통해 단계(268)에 적용가능하다.
도 7는 핀 헤드를 생산하기 위한 본 발명의 프로세스를 도시한다. 단계(290)에서, 부착 표면을 갖는 부착 기판이 형성된다. 모듈용 기판은 상기 도 2의 단계(140)에서 언급된다. 바람직하게는 기판은 핀 사이의 바람직하지 않은 전도를 방지하기 위해 절연 유기체 또는 세라믹으로 이루어진다.
단계(292)에서, 다수의 금속 핀이, 부착 표면에서 접속기 단부로부터 부착기판을 통해 연장되어 외부 쪽의 말단부로 제공된다. 바람직하게는 이들 핀이 적어도 1행, 보다 바람직하게는, 2행을 형성하여 다수의 접속기에 제공하는 것이 바람직하다. 또한 이 단계는, 그린시트(greensheet)를 제작하기 위해 핀 주변의 슬립을 몰드하거나, 핀을 그린시트에 밀어 넣거나 또는, 경화 처리되지 않은 B-스테이지 섬유 유리 프로폼을 통해 핀을 밀어 넣음으로써 기판을 형성하는 동안 수행될 수 있다. 이와 달리, 핀은, 예를 들면, 핀이 홀 내에 고정되도록 강제적으로 핀을 홀 내에 맞추거나 구부리거나 또는 핀을 스웨징(swaging)함으로써, 홀 내에 위치될 수 있다. 이들 홀은, 예를 들면, 이미 제 위치에 홀을 갖는 기판을 몰드하거나, 그린시트를 펀칭함으로써 기판 형성 시에 제작될 수 있으며 또는, 기판이 레이저나 기계적 드릴링 또는 펀칭에 의해 형성된 후에 이들 홀이 형성될 수 있다. 핀은 알루미늄, 바람직하게는 구리와 같은 고 전도 금속인 것이 바람직하며, 더욱 바람직하게는 전기적 접촉을 개선하기 위해, 적어도 핀의 말단부가 니켈, 크롬은, 또는 바람직하게는 금과 같은 얇은 비산화 물질로 코팅된다. 이 층은, 산화를 신뢰성 있게 방지하고 그 생산품의 유효 기한동안 양호한 전기적 접촉을 제공해야 하는 반면, 비용을 고려해 볼 때 가능한 한 얇아야 한다. 접속기 단부는 부착표면에 맞대어 형성되거나 부착 표면으로부터 일정한 간격을 둔 수평 헤드를 포함할 수 있다.
도 1의 단계(114-118)에서의 상기 언급은 전반적으로 단계(294-306)에 적용가능하다. 단계(294)에서 이송 표면을 갖는 이송 기판이 형성된다. 단계(296)에서, 핀의 접속 단부가 결합 재료에 접착하는 것보다 결합 재료에 덜 접착하는 벽을 갖는 다수의 홀이 핀의 접속 단부에 대한 미러 영상 배열로 이송 기판 내에 형성된다. 단계(298)에서, 결합 재료가 홀 내에 제공된다. 단계(300)에서, 부착 및 이송 표면이 서로 상대적으로 이동되며, 이와 함께 다수의 접속기가 대응하는 홀 내의 결합 재료와 접촉하는 위치에서 나란히 정렬된다. 단계(302)에서, 결합 재료와 접속기 단부가 재료를 핀에 접착시키기 위해 가열된다. 단계(304)에서, 결합 재료 및 접속기 단부가 냉각된다. 단계(308)에서, 이송 및 부착 기판이 분리되어 상대적으로 이동되며, 실질적으로 모든 결합 재료가 접속기 단부 상에 남는다.
도 8는 접속 핀을 갖는 회로 보드를 생산하는 본 발명의 방법을 예시한다. 도 5의 단계(240) 및 단계(242)에서 기판과 와이어링 층에 대한 상기 언급은 전반적으로 단계(320)와 단계(322)에 적용가능하다. 단계(320)에서 절연 표면을 갖는 회로 보드 기판이 형성되며, 단계(3220에서 와이링 층이 결합 재료에 접착하는 다수의 상호접속기를 포함하는 절연 표면상에 형성된다.
단계(324)에서, 핀 헤더 기판이 형성되고, 단계(326)에서 핀이 접속기 단부로부터 핀 헤더 기판을 통해 연장되어 말단부의 외부로 제공된다. 도 7를 참조한 상기 단계(290-292)에 대한 언급은 이들 단계(324-326)에 적용가능하다.
도 1의 단계(114-118)에서의 상기 언급은 전반적으로 단계(328-338)에 적용가능하다. 단계(328)에서, 이송 표면을 갖는 이송 기판이 형성된다. 단계(330)에서, 핀의 접속 단부가 결합 재료에 접착하는것보다 결합 재료에 덜 접착하는 벽을 갖는 다수의 홀이 핀의 접속 단부에 대한 미러 영상 배열로 이송 표면 내에 형성된다. 단계(332)에서, 결합 재료가 홀 내에 제공된다. 단계(334)에서, 부착 표면 및 이송 표면이 서로 상대적으로 이동되며, 다수의 접속기가 대응하는 홀 내의 결합 재료에 접촉하여 위치한다. 단계(336)에서, 결합 재료와 접속기 단부가 재료를 핀에 접착하기 위해 가열된다. 단계(338)에서, 결합 재료와 접속기 단부가 냉각된다. 단계(340)에서, 이송 및 부착 기판이 분리되어 상대적으로 이동되며, 실질적으로 모든 결합 재료가 접속기 단부에 남는다.
단계(341)에서, 부착 및 절연 표면이 서로 상대적으로 이동되며, 다수의 접속 단부와 다수의 상호 접속기가 제각기 결합 물질과 통신하면서 정렬된다. 단계(342)에서, 접속기 단부와 상호접속기가 결합 재료와 함께 가열되어 접속기 단부와 상호접속기 사이에 결합 재료를 접착한다. 단계(344)에서, 접속기 단부, 상호접속기 및 결합 재료가 냉각되어 접속기 단부를 상호접속기에 접착한다.
도 9는 원형 단자를 갖는 소자를 생산하는 본 발명의 방법을 예시한다. 단계(350)에서, 부착 표면을 갖는 소자가 형성되고, 단계(352)에서, 원형 단면을 갖는 다수의 단자가 소자에 접착된다. 소자는 도 1를 참조하여 상기 언급된 단계(100-112)와 유사한 방식으로 형성된 부착 표면상의 원형 접속기를 갖는 와이어 본드 칩 또는 플립 칩이거나, 단계(144)에서와 같이 형성된, 원형 단면을 갖는 단자를 갖는, 도 2를 참조한 단계(140-142)와 유사한 방식으로 형성된 칩 캐리어 기판이거나, 도 6를 참조하여 단계(260) 및 단계(262)에서 상기 언급된 바와 같이 형성된 상호접속기를 갖는 회로 보드 기판이거나, 도 7를 참조하여 단계(290-294)에서 상기 언급된 바와 같이, 원형 핀을 갖는 핀 헤드이거나, 원형 단자를 갖는 어떤 다른 소자일 수 있다. 다음의 단계(354-356)는 단계(350-352)의 전, 도중 또는 후에 수행될 수 있다.
단계(354)에서, 이송 표면을 갖는 이송 부재가 생산되며, 단계(356)에서, 다수의 홀이 다수의 소자 단자에 대한 미러 영상 배열로 이송 표면상에 형성된다. 단계(114) 및 단계(116)에 대한 상기 언급은 전반적으로 단계(354) 및 단계(356)에 적용가능하다. 단계(358)에서, 결합 재료가 홀 내에 제공된다. 도 1를 참조한 상기 단계(118)에서 대한 언급은 전반적으로 단계(358)에 적용된다.
단계(360)에서, 부착 및 이송 표면이 서로 상대적으로 이동되며, 이와 함께 단자가 결합 재료에 접촉한 위치에서 홀과 나란히 정렬된다. 단계(360)는 스텐실을 형성하기 위해 관통 홀을 갖는 이송 기판의 경우에 단계(358)전에 수행될 수 있다. 단계(362)에서, 단자가 결합 재료에 접촉하여 가열되고, 단계(364)에서 단자와 접착성 결합 재료가 냉각되며, 단계(366)에서 이송 및 부착 기판이 분리되어 상대적으로 이동되며 실질적으로 모든 결합 물질이 단자에 부착된다.
도 10는 소자를 생산하기 위해 스크린 프린팅하는 본 발명의 방법을 도시한다. 단계(370)에서 기판의 반대 측면 상에 이송 기판 및 스크리닝 표면을 갖는 이송 기판이 생산되며, 단계(372)에서 홀이, 이송 기판을 통해, 이송 표면부터 스크리닝 표면까지 형성된다. 상기 도 1에 관련된, 단계(114) 및 단계(116)에 대한 언급은 전반적으로 단계(370) 및 단계(372)에 관련된다. 단계(374)에서 부착 표면을 갖는 소자가 생산된다. 단계(376)에서 다수의 단자는, 이송 기판내의 관통 홀에 대한 미러 영상 배열로 위치된, 이송 기판의 홀의 벽보다 스크리닝 물질에 실질적으로 더 잘 접착하는 금속으로 이루어진 소자에 부착된다. 이어서, 스크리닝 재료로 이루어진 범프가 이후 언급될 단자 상에 형성된다. 소자는 도 1의 단계(100-112)에서 상기 언급된 바와 같이 형성된, 캐리어에 부착하기 위해 범프된 접속기를 갖는 반도체 기판이거나, 이 기판이 도 2의 단계(140-144)에서 상기 언급된 바와 같이 범프되거나 범프되지 않은 칩 부착용인 범프된 접속기를 갖는 칩 캐리어일 수 있으며 또는, 이 소자가, 도 4의 단계(200-208) 및 도 3의 단계(170-176)에서 상기 언급된 회로 보드에 부착하기 위한 범프된 접속기를 갖는 모듈 또는 칩 캐리어이거나, 도 7의 단계(290-292)에서 상기 언급된 바와 같이 핀 헤더이거나, 갈매기 날개형 리드, I-리드, J-리드를 갖는 리드된 소자이거나 도 6의 단계(240-242)에서 상기 언급된 바와 같이, 범프되거나 범프되지 않은 단자를 갖는 표면 실장 소자 접속용인 범프된 접속기를 갖는회로 보드일 수 있다. 단계(374) 및 단계(376)는 단계(370) 및 단계(372)의 수행 전, 후 또는 도중에 수행될 수 있으며, 다음의 단계(378-386)는 단계(370-376)의 수행 후에 수행된다.
단계(378)에서 이송 및 부착 표면이 서로 상대적으로 이동되며, 다수의 접속기가 관통 홀의 미러 영상 배열로 대응하는 다수의 관통 홀 각각과 나란히 정렬된다. 소자 및 부착 기판은 이 소자 위의 이송 기판과 수평하게 위치되는 것이 바람직하다. 단계(380)에서 스크리닝 재료가 스크리닝 표면상에 제공되어 홀 내로 밀어 넣어져 블레이드에 의해 접속기의 상부 상으로 제공된다. 이 블레이드는 스퀴지인 것이 바람직하다. 도 1를 참조한 단계(118)의 결합 재료에 대한 상기 언급은 전반적으로 단계(380)내의 스크리닝 물질에 적용된다.
단계(382)에서 이송 기판 및 소자가 자신의 정렬된 위치가 함께 유지되는 동안 가열되어 스크리닝 재료를 접속기에 접착한다. 뒤이어 단계(384)에서, 이송 및 스크리닝 재료가 냉각된다. 단계(386)에서 소자와 이송 기판이 분리되어 상대적으로 이동되며, 실질적으로 모든 스크리닝 재료가 소자의 접속기에 부착되어 남는다. 소자 및 이송 기판은, 물질에 따라, 스크리닝 재료가 냉각되기 전에 분리되어 이동될 수도 있지만, 함께 냉각되는 것이 바람직하다.
도 11은 비아를 갖는 소자를 생산하는 본 발명의 방법을 도시한다. 단계(390)에서, 부착 표면과 원격 평면을 갖는 소자가 생산된다. 단계(392)에서, 비아 홀이 부착 표면과 원격 평면사이의 통신을 위하여 적어도 부분적으로 소자를 통해 형성되며, 단계(394)에서 비아가 전도성으로 제작된다. 단계(396)에서, 비아로 통신하는 와이어링 층이 비아로 통신하는 다수의 접속기를 포함하는 부착 표면상에 생산된다. 단계(398)에서 비아로 통신하는 원격 와이어링 층이 원격 평면내에 생산된다. 소자가, 도 1의 단계(100-112)에서 상기 언급된 바와 같이 형성된, 캐리어를 부착하기 위한 표면 접속기와 와이어링 층 사이의 패시베이션 층을 통과하거나, 와이어링 층 사이의 실리콘 산화물을 관통하는 비아를 갖는 반도체 기판이거나, 이 기판이 도 2의 단계(140-144)에서 상기 언급된 바와 같이 범프된 또는 범프되지 않은 칩을 부착하기 위한 상부 표면상의 범프된 접속 및 하부 표면상의 접속기를 갖는 칩 캐리어일 수 있으며, 또는 이 소자가, 도 4의 단계(200-208) 및 도 3의 단계(170-176)에서 상기 언급된 바와 같이 회로 보드에 부착하기 위한 하부 표면상의 범프된 접속기 및 범프된 칩 또는 와이어 본드 칩을 접속하기 위한 상부 표면상의 접속을 갖는 모듈 또는 칩 캐리어이거나, 접속기가 상부 와이어링 층상에 있고 핀의 단부가 원격 층상에 있는 핀-인 홀(pin-in-hole) 소자(예를들면 DIP 또는 PBGA)이거나, 둘 또는 그 이상의 와이어링 층 중 하나에 접속된 리드를 갖는, 갈매기 날개형 리드, I-리드, J-리드를 갖는 리드된 소자이거나 또는, 도 5의 단계(240-242)에서 상기 언급된 바와 같이, 범프된 또는 범프되지 않은 단자를 갖는 표면 실장 소자를 접속하기 위한 범프된 접속기를 갖는 다층을 갖는 회로 보드일 수 있다.
단계(400)에서 이송 표면을 갖는 이송 부재가 생산되며, 단계(402)에서, 다수의 홀이 부착 표면상의 접속기에 대한 미러 영상 배열로 이송 표면상에 형성된다. 결합 재료는, 가열되면 부착 표면의 접속기에 점착하는 것보다 이송 표면 및 벽에 덜 점착한다. 단계(114) 및 단계(116)에 대한 상기 언급은 전반적으로 단계(400) 및 단계(402)에 적용가능하다. 단계(4040에서 결합 재료가 홀 내에 제공된다. 도 1를 참조한 상기 단계(118)에 대한 언급은 전반적으로 단계(404)에 적용된다. 단계(400) 및 단계(404)는 단계(390-398)의 수행 전, 후 또느 도중에 수행될 수 있고, 다음의 단계(406-412)는 단계(390-404)가 수행된 후 수행된다.
단계(406)에서 이송 및 부착 표면이 서로 상대적으로 이동되며, 다수의 접속기가 홀의 미러 영상 배열로 대응하는 다수의 홀 각각과 나란히 정렬된다.
단계(408)에서 이송 기판 및 소자가 자신의 정렬된 위치가 함께 유지되는 동안 가열되어 결합 재료를 접속기에 점착한다. 이어서, 단계(410)에서 접속기와 결합 재료가 냉각된다. 단계(412)에서 소자와 이송 기판이 분리되어 상대적으로 이동되며 실질적으로 모든 결합 물질의 소자의 접속기에 부착되어 남는다. 소자 및 이송 기판은, 물질에 따라, 스크리닝 재료가 냉각되기 전에 분리되어 이동될 수 있지만, 함께 냉각되는 것이 바람직하다.
도 12는 면적 어레이 소자를 생산하기 위한 본 발명의 프로세스 단계를 도시한다. 단계(42))에서, 부착 표면을 갖는 소자가 생산된다. 단계(422)에서 주변 경계를 규정하는 경계 단자가 형성되며, 단계(424)에서 내측 접속기가 바운드된 면적의 센터 쪽으로 어느 정도 내측에 위치된 경계 내에 형성된다. 하나 이상의 내측 접속기가 경계를 따라 접속기 간의 적어도 최소 간격만큼 내측 쪽으로 위치되는 것이 바람직하다. 단자는, 예를 들면, 다층 갈매가 날개형 리드 또는, 각 소자의 에지 상의 라매기 날개형 리드 및 J-리드 일 수 있으며, 바람직하게는 회로 보드에 부착하기 위한 소자의 하부 상의 범프이다. 범프는 등변 사각 경계를 규정하는 행에 의해 형성된 복수 동심 경계를 형성하는 것이 바람직하다.
단계(426)에서 이송 표면을 갖는 이송 부재가 생산되며, 단계(428)에서 다수의 홀이 부착 표면상의 접속기에 대한 미러 영상 배열로 이송 표면상에 형성된다. 결합 재료는, 가열되면 부착 표면의 접속기에 점착되는 것보다 이송 표면 및 홀벽에 덜 점착한다. 단계(114) 및 단계(116)에 대한 상기 언급은 전반적으로 단계(426) 및 단계(428)에 적용가능하다. 단계(430)에서, 결합 재료가 홀 내에 제공된다. 도 1를 참조한 상기 단계(118)에 대한 언급은 전반적으로 단계(430)에 적용된다. 단계(426-430)는 단계(420-424)의 수행 전, 후 또는 도중에 수행될 수 있으며, 다음 단계(432-438)는 단계(420-428)가 수행된 후 수행된다.
단계(432)에서, 이송 및 부착 표면이 서로 상대적으로 이동되며, 다수의 접속기가 홀의 미러 영상 배열로 대응하는 다수의 각 홀과 나란히 정렬된다. 단계(430)는 관통 홀을 갖는 이송 부재에 대한 단계(432) 후에 수행될 수 있다.
단계(434)에서 이송 기판 및 소자는 자신의 정렬된 위치가 함께 유지되는 동안 가열되어, 결합 재료를 접속기에 점착한다. 이어서, 단계(436)에서, 접속기와 결합 재료가 냉각된다. 단계(438)에서 소자 및 이송 기판이 분리되어 상대적으로 이동되며, 실질적으로 모든 결합 물질이 소자의 접속기에 부착되어 남는다. 소자 및 이송 기판은, 재료에 따라, 스크리닝 재료를 냉각하기 전에 분리되어 이동될 수 있도 있지만, 함께 냉각되는 것이 바람직하다.
도 13는 원형 단자에 의해 상호접속된 구조물을 생산하기 위한 본 발명의 방법을 보여준다. 단계(440)에서, 절연 표면을 갖는 상호접속 기판이 도 5를 참조한 단계(240)에서의 기판에 유사하게 형성된다. 단계(442)에서 부착 기판을 갖는 소자가 생산되며, 단계(444)에서 원형 단면을 갖는 다수의 단자가 생산된다. 원형 단면을 갖는 단자에 대하여 도 9를 참조한 단계(350) 및 단계(352)에서의 상기 언급이 또한 이들 단계(440) 및 단계(442)에 적용된다.
단계(446)에서, 이송 기판이 결합 재료의 범프를 원형 단면의 접속기 상에 증착하는데 사용딘다. 이 단계는 도 9를 참조하여 상기 언급된 단계(354-366)에 대응한다. 단계(448)에서, 와이어링 층은 결합 재료가 점착하는 다수의 상호 접속기를 포함하는 절연 표면상에 형성된다. 도 5를 참조한 단계(242)에서 기판상에 와이어링 층을 형성하는데 대한 상기 언급은 전반적으로 단계(448)에 적용된다. 단계(450)에서 부착 및 절연 표면이 서로 상대적으로 이동되며, 원형 단자가 상호접속기와 나란히 정렬되고 단자 상의 결합 재료를 접착하도록 위치한다.
단계(452)에서 결합 재료를 갖는원형 단자 및 상호접속기가 결합 재료를 상호접속기에 점착하도록 가열되며, 단계(454)에서, 단자, 상호접속기, 결합재료가 냉각되어 원형 단자에 의해 접속된 소자를 갖는 상호접속 구조를 형성한다.
도 14는 스크리닝에 의해 상호접속 구조를 생산하기 위한 본 발명의 프로세스를 제안한다. 단계(460)에서, 절연 표면을 갖는 상호접속 기판이 도 5를 참조한 단계(240)에서 상기 언급된 바와 같이 형성된다. 단계(462)에서 와이어링 층이, 가열되면 결합 재료에 접착하는 다수의 상호접속기를 포함하는 절연 표면상에 형성된다. 도 5의 단계(242)에서 와이어링 층을 기판상에 형성하는 상기 언급은 전반적으로 단계(462)에 적용가능하다. 단계(463)에서 상호접속 기판의 다수의 상호접속기에 대응하는 미러-영상 배열로 상호접속 단자를 갖는 소자가 형성된다. 단계(464)에서 이송 기판이 생산되고 관통 홀이 이송 기판 내에 형성된후, 이송 기판이 단자와 나란히 정렬된 홀을 갖는 모듈 위에 위치하며, 이송 기판은 홀 내의 결합 재료를 단자 상으로 증착하도록 스크린으로서 사용된다. 스크리닝을 고려한 도 1의 단계(114-118)에 대한 언급은 전반적으로 단계(464)에 적용가능하다. 단계(466)에서 결합 재료가 홀 내에서 가열되어 결합 재료를 단자에 점착시키며, 단계(468)에서 결합 재료와 단자가 접촉한 채 냉각되어 결합 재료를 단자 상에 증착시킨다. 단계(460-468)는 전반적으로 도 10의 단계(370-386)에 대응한다. 단계(470)에서 부착 및 절연 표면이 서로 상대적으로 이동되며, 단자가 상호접속기와 나란히 정렬되고 대응하는 다수의 상호접속기가 단자 상의 결합재료에 접촉하여 위치한다. 단계(427)에서 결합 재료를 갖는 원형 단자 및 상호 접속기가 함께 가열되어 결합 재료를 상호접속기에 점착시키며, 단계(474)에서 단자, 상호접속기 및 결합 재료가 냉각되어 스크린된 결합 재료에 의해 단자에 접속된 소자를 갖는 상호접속 구조물을 형성한다.
도 15는 비아와 상호접속된 구조물을 생산하기 위한 본 발명의 프로세스를 제안한다. 단계(480)에서, 절연 표면을 갖는 상호접속 기판이 도 5를 참조한 단계(240)에서 상기 언급된 바와 같이 형성된다. 단계(482)에서, 전도 비아를 통해 통신하는 단자를 갖는 소자가 형성된다. 단계(482)는 도 11의 단계에 대응한다. 단계(484)에서 결합 재료가 단자의 말단부 상으로 고온 이송된다. 단계(487)에서 와이어링 층이, 가열되며 결합 물질에 점착하는 다수의 상호접속기를 포함하는 절연 표면상에서 형성되며, 다수의 상호접속기가 대응하는 다수의 단자에 대한 미러 영상으로 배치된다. 도 5의 단계(242)에서 와이어링 층을 기판상에 형성하는데 대한 상기 언급은 전반적으로 단계(486)에 적용가능하다. 단계(488)에서, 부착 및 절연 표면이 서로 상대적으로 이동되며, 단자가 상호접속기와 나란히 정렬되고, 다수의 상호접속기가 단자 상의 결합 재료를 접촉하도록 위치한다.
단계(490)에서 결합 재료를 갖는 원형 단자 및 상호접 속기가 함께 가열되어 결합 재료를 상호접속기에 점착하며, 단계(492)에서 단자, 상호접속기, 결합 재료가 냉각되어 스크린된 결합 재료에 의해 단자에 접속된 소자를 갖는 상호접속 구조물을 형성한다.
도 16는 면적 어레이 상호 접속을 갖는 상호접속 구조물을 생산하기 위한 본 발명의 프로세스를 제안한다. 단계(510)에서, 절연 표면을 갖는 상호접속 기판이 도 5의 단계(240)에 대해 상기 언급된 바와 같이 형성된다. 단계(512)에서, 절연 부착 표면을 갖는 소자가 형성된다. 단계(514)에서, 경계 단자가 기판의 주변에 형성된다. 단계(516)에서, 비활성 단자가 경계 내에서 형성된다. 단계(420-424)의 상기 언급은 전반적으로 단계(512-516) 각각에 적용가능하다. 단계(518)에서 와이어링 층이 가열되면 결합 재료에 점착하는 다수의 상호접속기를 포함하는 절연 표면상에서 형성되며, 다수의 재료에 점착하는 다수의 상호접속기를 포함하는 절연 표면상에서 형성되며, 다수의 상호접속기가 대응하는 다수의 단자에 대한 미러 영상으로 배치된다. 도 5의 단계(242)에서, 기판상에 와이어링 층을 형성하는 상기 언급은 전반적으로 단계(518)에 적용가능하다. 단계(520)에서 결합 재료로부터 단자 또는 상호접속기상으로 고온 이송된다. 단계(522)에서 접착 및 절연 표면이 서로 상대적으로 이동되며, 단자가 상호접속기와 나란히 정렬되고, 대응하는 다수의 상호접속기가 단자 상의 결합 재료를 접촉하도록 위치한다.
단계(524)에서 결합 재료를 갖는 원형 단자 및 상호접속기가 함께 가열되어 결합 재료를 상호접속기에 점착시키고, 단계(526)에서 단자, 상호접속기 및 결합재료가 냉각되어 스크린된 결합 재료에 의해 단자에 접속된 소자를 갖는 상호접속 구조물을 형성한다.
도 17는 소자용 결합 재료 어레이 홀더를 생산하기 위한 본발명의 방법을 개시한다. 단계(530)에서 홀더 베이스가 결합 재료의 결합 온도에서 단단하게 남는 물질로 형성된다. 단계(532)에서 이송 기판이, 결합 온도에서 가열될 때 결합 재료가 잘 접착하지 않는 재료로, 베이스 상에서 형성된다. 단계(114)에서 부착 표면을 갖는 이송 기판을 형성하는데 대한 상기 언급은 전반적으로 단계(530) 및 단계(532)에 적용된다. 단계(534)에서 경계 홀이, 예를 들면, 삼각형, 사각형, 마름모형, 평행사변형 등의 단순한 기하학적 형상의 영역을 갖는 경계를 규정하는 홀 센터를 갖는 이송 기판 내에 형성된다. 단계(536)에서, 내측 홀이 경계 내에서 형성되며 다수의 내측 홀이 경계로부터 어느 정도 떨어져 이 면적의 센터쪽으로 내측 쪽에 위치한다. 바람직하게는 하나 이상의 내측 홀이 경계 홀 사이에서 경계를 따라 적어도 거의 최소 거리만큼 경계로부터 간격을 두는 것이 바람직하다. 경계 및 내측 홀 벽은 결합 온도에서 가열될 때 결합 재료에 잘 점착하지 않으며, 홀 패턴은 결합 재료를 소자의 리드에 이송하기 위하여 소자의 리드에 대한 미러 영상이다. 단계(114) 및 단계(116)에 대한 상기 언급이 전반적으로 이 도면에 적용가능하다.
도 18는 코팅된 결합 재료 홀더를 제공하 기위한 본 발명의 프로세스를 예시한다. 단계(540)에서 홀더 베이스가 결합 물질의 결합 온도에서 단단하게 남는 재료로 형성된다. 단계(542)에서, 이송 기판이 베이스 상에 형성된다. 단계(544)에서, 홀이 결합 재료를 소자의 리드에 이송하기 위해 소자의 리드에 대한 미러 영상으로 이송 기판 내에 형성된다. 단계(546)에서 홀 벽은, 결합 재료가 결합 온도에서 가열될 때 이송 표면이 재료에 접착하는 것보다 훨씬 덜 접착하는 물질로 코팅된다. 바람직하게는 이송 표면 역시 코팅된다. 단계(114) 및 단계(116)에 대한 상기 언급은 또한 전반적으로 이러한 도 18에 적용가능하다.
도 19는 결합 재료 스크린을 제공하기 위한 본 발명의 프로세스를 예시한다. 단계(550)에서, 결합 재료의 결합 온도에서 단단한 채로 있는 재료로 된 홀더 기판이 형성된다. 단계(552)에서 기판의 한 측면 상에, 가열되면 결합 재료에 잘 접착하지 않는 이송 표면이 형성된다. 단계(554)에서 홀은, 가열되면 결합 재료가 잘 접착하지 않는 벽을 가지며, 소자의 단자 패턴에 대한 미러 영상 패턴으로, 기판을 통해 이송 표면 내에 형성된다. 단계(556)에서, 스크리닝 표면이 이송 표면으로부터 홀더 기판의 반대 측면 상에 형성된다. 스크리닝 표면은, 가열되면 결합 재료에 잘 접착하지 않는 것이 바람직하다. 단계(558)에서, 후단 플레이트(a backing plate)가 이송 표면으로부터 홀더 기판의 반대 측면 상에 위치된 스크리닝 표면상에 제공되어 캐비티를 제공한다. 단계(558)가 수행되지 않으면, 결합 재료 홀더가 소자 단자와 나란히 정렬된 홀을 갖는 소자 위에 위치될 수 있으며, 스크리닝 표면상의 결합 재료는 홀을 통해 소자 단자 상으로 직접 스크린될 수 있다. 반면, 단계(558)가 수행되면, 홀더 기판이 홀을 통해 후단 플레이트 상으로 재료를 스크린하는데 사용될 수 있고, 소자가 각각의 캐비티 내의 페이스트를 접촉하는 위치에서 단자를 가지고 위치될 수 있다. 다른 경우, 결합 재료가 홀더기판 내에서 가열된 후 냉각되어 결합 재료를 단자에 부착할 수 있다. 홀더 기판은 복수의 소자에 동시 사용하기 위한 복수의 홀 패턴을 포함하는 것이 바람직하며, 더욱 박람직하게는 홀더 기판이 복수의 칩 패턴을 갖는 웨이퍼를 가지고 사용하기 위한 홀 패턴을 갖는다.
도 20은 대체가능한 소자를 갖는 상호접속 구조물을 생산하는 본 발명의 방법을 도시한다. 단계(560)에서, 절연 표면을 갖는 상호접속 기판이 형성된다. 단계(562)에서, 복수의 상호접속기가 절연 표면상에 형성된다. 단계(564)에서 다수의 상호접속기에 대한 미러 영상 배열로 놓인 다수의 단자를 갖는 제1 표면실장 소자가 형성된다. 단계(566)에서, 제1결합 재료가 제공된다. 단계(568)에서, 표면 실장 소자 및 상호접속 기판이 서로 상대적으로 이동되며, 다수의 단자가 대응하는 다수의 상호접속기와 나란히 정렬된다. 단계(570)에서 단자, 상호접속기 및, 결합 재료가 통신 중 가열된다. 단계(570)에서, 단자, 상호접속기 및 결합 재료가 냉각되어 제1 표면 실장 소자를 상호접속 기판에 부착한다. 선택사양이며 일반적으로 플립 칩에만 적용되지만 볼 그리드 어레이 소자에 적용될 수도 있는 단계(574)에서, 조인트 주변의 상호접속 구조물과 소자의 하부 사이의 체적이 캡슐화된다. 단계(576)에서 제1 표면 실장 소자가 대체될 필요가 있는 지 여부가 결정된다. 대체는 소자 또는 보드를 테스트한 결과일 수 있고 또는 공학적 변화의 결과로서 될 수 있다. 이 결정에 따라, 다음의 단계(578-594)는 대체가 요구된 경우에만 수행된다.
단계(578)에서 제1표면 실장 소자, 상호접속기 및 제1결합 재료가 가열되어 제1결합 재료를 연화시킨다. 이어서, 제1표면 실장 소자가 상호접속 기판에서 떼어내어지고, 남아있는 결합 재료가 상호접속 기판으로부터 제거되거나 상호접속기 상에 균등히 분배된다. 솔더의 제거는, 예를 들면, 신터링된(sintered)구리 입자 블록을 사용하거나 뜨거운 결합 재료 위에 스텐실을 위치시켜 여분의 재료를 브러싱함으로써 달성될 수 있다. 이와 달리, 단계(578)에서 범프 접속 소자에 대해, (예를 들면, 기계적 밀링에 의해)제거되어, 범프를 남긴 후, 캡슐제와 범프가(그라인딩에 의해)평면화되어 연속적 프로세스를 위한 상호접속기를 갖는 수평 표면을 형성한다. 이러한 림링 및 평면화 과정은 열 경화성 에폭시 캡슐제를 갖는 범프 주변에서 이미 캡슐화된 범프된 소자(예를 들면 플립 칩 및 SMC)에 대해 특히 유리하다. 단계(580)에서 이송 표면을 갖는 이송 부재가 생산된다. 단계(582)에서 복수의 홀이 이송 표면 내에 형성된다. 단계(584)에서 제2결합 재료가 이 홀내로 제공된다.
단계(586)에서 다수의 단자를 갖는 제2표면 실장 소자가 제공된다. 단계(588)에서 결합 재료가 가열되고 냉각되어 상호접속기, 단자 또는, 둘 모두와 통신하며 결합 재료를 홀로부터 이송한다. 단계(590)에서 소자 및 절연 표면이 서로 상대적으로 이동되며, 다수의 단자가 대응하는 다수의 상호접속기와 나란히 정렬되고, 상호접속기가 제2결합 재료에 접촉하여 위치한다. 단계(592)에서, 제2소자의 단자 및 상호접속기가 제2결합 재료와 통신하며 가열되어 결합 재료를 제2소자의 접속기 및 상호접속기 사이에 접착한다. 단계(596)에서, 상호접속기와 제2소자의 단자가 함께 냉각되어 서로 접착된다. 필요하다면, 마지막으로 단계(598)에서, 제2소자와 인터페이스 보드 사이의 체적이 캡슐화된다.
도21는 본 발명의 플립 칩(600)을 예시하며, 도 22는 칩의 일부에 대한 상세도를 도시한다. 도 22에서, 기판(602)(바람직하게는 다이싱된 사각 실리콘 금속 칩)은 바람직하게는 폴리싱된 실리콘인 반도체 표면(604)을 갖는다(상기 도 1의 단계(100)에 대한 언급 참조), 반도체 표면상의 전자 장치(606)(예를 들면, 도핑된 실리콘 영역의 트랜지스터)가 실리콘 산화물 절연층(610)에 의해 채우져 분리된 하나 이상의 와이어링 층(608)(예를 들면, 폴리실리콘 및 복수 패터닝된 알루미늄 층)에 의해 상호접속된다. 바람직하게는 모든 와이어링 및 절연 층이 건식 증착된 구조를 갖는다. 와이어링 층은 HMT 금속의 원형 와이어링 패드(614)를 포함하며 금속 접속기(612) 어레이에 접속된다. 면적 어레이 플립 칩에 대해, 와이어링 패드는 폭이 0.1mm보다 적고, 알루미늄 금속으로 이루어지며, 건식 증착된 구조를 갖는다. 이와 달리, 접속기가 와이어 접착용으로 사용될 수 있거나 약 0.5mm의 폭을 갖는 경우 플립 칩 접속용으로 범프되는 주변 패드만을 포함할 수 있다.
패시베이션 층(616)(예를 들면, 실리콘 산화물이나 유리, 바람직하게는 스핀코팅된 폴리이미드)이 와이어링 층을 덮고 와이어링 패드에서 가능어지는 거의 원주형 벽(62))을 갖는, 패시베이션을 통해 연장되는 윈도우(618) 또는 비아 홀을 포함한다.
면적 어레이 칩에 대해, 이들 비아는 금속을 홀 내에 증착시킴으로써 전도성으로 제작된다. 이들은 건식 증착 금속을 포함하는 금속을 채워지는 것이 바람직하다. 접속기(612) 또한, 도시된 바와 같이, 윈도우 주변의 패시베이션 상에 윈도우로부터 외부 쪽으로 연장될 수도 있는 바람직하게는 원형인 HMT 재료로 된 외부 패드(622)를 포함하는 것이 바람직하다. 외부 패드는, 패시베이션 층에 접착하기 위한 크롬, 티타뉴 또는 텅스텐으로 된 적어도 하나의 층(624), 구리 층(626)(건식 증착된 야금을 갖는 층 및 전기 도금된 야금을 갖는 층을 포함할 수도 있음) 및, 구리가 결합 재료에 용해되는 것을 방지하기 위해 알루미늄 층(628)을 포함할 수도 있는(바람직하게는 건식 증착된 층의 야금을 나타내는) 하나 이상의 금속 층을 포함할 수 있다.
원형 단면을 갖는 범프(630)가 패드(622) 상에 형성될 수 있다. 범프(630)는 도시된 바와 같이 패드 상에 접착될 수도 있는 제2의, 상이한, 전도성, HMT 금속으로 된 범프(632)를 포함할 수 있다. 범프의 HMT 재료는 건식 증착된 알루미늄 또는 건식 증착된 및/또는 전기 도금된 구리일 수도 있지만, 바람직하게는 HMT 솔더 합금이다. 바람직하게는 HMT 범프가 리플로된 솔더 페이스트의 야금을 보여준다. HMT 금속은 바람직하게는 Pb 및 2-15% 주석, 더욱 바람직하게는 3-10% 주석 솔더인 것이 바람직하다. 이와 달리 솔더가 230℃와 330℃ 사이에서 고상 온도를 갖는 다른 유사한 솔더이거나, 95/95 Pb/In, 95/5 Sn/Sb 또는 90/5/5 Pb/In/Ag로 된 솔더일 수 있다. 범프(632)는, 패시베이션 층 및 전자 소자가 손상되는 온도 및 패드(614 및 622)의 용융 온도보다 훨씬 낮은 용융 온도를 가져 HMT 범프를 리플로하도록 허용한다. 또한, HMT 금속은 충분한 표면 장력을 가져 리플로동안 도시된 바와 같이 반구 형상을 형성하는 것이 바람직하다. 범프의 직경은 외부패드(622)의 직경보다 큰 것이 바람직하다. 범프는 패드 직경의 10%부터 300%까지 외부 패드로부터 외부 쪽으로 연장될 수 있으며, 바람직하게는 패드 직경의 40% 내지 200%정도, 더욱 바람직하게는 패드 직경의 80% 내지 160%정도 외부로 연장된다.
범프(630)는 LHT 결합 재료(634)(바람직하게는 리플로된 LJT솔더 페이스트의 야금을 보여줌)로 제작되거나 덮이는 것이 바랍직하다. LJT재료는 HMT범프(632)의 용융 온도보다 훨씬 낮은 용융 온도를 가지므로 HMT범프에 의미 있는 영향을 미치거나 캐리어 손상시키지 않고 LJT 덮인 범프를 형성하며, 용융된 LJT 범프는 충분한 표면 장력을 가져 도시된 바와 같이 반구 형상 표면을 형성한다. 바람직하게는 LJT 결합 재료는 금속 솔더 합금이다. HMT 솔더 범프가 리플로되어 반구 형상을 형성한 후, LJT 솔더가 증착되고 HMT 범프를 용융시키지 않고 리플로 되어 HMT 범프를 완전히 둘러싸며, LJT 범프의 센터(636)는 반도체 표면(604)의 평면에 수직한 라인에 있는 HMT 범프의 센터와 동일 라인 상에서 보다 높은 곳에 위치한다. 이러한 LJT 솔더 범프의 두께는 HMT 범프가 솔더 레지스트와 만나는 지점(640)에서 제로 단면을 가지고, 이로부터 연장되어 LJT 범프의 말단부(642)에서 가장 두꺼운 단면을 갖는다. LJT 솔더는 바람직하게는 Pb 및 40% 내지 85% Sn의 합금 LJT 솔더는 바람직하게는 Pb 및 50% 내지 75% Sn의 합금, 더더욱 바람직하게는 거의 공융 솔더 합금, 가장 바람직하게는 거의 37/63% Pb/Sn합금이다. LJT 범프는, HMT 범프의 (고상)용융 온도보다 낮은 20℃에서 120℃사이 및 110℃에서 230℃사이에서 (액상)용융 온도를 갖는다. 리플로에 의해 형성된 솔더 범프에 대해, 노-클린 플럭스의 실질적인 비활성 잔유물이 HMT 범프 내, HMT 범프의 외부 표면, 커버링 LJT 물질 내 또는, LJT 물질의 외부 표면상에 포함될 수 있다.
플럭스(644)는 칩을 캐리어(648)의 접속기(646)상에 위치시키기 전에 전체 칩 또는 범프(600)에 적용될 수 있다. 플럭스는 세정 단계를 생략하여 접속 후 잔유물을 청소하는 노-클린 플럭스인 것이 바람직하다. 플럭스는 배치와 리플로 사이에서 칩을 접속기 상에 고정하도록 점착성인 것이 바람직하다.
도23은 플립 칩 상의 패드의 배치를 도시한다. 이 패드는 사각형과 같은 단순한 기하학적 형상의 경계(652)를 규정하는 주변 패드(peripheral pads)(650)와 경계로부터 지점(660)에 있는 이 형상의 센터 쪽으로 어느 정도(바람직하게는 주변 행에서 패드간 거의 최소 거리) 내측에 위치한 내측 패드(654)를 포함하는 면적 어레이로 정렬되는 것이 바람직하다. 바람직하게는 패드가 경계(652)의 센터(660) 주위의 복수의 동심 사각형(652, 656, 658)을 규정한다. 패드 직경은 패드 센터 사이의 간격의 30％에서 90％ 사이인 것이 바람직하며, 더욱 바람직하게는 70％ 내지 80％이며, 브릿징이 없어도 신뢰성 있는 접속을 허용할 만큼 큰 것이 가장 바람직하다. 91 패드 면적 어레이가 도시되어 있지만, 패드 수는 대략 200 보다 큰 것이 바람직하며, 더욱 바람직하게는 대략 400보다 더 큰 것이 좋고, 800보다 큰 것이 가장 바람직하다. 이들 패드는 완전 그리드 어레이로 도시되었지만, 몇몇 그리드 패드가 생략될 수 있고, 바람직하게는 센터 그리드를 생략하여 칩에 대한 와이어링을 용이하게 하며, 보다 임의의 비대칭적 또는 심지어 무작위적인 구성도 가능하다.
도24는 구형 프리폼(662)이 패드(612)에 접착된 플립 칩의 다른 실시예의 일부를 도시한다. 프리폼은 프리폼의 리플로, 용접, 고온 접촉에 의해 또는, 더욱 바람직하게는 LJT 숄더(664)에 의해 패드에 접착될 수 있다. HMT 범프(662)의 외부는 결합 재료가 접착하지 않는 캐비티의 수평 하부 표면과 접촉하여 리플로 된 후 범프를 냉각함으로써 지점(666)에서 수정될 수 있다. 이와 달리 프리폼이 아래에서 언급되는 바와 같이 평평하게 될 수 있다. LJT 물질(668)의 외부는 또한, 캐비티의 측벽 또는 가늘어진 하부에 접촉하여, 리플로 후에 냉각에 의해 수정되었다.
도25는 HMT 범프의 형상으로 플립 칩의 또 다른 실시예를 예시하고, LJT 범프는 모루(670)에 의해 평평하게 되었다. 이것은 캐리어 상의 접속기가 반구인 경우 또는 범프의 말단부가 충분히 평면적인 경우에 특히 유리하며, 도24 및 도25에서의 HMT 범프의 평평한 형상이 HMT 볼로 하여금 캐리어부터 더 맣이 분리되게 하고 도25에서의 LJT 범프의 평평한 형상이 범프로 하여금 리플로 동안 외부로 연장하도록 하여 범프의 말단부를 이미 범프로부터 떨어져 위치된 접속기에 접속하도록 하기 때문에 캐리어 상의 접속기가 충분히 평면적이지 않은 경우에 유용하다.
도26는 구형 프리폼(672)이 범프(630)내에서 떠 다니는 다른 실시예를 예시한다. HMT 볼 프리폼은 원래부터 배치 동안 LJT 결합 재료 내에서 도24에서와 같이 부착되어 있거나, 또는 LJT 결합 재료와 결합되어 리플로 동안 패드를 벗겨내어 LJT 물질에 더해질 수 있다.
도27는 경화 처리되지 않은 결합 재료의 원형 단면 또는 사각 단면 범프(682)를 포함하는 본 발명의 다른 플립 침(680)을 예시한다. 도28는 원뿔형 또는 피라미드형 단면부를 갖는 플립 칩(680)의 특정 실시에의 일부를 예시한다.
도22를 참조하여 상기 언급된 바와 같이 플립 칩은 전자 장치(606)를 구비한 반도체 표면(604)을 갖는 기판(602)과, 이 장치에 접속되고 절연 층(610)에 의해 분리되며 표면상에 고 용융 온도의 복수의 전도 금속 패드(612)를 포함하는 둘 또는 그 이상의 와이어링 층(608) 및, 패드에서 윈도우(618)를 가지고 반도체 표면을 코팅하는 패시베이션 층(616)을 포함한다. 경화 처리되지 않은 페이스트의 범프(682)는 패드를 용융시키거나 칩을 손상시키지 않고서 솔더 리플로 접착하기 위한 패시베이션 층 및 전자 장치의 최대 온도보다도 낮고, 패드의 용융 온도보다 충분히 낮은 결합 온도를 가진다.
범프(682)는 캐리어 및 금속 입자의 투명 액상(transient liquid phase, TLP) 본딩 시스템일 수 있다. 이러한 TLP 시스템은 귀금속 입자보다 적은 것이 바람직한 적은 중량 비율의 고 순도 Sn 입자와 혼합되거나 적은 중량 비율의 고 순도 Sn 입자로 덮인 거의 귀금속인 다른 금속입자 또는, 고 순도 Pb, Cu, Ag 또는 Au 입자와 같은 솔더 합금에 일반적으로 사용되는 금속 입자를 포함한다. 상이한 재료가 만나면, 이 재료의 공융 혼합이 성장하여 입자들 간에 접속을 형성한다. TLP 시스템용 캐리어는 물이나 알코올과 같이 액체이거나, 열 경화성 재료(바람직하게는 에폭시)와 같은 경화 처리되지 않은 유기 금속 또는, 전도성을 갖도록 하기 위해 Ag, Au 또는 Cu와 같은 전도 금속의 전도 입자로 채워진 열 가소성(바람직하게는 접착성 있는) 페이스트 일 수 있다. 이와 달리, 범프는, 바람직하게는 상기 주위 대기의 온도를 의미 있는 정도로 상승시킴으로써 증발(제거)되어야 하는 바람직하게는 유기물인 용제를 포함하는, 경화 처리되지 않은 전도성 접착 페이스트 일 수 있다.
바람직하게는, 경화 처리되지 않은 결합 재료는 액체(물이나 알코올)같은 캐리어내의 금속 입자(합금 입자이거나 순수 금속 입자의 혼합물 또는 그 화합물)의 솔더 페이스트이며, 리플로 동안 용융된 솔더 합금을 형성하는 보통의 다른 성분이다. 세라믹 캐리어에 있어서, 금속 원소 Pb 및 2% 내지 15%의 Sn, 더욱 바람직하게는 3% 내지 10% Sn을 포함하는 HMT 솔더 페이스트가 사용되는 것이 바람직하다. 유기 기판에 있어서, LJT 솔더 페이스트는 Pb 및 중량 비율이 40% 내지 90% Sn, 더욱 바람직하게는 60% 내지 80% Sn, 가장 바람직하게는 약67%정도의 Sn이 원소로 사용되는 것이 바람직하다. 솔더 페이스트는 리플로 후에 잔류물로 남더라도 물로 씻어내어 제거될 수 있는 플럭스(워터-클린 페이스트로서 알려짐)를 포함하는 것이 바람직하며, 더욱 바람직하게는, 리플로 후에 제거될 필요가 없는 실질적으로 비활성인 적은 양의 잔류물(노-클린 페이스트라고 알려짐)만을 남기는 시트르산 또는 아디프산과 같은 플럭스를 포함한다.
도 29는 경화 처리되지 않는 LJT 결합 재료로 덮인 HMT 금속의 코어(core)(684)를 포함하는 범프(682)에 대한 실시예를 도시한다. 이 코어는 범프(682)에 대해 상기 언급된 바와 같이 형성된 HMT 범프 또는 HMT 솔더 프리폼일 수 있다. 경화 처리되지 않은 재료는, 부분적으로 경화 처리되어, 취급을 단순하게 하든지, 혹은 결합 재료가 쑥 빠지지 않으면서 스크리닝 스텐시로부터 분리되게 할 수 있다.
도 30은 회로 보드(694)의 상호접속기(692)에 순차적으로 부착하기 위한 본 발명의 플립 칩 캐리어(690)를 묘사한다. 캐리어 기판(696)은 절연 층(700)으로 덮일 수 있는 베이스(698)를 포함한다. 이 베이스튼 와이어링 층을 형성하기 전에 절연체로 코팅되어야 하는 INVAR, Cu-INVAR-Cu, Al 또는 Cu와 같은 금속일 수 있다. 이 절연체는 건식 증착된 미세구조를 갖는 것이 바람직한 SiC 또는 AIN과 같은 세라믹 코팅이거나, 열 경화성 재료, 열 가소성 재료와 같은 유기물 또는, 바람직하게는 습식 스펀(wet spun)이거나 건식 적층된 폴리이미드 막일 수 있다. 이 베이스는 베릴륨이거나 바람직하게는 질산 알루미늄, 더욱 바람직하게는 알루미나와 같은 세라믹인 것이 바람직하며 또는, 열 경화성 재료, 열 가소성 재료, PTEE 또는 폴리이미드 재료를 포함하는 강성 또는 가요성 유기 기판이다. 강성 유기기판은 대표적으로, 바람직하게는 유기 수지로 코팅된 섬유를 형성하도록 직조된 PTFE, 유리 또는 세락믹과 같은 절연 광섬유로 채워져 있다. 가요성 유기 기판은 바람직하게는 스퍼터링에 의해 금속으로 코팅될 수도 있는 폴리이미드와 같은 절연막의 적층 구조물을 포함하거나, 구리 필름 상에 형성된 절연 필름일 수 있으며 또는, 바람직하게는 호일 및 막 층 사이에 점착성 층을 갖는, 절연 막 및 구리 호일이 교대로 형성되어 있는 적층일 수 있다.
도 31은 도 30의 모듈의 일부를 예시한다. 이 기판은 와이어링 층(706)을 갖는 절연 칩 본딩 표면(702)을 포함하되, 이 와이어링 층은 유기체나 세라믹 상의 구리 층 또는 세라믹 상의 알루미늄 층과 같은 건식 증착을 나타내는 미세구조를 갖는 금속 층일 수있으며, 바람직하게는 표면(702)상에 증착된 구리 또는 에칭된 구리 호일의 패턴을 포함한다. 와이어링 패턴은 칩 접속 어레이(708)를 포함한다. 이 접속은 바람직하게는 구리인 와이어링 층(706)의 수평 금속 패드(710) 및 바람직하게는 3% 내지 10% Sn을 갖는 Pb 솔더인 HMT 금속(712)의 범프를 포함한다. HMT 범프는 HMT 솔더 페이스트로부터 형성되었음을 나타내는 미세 구조를 가지며, HMT 범프 내 또는 그 표면상에 노-클린 솔더의 잔류물의 트레이스를 포함한다. 이 접속은 또한 패드 상에서 또는, 만약 제공된다면 HMT 범프 상에서 연장하는 LJT 결합 재료의 범프(714)를 포함하는 것이 바람직하다. LJT 재료는 바람직하게는 40% 내지 85% Sn을 갖는 Pb 솔더인 금속 솔더인 것이 바람직하다.
도 30에서, 단자(720)이 접속용 캐리어 기판으로부터 다른 기판(694)의 상호접속기(692)까지 연장되며, 결합 재료(724)가 칩을 캐리어 패드(726)에 접속하도록 도포되는 동안 단자를 캐리어 상에 고정하는 클립(722)을 가질 수 있다.
도 32는 도 31 및 도 32를 참조하여 상기 언급된 캐리어(690)에 유사한 캐리어(732) 및 도 27 내지 도 29의 칩(680) 또는 도 21 내지 도 26의 칩(600)에 유사한 플립 칩(734)을 포함하는 본 발명의 플립 칩 모듈(730)을 예시한다. 조인트(735)는 캐리어(732)와 플립 칩(734) 사이에서 연장된다. 플립 칩은 접속(708)의 HMT 범프(712)상에 놓여진 것으로 도시된 수평 노출된 패드(738)를 포함하는 접속기(736)를 갖는다. 바람직하게는, 유기 캐리어의 LJT 결합 재료(740)가 접속기와 접속 사이에서 접착하여 칩을 캐리어에 전기적 및 기계적으로 상호접속한다. LJT 재료는 도 22의 물질(634)에 대해 상기 언급된 것과 동일하다. 바람직하게는, 도33에서 가장 잘 묘사된 바와 같이, 노-클린 플럭스의 잔류물(742)이 캐리어의 상부 또는 LJT 솔더 상에 포함되거나, 칩의 하부 표면상 또는 리플로된 솔더 페이스트 내에 포함된다.
이 칩은 조인트(735)의 약화를 감소시키기 위해 선택된, 바람직하게는 세라믹 또는 유리와 같은 절연 입자(746)로 채워진 에폭시와 같은 유기 물질(744)로 캡슐화되는 것이 바람직하다.
도 33은 도 32의 플립 칩과 플립 침 모듈 사이의 조인트(735)중 하나에 대한 상세도를 도시한다.
도 34는 접속기(636)가 수평 패드(738) 상의 HMT 범프(750)를 포함하며 소량의 경화 처리된 LJT 결합 재료(740)에 의해 접속(708)의 수평 패드(710)에 조인트되는, 조인트(735)에 대한 다른 실시예를 묘사한다. 제 35도는 제각기 캐리어의 접속 패드(710) 및 칩의 접속기 패드(738)에 접속된 HMT 범프(712, 750)를 갖는 조인트(735)에 대한 다른 실시예를 도시한다. (도시된 바와 같이) 접속 패드 또는 캐리어 중 하나 상에서 범프가 평평해져 리플로하기 전에 제 위치로부터 칩을 바이어싱하는 만곡된 표면의 경향성을 감소시킨다. 이 범프는 LJT 물질(758)에 의해 서로 접속된다. 바람직하게는 이 HMT 범프가 하나 또는 둘 모두 경화 처리된 결합 재료의 미세 구조를 나타내며 LJT 결합 재료가 경화 처리된 결합 재료의 미세 구조를 나타낸다. 도 36은 칩의 수평 접속기 패드(738)로부터 캐리어의 수평 접속 패드(710)로 연장하는 LJT 결합 재료(752) 또는 경화 처리된 HMT를 갖는 조인트(735)에 대한 다른 실시예를 기술한다. 세라믹으로 코팅된 금속 또는 세라믹 기판에 있어서, 결합 재료(752)는 HMT 솔더인 것이 바람직하며, 유기물로 코팅된 금속 또는 유기물에 대해, 결합 재료는 LJT 솔더인 것이 바람직하다. 도 37은 Cu, HMT 솔도로 덮인 Cu 또는, 바람직하게는 HMT 솔더와 같은 구인 것이 바람직한 HMT 금속의 프리폼(754)을 포함하는 조인트(735)에 대한 다른 실시예를 예시한다. 경화 처리된 LJT 솔더(756, 758)는 프리폼을 접속기 패드(738) 및 결합 패드(710)에 제각기 접속한다. 바람직하게는, 결합 재료(756, 758)가 거의 동일한 리플로 온도를 가지며, 더욱 바람직하게는 동일 조성을 갖는다. 볼이 패드(710)와 패드(738) 사이의 중심 위치에서, 패드(710, 738)에 거의 평행한 평면 내에서 표류하여 약화를 최소화하는 대칭적 조인트를 형성하도록 조인트(756, 758)가 동시에 용융되는 것이 바람직하다.
도 38a는 상호 접속 구조 상에 순차적으로 배치하기 위한 범프된 캐리어(780)를 도시한다. 부착 기판(782)이 각각의 칩에 대해 하나 이상의 칩 접속 어레이(788, 790)를 포함하는 본딩 와이어링 층(786)을 갖는 칩 본딩 표면(784)을 포함한다. 부착 기판은 기판 베이스(698)에 대해 이미 언급된 바와 같이 유기물, 세라믹 또는 금속 기반의 기판일 수 있다. 캐리어는 또는 부착 표면으로부터 말단부(798)로 연장하는 금속 접속기(796)를 포함하는 부착 와이어링 층(794)을 갖는 부착 표면(792)을 포함한다. 접속기는 구리의 수평 패드(800)를 포함하며 바람직하게는 세라믹 또는 세라믹 코팅된 금속 기판에 대해 HMT 범프(802)를 포함한다. 이 접속기는 사각 단면부 또는 원형 단면부를 가질 수 있다. LJT 결합 재료(804)는 접속기의 말단부 상에서 연장된다.
칩 본딩 표면 및 부착 표면은 도시된 바와 같이, 부착 기판의 동일한 측면상에 있거나, 또는 반대 측면 상에 있을 수 있다. 이들이 반대 측면 상에 있는 경우, 비아(806)는 본딩 와이어링 층(786)과 부착 와이어링 층(794) 사이를 전기적으로 접속하는 전도 물질로 채워진 기판을 관통하는 홀이다.
범프된 캐리어의 한 특정 실시예에서, 4 수평 팩의 표면 실장 접속을 위한 회로 보드 상의 접속기의 구성에 대한 미러 영상인 것이 바람직한 사각 단면부의 접속 또는 어레이 도 38b 및 도 39에서 도시된 바와 같이 배열된다. 바람직하게는 LJT 솔더의 장원형 범프(obolng bump)(808)가 패드 상에 실험에 의해 최상으로 결정된 임계 양의 LJT 솔더를 제공함으로써 패드(800)의 거의 중간에서 형성된다.
도 40은 절연 막의 접속 표면(820)상의 접속 패드(818) 및 절연 막의 결합 표면(816)상의 결합 패드(814)를 포함하는 금속 막(812) 및 유기 막의 가요성 기판(810)을 갖는 본 발명의 범프된 캐리어의 다른 특정 실시예를 도시한다. 이 금속 필름은 (예를 들면, 스퍼터링에 의해) 유기 막 상에 건식 증착되거나, 접착 층(822)을 사용함으로써 또는 직접적으로 유기 막에 적층된 패터닝된 금속 호일일 수 있다. 바람직하게는 금속 호일이 구리 호일이고, 절연 층이 폴리이미드의 건식층이며, 이들은 스테이 스틱 접착성 건식 층(dry layer of stay stick adhesive)으로 적층된다. 접속(824)은 패드(814)와 LJT숄더의 반구형 범프(828)를 포함하며, 구형 프리폼(830)을 포함할 수 있다. 유사하게, 접속기(826)는 패드(818)와 LJT 숄더의 반구형 범프(832)를 포함하고, 구형 프리폼(834)을 포함할 수 있다. 크롬산 전환 또는 양극 산화 처리에 의해 코팅될 수 있는 알루미늄 또는 (니켈로 코팅될 수도 있는)구리와 같은 금속 프레임(836) 이 접속 표면에서 절연 막에 적층 되어 접속기(826)를 수평 평면 내에 고정한다. 적층이 요구되는 경우, 바람직하게는 건식 접착 층인 접착 층(838)이 제공될 수 있다.
도 41은 도시된 패드(814) 및 패드(818) 사이를 상호접속하는 복수의 와이어(840)를 몇 개만 갖는 와이어링 층(812)의 하부 패드(814) 및 패드(818)의 배열을 도시한다.
도 42 내지 도 45는 도 40의 접속기(826)에 대한 다양한 특정 실시예를 도시한다. 도 42는 솔더(842)로 패드(818)에 접속된 프리폼(834)을 도시한다. 바람직하게는 솔더(842)가 프리폼(834)의 솔더와 범프(832)의 솔더사이에서 중간 응용 온도를 가지고, 바람직하게는 이것이 솔더(842)용 공융 Pb/Sn 솔더 및 볼(834)용 고 Pb 솔더를 제공함으로써 달성되며, 볼을 패드에 접속하기 위해 리플로 동안 온도가 고온에서 유지됨으로써 부가의 Pb를 솔더(842)에 녹여 자신의 용융 온도(액상)를 상승시킨다. 접속기에 대해 경성 금속 플레이트를 가압(pressing)함으로써 접속기가 평평하게 되어, 접속기의 말단부에 거의 수평 영역(844)을 형성할 수 있다. 도 43는 프리폼이 LJT 재료 내에서 자유롭게 떠다니는 버전을 도시한다. 도 44는 어떤 HMT 프리폼은 없지만 LJT의 외부 영역(846)을 갖는, 이송 기판의 원뿔형 또는 피라미드형 홀 벽과 접촉하여 냉각함으로써 형성된 접속기를 도시한다. 도 45는 이송 기판의 홀의 수평 하부 벽과 접촉하여 냉각됨으로써 형성된 수평 하부를 갖는 LJT 물질(832)과 패드(818)에 고온 접촉 접속되거나 용접되거나 리플로된 HMT 프리폼을 도시한다.
도 46은 본 발명의 범프된 모듈(860)을 예시한다. 이러한 모듈은 캐리어에 접속된 하나 이상의 본드 칩(864) 및/또는 하나 이상의 플립 칩(862)을 가지며, 도 38 및 도 40의 범프된 캐리어(780, 809)를 포함한다.
플립 칩은 건식 증착되거나, 프리폼되거나, 주입되거나 전기 도금된 솔더를 사용함으로써 또는, 솔더 스퀴지를 부착 표면상의 포토레지스트 코팅내의 홀로 리플로하여 접속될 수 있으며, 보다 바람직하게는 이미 언급된 바와 같이 노-클린 잔류물의 트레이스 및 리플로된 솔더 페이스트의 조인트 미세구조를 초래하는 본 발명의 고온 이송 방법에 의해 접속될 수 있다.
와이어 본드 칩(864)은, 보통 훨씬더 크다는 점을 제외하고 도 22의 알루미늄 와이어링 패드(614)와 유사한 와이어 본딩 패드(866)의 주변 행을 포함한다. (알루미늄과 같은)본딩 와이어(868)는 부착 기판(874)의 결합 표면(872) 상의 와이어 본딩 패드(870)와 칩의 대응하는 각 와이어 본딩 패드 사이를 잇는다. 바람직하게는, 와이어 본드 칩, 본딩 와이어 및 결합 패드가 유기 재료(876)로 캡슐화된다.
도 47 및 도 48은 본 발명의 모듈 또는 캐리어의 하부 표면상의 접속(878)의 배열에 대한 다른 실시예를 도시한다. 접속은 도 38, 도 40 또는 도 42 내지 도 45에서 도시된 실시예 중 하나이거나 또는 이러한 실시예의 조합체일 수 있다. 도 47는 모듈 또는 캐리어의 하부 표면의 각 에지를 따라 접속기의 주변 행을 도시한다. 도 48은 모듈 또는 캐리어의 하부 표면상에 채워진 접속기 그리드 어레이를 도시한다.
도 49는 본 발명의 핀 헤더(880)를 도시한다. 바람직하게는 세라믹 또는 강성 유기체인 기판은 바람직하게는 원형인 관통 홀(884)을 갖는다. 고온 또는 콜드 스웨이지되어 접속 단부로부터 연장하여, 홀을 지나 기판으로부터 외부로 핀의 말단부(890)이 접속 단부로부터 연장하여, 홀을 지나 기판으로부터 외부로 핀의 말단부(890)까지 연장한다. 반구형 결합 재료(891)가 핀의 접속 단부에 접속된다. 결합 재료는 스텐실이 부착물을 손상시키지 않고 제거되도록 하기 위해 부분적으로 경화 처리된 것을 포함하며 경화 처리되지 않을 수 있다. 경화 처리되지 않은 재료는 특히 거의 Pb/Sn 공융 솔더인 솔더 페이스트일 수 있다. 바람직하게는 결합 재료는, Pb 및 35% 내지 85% Sn, 더욱 바람직하게는 Pb 및 55% 내지 75% Sn인 리플로 된 LJT 솔더이다. 노-클린 플럭스의 잔류물(892)은 리플로된 숄더 페이스트 상에 또는 그 내에 포함되거나 기판의 하부 표면상에 포함되고, 결합 재료의 미세구조는 솔더 페이스트를 리플로함으로써 생산되었음을 나타낸다.
도 50은 핀 헤드(893)가 원주형인 도 49의 핀 헤더의 핀 헤드에 대한 다른 실시예를 도시한다. 이 실시예에서 핀이 홀(884)에 접착되거나 억지로 맞춰지지 않도록 핀을 제 위치에 유지하기 위해 두꺼워진 영역(894)을 갖는다.
도 51은 칩 캐리어 모듈(902)이 회로 보드(904)에 접속되는 본 발명의 상호접속 구조(900)를 도시한다. 도 52는 모듈과 보드간을 접속하는 조인트(906)를 갖는 상호접속 구조를 좀 더 상세히 도시한다. 모듈은 건식 접착 필름(914, 916)에 의해 폴리이미드 필름(912)에 적층된, 패터닝된 두 개의 구리 호일층(908, 910)의 가용성 캐리어 기판을 포함한다. 금속 호일의 외부 및 노출된 접착 층은 솔더 레지스트와 같은 절연 층(918, 920)의 습식 도포로 코팅된다. 이와 달리, 이들 구리 호일 층(908, 910)의 하나 또는 둘 모두가 어떤 접착제 없이 폴리이미드의 층(912)상으로 증착되고 다른 구리 층이 습식 도포된 절연 층(918, 920)중 하나를 대체하는 다른 건식 폴리이미드 층상으로 (열 및 압력에 의해)적층된다. 또한, 건식 폴리이미드 대신에 사용될 수 있다. 구리 호일 층(908)은 모듈(902)을 형성하기 위해 칩(924)을 캐리어 상으로 와이어 본딩하는 (바람직하게는 구리)접속 패드(922)를 포함한다. 와이어 본딩 와이어(926)는 패드(922)와 바람직하게는 알루미늄인 칩 와이어 본딩 패드(928)사이를 잇는다. 프레임(930)은 접착 층(932)을 이용하여 캐리어 기판에 적층되며 접속 패드를 수평 평면 내에 고정한다. 도 40의 접착 층(838) 및 프레임(836)에 대한 언급이 전반적으로 프레임(930)에 적용 가능하다. 히트 스프레더(934)는 접착 층(936)에 의해 프레임에 부착된다. 칩이 접착 층(938)에 의해 가용성 기판에 접착되며 열 전도체(940)가 칩의 전자 소자를 억제하는 패시베이션 층(942)과 히트 스프레더(934)사이에 연장되어 있다.
상호접속 기판(904)은 절연 층(952, 954, 956)에 의해 분리된 와이어링 층의 각 인접 쌍을 갖는 적어도 하나, 보다 바람직하게는 둘 또는 그 이상의 와이어링층(944, 946, 948, 950)을 포함한다. 상호접속 기판(904)은 강성 또는 가용성 유기 기판일 수 있으며, 열 경화성 재료, 열 가소성 재료, PTFE 또는 폴리이미드의 절연 층을 포함할 수 있다. 가요성 유기 기판 실시예는 바람직하게는 스퍼터링에 의해 금속으로 코팅될 수도 있는 폴리이미드와 같은 하나 이상의 절연 막의 적층된 구조이거나, 구리 호일 상에 형성된 절연 코팅이거나, 바람직하게는 호일 및 필름층 사이의 접착 층을 갖는 건식 절연 필름 및 구리 호일의 다른 층의 적층일 수 있다. 도시된 바와 같이, 강성 유기 기판은, 바람직하게는 유기 수지로 코팅된 섬유를 형성하기 위해 직조된, PTFE, 유리 또는 세라믹과 같은 절연 보강 광섬유로 채워진 강성 절연 층에 의해 분리된 층착된 구리 또는 패터닝된 구리 호일 층을 포함한다. 강성이든 가요성이든 간에, 이 상호접속 기판은 복수의 금속 와이어링 층을 포함한다.
조인트(906)는 와이어링 층(944)의 패드(952) 및 구리 호일 층(910)의 패드(950)를 포함한다. HMT 금속으로 된 구형 프리폼(954)이 사전결정된 거리만큼 패드를 분리하고, LJT 결합 재료(956, 958)의 부착물이 프리폼을 전기적으로 및 기계적으로 패드(950, 952)에 제각기 접속한다.
도 53은 결합 재료(960)가 패드(950)와 패드(952) 사이에 연장되어 있는 조인트(906)에 대한 다른 실시예를 도시한다. 캐리어 기판 또는 상호접속 기판 중 하나가 유기물 또는 유기물로 코팅된 금속인 경우, 결합 재료는 LJT 재료인 것이 바람직하다. 그렇지 않은 경우라면, 재료(960)는 HMT 재료인 것이 바람직하다.
도 54는 모듈(902)이 복수칩 다층 세라믹 모듈이고 상호접속 구조(904)가 두 개의 금속 층을 갖는 가요성 유기 기판인 다른 실시예를 도시한다. 이 경우, 조인트는 패드(950) 상의 반구형 리플로 된 HMT 솔더 범프를 포함할 수 있다. LJT 결합 재료(964)와 패드(952) 사이를 잇는다.
도 55는 기판(974) 상에 HMT 금속 패드(972)를 포함하는 와이어링 층(971)을 갖는 본 발명의 상호 접속 구조(970)를 예시한다. 도 52 및 도 54에 관련된 상호접속 기판(904)에 대한 언급이 전반적으로 기판(974)에 적용된다. 가장 바람직하게는, 기판(974)이 에폭시와 같은 유기 열 경화성 재료로 채워진 직조된 섬유 유리를 포함한다. 다수의 (바람직하게는 구리)패드(972)는 리플로 된 솔더 페이스트인 것이 바람직한 LJT 결합 재료(976) 범프에 의해 덮인다. 바람직하게는 이 범프가 대략 공융 37%/63% Pb/Sn 솔더 합금이며, 바람직하게는 노-클린 플럭스의 잔류물이 패드(972)에 대한 윈도우를 가지며 와이어링 층(971)을 덮는 솔더 레지스트(980)의 코팅 상이나 보드 표면(978)사이나 범프 상 또는 솔더 내에 있다. 기판(974)의 반대 측 상의 제2와이어링 층(982)이 제2솔더 레지스트(984)층에 의해 덮인다. 전도 비아(986)는 와이어링 층 사이를 이어 패드와 제2와이어링 층 사이를 접속한다.
도 56은 본 발명의 상호접속 어셈블리(990)의 특정 실시예를 도시한다. 모듈(992 및/또는 994)은 상호접속 기판(96)에 접속되어 어셈블리를 형성한다. 이 기판은 도 52에서 언급된 기판(904)과 유사하다. 하나 이상의 모듈은 도 32의 모듈(730)에 대해 상기 언급된 바와 같이 캐리어에 접속되는 플립 칩을 포함한다. 플립 칩과 모듈 사이의 조인트는 솔더가 리플로된 솔더 페이스트임을 나타내는 미세구조를 갖는 솔더를 포함한다. 플립 칩의 하부 또는 모듈의 상부나 조인트 상 또는 그 내측에 노-클린 플럭스 잔류물이 있을 수 있다.
도 57은 하나 이상의 노드(1002, 1004)가 네트워크 내에서 상호접속될 수도 있는 본 발명의 정보 처리 시스템(1000)을 예시한다. 하나 이상의 노드가 중앙 프로세싱 유닛(central processing unit, CPU)(1006)을 포함하며, CPU의 프로세싱을 지시하는 RAM(1008)과 통신하고 입력 및 출력 프로세서(I/O)(1010)와 통신한다. 노드간의 통신은 (전기적 또는 광학적)케이블(1012)에 의하거나 음향 또는 방송 전자기파에 의할 수 있다. CPU 역시 본 발명의 상호 접속 어셈블리(990)와 통신하여 고 신뢰성 고속 시스템을 제공한다.
도 58은 본발명의 결합 재료 홀더(1020)의 특정 실시예를 예시한다. 홀더 베이스(1022)의 재료는 결합 재료(1024)의 결합 온도에서 단단하게 남아있다. HMT 재료는 대표적으로 230℃ 이상으로서 일반적인 유기 재료에 비해 지나치게 높은 결합 온도를 갖는다. HMT 결합 재료에 대해, 금속 또는 세라믹 베이스가 바람직하다. LJT 결합 재료에 대해, 베이스는 유기 재료를 포함할 수 있다. 홀(1026)은 재료 홀더의 한 측면 상의 이송 표면(1028)내에서 형성된다. 이 결합 재료는 홀 벽에 잘 접착하지 않으며, 결합 온도에서 가열된 경우, 바람직하게는 이송 표면내의 홀 벽이나 홀(1028) 또는 이송 표면에도 또한 접착하지 않는다. 홀은 결합 재료를 소자의 단자에 이송하기 위해 소자(1032)의 단자(1030)의 배열에 대한 미러 영상으로 배열된다.
베이스는 원래 결합 재료가 잘 접착하지 않는 재료로 이루어질 수 있으며 또는, 홀 벽 및 바람직하게는 이송 표면 또한 결합 재료(1024)가 잘 접착하지 않는 물질로 이루어진 코팅부(1034)일 수 있다. 또한 (부착 표면 및 홀의)표면은, 접착성을 감소시키기 위해, 각각의 재료의 몰딩 또는 캐스팅에 사용되는 릴리징 재료와 같은 릴리징 재료 또는 윤활제를 도포함으로써 처리될 수 있다. 이와 달리, 이들 표면은 마이크로-에칭에 의해 처리될 수 있다.
HMT 솔더의 결합 재료에 대해, 베이스 재료 또는 이송 기판이 바람직하게는 티탄, 몰리브덴, 또는 (산화된)니켈, 스테인레스 스틸이거나, 보다 바람직하게는 용융된 솔더에 젖지 않는 SiC 또는 AIN과 같은 세라믹 또는 고 크롬 스테인레스 스틸이다. 이와 달리, 코팅된 기판이 철, INVAR, Cu-INVAR-Cu의 베이스로 사용되거나, 보다 바람직하게는 실리콘 부착 기판에 이송하기 위한 실리콘 이송 기판으로 사용될 수 있다. 이들 재료는, 바람직하게는 건식 증착 스퍼터링에 의해 베이스 재료 상에 신뢰성 있게 증착될 수 있고 용융된 솔더에 잘 젖지 않는 세라믹 또는 다른 금속에 의해 코팅될 수 있다. 이러한 물질로는 크롬, 몰리브덴, 티탄, 텅스텐, (연속적으로 산화된)니켈 및 이들의 화합물 및 바람직하게는 티탄 질화물과 같은 세라믹이 있다.
TLP 시스템 또는, 전도성 접착제나 공융 Sn/Pb 솔더와 같은 LJT 재료에 대해, 폴리이미드 기판 또는 직조된 섬유 유리로 채워진 에폭시와 같은 유리 기판이 바람직하다. 또한 LJT 재료에 있어서, 유기 솔더 레지스트와 같은 유기 코팅이 이러한 LJT 재료용 유기 베이스 또는 금속에 대해 사용될 수 있다. 예를 들면, LJT 재료를 플립 칩에 도포하기 위해, 실리콘 베이스가 폴리이미드로 코팅될 수 있으며 홀이 레이저 드릴링 되거나 포토리소그래픽 방법에 의해 형성된다.
도 59, 도 60 및 도 61는 홀(1026)의 다른 실시예를 도시한다. 이 홀은 도 62 및 도 63에서 도시된 바와 같이 원형 또는 삭각형 단면부를 구비할 수 있다. 바람직하게는, 벽이 사각형 홀 사이에서 적어도 0.050㎜두께이며, 원형 홀 사이에서 0.025㎜두께이다. 바람직하게는, 이 홀은 사각형 경계를 규정하는 경계 홀(1036) 및 사각형 내측에 있는 다수의 내측 홀(1038)을 포함하며, 이 내측 홀을 경계 홀로부터 어느 정도로 떨어져 위치한다. 바람직하게는, 이 내측 홀은 경계 홀 사이에서 경계를 따라 적어도 거의 최소 거리 정도로 경계로부터 떨어져 위치하고 있다.
도 64는 전단 기판(a front substrate)(1042) 및 후단 기판(a back substrate)(1044)을 포함하는 본 발명의 다른 특정 실시예내의 층상 접착 재료 홀더(a layered adhesive material holder)(1040)를 도시한다. 이송 표면(1046)은 전단 기판의 전면 상에 위치해 있고, 전단 기판의 후 표면(1048)은 후단 기판의 후단 표면(1050)을 마주보며 위치하여 블라인드 홀(1052)을 형성한다. 도 58의 표면(1028) 및 기판(1022)의 재료에 대한 언급은 전반적으로 표면(1046, 1050) 및 기판(1042, 1044)에 적용가능하다. 전단 기판 내의 관통 홀은소자 단자의 미러영상이며, 결합 재료는 이 소자 단자 상으로 이송될 것이다.
도 65는 홀이 피라미드대 또는 원뿔대의 모양으로 형성되는 층상 홀더(1040)의 다른 실시예를 도시한다. 바람직하게는, 경화 처리된 결합 재료가 냉각될 때 홀의 측벽에 맞대어 있는 경우, 벽은 쉽게 분리될 수 있도록, 바람직하게는 홀의 중심 축에 대해 5°내지 45°의 각도, 더욱 바람직하게는 이 축에 대해 10°내지 20°의 각도로 충분히 가늘어져야 한다.
바람직하게는 전단 플레이트가, 플레이트 사이에서 한 홀로부터 다른 홀까지, 냉각 후에 남아있는 전도 브릿지를 형성하기 위해 고온 이송 동안 플레이트가 충분히 분리되는 것을 방지하도록 기계적 스프링 또는 자기력에 의하거나 전단 플레이트를 원형 후단 플레이트 위로 뻗게 함으로써 또는 진공이나 다른 방법에 의해, 후단 플레이트에 대해서 바이어스 된다. 전단 플레이트를 후단 플레이트 쪽으로 끌어당기도록 후단 플레이트 아래 또는 후단 플레이트 내에 자기화된 플레이트 또는 절연된 자석을 제공하거나, 철 또는 자기 스테인레스와 같은 자석 물질로 된 전단 플레이트를 제공함으로써, 자기력이 작용될 수 있다.
도 66은 소자(1066) 상의 절연 코팅(1064)에 맞대어 놓인 이송 표면(1062)을 갖는 스크린(1060)을 도시한다. 스크린내의 홀(1068)은 코팅내의 윈도우(1070)와 나란히 정렬한다. 윈도우는 제각기, 스크리닝 표면(1074)으로부터 홀내로 이동될 결합 재료(도시되지 않음)가 증착되게 되는, 구리와 같은 HMT 재료로 이루어진 패드(1072)를 포함한다. 스텐실(1060)은 도 64 및 도 65 내의 전단 플레이트(1042)와 유사하며, 도 64 및 도 65의 전단 플레이트 및 도 65 의 전단플레이트 및 도 58, 도 62 및 도 63의 이송 플레이트에 대한 상기 언급은 전반적으로 스크린에 적용가능하다.
도 67은, 홀이 스크리닝 표면(1074)으로부터 외부 쪽의 이송 표면(1062)으로 약5° 내지 약45°의 각도, 더욱 바람직하게는 약10° 내지 약25°의 각도로 가늘어지는, 도66의 홀(1068)에 대한 다른 실시예를 도시한다. 각 홀은 LJT 솔더 페이스트(1076)와 구형 hmt 금속 프리폼(1080)을 포함한다. 홀 벽은, 실질적으로 모든 솔더가 소자(1066)상에 남도록 하면서 리프로된 솔더 페이스트가 잘 접착하지 않는 재료로 이루어진 박층(1078)으로 덮이어, 스텐실이 냉각 전/후에 리플로된 페이스트로부터 분리될 수 있도록 한다.
도 68은 본 발명의 프린팅 머신(1100)을 도시한다. 소자(1102) 또는 후단 플레이트는 하부 플레이트로부터 연장하는 나사나 핀(1106) 및 하부 플레이트(1104)에 의해 머신에 관하여 고정된 위치에 유지된다. 스크린(1108) 또는 이송 플레이트는, 핀 또는 바람직하게는 나사(1110)에 의해 소자의 상부 상에 제대로 유지된다. 하부 플레이트는 핀 또는 나사(1114)에 의해 프린팅 머신의 프레임(1112)내에 유지된다. 소자 및 스크린은 리플로 오븐으로 로딩될 수 있는 하나의 유닛(1116)으로서 함께 머신으로부터 제거될 수 있다. 이 머신은 또한, 함께 선형 모터를 형성하는 나사(1122) 및 모터(1120)에 의해 스크린을 가로지르게 되는 경질의 고무 스퀴지인 것이 바람직한 블레이드(1118)를 포함한다. 이 블레이드는 결합 재료 페이스트(1124)를 스크린내의 홀(1126)내로 증착한다.
스텐실은, 소자에 대해 나사로 조여지는 경우, 스프링 힘에 의해 소자에 대해 바이어스되도록 도 69에서 도시된 바와 같이 활 모양이 되는 것이 바람직하다. 스크리닝 동안, 중력과 블레이드도 역시 스텐실을 소자에 대해 바이어스한다. 유닛(unit)이 제거된 경우에는, 스프링 힘이 계속해서 스텐실을 소자에 대해 바이어스함으로써, 결합 재료를 이송하기 위한 가열 동안 홀 사이의 결합 재료 브릿지가 스텐실과 소자 사이에서 형성되는 것을 방지하도록 한다.
이와 달리 또는 이와 더불어, 후단 플레이트(1102)나 하부 플레이트(1104)가 자성체이며, 전단 플레이트 또는 스텐실(1108)이 인력이 작용되는 자석 재료로 제작되어 스텐실을 소자에 대해 바이어스한다.
도 70은, 페이스트(1124)가 가열되고 이송되는 동안 유닛(1116)을 고정하고 스크린(1108)을 소자(1102)에 대해 바이어스하는 고정 부채(a fixture)(1130)를 도시한다. 이 고정 부재는 기계적 스프링을 포함하여 스크린 소자에 대해 바이어스하도록 힘을 인가한다. 스프링은 스프링지지 플레이트(1136)에 함께 힘을 가하는 볼트(1134)에 의해 프리세트(preset)된다.
도 71은 스텐실(1108)을 소자(1102)에 대해 바이어스하는 유닛(1116)에 대한 다른 실시예를 도시한다. 이 유닛은 또한 굽은 하부 플레이트(1104) 및 스텐실을 팽팽하게 하여 스텐실을 소자에 대해 바이어스하는, 조절가능한 스프링(1138)을 포함한다. 이 실시예는 소자(1102)가 충분히 가요성 있는 강성 유기 회로 보드인 경우 사용될 수 있으며, 소자가 가요성 회로 보드인 경우 특히 유용하다. 전반적으로 이 방법은, 대부분 매우 딱딱한 세라믹 소자인 경우나, 소자(1102)가 후단 플레이트이고 면적 어레이 소자가 전단 플레이트(1108)의 상부 상에 위치될 필요가 있는 경우에 그다지 유용하지는 않다.
바람직하게는, 이 후단 플레이트는 열용량을 감소시키고 유닛(1116)을 신속히 가열 및 냉각할 수 있도록 금속이 아니라 강성 유기체 또는 세라믹이다.
도 72는 유닛(1116)에 대한 다른 실시예를 도시한다. 이 유닛은 자기 스텐실(1108)을 후단 플레이트(1102)로 향하여 끌어당기기 위하여 하부 플레이트 내에 매립된 분리된 자석(1140)을 포함한 하부 플레이트(1104)를 구비한다. 바람직하게는, 자석이 가능한 스텐실에 가까이 위치하고, 더욱 바람직하게는 자석이 후단 플레이트에 맞대어 위치하되 후단 플레이트도 역시 자석 재료이거나, 혹은 후단 플레이트를 제거하는 것이다.
도 73a 내지 도 73h는 본 발명의 플립 칩 생산용 장치에 대한 특정 실시예를 예시한다. 도 73a에서, 액체 실리콘 금속(1202)을 포함하는 세라믹 도가니(1200)가 모터(1206)에 의해 가동되는 턴테이블(1204)상에 안치된다. 모터(1208)는 결정 시드(1210)를 도가니로부터 천천히 철수시켜 실리콘의 원주형 결정(1212)을 형성한다. 도 73b에서, 실리콘 결정(1226)이 모터(1230)에 의해 테이블(1228) 상에서 이동되어 실리콘 웨이퍼(1232)를 형성하는 동안 밴드(a band)(1220) 또는 EMD 전극이 모터(1224)에 의해 도르래(1222)의 둘레에서 가동된다. 도 73c도에서 광이 렌즈(1234)에 의해 광원(1236)으로부터 마스크(1238)를 통과하도록 방향제어되어 웨이퍼(1232) 상의 포토레지스트 층(1240)을 노축시킨다. 도 73d에서, 노출된 포토레지스트를 갖는 웨이퍼(1232)가 스프레이 헤드(spray header)(1246)를 통해 펌프(1244)에 의하여 이송된 액체(1242)로 에칭되거나 세정되어 노출된 또는 노출되지 않은 포토레지스트를 벗겨내어 웨이퍼 상에 포토레지스트 패턴을 생성한다. 도 73e에서, 도판트(1250)가 진공 챔버(1254)내에서 필라멘트(1252)에 의해 전기적으로 가열되어 증발한 후 웨이퍼(1232)의 노출 표면(1256)에 의해 흡수되며 이어서 포토레지스트 패턴이 도 73d의 장치에 의해 벗겨진다. 이 챔버는 또한 진공 펌프(1258) 및 밸브(1260)를 포함한다. 도 73c 내지 도 73e의 장치가 웨이퍼 상에 전자 장치를 형성하기 위해 반복적으로 사용된다. 도 73c 및 도 73d의 장치가 또한 와이어링 층과 절연 층을 형성하도록 스퍼터링용 포토렙지스트 패턴을 형성하는데 사용된다. 도 73f에서, 음극(1262)이 진공 챔버(1264)내에서 충전되어 이온을 방출하고, 이 이온이 웨이퍼(1232) 노출 표면(1256)상에 증착된다. 도 73c, 도 73d 및 도 73f의 장치가 반복적으로 사용되어 알루미늄 와이어링 층, 와이어링 층을 분리하는 비아를 갖는 실리콘 이산화물 층, 윈도우를 갖는 패시베이션 층을 형성하고, 윈도우에서 패시베이션 층상에 크롬, 구리 및 알루미늄 패드를 형성하도록 한다(상기 도 21 및 도 22의 언급 참조). 도 73g에서, 레이져(1300)가 빔을 광 케이블을 통하여 로봇(1306)에 의해 위치된 헤드(1304)에 이송하여 스텐실(1310) 또는 전단 플레이트를 형성하도록 플레이트(1308)를 관통하는 홀을 형성한다. 이와 달리, 스텐실 또는 전단 플레이트가 도 73c 및 도 73d의 장치에 의해 포토리소그래픽 기법으로 형성될 수 있다.
웨이퍼 및 스텐실 또는 전단 플레이트가 도 72를 참조하여 상기 언급된 고정 부재내에 함께 위치하며, 결합 재료 페이스트가 도 68에 도시된 바와 같이 스텐실 내의 홀을 채우도록 스크린된다. 이어서, 도 73h에서, 스텐실(1310)이 도 68 내지 도 72에서 언급된 장치 중 하나에 의하여 웨이퍼(1232)에 대해 바이어스된 채 유지되고, 이들은 컨베이어(1320) 상에 함께 위치하며, 모터(1322)에 의해 이러한 재료를 웨이퍼 상의 패드 상으로 충분히 이송하도록 적외선 요소(1326)가 결합 재료를 가열하는 오븐(1324)내로 이동된다. 웨이퍼를 생성하는데 사용되었던 도 73b내의 EMD 톱이나 동일한 줄 톱을 사용하여 이 웨이퍼를 다이싱하여 칩을 형성한다.
도 74a 내지 도 74i는 강성 유기 캐리어 기판을 갖는 모듈 생산용 장치에 대한 특정 실시예를 예시한다. 도 74a에서, 섬유 유리 직물(fiberglass colth)(1340)은 경화 처리되지 않은 액체 에폭시의 저장소(1342)를 통과해 이동되어, 히터(1344)에 의해 부분적으로 경화 처리되고, 칼(1346)로 잘려서 수지 침투 가공재(prepreg)(1348)를 형성한다. 도 74b에서, 가열 요소(1352)를 갖는 수압 프레스(a hydraulic press)(1350)가 수지 침투 가공재(1348) 및 구리 호일(1354)을 적층하여 함께 기판(1356)을 형성한다. 도 74c에서, 모터(1360)가 물 저장소, 펌프 및 제어 밸브 시스템(1364)이 하향시키는 복수의 드릴(1362)을 동작시켜 기판(1356)을 관통하는 홀을 형성한다. 이와 달리, 이들 홀은 도 73g의 레이저 시스템을 사용하여 드릴링될 수 있다. 도 74d에서, 드릴링된 기판(1356)이 무전해조(electroless bath)(1366)내에 위치하고 구리 플래쉬 층이 표면상 및 홀 내에 증착된다. 포토레지스트는 와이어링 층을 형성하는 패턴으로 도 73c 및 도 73d의 장치를 사용하여 플래쉬 층에 제공된다. 도74e에서 구리 플래쉬 코팅 기판(1356)이 전기 도금조(electroplating bath)내에 위치하고, 구리가 홀 내로 및 표면상으로 전기 도금되어 와이어링 층을 형성한다. 포토레지스트가 벗겨지고 노출된 플래쉬 층이 도73d의 장치를 사용하여 에칭되어 캐리어 기판(1370)을 형성한다.
도 74f에서, 기판(1370)은 도68의 스크리너에 의해 공융 Pb/Sn 솔더 페이스트로 채워지고, 도 74c의 기계적 드릴에 의해 형성된, 도 59에서 언급된 것과 유사한 블라인드 홀(1382)을 갖는 이송 기판(1380)상에 위치한다. 공융 솔더 페이스트로 채워진 관통 홀(1386)을 갖는, 자석 재료로 이루어진 스텐실 기판(1384)이 도 73c 및 도 73d의 포토리소그래픽 기법의 시스템 또는 도 73g의 레이저 드릴에 의해 생산되어 캐리어 기판의 상부 상에 위치한다. 이송 기판내의 자석(1388)이 스텐실을 캐리어 기판에 대해 바이어스한다. 이 어셈블 리가 도 73f의 리플로 오븐을 통과해 이동되어 캐리어 기판의 상부 및 하부 표면상에 솔더 범프를 형성한다. 도 74g에서, 수압 범프 플래트너(1390)가 모루(1392)를 캐리어(1370)의 상부 상의 공융 범프에 맞대도록 하여, 도73f의 오븐을 사용하여 캐리어의 상부 상의 평평해진 범프 상에 플립 칩을 접속하기 전에, 도시된 바와 같이 이들을 평평하게 한다.
도 74h에서, 픽-엔드-플레이스 머신(pick-and-place machine)이 모터에 의해 이동되는 로봇 팔(1398) 및 진공 프로브(1396)를 사용하여 플립 칩 및 비전 시스템(1402)을 집어내어 캐리어 기판상에 매우 정확하게 위치시킨다. 진공 상태는 펌프(1404)에 의해 제공된다. 컴퓨터 제어기(1406)는 솔레노이드 밸브(1408)에 접속되어 프로브에서의 진공을 제어하여 칩을 위치시키고, 또한 비전 시스템에 접속되어 신호를 수신하며, 모터에 접속되어 칩의 위치지정을 제어한다. 도 74i에서, 분쇄기 또는 홈파는 기계(1420)가 다소 큰 패널을 복수의 캐리어 모듈이 되도록 자른다. 도 74의 이 장치는 또한 칩 캐리어 모듈을 부착하기 위한 회로 보드를 생산하는데 사용될 수 있다.
도 73 및 도 74에서 언급된 타입의 장치는 또한 가요성 캐리어 기판 또한 가요성 회로 보드를 생산하는데 사용될 수 있다. 도 74b의 이 프레스는 미리 패터닝된 구리 호일 및 폴리이미드의 적층 시트용으로 사용되어 가요성 기판을 형성할 수 있다. 도 74c의 것과 유사한 펀치가 가요성 기판 내에 관통홀을 펀칭하는데 사용될 수 있다. 이어서, 가요성 기판이 도 74d 내지 도 74h내의 기판과 유사한 방식으로 처리될 수 있다.
도 75a 내지 도 75c는 그린 시트(green sheets)를 형성하는 도 75a에서의 건식 프레스(1440), 시트(1458)를 통과하는 비아를 형성하기 위한 도 75b에서의 홀 펀치(1442) 및, 세락믹 기판을 생산하기 위하여 그린 시트(1458)를 태우는 도 75c에서의 가마(1444)를 포함하는 세라믹 기판 제작용 장치를 도시한다. 세라믹 기판이 형성된 후에, 도 73c 내지 도 73f의 장치가 웨이퍼에 대해 상기 언급된 것과 유사한 방식으로 본 발명의 세라믹 모듈을 생산하는데 사용될 수 있다. 밸브(1446)와 램(ram)(1448)이 건식 분말을 호퍼(hopper)(1450)로부터 홀을 통하여 다이 챔버(1452)로 이송한다. 램(1454, 1456)은 분말을 그린 시트(1458)내로 압축하며, 램(1456)은 램(1448)과 함께 작업하여 프레스로부터 그린 시트를 방출한다. 본 발명은 특정의 바람직한 실시예에 관하여 기술되었지만, 상기 언급된 장치 및 단계의 특정 구성에 의해 제한되지 않는다. 이 분야에 속하는 당업자라면, 이하의 특허청구범위 및 그 상당어구에 의해서만 제한되는, 본 발명의 사상을 벗어나지 않고서도 다양한 변형이 가능하다.

Claims (18)

  1. 반도체 칩을 제조하는 방법에 있어서, 전기 전도성 패드의 배열을 갖는 와이어링 층(a wiring layer)과, 상기 와이어링 층을 덮는 유전 재료의 층(a layer of dielectric material)을 구비한 반도체 집적 회로를 형성하는 단계와, 상기 전도성 패드의 인접한 상기 유전 재료의 층내에 개구(opening)를 형성하여 상기 패드를 노출시키는 단계와, 상기 전기 전도성 패드의 배열에 대응하여 미러 영상 배열로(in a mirror image arrangement) 복수의 블라인드 홀이 그 내부에 위치하는 제1표면을 갖는 이송 기판(a transfer substrate)를 제조하는 단계와, 페이스트 형태로(in paste form) 제공된 다량의 결합 재료를 상기 이송 기판의 상기 제1표면 상에 위치시키고, 그 내부의 상기 블라인드 홀을 실질적으로 충진하는 단계와, 상기 이송 기판의 상기 제1표면을 상기 유전 재료의 층과 직접 물리적으로 접촉시켜, 상기 제1표면내에서 페이스트 형태의 상기 결합 재료를 그 내부에 구비한 상기 복수의 블라인드 홀을 상기 유전 재료내의 상기 개구와 정렬시키는 단계와, 페이스트 형태의 상기 결합 재료 및 상기 전기 전도성 패드를 가열하여, 상기 결합 재료가 상기 전기 전도성 패드에 접착되도록 하는 단계와, 상기 이송 기판의 적어도 일부분을 상기 유전 재료의 층으로부터 접촉해제하되, 상기 결합 재료 모두가 실질적으로 상기 전기 전도성 패드에 부착된 상태로 남겨 둠으로써, 반도체 칩을 제조하는 단계를 포함하는 반도체 칩 제조 방법.
  2. 제1항에 있어서, 상기 복수의 블라인드 홀을 갖는 상기 이송 기판을 제조하는 상기 단계는 , 실리콘 플레이트(a silicon plate)를 제조하는 단계를 포함하고, 상기 제1기판내에 직경이 약0.1㎜ 내지 약 0.5㎜이고 깊이가 상기 직경의 약10% 내지 약100%인 실질적으로 반구형인 홈(hemispherical depressions)을 상기 제1표면내에 제공하도록, 상기 제1기판내의 상기 블라인드 홀의 깊이 및 직경을 선택하는 단계를 더 포함하고, 페이스트 형태의 상기 결합 재료가 가열될 때 페이스트 형태의 상기 결합 재료에 대한 점착성(adhesion)을 줄이기 위해, 상기 블라인드 홀내에 페이스트 형태의 상기 결합 재료를 위치시키기 이전에, 상기 블라인드 홀의 내부에 티타늄 질화물을 증착하는 단계를 더 포함하는 반도체 칩 제조 방법.
  3. 상호접속 기판을 제조하는 방법에 있어서, 전기 전도성 패드의 배열을 갖는 와이어링 층(a wiring layer)과, 상기 와이어링 층의 상기 전기 전도성 패드를 덮는 유전 재료의 층(a layer of dielectric material)을 구비한 전자 기판(an elctronic substrate)을 형성하는 단계와, 상기 전기 전도성 패드에 인접한 상기 유전 재료의 층내에 개구(openings)를 형성하여 상기 전기 전도성 패드를 노출시키는 단계와, 상기 전기 전도성 패드의 배열에 대응하여 미러 영상 배열로(in a mirror image arrangment) 복수의 블라인드 홀이 그 내부에 위치하는 제1표면을 갖는 이송 기판(a transfer substrate)을 제조하는 단계와, 페이스트 형태로(in paste form) 제공된 다량의 결합 재료를 상기 이송 기판의 상기 제1표면 상에 위치시키고, 그 내부의 상기 블라인드 홀을 실질적으로 충진하는 단계와, 상기 이송 기판의 상기 제1표면을 상기 유전 재료의 층과 직접 물리적으로 접촉시켜, 상기 제1표면내에서 페이스트 형태의 상기 결합 재료를 그 내부에 구비한 상기 복수의 블라인드 홀을 상기 유전 재료내의 상기 개구와 정렬시키는 단계와, 페이스트 형태의 상기 결합 재료 및 상기 전기 전도성 패드를 가열하여, 상기 결합 재료가 상기 전기 전도성 패드에 접착되도록 하는 단계와, 상기 이송 기판의 적어도 일부분을 상기 유전 재료의 층으로부터 접촉해제하되, 상기 결합 재료 모두가 실질적으로 상기 전기 전도성 패드에 부착된 상태로 남겨 둠으로써, 상호접속 기판을 제조하는 단계를 포함하는 상호 접속 기판 제조방법.
  4. 제3항에 있어서, 상기 전자 기판의 상기 전기 전도성 패드의 상기 배열을 대응하여 미러 영상 배열로 한 표면(one surfase)상에 전기 전도성 단자의 어레이(an aray of electrically conductive terminals)를 갖는 전자 소자(an electronic component)를 제공하고, 상기 전자 소자의 전기 전도성 단자를, 상기 전기 전도성 패드에 접착한 상기 결합 재료에 인접하게 위치시킴으로써, 상기 단자와 상기 전도성 패드간에 전기적 및 기계적 접촉을 형성하는 단계를 더 포함하는 상호접속 기판 제조 방법.
  5. 제4항에 있어서, 상기 전도성 단자 및 상기 결합 재료를 가열하여, 상기 전도성 단자를 상기 전기 전도성 패드에 부착하는 단계를 더 포함하는 상호접속 기판 제조 방법.
  6. 제3항에 있어서, 상기 전자 기판을 형성하는 상기 단계는, 상기 전자 기판 내부의 관통 홀내에 금속 핀을 삽입하는 단계를 더 포함하는 상호접속 기판 제조 방법.
  7. 제3항에 있어서, 상기 전자 기판을 형성하는 상기 단계는, 솔더 볼을 상기 전기 전도성 패드에 부착하는 단계를 더 포함하는 상호접속 기판 제조방법.
  8. 상호접속기판(an intercommect subarate)을 제조하는 방법에 있어서, 전기 전도성 패의 배열을 갖는 와이어링 층(a wortmg alyer)과 상기 와이어링 층을 덮는 유전 재료의 층(a layer of dielectric material)을 구비한 기판(an elctronic substrate)을 제공하는 단계와, 상기 전기 전도성 패드에 인접한 상기 유전 재료의 층내에 개구(poentngs)를 형성하여 상기 전기 전도성 패드를 노출시키는 단계와, 이송 기판(a transfer substrate)을 관통하는 홀을 구비한 상기 이송 기판을 제조하는 단계-상기 홀은 상기 전기 전도성 패드의 배열에 대응하여 미러 영상 배열로 위치함-와, 상기 이송 기판을 상기 유전 재료의 층과 직접 물리적으로 접촉시키고, 상기 홀을 상기 개구와 정렬시키는 단계와, 페이스트 형태의 결합 재료를 상기 흘내로 증착하고 실질적으로 상기 홀을 충진하여, 상기 전지 전도성 패드와 접촉되도록 하는 단계와, 페이스트 형태의 결합 재료를 상기 홀내로 증착하고 실질적으로 상기 홀을 충진하여, 상기 전기 전도성 패드와 접촉되도록 하는 단계와, 페이스트 형태의 상기 결합 재료 및 상기 전기 전도성 패드를 가열하여, 상기 결합 재료가 상기 전기 전도성 패드에 접착되도록 하는 단계와, 상기 이송 기판을 상기 유전 재료의 층으로부터 접촉해제시키되, 상기 결합 재료 모두가 실질적으로 상기 전기 전도성 패드에 부착된 상태로 남겨 둠으로써, 상호 접속 기판을 제조하는 단계를 포함하는 상호접속 기판 제조 방법.
  9. 정보 처리 시스템을 제조하는 방법에 있어서, 내장된 랜덤 엑세스 메모리와 통신하는 하나 이상의 프로세싱 유닛을 구비한 하나 이상의 엔클로우져(enclostres)를 제공하는 단계와, 전기 전도성 패드의 배열을 갖는 와이어링 층과, 상기 와이어링 층을 덮는 유전 재료의 층을 포함하는 전자 기판을 형성하는 단계와, 상기 전기 전도성 패드에 인접한 상기 유전 재료의 층내에 개구를 형성하여, 상기 전기 전도성 패드를 노출시키는 단계와, 상기 전기 전도성 패드에 인접한 상기 유전 재료의 층내에 개구를 형성하여, 상기 전기 전도성 패드를 노출시키는 단계와, 상기 전기 전도성 패드의 배열에 대응하여 미러 영상 배열로(in a mirror image arrangement) 복수의 블라인드 홀이 그 내부에 위치하는 제1표면을 갖는 이송 기판(a transfer substrate)을 제조하는 단계와, 페이스트 형태로(in paste form) 제공된 다량의 결합 재료를 상기 이송 기판의 상기 제1표면 상에 위치시키고, 그 내부의 상기 블라인드 홀을 실질적으로 충진하는 단계와, 상기 이송 기판의 상기 제 1 표면을 상기 유전 재료의 층과 직접 물리적으로 접촉시켜, 상기 제1표면내에서 페이스트 형태의 상기 결합 재료를 그 내부에 구비한 상기 복수의 블라인드 홀을 상기 유전 재료내의 상기 개구와 정렬시키는 단계와, 페이스트 형태의 상기 결합 재료 및 상기 전기 전도성 패드를 가열하여, 상기 결합 재료가 상기 전기 전도성 패드에 접착되도록 하는 단계와, 상기 이송 기판의 적어도 일부분을 상기 유전 재료의 층으로부터 접촉해제하되, 상기 결합 재료 모두가 실질적으로 상기 전기 전도성 패드에 부착된 상태로 남겨둠으로써, 상호접속 기판을 제조하는 단계와, 상기 전자 기판의 상기 전기 전도성 패드의 상기 배열에 대응하여 미러 영상 배열로 한 표면 상에 전기 전도성 단자의 어레이를 구비한 전자 소자(an electronic component)를 제공하는 단계와, 상기 전기 전도성 단자를 상기 결합 재료에 인접하게 위치시켜, 상기 단자와 상기 전기 전도성 패드 간에 전기적 및 기계적 접촉을 형성하는 단계와, 상기 상호 접속 기판을 상기 엔클로우져들 중 하나 내에 실장하고, 상기 상호 접속 기판을, 정보를 처리하기 위한 상기 프로세싱 유닛들 중 하나 이상에 접속하는 단게를 포함하는 정보 처리 시스템 제조 방법.
  10. 캐리어 상에 후속 배치를 위한 플립 칩(a flip-chip for subsequent placement onto a carrier)에 있어서, 전자 장치를 구비한 반도체 표면을 갖는 기판과, 상기 전자 장치에 접속되고 유전층에 의해 분리되며, 용융 온도를 갖는 다수의 평탄한 전도성 금속 패드를 포함하는 상기 표면상에 2개 이상의 와이어링 층과, 상기 패드에 윈도우를 갖는 상기 표면을 코팅하는 패시베이션 층과, 상기 패드를 덮는 상이한 고 용융 온도의 전도성 금속으로 된 범프와, 상기 고 용융 온도 금속 범프 상에 위치하는 낮은 결합 온도의 결합 재료의 범프로서, 상기 고 용융 온도 금속 범프를 용융시키지 않는 캐리어(a carrier)의 단자들에 결합할 수 있도록 상기 고 용융 온도 금속의 용융 온도보다 충분히 낮은 결합 온도를 갖는 저 결합 온도의 결합 재료의 범프를 포함하는 플립칩.
  11. 제10항에 있어서, 상이한 고 용융 온도의 전도성 금속의 상기 범프는 증착도 혹은 도금된 구리인 플립칩.
  12. 제10항에 있어서, 저 결합 온도의 결합 재료의 상기 범프는 실질적으로 반구형인 표면을 갖는 플립칩.
  13. 제12항에 있어서, 저 결합 온도의 결합 재료의 상기 범프는, 편평해진 형상을 갖는 플립칩.
  14. 상호접속 구조물 상에 후속 배치하기 위한 모듈에 있어서, 칩 본딩 표면을 구비한 기판과, 상기 칩 본딩 표면상의 칩 본딩 패의 어레이와, 상기 본딩 패드에 본딩된 컴퓨터 칩과, 수평 고 용융 온도 금속 단자를 포함하는 상기 기판상의 와이어링 층과, 상기 단자 보다 충분히 낮은 용융 온도를 갖는 상이한 고 용융 온도 금속 범프-여기서, 상기 고 용융 온도 펌프는 상기 단자를 용융시킴이 없이 용융될 수 있음-와, 상기 고 용융 온도 범프를 덮는 저 결합 온도 결합 금속으로서, 상기 단자 또는 상기 범프의 상기 고 용웅 온도 금속을 녹이지 않고서 캐리어(a carrier)의 고 용융 온도 단자에 결합하도록 상기 고 용융 온도 금속의 용융 온도보다 훨씬 낮은 결합 온도를 갖는 저 결합 온도 결합 금속 범프를 포함하는 모듈.
  15. 제14항에 있어서, 상기 기판은 유기 박막의 가용성 기판(a flexible substrate of organic film)을 포함하는 모듈.
  16. 제14항에 있어서, 상기 칩 본딩 표면과 상기 와이어링 층은 상기 기판의 동일한 측면 상에 존재하는 모듈.
  17. 플립 칩을 제조하기 위한 장치에 있어서, 반도체 결정을 제조하는 수단과, 상기 결정을 톱으로 절단하여 웨이퍼를 형성하는 수단과, 웨이퍼 상에 전자 장치를 형성하는 수단과, 상호접속 비아를 갖는 실리콘 이산화물 층에 의해 분리된 금속 와이어링 층을 형성하는 수단과, 상기 웨이퍼 상에 패시베이션 층을 형성하는 수단과, 상기 패시베이션 층 내의 윈도우에 금속 패드를 형성하는 수단과, 상기 패드에 대응하는 홀을 갖는 이송 기판을 형성하는 수단과, 결합 재료를 상기 홀 내로 스크리닝하는(screening) 수단과, 상기 패드가 상기 결합 재료와 거의 접촉하도록 상기 이송 기판에 대해 고정된 위치에 상기 웨이퍼를 유지하는 수단과, 상기 고정된 위치에 유지되는 동안 상기 결합 재료와 패드를 가열하여 상기 결합 재료를 상기 패드로 이송하는 수단과, 상기 웨이퍼를 칩으로 다이싱하는 수단을 포함하는 플립칩 제조 장치.
  18. 캐리어 모듈을 제조하는 장치에 있어서, 금속 접촉부인 면적 어레이를 갖는 캐리어 기판을 형성하는 수단과, 솔더 이송 기판을 제조하는 수단과, 상기 이송 기판을 제조하는 수단과, 결합 재료를 상기 홀 내로 스크링하는 수단과, 상기 접촉부가 상기 결합 재료와 거의 접촉하도록 상기 캐리어 기판에 대한 고정된 위치에 상기 캐리어 기판을 유지하는 수단과, 상기 고정된 위치에 유지되는 동안 상기 결합 재료와 패드를 가열하여 상기 결합 재료를 상기 접촉부에 이송하는 수단을 포함하는 캐리어 모듈 제조 장치.
KR1019960028556A 1995-08-02 1996-07-15 결합 재료 범프에 의해 상호접속되는 시스템 KR100257420B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/510,401 US5872051A (en) 1995-08-02 1995-08-02 Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US8/510,401 1995-08-02
US08/510,401 1995-08-02

Publications (2)

Publication Number Publication Date
KR970012964A KR970012964A (ko) 1997-03-29
KR100257420B1 true KR100257420B1 (ko) 2000-05-15

Family

ID=24030592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028556A KR100257420B1 (ko) 1995-08-02 1996-07-15 결합 재료 범프에 의해 상호접속되는 시스템

Country Status (5)

Country Link
US (3) US5872051A (ko)
EP (1) EP0757386A2 (ko)
KR (1) KR100257420B1 (ko)
CN (1) CN1182573C (ko)
MY (2) MY127628A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729502B1 (ko) 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
KR100886701B1 (ko) * 2002-07-09 2009-03-04 주식회사 하이닉스반도체 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
KR100944533B1 (ko) * 2007-12-24 2010-03-03 주식회사 에이디피엔지니어링 고정홈이 가공된 캐비티를 이용하여 솔더 범프의 지지력을강화한 웨이퍼 범핑용 템플릿 및 그 제조 방법
KR100944530B1 (ko) * 2007-12-26 2010-03-03 주식회사 에이디피엔지니어링 유리성형을 이용하여 제조한 웨이퍼 범핑용 템플릿 및 그제조 방법
KR100944534B1 (ko) * 2007-12-24 2010-03-03 주식회사 에이디피엔지니어링 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법
KR100965520B1 (ko) * 2007-12-26 2010-06-23 엘아이지에이디피 주식회사 솔더범프 형성용 템플릿의 용융솔더 주입장치
KR101106978B1 (ko) 2009-05-13 2012-01-20 엘아이지에이디피 주식회사 솔더 범프 형성용 템플릿
KR101208003B1 (ko) * 2009-05-13 2012-12-05 엘아이지에이디피 주식회사 솔더 범프 형성 방법

Families Citing this family (317)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
JPH1050769A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージの製造装置および製造方法
US6379484B2 (en) 1996-07-30 2002-04-30 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor package
WO1998012597A1 (en) * 1996-09-20 1998-03-26 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JPH10163211A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
FR2762715B1 (fr) * 1997-04-28 2000-07-21 Novatec Procede de realisation et de brasage de billes de connexion electrique sur des plages d'accueil de raccordement electrique de circuits ou de composants electroniques et dispositif de mise en oeuvre
US6365438B1 (en) * 1997-05-09 2002-04-02 Citizen Watch Co., Ltd. Process for manufacturing semiconductor package and circuit board assembly
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
KR100283744B1 (ko) * 1997-08-01 2001-04-02 윤종용 집적회로실장방법
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
US6039805A (en) * 1998-01-12 2000-03-21 International Business Machines Corporation Transfer fluxing method and apparatus for component placement on substrate
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
JPH11233554A (ja) * 1998-02-17 1999-08-27 Mitsubishi Electric Corp 半田バンプの矯正方法
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US6103549A (en) * 1998-03-17 2000-08-15 Advanced Micro Devices, Inc. No clean flux for flip chip assembly
US6253992B1 (en) * 1998-03-18 2001-07-03 Tessera, Inc. Solder ball placement fixtures and methods
US6329712B1 (en) 1998-03-25 2001-12-11 Micron Technology, Inc. High density flip chip memory arrays
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6406988B1 (en) * 1998-04-24 2002-06-18 Amerasia International Technology, Inc. Method of forming fine pitch interconnections employing magnetic masks
TW377399B (en) * 1998-08-03 1999-12-21 Via Technologies Co Ltd Method of testing reworked chip
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6121576A (en) * 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
US6592943B2 (en) * 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP3503523B2 (ja) * 1999-04-09 2004-03-08 千住金属工業株式会社 はんだボールおよびはんだボールの被覆方法
US6341418B1 (en) 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP3303849B2 (ja) * 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
US6513701B2 (en) 1999-06-24 2003-02-04 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP3831179B2 (ja) * 1999-06-29 2006-10-11 株式会社東芝 半導体装置の製造方法およびパターン形成方法
US6253675B1 (en) 1999-06-29 2001-07-03 Carl P. Mayer Solder paste stenciling apparatus and method of use for rework
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
TW423133B (en) * 1999-09-14 2001-02-21 Advanced Semiconductor Eng Manufacturing method of semiconductor chip package
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
FR2799578B1 (fr) * 1999-10-08 2003-07-18 St Microelectronics Sa Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
WO2001034291A2 (en) 1999-11-09 2001-05-17 Sri International High-throughput synthesis, screening and characterization of combinatorial libraries
US7033840B1 (en) 1999-11-09 2006-04-25 Sri International Reaction calorimeter and differential scanning calorimeter for the high-throughput synthesis, screening and characterization of combinatorial libraries
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2001185640A (ja) * 1999-12-24 2001-07-06 Nec Corp 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
US6570250B1 (en) * 2000-02-24 2003-05-27 Honeywell International Inc. Power conditioning substrate stiffener
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6373137B1 (en) * 2000-03-21 2002-04-16 Micron Technology, Inc. Copper interconnect for an integrated circuit and methods for its fabrication
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
US6548327B2 (en) * 2000-04-24 2003-04-15 Interuniversitair Microelektronica Centrum, Vzw Low cost electroless plating process for single chips and wafer parts and products obtained thereof
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6804881B1 (en) * 2000-05-12 2004-10-19 Shipley Company, L.L.C. Multilayer circuit board manufacturing process
US6492197B1 (en) * 2000-05-23 2002-12-10 Unitive Electronics Inc. Trilayer/bilayer solder bumps and fabrication methods therefor
US6461881B1 (en) 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
US6448796B1 (en) 2000-06-14 2002-09-10 International Business Machines Corporation Selective netlist to test fine pitch multi-chip semiconductor
TW447060B (en) * 2000-06-15 2001-07-21 Orient Semiconductor Elect Ltd Method for growing a columnar bump on an integrated circuit substrate
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6402464B1 (en) * 2000-08-29 2002-06-11 General Electric Company Enhanced heat transfer surface for cast-in-bump-covered cooling surfaces and methods of enhancing heat transfer
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US6412680B1 (en) * 2000-09-26 2002-07-02 Agere Systems Guardian Corp. Dual-in-line BGA ball mounter
US6467680B1 (en) * 2000-10-10 2002-10-22 Axsun Technologies, Inc. Optical bench assembly solder fixture and method
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
TW463283B (en) * 2000-11-03 2001-11-11 Mosel Vitelic Inc Inspection method of photolithography process for power transistor processing
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US7307775B2 (en) * 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6995034B2 (en) 2000-12-07 2006-02-07 Reflectivity, Inc Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6883977B2 (en) 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
TW570856B (en) 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6494361B1 (en) * 2001-01-26 2002-12-17 Amkor Technology, Inc. Semiconductor module package substrate fabrication method
US6445075B1 (en) 2001-01-26 2002-09-03 Amkor Technology, Inc. Semiconductor module package substrate
TW486798B (en) * 2001-03-13 2002-05-11 Advanced Semiconductor Eng Method for laser removal of black oxide and via filling
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6573122B2 (en) 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6653563B2 (en) * 2001-03-30 2003-11-25 Intel Corporation Alternate bump metallurgy bars for power and ground routing
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US20020169962A1 (en) * 2001-05-10 2002-11-14 Brundage Trent J. Digital watermarks used in automation equipment
US7340076B2 (en) * 2001-05-10 2008-03-04 Digimarc Corporation Digital watermarks for unmanned vehicle navigation
US6572010B2 (en) * 2001-06-12 2003-06-03 Applied Materials Inc. Integrated solder bump deposition apparatus and method
JP2002373929A (ja) * 2001-06-14 2002-12-26 Tokyo Electron Ltd ウエハ支持体
US6822331B2 (en) * 2001-06-14 2004-11-23 Delphi Technologies, Inc. Method of mounting a circuit component and joint structure therefor
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US6562656B1 (en) * 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
US6644536B2 (en) * 2001-12-28 2003-11-11 Intel Corporation Solder reflow with microwave energy
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
TWI277160B (en) * 2002-02-25 2007-03-21 Advanced Semiconductor Eng Bumping process
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6813016B2 (en) 2002-03-15 2004-11-02 Ppt Vision, Inc. Co-planarity and top-down examination method and optical module for electronic leaded components
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
TW550800B (en) * 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US20050140009A1 (en) * 2002-06-17 2005-06-30 Horst Groeninger Method and apparatus for the production of an electronic component with external contact areas
WO2003107413A2 (de) * 2002-06-17 2003-12-24 Infineon Technologies Ag Verfahren und vorrichtung für die herstellung eines elektronischen bauteils mit aussenkontaktflächen
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
TW557520B (en) * 2002-08-28 2003-10-11 Advanced Semiconductor Eng Semiconductor package module and process thereof
JP3879642B2 (ja) * 2002-09-20 2007-02-14 セイコーエプソン株式会社 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
TW575931B (en) * 2002-10-07 2004-02-11 Advanced Semiconductor Eng Bridge connection type of chip package and process thereof
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US7180184B2 (en) * 2002-11-22 2007-02-20 Yu-Nung Shen Conductive bump for semiconductor device and method for making the same
US7405860B2 (en) * 2002-11-26 2008-07-29 Texas Instruments Incorporated Spatial light modulators with light blocking/absorbing areas
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6893799B2 (en) * 2003-03-06 2005-05-17 International Business Machines Corporation Dual-solder flip-chip solder bump
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP3933094B2 (ja) * 2003-05-27 2007-06-20 セイコーエプソン株式会社 電子部品の実装方法
US7013365B2 (en) * 2003-06-16 2006-03-14 Michael Arnouse System of secure personal identification, information processing, and precise point of contact location and timing
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
DE10347622B4 (de) * 2003-10-09 2006-09-07 Infineon Technologies Ag Substrat mit Lötpad zur Herstellung einer Lötverbindung
US20050093134A1 (en) * 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US8368211B2 (en) * 2004-03-11 2013-02-05 International Rectifier Corporation Solderable top metalization and passivation for source mounted package
US20060011712A1 (en) * 2004-07-15 2006-01-19 International Business Machines Corporation Improved decal solder transfer method
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
US7246434B1 (en) 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US7253504B1 (en) 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
KR100608610B1 (ko) * 2004-12-20 2006-08-08 삼성전자주식회사 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
US7160798B2 (en) * 2005-02-24 2007-01-09 Freescale Semiconductor, Inc. Method of making reinforced semiconductor package
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7508063B2 (en) * 2005-04-05 2009-03-24 Texas Instruments Incorporated Low cost hermetically sealed package
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
CN100501957C (zh) * 2005-05-24 2009-06-17 松下电器产业株式会社 焊料凸块形成方法及半导体元件的安装方法
TWI268589B (en) * 2005-06-03 2006-12-11 Via Tech Inc Electronic apparatus with thermal module
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
US8039956B2 (en) * 2005-08-22 2011-10-18 Texas Instruments Incorporated High current semiconductor device system having low resistance and inductance
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
WO2007028060A2 (en) * 2005-09-02 2007-03-08 Southwall Technologies, Inc. Durable near-infrared blocking and emi shielding film for display filter
DE112006002428A5 (de) * 2005-09-14 2008-12-11 Htc Beteiligungs Gmbh Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
DE102005046737B4 (de) * 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
JP2007103437A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 部品固定方法および部品固定装置、並びに部品固定装置を備えたプリント回路板および電子機器
JP2007103840A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
JP2007103816A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 配線基板および電子回路装置
US8011082B2 (en) * 2005-11-09 2011-09-06 Koninklijke Philips Electronics N.V. Method of manufacturing a package carrier
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070145104A1 (en) * 2005-12-28 2007-06-28 Mengzhi Pang System and method for advanced solder bumping using a disposable mask
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
US20070152023A1 (en) * 2005-12-30 2007-07-05 Semx Corporation Solder deposit method on electronic packages for post-connection process
WO2007096483A2 (en) * 2006-02-23 2007-08-30 Picodeon Ltd Oy Coating on a stone or ceramic substrate and a coated stone or ceramic product
US7867823B2 (en) * 2006-03-07 2011-01-11 International Rectifier Corporation Method for fabricating a semiconductor package
US20070284412A1 (en) * 2006-05-31 2007-12-13 Prakash Anna M Solder flux composition
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7946175B2 (en) * 2006-06-09 2011-05-24 Hamilton Sundstrand Corporation In-situ monitoring device and method to determine accumulated printed wiring board vibration stress fatigue
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
EP2074647B1 (en) 2006-10-17 2012-10-10 Cufer Asset Ltd. L.L.C. Wafer via formation
US20080173700A1 (en) * 2007-01-22 2008-07-24 Mehlin Dean Matthews System and method for solder bonding
WO2008097964A1 (en) * 2007-02-05 2008-08-14 Texas Instruments Incorporated Micro-ball loading device and loading method
JP4271241B2 (ja) * 2007-02-05 2009-06-03 日本テキサス・インスツルメンツ株式会社 マイクロボール搭載装置
US7705632B2 (en) 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7598163B2 (en) 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
US7703662B2 (en) * 2007-03-07 2010-04-27 Shinko Electric Industries Co., Ltd. Conductive ball mounting apparatus and conductive ball mounting method
US7748116B2 (en) 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US7906835B2 (en) * 2007-08-13 2011-03-15 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7466028B1 (en) * 2007-10-16 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor contact structure
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
KR101408730B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범프들을 형성하기 위한 템플릿 및 이의 제조 방법
US7780063B2 (en) * 2008-05-15 2010-08-24 International Business Machines Corporation Techniques for arranging solder balls and forming bumps
US8522425B2 (en) * 2008-09-29 2013-09-03 Apple Inc. Assembly techniques for electronic devices having compact housing
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
CN101965101B (zh) * 2009-07-22 2012-07-04 华为技术有限公司 模块电路板组件、模块电路板及电子产品
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
KR101085678B1 (ko) * 2009-12-08 2011-11-22 삼성전기주식회사 인쇄회로기판 제조 장치
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US8603862B2 (en) * 2010-05-14 2013-12-10 International Business Machines Corporation Precise-aligned lock-and-key bonding structures
KR101190744B1 (ko) * 2010-05-27 2012-10-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR20120042240A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 Ｔｍｖ 패키지온패키지 제조방법
CN102074541B (zh) * 2010-11-26 2014-09-03 天水华天科技股份有限公司 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8514386B2 (en) * 2011-05-25 2013-08-20 International Business Machines Corporation Technique for verifying the microstructure of lead-free interconnects in semiconductor assemblies
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
CN103797569A (zh) * 2011-07-06 2014-05-14 弗莱克斯电子有限责任公司 金属凸块的焊料沉积系统和方法
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8871629B2 (en) 2011-11-08 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of and semiconductor devices with ball strength improvement
US8707221B2 (en) 2011-12-29 2014-04-22 Flextronics Ap, Llc Circuit assembly yield prediction with respect to manufacturing process
US8561879B2 (en) * 2012-01-09 2013-10-22 Apple Inc. Hotbar device and methods for assembling electrical contacts to ensure co-planarity
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
US9232630B1 (en) 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
KR20140023070A (ko) * 2012-08-16 2014-02-26 에스케이하이닉스 주식회사 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
US9092712B2 (en) 2012-11-02 2015-07-28 Flextronics Ap, Llc Embedded high frequency RFID
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9171809B2 (en) 2013-03-05 2015-10-27 Flextronics Ap, Llc Escape routes
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9521754B1 (en) 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9053405B1 (en) 2013-08-27 2015-06-09 Flextronics Ap, Llc Printed RFID circuit
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9661738B1 (en) 2014-09-03 2017-05-23 Flextronics Ap, Llc Embedded coins for HDI or SEQ laminations
CN104269361B (zh) * 2014-10-10 2017-04-19 禾邦电子(苏州)有限公司 半导体芯片封装方法
US9731384B2 (en) 2014-11-18 2017-08-15 Baker Hughes Incorporated Methods and compositions for brazing
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6609860B2 (ja) * 2015-10-01 2019-11-27 三菱重工サーマルシステムズ株式会社 基板、電動圧縮機、及び空気調和機
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR20170086886A (ko) * 2016-01-19 2017-07-27 삼성메디슨 주식회사 초음파 프로브 및 그 제조 방법
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
CN105702170A (zh) * 2016-04-05 2016-06-22 京东方科技集团股份有限公司 胶材、柔性模组、显示设备及柔性模组的制作方法
KR101817246B1 (ko) * 2016-04-22 2018-01-10 (주)포인트엔지니어링 유기발광다이오드용 마스크
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US20180248342A1 (en) * 2017-02-28 2018-08-30 Hubbell Incorporated Panels and enclosures with component positioning templates
US10879102B2 (en) * 2017-08-07 2020-12-29 Boston Process Technologies, Inc Flux-free solder ball mount arrangement
US10840205B2 (en) * 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
JP7075481B2 (ja) * 2018-04-12 2022-05-25 株式会社Fuji プリント基板形成方法、およびプリント基板形成装置
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11207065B2 (en) * 2018-08-20 2021-12-28 Cilag Gmbh International Method for fabricating surgical stapler anvils
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
US11207744B2 (en) * 2019-10-25 2021-12-28 Micron Technology, Inc. Two-step solder-mask-defined design
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN115955783B (zh) * 2022-12-30 2024-03-08 福莱盈电子股份有限公司 一种提升lcm软硬板acf金手指尺寸稳定性的方法
CN116604120B (zh) * 2023-07-21 2023-09-22 中国科学院宁波材料技术与工程研究所 基于金刚石基底的防伪标识焊印方法、装置及应用

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557022B1 (ko) * 1968-05-10 1980-02-21
US3645392A (en) * 1970-08-26 1972-02-29 Ibm Document sorting system
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US4119480A (en) * 1976-05-13 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing thick-film circuit devices
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
US4311267A (en) * 1979-05-04 1982-01-19 Gte Automatic Electric Laboratories, Inc. Method of screening paste solder onto leaded hybrid substrates
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
FR2608484B1 (fr) * 1986-12-23 1989-04-28 Bertin & Cie Machine a microfaisceau laser d'intervention sur des objets a couches minces de materiau
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
JPS6459944A (en) * 1987-08-31 1989-03-07 Fuji Xerox Co Ltd Mounting method for electronic component
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH03236342A (ja) * 1990-02-13 1991-10-22 Sumitomo Chem Co Ltd 光学活性なアルコール類およびその製造法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5057969A (en) * 1990-09-07 1991-10-15 International Business Machines Corporation Thin film electronic device
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
JP2643613B2 (ja) * 1991-02-19 1997-08-20 松下電器産業株式会社 電気的接続接点の形成方法および電子部品の実装方法
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
US5145104A (en) * 1991-03-21 1992-09-08 International Business Machines Corporation Substrate soldering in a reducing atmosphere
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH04342139A (ja) * 1991-05-20 1992-11-27 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および実装基板の製造方法
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5297333A (en) * 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
JPH06124953A (ja) * 1992-10-12 1994-05-06 Matsushita Electron Corp 半導体装置のバンプ形成方法
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5623506A (en) * 1994-01-28 1997-04-22 International Business Machines Corporation Method and structure for providing error correction code within a system having SIMMs
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
US5539333A (en) * 1995-01-23 1996-07-23 International Business Machines Corporation CMOS receiver circuit
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
US5542601A (en) * 1995-02-24 1996-08-06 International Business Machines Corporation Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886701B1 (ko) * 2002-07-09 2009-03-04 주식회사 하이닉스반도체 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
KR100729502B1 (ko) 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
KR100944533B1 (ko) * 2007-12-24 2010-03-03 주식회사 에이디피엔지니어링 고정홈이 가공된 캐비티를 이용하여 솔더 범프의 지지력을강화한 웨이퍼 범핑용 템플릿 및 그 제조 방법
KR100944534B1 (ko) * 2007-12-24 2010-03-03 주식회사 에이디피엔지니어링 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법
KR100944530B1 (ko) * 2007-12-26 2010-03-03 주식회사 에이디피엔지니어링 유리성형을 이용하여 제조한 웨이퍼 범핑용 템플릿 및 그제조 방법
KR100965520B1 (ko) * 2007-12-26 2010-06-23 엘아이지에이디피 주식회사 솔더범프 형성용 템플릿의 용융솔더 주입장치
KR101106978B1 (ko) 2009-05-13 2012-01-20 엘아이지에이디피 주식회사 솔더 범프 형성용 템플릿
KR101208003B1 (ko) * 2009-05-13 2012-12-05 엘아이지에이디피 주식회사 솔더 범프 형성 방법

Also Published As

Publication number Publication date
MY134089A (en) 2007-11-30
EP0757386A2 (en) 1997-02-05
MY127628A (en) 2006-12-29
US5872051A (en) 1999-02-16
KR970012964A (ko) 1997-03-29
US6759738B1 (en) 2004-07-06
CN1182573C (zh) 2004-12-29
CN1152190A (zh) 1997-06-18
US6165885A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US5806753A (en) Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
US5455390A (en) Microelectronics unit mounting with multiple lead bonding
US5352629A (en) Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US6492251B1 (en) Microelectronic joining processes with bonding material application
US6338985B1 (en) Making chip size semiconductor packages
US5633535A (en) Spacing control in electronic device assemblies
US5261155A (en) Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US6153505A (en) Plastic solder array using injection molded solder
EP0689245A2 (en) Electronic device, its arrangement and method of manufacturing the same
EP0788159A2 (en) Microelectronic integrated circuit mounted on circuit board with solder column interconnection
KR19980024236A (ko) 집적 회로 및 반도체 칩 제조 방법
CA2302907C (en) Plaster solder array using injection molded solder
US6426241B1 (en) Method for forming three-dimensional circuitization and circuits formed
US6319810B1 (en) Method for forming solder bumps
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
JPH10209625A (ja) 基板上にはんだを形成する方法および装置
CN105938790A (zh) 制造半导体器件的方法
US6808958B2 (en) Methods of bonding microelectronic elements
US20030057572A1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
TW200522229A (en) Apparatus for manufacturing semiconductor devices, method of manufacturing the semiconductor devices, and semiconductor device manufactured by the apparatus and method
US5505367A (en) Method for bumping silicon devices
US20030205799A1 (en) Method and device for assembly of ball grid array packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee