JP2009099589A - ウエハまたは回路基板およびその接続構造体 - Google Patents
ウエハまたは回路基板およびその接続構造体 Download PDFInfo
- Publication number
- JP2009099589A JP2009099589A JP2007266716A JP2007266716A JP2009099589A JP 2009099589 A JP2009099589 A JP 2009099589A JP 2007266716 A JP2007266716 A JP 2007266716A JP 2007266716 A JP2007266716 A JP 2007266716A JP 2009099589 A JP2009099589 A JP 2009099589A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- circuit board
- wafers
- protrusion
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
- H01L2224/11902—Multiple masking steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【解決手段】3次元実装を行うためのウエハ(回路基板でもよい)は、ウエハ61、62が接続された時にウエハ同士を電気的に接続する低融点金属15の内部に設けられる突起20であって、低融点金属15の溶融時に変形せずウエハ61、62間の高さを規定するための突起20を有する。少なくとも一方に前記の突起を有するウエハを用いてウエハの接続構造体を作成する。作成されたウエハの接続構造体は、ウエハ同士の電気的接続が低融点金属15でなされると共に、低融点金属15の溶融時に変形せずウエハ61、62間の高さを規定するための突起が低融点金属15の内部に設けられている。
【選択図】図12
Description
シリコンまたは化合物半導体からなるウエハ1に、ドライエッチングプロセスを用いて孔を形成し、その側壁を絶縁し(本工程については、図示せず)、ポリシリコンまたは金属を用いて導体2を充填する。ここでの寸法は、半導体の前工程プロセス、および製造しようとする半導体素子により異なるが、DRAM(Dynamic Random Access Memory)を想定した場合、導体2は、直径が3〜50ミクロン、深さが20〜100ミクロン、ピッチが20〜100ミクロン程度である。導体2上にアルミを用いて封止することが好ましい(図示せず)。
導体2を埋め込んだウエハ1表面の導体2端子部以外の表面に絶縁膜4を形成する。その上に、半導体前工程を用いて、配線層3を形成する。導体2の端子は半導体素子に繋がる配線41に接続されている。配線層3表面にも絶縁膜4を形成する。
接合金属51を形成する。本工程については、図5および図7に詳細を記す。接合金属51は、半導体素子に繋がる配線41から半導体工程で形成されたパッド42と接続されている。半導体工程で形成されたパッド42周辺部は、拡大図その1または、拡大図その2に示すように、絶縁膜4が形成されている。
接合金属51の上(図では、インタポーザ8に搭載した状態を示し、上下が逆になっている)に、接着剤6を塗布する。インタポーザ8上には接合金属52が形成されている。ここでは、インタポーザ8上に形成しているが、別の素子が形成されたウエハ上でも同様な工程となる。また、ここでの工程は、インタポーザ8上から形成しているが、別ウエハ上(つまり、インタポーザなしで、素子が形成されたウエハのみで構成する)から形成開始することも可能である。
半導体素子が形成されたウエハ1の配線層3の反対面を研磨し、導体2の端子を露出させる。その後、図1(3)と同様な工程で接合金属52’を形成する。
もう一つのウエハ1’を図1(1)〜図2(3)の工程で作成し、ウエハ1’の接合金属51’の上(図では上下が逆になっている)に、接着剤6’を塗布する。位置合わせを行った後、接触・加熱接合し、接合金属51’の融点以上で加熱する。この時、接合金属51’および接合金属52’上の接着剤6’は押し退けられ、接合金属51’と接合金属52’が接続する。また、この時、熱硬化型接着剤を用いた場合、接着剤も同時に硬化する事ができる。
配線層3’が形成されたウエハ1’の配線層3’の反対面を研磨し、導体の端子を露出させる。その後、図1(3)と同様な工程で接合金属52”を形成する。
本実施例による積層された半導体装置の全体図を示す。インタポーザ8上に、積層した半導体素子9を搭載し、これらをコントロールするチップ10が搭載されている。ここでは、コントロールチップ10の位置は、積層した半導体素子9上に搭載しているが、インタポーザ8上やインタポーザ8下に搭載する方法など、その場所は何れの場所でも良い。そして、インタポーザ8下に外部回路との接続に用いられる接続用バンプ11が形成されている。
ウエハ1上にチタン13(50ナノメートル)/銅14(0.5マイクロメートル)の多層膜からなる電気めっき用の給電膜12を形成した。ここでのチタンの機能は、その上下に位置する銅と基板(図では、ウエハ1となっているが、実際の半導体素子では、ウエハの表面に形成されたSiO2、SiN、ポリイミドである)との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、チタンの膜質などによっても変動する。なお、本実施例で使用したチタン膜に代えてクロム膜でも代替できる。
レジスト7を用いて、接合用金属端子に形成する突起のパターンを形成した。
電気めっきを用いて、突起20を形成した。電気めっきの材料として、金、銀、銅、ニッケルなどを用いることが可能であるが、次の工程でその表面にめっきを形成することが容易である銅を用いた。
図5(2)で形成したレジストを一旦剥離し、再度レジストを塗布し、パターニングし、接合用金属端子のパターンを形成した。ここで用いる剥離液は、レジストが溶解し、かつ、形成した部材が著しく溶解することがなければ制約はない。
電気ニッケルめっきを用いて、図5(4)で形成したパターンにニッケル21を析出させた。ここでは、純ニッケルを用いたが、ニッケルの中に、低融点材料との濡れ性を良好にするため、銀や銅を微量混合させためっきを用いても良い。また、接合用金属端子材料として、銅を用いることも可能であるが、信頼性を確保するためには、ニッケルを用いることが望ましい。
図5(4)で形成したレジストを剥離した。ここで用いる剥離液は、レジストが溶解し、かつ、形成した部材が著しく溶解することがなければ制約はない。続いて、図5(1)で形成した給電膜12をエッチングを用いて除去した。銅14のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例ではアンモニアを含有するアルカリ系エッチング液を用いた。ここでのエッチングでは、10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、余りに長い時間エッチングを行うと、例えば5分を越えてエッチングするような場合には、サイドエッチングが大きくなり、タクトが長くなるという問題も生じる。そのため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜のチタン13部分のエッチングには、過酸化水素を主成分とするエッチング液を用いた。何れのエッチングにおいても形成した部材が著しく溶解することがなければ制約はない。また、給電膜12にクロムを用いた場合は、過マンガン酸カリウムとメタケイ酸ナトリウムの混合液を用いた。
ウエハ1上にチタン13(50ナノメートル)/銅14(0.5マイクロメートル)の多層膜からなる電気めっき用の給電膜12を形成した。ここでのチタンの機能は、その上下に位置する銅と基板(図では、ウエハ1となっているが、実際の半導体素子では、ウエハの表面に形成されたSiO2、SiN、ポリイミドである)との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、チタンの膜質などによっても変動する。なお、本実施例で使用したチタン膜に代えてクロム膜でも代替できる。
レジスト7を用いて、接合金属のパターンを形成し、電気めっきを用いて接合金属を形成した。ここでは、銅を用いることも可能であるが、信頼性を確保するためには、ニッケル21を用いることが望ましい。また、ニッケルの中に、接合用低融点材料との濡れ性を良好にするため、銀や銅を微量混合させためっきを用いても良い。
図6(2)で形成したレジストを剥離した。ここで用いる剥離液は、レジストが溶解し、かつ、形成した部材が著しく溶解することがなければ制約はない。続いて、図6(1)で形成した給電膜12をエッチングを用いて除去した。銅14のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例ではアンモニアを含有するアルカリ系エッチング液を用いた。ここでのエッチングでは、10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、余りに長い時間エッチングを行うと、例えば5分を越えてエッチングするような場合には、サイドエッチングが大きくなり、タクトが長くなるという問題も生じる。そのため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜のチタン13部分のエッチングには、過酸化水素を主成分とするエッチング液を用いた。何れのエッチングにおいても形成した部材が著しく溶解することがなければ制約はない。また、給電膜12にクロムを用いた場合は、過マンガン酸カリウムとメタケイ酸ナトリウムの混合液を用いた。
ウエハ1上にチタン13(50ナノメートル)/銅14(0.5マイクロメートル)の多層膜からなる電気めっき用の給電膜12を形成した。ここでのチタンの機能は、その上下に位置する銅と基板(図では、ウエハ1となっているが、実際の半導体素子では、ウエハの表面に形成されたSiO2、SiN、ポリイミドである)との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、チタンの膜質などによっても変動する。なお、本実施例で使用したチタン膜に代えてクロム膜でも代替できる。
レジスト7を用いて、接合用金属端子に形成する突起のパターンを形成した。
電気めっきを用いて、突起20を形成した。電気めっきの材料として、金、銀、銅、ニッケルなどを用いることが可能であるが、次の工程でその表面にめっきを形成することが容易である銅を用いた。
図7(2)で形成したレジストを一旦剥離し、再度レジストを塗布し、パターニングし、接合用金属端子のパターンを形成した。ここで用いる剥離液は、レジストが溶解し、かつ、形成した部材が著しく溶解することがなければ制約はない。
電気ニッケルめっきを用いて、図7(4)で形成したパターンにニッケル21を析出させた。ここでは、純ニッケルを用いたが、ニッケルの中に、低融点材料との濡れ性を良好にするため、銀や銅を微量混合させためっきを用いても良い。また、接合用金属端子材料として、銅を用いることも可能であるが、信頼性を確保するためには、ニッケル21を用いることが望ましい。その上に、電気めっきを用いて錫15を形成した。ここでは、純錫を用いたが、錫銀めっき、錫銀銅めっきなど、錫を主体とした材料であれば、制約を設けるものではない。
図7(4)で形成したレジストを剥離した。ここで用いる剥離液は、レジストが溶解し、かつ、形成した部材が著しく溶解することがなければ制約はない。続いて、図7(1)で形成した給電膜12をエッチングを用いて除去した。銅14のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例ではアンモニアを含有するアルカリ系エッチング液を用いた。ここでのエッチングでは、10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、余りに長い時間エッチングを行うと、例えば5分を越えてエッチングするような場合には、サイドエッチングが大きくなり、タクトが長くなるという問題も生じる。そのため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜のチタン13部分のエッチングには、過酸化水素を主成分とするエッチング液を用いた。何れのエッチングにおいても形成した部材が著しく溶解することがなければ制約はない。また、給電膜12にクロムを用いた場合は、過マンガン酸カリウムとメタケイ酸ナトリウムの混合液を用いた。
錫を融点以上に加熱・溶融させ球形にした。
ウエハ1上にチタン13(50ナノメートル)/銅14(0.5マイクロメートル)の多層膜からなる電気めっき用の給電膜12を形成した。ここでのチタンの機能は、その上下に位置する銅と基板(図では、ウエハ1となっているが、実際の半導体導体素子では、SiO2、SiN、ポリイミドである)との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、チタンの膜質などによっても変動する。なお、本実施例で使用したチタン膜に代えてクロム膜でも代替できる。
レジスト7を用いて、接合金属のパターンを形成し、電気めっきを用いて接合金属を形成した。ここでは、純ニッケルを用いたが、ニッケルの中に、低融点材料との濡れ性を良好にするため、銀や銅を微量混合させためっきを用いても良い。また、接合用金属端子材料として、銅を用いることも可能であるが、信頼性を確保するためには、ニッケル21を用いることが望ましい。
その上に、電気めっきを用いて錫15を形成した。ここでは、純錫を用いたが、錫銀めっき、錫銀銅めっきなど、錫を主体とした材料であれば、制約を設けるものではない。
図8(2)で形成したレジストを剥離した。ここで用いる剥離液は、レジストが溶解し、かつ、形成した部材が著しく溶解することがなければ制約はない。続いて、図8(1)で形成した給電膜12をエッチングを用いて除去した。銅14のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例ではアンモニアを含有するアルカリ系エッチング液を用いた。ここでのエッチングでは、10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、余りに長い時間エッチングを行うと、例えば5分を越えてエッチングするような場合には、サイドエッチングが大きくなり、タクトが長くなるという問題も生じる。そのため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜のチタン13部分のエッチングには、過酸化水素を主成分とするエッチング液を用いた。何れのエッチングにおいても形成した部材が著しく溶解することがなければ制約はない。また、給電膜12にクロムを用いた場合は、過マンガン酸カリウムとメタケイ酸ナトリウムの混合液を用いた。
錫を融点以上に加熱・溶融させ球形にした。
Claims (9)
- 半導体素子と電気的に接続された400℃以下で溶融する低融点金属が少なくとも一方に形成されたウエハまたは回路基板同士を接着剤を介して接続することで3次元実装を行うためのウエハまたは回路基板において、
前記ウエハまたは回路基板同士が接続された時に前記ウエハまたは回路基板同士を電気的に接続する前記低融点金属の内部に設けられる突起であって、前記低融点金属の溶融時に変形せず前記ウエハまたは回路基板間の高さを規定するための突起を有することを特徴とするウエハまたは回路基板。 - 前記高さを規定するための突起の材質が、金、銀、銅、ニッケルであることを特徴とする請求項1に記載のウエハまたは回路基板。
- 前記高さを規定するための突起を覆うように前記低融点金属のバリアとなる金属が形成されていることを特徴とする請求項1に記載のウエハまたは回路基板。
- 前記高さを規定するための突起を覆うように前記低融点金属のバリアとなる金属が形成され、前記バリアとなる金属を覆うように前記低融点金属が形成されていることを特徴とする請求項1に記載のウエハまたは回路基板。
- 半導体素子と電気的に接続された400℃以下で溶融する低融点金属が少なくとも一方に形成されたウエハまたは回路基板同士を接着剤を介して接続することで3次元実装されたウエハまたは回路基板の接続構造体において、
前記ウエハまたは回路基板同士の電気的接続が前記低融点金属でなされると共に、前記低融点金属の溶融時に変形せず前記ウエハまたは回路基板間の高さを規定するための突起が前記低融点金属の内部に設けられていることを特徴とするウエハまたは回路基板の接続構造体。 - 前記高さを規定するための突起の材質が、金、銀、銅、ニッケルであることを特徴とする請求項5に記載のウエハまたは回路基板の接続構造体。
- 前記高さを規定するための突起を覆うように前記低融点金属のバリアとなる金属が形成されていることを特徴とする請求項5に記載のウエハまたは回路基板の接続構造体。
- 接続されるウエハまたは回路基板の両方に前記高さを規定するための突起が設けられていることを特徴とする請求項5に記載のウエハまたは回路基板の接続構造体。
- 接続されるウエハまたは回路基板の一方のみに前記高さを規定するための突起が設けられていることを特徴とする請求項5に記載のウエハまたは回路基板の接続構造体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266716A JP2009099589A (ja) | 2007-10-12 | 2007-10-12 | ウエハまたは回路基板およびその接続構造体 |
US12/285,222 US8334465B2 (en) | 2007-10-12 | 2008-09-30 | Wafer of circuit board and joining structure of wafer or circuit board |
KR1020080099314A KR20090037819A (ko) | 2007-10-12 | 2008-10-09 | 웨이퍼 또는 회로 보드 및 웨이퍼 또는 회로 보드의 접합 구조 |
US13/683,252 US20130140067A1 (en) | 2007-10-12 | 2012-11-21 | Wafer or circuit board and joining structure of wafer or circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266716A JP2009099589A (ja) | 2007-10-12 | 2007-10-12 | ウエハまたは回路基板およびその接続構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099589A true JP2009099589A (ja) | 2009-05-07 |
Family
ID=40582535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007266716A Pending JP2009099589A (ja) | 2007-10-12 | 2007-10-12 | ウエハまたは回路基板およびその接続構造体 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8334465B2 (ja) |
JP (1) | JP2009099589A (ja) |
KR (1) | KR20090037819A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5316261B2 (ja) * | 2009-06-30 | 2013-10-16 | 富士通株式会社 | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
KR20150139190A (ko) * | 2014-06-03 | 2015-12-11 | 삼성전기주식회사 | 소자 및 소자 패키지 |
CN205726641U (zh) * | 2016-01-04 | 2016-11-23 | 奥特斯(中国)有限公司 | 具有不同面层的部件载体及含有该部件载体的电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211722A (ja) * | 1994-01-26 | 1995-08-11 | Toshiba Corp | 半導体装置及び半導体装置実装構造体 |
JP2001102409A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2002373967A (ja) * | 2001-06-14 | 2002-12-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2003037135A (ja) * | 2001-07-24 | 2003-02-07 | Hitachi Cable Ltd | 配線基板及びその製造方法 |
JP2005244143A (ja) * | 2004-03-01 | 2005-09-08 | Hitachi Ltd | 半導体装置 |
JP2007115922A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367765A (en) * | 1990-08-31 | 1994-11-29 | Nec Corporation | Method of fabricating integrated circuit chip package |
US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
JPH10308415A (ja) | 1997-03-06 | 1998-11-17 | Toshiba Corp | 電極、電子部品、電子装置および電子部品の実装方法 |
JPH11204939A (ja) | 1998-01-08 | 1999-07-30 | Hitachi Ltd | 多層回路基板及びその製造方法 |
DE69928518T2 (de) * | 1998-02-26 | 2006-03-30 | Ibiden Co., Ltd., Ogaki | Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern |
DE69939221D1 (de) * | 1998-09-03 | 2008-09-11 | Ibiden Co Ltd | Mehrschichtige leiterplatte und verfahren zu deren herstellung |
EP1845759A1 (en) * | 1998-12-16 | 2007-10-17 | Ibiden Co., Ltd. | Conductive connecting pin and package substrate |
JP3444245B2 (ja) * | 1999-09-03 | 2003-09-08 | 日本電気株式会社 | 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP2001223293A (ja) * | 2000-02-09 | 2001-08-17 | Nec Corp | 半導体装置及びその製造方法 |
JP2002198485A (ja) | 2000-12-27 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 半導体実装体とそれを用いた半導体装置およびその製造方法 |
JP3910363B2 (ja) | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
US6734568B2 (en) * | 2001-08-29 | 2004-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2003101222A (ja) * | 2001-09-21 | 2003-04-04 | Sony Corp | 薄膜回路基板装置及びその製造方法 |
JP3866591B2 (ja) * | 2001-10-29 | 2007-01-10 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
JP3615206B2 (ja) * | 2001-11-15 | 2005-02-02 | 富士通株式会社 | 半導体装置の製造方法 |
JP4034107B2 (ja) * | 2002-04-17 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
US20040099961A1 (en) * | 2002-11-25 | 2004-05-27 | Chih-Liang Chu | Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same |
TWI239629B (en) * | 2003-03-17 | 2005-09-11 | Seiko Epson Corp | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
JP2004297019A (ja) * | 2003-03-28 | 2004-10-21 | Seiko Epson Corp | 半導体装置、回路基板及び電子機器 |
JP4130158B2 (ja) * | 2003-06-09 | 2008-08-06 | 三洋電機株式会社 | 半導体装置の製造方法、半導体装置 |
JP4377617B2 (ja) * | 2003-06-20 | 2009-12-02 | 日本特殊陶業株式会社 | コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット |
JP4647194B2 (ja) * | 2003-07-14 | 2011-03-09 | 新光電気工業株式会社 | キャパシタ装置及びその製造方法 |
TWI286372B (en) * | 2003-08-13 | 2007-09-01 | Phoenix Prec Technology Corp | Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same |
US20050087522A1 (en) * | 2003-10-24 | 2005-04-28 | Yunlong Sun | Laser processing of a locally heated target material |
US7622743B2 (en) * | 2003-11-04 | 2009-11-24 | Panasonic Corporation | Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device |
US7144490B2 (en) * | 2003-11-18 | 2006-12-05 | International Business Machines Corporation | Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer |
US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
EP1553625B1 (en) * | 2004-01-12 | 2014-05-07 | Infineon Technologies AG | Method for fabrication of a contact structure |
JP4165467B2 (ja) * | 2004-07-12 | 2008-10-15 | セイコーエプソン株式会社 | ダイシングシート、半導体装置の製造方法 |
KR100688501B1 (ko) * | 2004-09-10 | 2007-03-02 | 삼성전자주식회사 | 미러링 구조를 갖는 스택 boc 패키지 및 이를 장착한양면 실장형 메모리 모듈 |
JP4509972B2 (ja) * | 2005-09-01 | 2010-07-21 | 日本特殊陶業株式会社 | 配線基板、埋め込み用セラミックチップ |
US7547577B2 (en) * | 2006-11-14 | 2009-06-16 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with solder paste connections |
-
2007
- 2007-10-12 JP JP2007266716A patent/JP2009099589A/ja active Pending
-
2008
- 2008-09-30 US US12/285,222 patent/US8334465B2/en active Active
- 2008-10-09 KR KR1020080099314A patent/KR20090037819A/ko not_active Application Discontinuation
-
2012
- 2012-11-21 US US13/683,252 patent/US20130140067A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211722A (ja) * | 1994-01-26 | 1995-08-11 | Toshiba Corp | 半導体装置及び半導体装置実装構造体 |
JP2001102409A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2002373967A (ja) * | 2001-06-14 | 2002-12-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2003037135A (ja) * | 2001-07-24 | 2003-02-07 | Hitachi Cable Ltd | 配線基板及びその製造方法 |
JP2005244143A (ja) * | 2004-03-01 | 2005-09-08 | Hitachi Ltd | 半導体装置 |
JP2007115922A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20090037819A (ko) | 2009-04-16 |
US20090109641A1 (en) | 2009-04-30 |
US20130140067A1 (en) | 2013-06-06 |
US8334465B2 (en) | 2012-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4345808B2 (ja) | 半導体装置の製造方法 | |
KR20030019187A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP2005520333A (ja) | 多層用基板の積層技術 | |
JP2004319848A (ja) | 半導体装置およびその製造方法 | |
TW200843064A (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
KR100973878B1 (ko) | 반도체 장치 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
JP2009049051A (ja) | 半導体基板の接合方法及びそれにより製造された積層体 | |
JP2000353714A (ja) | バンプ転写基板及びその製造方法、並びに半導体装置の製造方法及び半導体装置 | |
TW456008B (en) | Flip chip packaging process with no-flow underfill method | |
JPWO2010007715A1 (ja) | 部品内蔵モジュールの製造方法 | |
JP2009099589A (ja) | ウエハまたは回路基板およびその接続構造体 | |
JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
TW533556B (en) | Manufacturing process of bump | |
JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
JP2009054684A (ja) | 半導体pop装置 | |
TWI360205B (en) | Multi-layer substrate and manufacture method there | |
JP4002117B2 (ja) | 多層基板及びその製造方法 | |
TW200409575A (en) | Fine pad pitch organic circuit board with plating solder and method for fabricating the same | |
KR101971493B1 (ko) | 은코팅 구리 필라 접합 구조체 및 이를 이용한 접합 방법 | |
TWM347677U (en) | Package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |