JP2002198485A - 半導体実装体とそれを用いた半導体装置およびその製造方法 - Google Patents
半導体実装体とそれを用いた半導体装置およびその製造方法Info
- Publication number
- JP2002198485A JP2002198485A JP2000397695A JP2000397695A JP2002198485A JP 2002198485 A JP2002198485 A JP 2002198485A JP 2000397695 A JP2000397695 A JP 2000397695A JP 2000397695 A JP2000397695 A JP 2000397695A JP 2002198485 A JP2002198485 A JP 2002198485A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- electrode
- semiconductor package
- chip
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Abstract
(57)【要約】 （修正有）
【課題】 ＣＯＣ型の半導体装置では、第１のＬＳＩチ
ップと第２のＬＳＩチップとの接合において、より強固
で安定した接合は困難であった。 【解決手段】 第１のＬＳＩチップ１６の第１の突起電
極１５は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が
３．５［％］のＳｎ−３．５Ａｇはんだバンプであり、
第２の突起電極１９はニッケル（Ｎｉ）バンプであるた
め、第１のＬＳＩチップ１６のバンプ１５に対して、小
径かつ硬度が高い第２のＬＳＩチップ２０のバンプ１９
が食い込んで、第１のＬＳＩチップ１６のバンプ１５表
面に形成された酸化膜を第２のＬＳＩチップ２０のバン
プ１９が突き破って接合されることにより、より強固な
接合構造を実現し、高温下での経時的安定性に優れた半
導体実装体を実現できる。また融点を低く抑えられるた
め、各バンプ接合における加工温度を低く設定できると
いう利点がある。
ップと第２のＬＳＩチップとの接合において、より強固
で安定した接合は困難であった。 【解決手段】 第１のＬＳＩチップ１６の第１の突起電
極１５は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が
３．５［％］のＳｎ−３．５Ａｇはんだバンプであり、
第２の突起電極１９はニッケル（Ｎｉ）バンプであるた
め、第１のＬＳＩチップ１６のバンプ１５に対して、小
径かつ硬度が高い第２のＬＳＩチップ２０のバンプ１９
が食い込んで、第１のＬＳＩチップ１６のバンプ１５表
面に形成された酸化膜を第２のＬＳＩチップ２０のバン
プ１９が突き破って接合されることにより、より強固な
接合構造を実現し、高温下での経時的安定性に優れた半
導体実装体を実現できる。また融点を低く抑えられるた
め、各バンプ接合における加工温度を低く設定できると
いう利点がある。
Description
【０００１】
【発明の属する技術分野】本発明は、主面上にＬＳＩが
それぞれ形成された第１のＬＳＩチップと第２のＬＳＩ
チップとがフェイスダウンボンディング方式により接合
されてなる半導体実装体とそれを用いた半導体装置およ
びその製造方法に関するものである。
それぞれ形成された第１のＬＳＩチップと第２のＬＳＩ
チップとがフェイスダウンボンディング方式により接合
されてなる半導体実装体とそれを用いた半導体装置およ
びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置の低コスト化
および小型化を図るため、例えば異なる機能を持つＬＳ
Ｉまたは異なるプロセスにより形成されたＬＳＩが形成
された、第１のＬＳＩチップと第２のＬＳＩチップとが
フェイスダウンボンディング方式により接合されてなる
ＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）型の半導体装置が
提案されている。
および小型化を図るため、例えば異なる機能を持つＬＳ
Ｉまたは異なるプロセスにより形成されたＬＳＩが形成
された、第１のＬＳＩチップと第２のＬＳＩチップとが
フェイスダウンボンディング方式により接合されてなる
ＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）型の半導体装置が
提案されている。
【０００３】以下、例えば２つのＬＳＩチップがフェイ
スダウンボンディング方式により接合されてなる半導体
装置およびその製造方法について図７を参照しながら説
明する。
スダウンボンディング方式により接合されてなる半導体
装置およびその製造方法について図７を参照しながら説
明する。
【０００４】図７に示すように、第１のＬＳＩチップ１
における第１のＬＳＩが形成されている主面上には内部
電極２および外部電極３が形成されていると共に、第２
のＬＳＩチップ４における第２のＬＳＩが形成されてい
る主面上にはバンプ５が形成されており、内部電極２と
バンプ５とが接続された状態で、第１のＬＳＩチップ１
と第２のＬＳＩチップ４とがフェイスダウンボンディン
グ方式により接合されている。この場合、第１のＬＳＩ
チップ１と第２のＬＳＩチップ４との間には絶縁性樹脂
６が充填されている。また、第１のＬＳＩチップ１はリ
ードフレームのダイパッド７にはんだ８により固定され
ていると共に、第１のＬＳＩチップ１の外部電極３とリ
ードフレームのインナーリード９とはボンディングワイ
ヤ１０により電気的に接続されている。第１のＬＳＩチ
ップ１、第２のＬＳＩチップ４、ダイパッド７、インナ
ーリード９およびボンディングワイヤ１０は封止樹脂１
１により封止されている。
における第１のＬＳＩが形成されている主面上には内部
電極２および外部電極３が形成されていると共に、第２
のＬＳＩチップ４における第２のＬＳＩが形成されてい
る主面上にはバンプ５が形成されており、内部電極２と
バンプ５とが接続された状態で、第１のＬＳＩチップ１
と第２のＬＳＩチップ４とがフェイスダウンボンディン
グ方式により接合されている。この場合、第１のＬＳＩ
チップ１と第２のＬＳＩチップ４との間には絶縁性樹脂
６が充填されている。また、第１のＬＳＩチップ１はリ
ードフレームのダイパッド７にはんだ８により固定され
ていると共に、第１のＬＳＩチップ１の外部電極３とリ
ードフレームのインナーリード９とはボンディングワイ
ヤ１０により電気的に接続されている。第１のＬＳＩチ
ップ１、第２のＬＳＩチップ４、ダイパッド７、インナ
ーリード９およびボンディングワイヤ１０は封止樹脂１
１により封止されている。
【０００５】前記従来の半導体装置は以下のようにして
製造される。
製造される。
【０００６】まず、周縁部に外部電極３が形成されてい
る第１のＬＳＩチップ１上の中央部に絶縁性樹脂６を塗
布した後、第２のＬＳＩチップ４を第１のＬＳＩチップ
１に押圧して、第１のＬＳＩチップ１の内部電極２と第
２のＬＳＩチップ４のバンプ５とを接続した状態で、第
１のＬＳＩチップ１と第２のＬＳＩチップ４とを接合す
る。
る第１のＬＳＩチップ１上の中央部に絶縁性樹脂６を塗
布した後、第２のＬＳＩチップ４を第１のＬＳＩチップ
１に押圧して、第１のＬＳＩチップ１の内部電極２と第
２のＬＳＩチップ４のバンプ５とを接続した状態で、第
１のＬＳＩチップ１と第２のＬＳＩチップ４とを接合す
る。
【０００７】次に、第１のＬＳＩチップ１の外部電極３
とリードフレームのインナーリード９とをボンディング
ワイヤ１０により接続した後、第１のＬＳＩチップ１、
第２のＬＳＩチップ４、ダイパッド７、インナーリード
９およびボンディングワイヤ１０を封止樹脂１１で封止
する。そして封止樹脂１１より突出したリードフレーム
のアウターリード１２を成形することにより半導体装置
を得るものである。
とリードフレームのインナーリード９とをボンディング
ワイヤ１０により接続した後、第１のＬＳＩチップ１、
第２のＬＳＩチップ４、ダイパッド７、インナーリード
９およびボンディングワイヤ１０を封止樹脂１１で封止
する。そして封止樹脂１１より突出したリードフレーム
のアウターリード１２を成形することにより半導体装置
を得るものである。
【０００８】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置では、第１のＬＳＩチップ１と第２のＬＳ
Ｉチップ４とがフェイスダウンボンディング方式により
接合されて半導体装置を構成しているが、第１のＬＳＩ
チップと第２のＬＳＩチップとを接合する際には、高温
加熱加工で接合する必要があり、接合工程において制約
があった。また、第１のＬＳＩチップと第２のＬＳＩチ
ップとのより強固な接合はできなかった。
の半導体装置では、第１のＬＳＩチップ１と第２のＬＳ
Ｉチップ４とがフェイスダウンボンディング方式により
接合されて半導体装置を構成しているが、第１のＬＳＩ
チップと第２のＬＳＩチップとを接合する際には、高温
加熱加工で接合する必要があり、接合工程において制約
があった。また、第１のＬＳＩチップと第２のＬＳＩチ
ップとのより強固な接合はできなかった。
【０００９】また、第１のＬＳＩチップと第２のＬＳＩ
チップとの接合界面において、高温下での経時的な安定
性が乏しいという信頼性上の問題があった。
チップとの接合界面において、高温下での経時的な安定
性が乏しいという信頼性上の問題があった。
【００１０】本発明は前記従来の課題を解決するもの
で、第１のＬＳＩチッと第２のＬＳＩチップとがフェイ
スダウンボンディング方式により接合されてなる半導体
実装体であって、第１のＬＳＩチップと第２のＬＳＩチ
ップとの接合において、高温下での接合の安定性を確保
して信頼性を高め、また接合時の加工温度の規制を緩和
した半導体実装体とそれを用いた半導体装置およびその
製造方法を提供することを目的とする。
で、第１のＬＳＩチッと第２のＬＳＩチップとがフェイ
スダウンボンディング方式により接合されてなる半導体
実装体であって、第１のＬＳＩチップと第２のＬＳＩチ
ップとの接合において、高温下での接合の安定性を確保
して信頼性を高め、また接合時の加工温度の規制を緩和
した半導体実装体とそれを用いた半導体装置およびその
製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体実装体は、一主面上に第１の内
部電極を有し、前記第１の内部電極上に第１の突起電極
が形成された第１のＬＳＩチップと、一主面上に外部電
極と第２の内部電極とを有し、前記第２の内部電極上に
前記第１の突起電極よりも硬度が高く小径の第２の突起
電極が形成された第２のＬＳＩチップとの積層構造を有
した半導体実装体であって、前記第１のＬＳＩチップと
前記第２のＬＳＩチップとが互いに主面どうしが対向さ
れて、前記第１のＬＳＩチップ上の前記第１の突起電極
に対して、前記第２のＬＳＩチップの前記第２の突起電
極が食い込んで接合されている半導体実装体である。
るために本発明の半導体実装体は、一主面上に第１の内
部電極を有し、前記第１の内部電極上に第１の突起電極
が形成された第１のＬＳＩチップと、一主面上に外部電
極と第２の内部電極とを有し、前記第２の内部電極上に
前記第１の突起電極よりも硬度が高く小径の第２の突起
電極が形成された第２のＬＳＩチップとの積層構造を有
した半導体実装体であって、前記第１のＬＳＩチップと
前記第２のＬＳＩチップとが互いに主面どうしが対向さ
れて、前記第１のＬＳＩチップ上の前記第１の突起電極
に対して、前記第２のＬＳＩチップの前記第２の突起電
極が食い込んで接合されている半導体実装体である。
【００１２】また、第１の突起電極は、錫（Ｓｎ）と銀
（Ａｇ）とによる２元系のはんだバンプであり、第２の
突起電極はニッケル（Ｎｉ）バンプである半導体実装体
である。
（Ａｇ）とによる２元系のはんだバンプであり、第２の
突起電極はニッケル（Ｎｉ）バンプである半導体実装体
である。
【００１３】また、第１の突起電極は、錫（Ｓｎ）が９
６．５［％］、銀（Ａｇ）が３．５［％］のはんだバン
プである半導体実装体である。
６．５［％］、銀（Ａｇ）が３．５［％］のはんだバン
プである半導体実装体である。
【００１４】また、第１のＬＳＩチップと第２のＬＳＩ
チップとが互いに主面どうしが対向されて接合され、前
記第１のＬＳＩチップ上の第１の突起電極に対して、前
記第２のＬＳＩチップの第２の突起電極が食い込んで接
合され、前記接合の界面には、前記第１の突起電極の金
属材料と第２の突起電極の金属材料との合金層が形成さ
れている半導体実装体である。
チップとが互いに主面どうしが対向されて接合され、前
記第１のＬＳＩチップ上の第１の突起電極に対して、前
記第２のＬＳＩチップの第２の突起電極が食い込んで接
合され、前記接合の界面には、前記第１の突起電極の金
属材料と第２の突起電極の金属材料との合金層が形成さ
れている半導体実装体である。
【００１５】また、第１のＬＳＩチップと第２のＬＳＩ
チップとの間隙には絶縁性樹脂が充填されている半導体
実装体である。
チップとの間隙には絶縁性樹脂が充填されている半導体
実装体である。
【００１６】また本発明の半導体装置は、リードフレー
ムのダイパッド上に接着剤を介して搭載された半導体チ
ップよりなる半導体実装体と、前記半導体実装体の外部
電極と前記リードフレームのインナーリード部とを電気
的に接続した金属細線と、前記半導体実装体、前記イン
ナーリード部、前記金属細線の領域を封止した封止樹脂
とよりなる半導体装置であって、前記半導体実装体は、
一主面上に第１の内部電極を有し、前記第１の内部電極
上に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、前
記第２の内部電極上に前記第１の突起電極よりも硬度が
高く小径のニッケル（Ｎｉ）バンプが形成された第２の
ＬＳＩチップとの積層構造を有した半導体実装体であっ
て、前記第１のＬＳＩチップと前記第２のＬＳＩチップ
とが互いに主面どうしが対向され、前記第１のＬＳＩチ
ップ上の前記はんだバンプに対して、前記第２のＬＳＩ
チップの前記ニッケルバンプが食い込んで接合され、前
記第１のＬＳＩチップと第２のＬＳＩチップとの間隙が
絶縁性樹脂で充填されている半導体実装体である半導体
装置である。
ムのダイパッド上に接着剤を介して搭載された半導体チ
ップよりなる半導体実装体と、前記半導体実装体の外部
電極と前記リードフレームのインナーリード部とを電気
的に接続した金属細線と、前記半導体実装体、前記イン
ナーリード部、前記金属細線の領域を封止した封止樹脂
とよりなる半導体装置であって、前記半導体実装体は、
一主面上に第１の内部電極を有し、前記第１の内部電極
上に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、前
記第２の内部電極上に前記第１の突起電極よりも硬度が
高く小径のニッケル（Ｎｉ）バンプが形成された第２の
ＬＳＩチップとの積層構造を有した半導体実装体であっ
て、前記第１のＬＳＩチップと前記第２のＬＳＩチップ
とが互いに主面どうしが対向され、前記第１のＬＳＩチ
ップ上の前記はんだバンプに対して、前記第２のＬＳＩ
チップの前記ニッケルバンプが食い込んで接合され、前
記第１のＬＳＩチップと第２のＬＳＩチップとの間隙が
絶縁性樹脂で充填されている半導体実装体である半導体
装置である。
【００１７】また本発明の半導体装置の製造方法は、少
なくとも半導体チップを支持するダイパッド部と、前記
ダイパッド部にその先端部が対向配置したインナーリー
ド部とを有したリードフレームを用意する工程と、一主
面上に第１の内部電極を有し、前記第１の内部電極上に
錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、前
記第２の内部電極上に前記第１の突起電極よりも硬度が
高く小径のニッケル（Ｎｉ）バンプが形成された第２の
ＬＳＩチップとの積層構造を有した半導体実装体であっ
て、前記第１のＬＳＩチップと前記第２のＬＳＩチップ
とが互いに主面どうしが対向され、前記第１のＬＳＩチ
ップ上の前記はんだバンプに対して、前記第２のＬＳＩ
チップの前記ニッケルバンプが食い込んで接合され、前
記第１のＬＳＩチップと第２のＬＳＩチップとの間隙が
絶縁性樹脂で充填されている半導体実装体を用意する工
程と、前記リードフレームのダイパッド部上に対して、
前記半導体実装体の第２のＬＳＩチップ底面を接着する
工程と、前記半導体実装体の前記第２のＬＳＩチップの
外部電極と前記リードフレームのインナーリード部とを
金属細線により電気的に接続する工程と、前記半導体実
装体、インナーリード部、金属細線の外囲を封止樹脂で
封止する工程とを有する半導体装置の製造方法である。
なくとも半導体チップを支持するダイパッド部と、前記
ダイパッド部にその先端部が対向配置したインナーリー
ド部とを有したリードフレームを用意する工程と、一主
面上に第１の内部電極を有し、前記第１の内部電極上に
錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、前
記第２の内部電極上に前記第１の突起電極よりも硬度が
高く小径のニッケル（Ｎｉ）バンプが形成された第２の
ＬＳＩチップとの積層構造を有した半導体実装体であっ
て、前記第１のＬＳＩチップと前記第２のＬＳＩチップ
とが互いに主面どうしが対向され、前記第１のＬＳＩチ
ップ上の前記はんだバンプに対して、前記第２のＬＳＩ
チップの前記ニッケルバンプが食い込んで接合され、前
記第１のＬＳＩチップと第２のＬＳＩチップとの間隙が
絶縁性樹脂で充填されている半導体実装体を用意する工
程と、前記リードフレームのダイパッド部上に対して、
前記半導体実装体の第２のＬＳＩチップ底面を接着する
工程と、前記半導体実装体の前記第２のＬＳＩチップの
外部電極と前記リードフレームのインナーリード部とを
金属細線により電気的に接続する工程と、前記半導体実
装体、インナーリード部、金属細線の外囲を封止樹脂で
封止する工程とを有する半導体装置の製造方法である。
【００１８】前記構成の通り、本発明の半導体実装体
は、第１のＬＳＩチップの第１の突起電極は、錫（Ｓ
ｎ）が９６．５［％］、銀（Ａｇ）が３．５［％］のＳ
ｎ−３．５Ａｇはんだバンプであり、第２の突起電極は
ニッケル（Ｎｉ）バンプであるため、第１のＬＳＩチッ
プのバンプに対して、小径かつ硬度が高い第２のＬＳＩ
チップのバンプが食い込んで、第１のＬＳＩチップのバ
ンプ表面に形成された酸化膜を第２のＬＳＩチップのバ
ンプが突き破って接合された強固な接合構造を有した半
導体実装体である。さらに第１のＬＳＩチップに設けた
第１の突起電極は、錫（Ｓｎ）が９６．５［％］、銀
（Ａｇ）が３．５［％］のＳｎ−３．５Ａｇはんだバン
プであり、融点を低く抑えられるため、各金属バンプ接
合における加工温度を低く設定できるという利点があ
る。
は、第１のＬＳＩチップの第１の突起電極は、錫（Ｓ
ｎ）が９６．５［％］、銀（Ａｇ）が３．５［％］のＳ
ｎ−３．５Ａｇはんだバンプであり、第２の突起電極は
ニッケル（Ｎｉ）バンプであるため、第１のＬＳＩチッ
プのバンプに対して、小径かつ硬度が高い第２のＬＳＩ
チップのバンプが食い込んで、第１のＬＳＩチップのバ
ンプ表面に形成された酸化膜を第２のＬＳＩチップのバ
ンプが突き破って接合された強固な接合構造を有した半
導体実装体である。さらに第１のＬＳＩチップに設けた
第１の突起電極は、錫（Ｓｎ）が９６．５［％］、銀
（Ａｇ）が３．５［％］のＳｎ−３．５Ａｇはんだバン
プであり、融点を低く抑えられるため、各金属バンプ接
合における加工温度を低く設定できるという利点があ
る。
【００１９】
【発明の実施の形態】以下、本発明の半導体実装体とそ
れを用いた半導体装置およびその製造方法の一実施形態
について、図面を参照しながら説明する。
れを用いた半導体装置およびその製造方法の一実施形態
について、図面を参照しながら説明する。
【００２０】まず本実施形態の半導体実装体について説
明する。図１は本実施形態の半導体実装体を示す断面図
である。
明する。図１は本実施形態の半導体実装体を示す断面図
である。
【００２１】本実施形態の半導体実装体は、第１のＬＳ
Ｉチップと第２のＬＳＩチップとが互いに設けたバンプ
によって接合された実装体であって、第１のＬＳＩチッ
プのバンプに対して第２のＬＳＩチップのバンプが食い
込んで、第１のＬＳＩチップのバンプ表面に形成された
酸化膜を第２のＬＳＩチップのバンプが突き破って接合
された強固な接合構造を有した半導体実装体である。も
ちろん接合材料では鉛（Ｐｂ）フリー化を実現した半導
体実装体である。
Ｉチップと第２のＬＳＩチップとが互いに設けたバンプ
によって接合された実装体であって、第１のＬＳＩチッ
プのバンプに対して第２のＬＳＩチップのバンプが食い
込んで、第１のＬＳＩチップのバンプ表面に形成された
酸化膜を第２のＬＳＩチップのバンプが突き破って接合
された強固な接合構造を有した半導体実装体である。も
ちろん接合材料では鉛（Ｐｂ）フリー化を実現した半導
体実装体である。
【００２２】図１に示すように、一主面のアルミニウム
電極１３上に、チタン（Ｔｉ），銅（Ｃｕ），ニッケル
（Ｎｉ）よりなる第１の内部電極１４を有し、その第１
の内部電極１４上に第１の突起電極１５が形成された第
１のＬＳＩチップ１６と、一主面上に外部電極１７とア
ルミニウム電極よりなる第２の内部電極１８とを有し、
その第２の内部電極１８上に第１の突起電極１５よりも
硬度が高く小径の第２の突起電極１９が形成された第２
のＬＳＩチップ２０との積層構造を有した半導体実装体
であって、第１のＬＳＩチップ１６と第２のＬＳＩチッ
プ２０とが互いに主面どうしが対向されて、第１のＬＳ
Ｉチップ１６上の第１の突起電極１５に対して、第２の
ＬＳＩチップ２０の第２の突起電極１９が食い込んで接
合されているものである。
電極１３上に、チタン（Ｔｉ），銅（Ｃｕ），ニッケル
（Ｎｉ）よりなる第１の内部電極１４を有し、その第１
の内部電極１４上に第１の突起電極１５が形成された第
１のＬＳＩチップ１６と、一主面上に外部電極１７とア
ルミニウム電極よりなる第２の内部電極１８とを有し、
その第２の内部電極１８上に第１の突起電極１５よりも
硬度が高く小径の第２の突起電極１９が形成された第２
のＬＳＩチップ２０との積層構造を有した半導体実装体
であって、第１のＬＳＩチップ１６と第２のＬＳＩチッ
プ２０とが互いに主面どうしが対向されて、第１のＬＳ
Ｉチップ１６上の第１の突起電極１５に対して、第２の
ＬＳＩチップ２０の第２の突起電極１９が食い込んで接
合されているものである。
【００２３】また、第１のＬＳＩチップ１６と第２のＬ
ＳＩチップ２０との間隙には、アンダーフィル材とし
て、絶縁性樹脂２１が充填されている。この場合、第２
のＬＳＩチップの外部電極１７を被覆しないよう絶縁性
樹脂２１が充填されている。
ＳＩチップ２０との間隙には、アンダーフィル材とし
て、絶縁性樹脂２１が充填されている。この場合、第２
のＬＳＩチップの外部電極１７を被覆しないよう絶縁性
樹脂２１が充填されている。
【００２４】また本実施形態の半導体実装体では、第１
のＬＳＩチップ１６と第２のＬＳＩチップ２０とが互い
に主面どうしが対向されて接合され、第１のＬＳＩチッ
プ１６上の第１の突起電極１５に対して、第２のＬＳＩ
チップ２０の第２の突起電極１９が食い込んで接合さ
れ、その接合の界面には、第１の突起電極１５の金属材
料と第２の突起電極１９の金属材料との合金層が形成さ
れているものであり、引っ張り強度が強く、金属間の接
合をより強固な接合としている。
のＬＳＩチップ１６と第２のＬＳＩチップ２０とが互い
に主面どうしが対向されて接合され、第１のＬＳＩチッ
プ１６上の第１の突起電極１５に対して、第２のＬＳＩ
チップ２０の第２の突起電極１９が食い込んで接合さ
れ、その接合の界面には、第１の突起電極１５の金属材
料と第２の突起電極１９の金属材料との合金層が形成さ
れているものであり、引っ張り強度が強く、金属間の接
合をより強固な接合としている。
【００２５】そして第１のＬＳＩチップ１６の第１の突
起電極１５は、錫（Ｓｎ）と銀（Ａｇ）とによる２元系
のはんだバンプであり、詳細には、第１の突起電極１５
は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のＳｎ−３．５Ａｇはんだバンプである。また第
２の突起電極１９はニッケル（Ｎｉ）バンプであり、表
面に微少の金層（Ａｕ）が形成されたニッケルバンプで
ある。
起電極１５は、錫（Ｓｎ）と銀（Ａｇ）とによる２元系
のはんだバンプであり、詳細には、第１の突起電極１５
は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のＳｎ−３．５Ａｇはんだバンプである。また第
２の突起電極１９はニッケル（Ｎｉ）バンプであり、表
面に微少の金層（Ａｕ）が形成されたニッケルバンプで
ある。
【００２６】なお、第２の突起電極１９であるニッケル
バンプには、元来、リン（Ｐ）が数パーセント含有され
ているものである。そのため第１のＬＳＩチップ１６上
の第１の突起電極１５であるはんだバンプに対して、第
２のＬＳＩチップ２０の第２の突起電極１９であるニッ
ケルバンプが食い込んで接合され、その接合の界面に
は、ニッケルと錫との合金層が形成され、さらにＰ濃度
の高いニッケル層が形成されている。これはニッケル内
に含有されているＰ（リン７％程度）が集中することに
より、Ｐ濃度の高いニッケル層が形成されるものであ
る。
バンプには、元来、リン（Ｐ）が数パーセント含有され
ているものである。そのため第１のＬＳＩチップ１６上
の第１の突起電極１５であるはんだバンプに対して、第
２のＬＳＩチップ２０の第２の突起電極１９であるニッ
ケルバンプが食い込んで接合され、その接合の界面に
は、ニッケルと錫との合金層が形成され、さらにＰ濃度
の高いニッケル層が形成されている。これはニッケル内
に含有されているＰ（リン７％程度）が集中することに
より、Ｐ濃度の高いニッケル層が形成されるものであ
る。
【００２７】また本実施形態では第１の突起電極１５は
８０［μｍ］ピッチで形成されているものである。
８０［μｍ］ピッチで形成されているものである。
【００２８】以上のように本実施形態の半導体実装体
は、第１のＬＳＩチップ１６の第１の突起電極１５は、
錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のＳｎ−３．５Ａｇはんだバンプであり、第２の
突起電極１９はニッケル（Ｎｉ）バンプであるため、第
１のＬＳＩチップ１６のバンプに対して、小径かつ硬度
が高い第２のＬＳＩチップ２０のバンプが食い込んで、
第１のＬＳＩチップ１６のバンプ表面に形成された酸化
膜を第２のＬＳＩチップ２０のバンプが突き破って接合
された強固な接合構造を有した半導体実装体である。さ
らに第１のＬＳＩチップ１６に設けた第１の突起電極１
５は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．
５［％］のＳｎ−３．５Ａｇはんだバンプであり、融点
を低く抑えられるため、各金属バンプ接合における加工
温度を低く設定できるという利点がある。
は、第１のＬＳＩチップ１６の第１の突起電極１５は、
錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のＳｎ−３．５Ａｇはんだバンプであり、第２の
突起電極１９はニッケル（Ｎｉ）バンプであるため、第
１のＬＳＩチップ１６のバンプに対して、小径かつ硬度
が高い第２のＬＳＩチップ２０のバンプが食い込んで、
第１のＬＳＩチップ１６のバンプ表面に形成された酸化
膜を第２のＬＳＩチップ２０のバンプが突き破って接合
された強固な接合構造を有した半導体実装体である。さ
らに第１のＬＳＩチップ１６に設けた第１の突起電極１
５は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．
５［％］のＳｎ−３．５Ａｇはんだバンプであり、融点
を低く抑えられるため、各金属バンプ接合における加工
温度を低く設定できるという利点がある。
【００２９】次に本実施形態の半導体装置について説明
する。図２は本実施形態の半導体装置を示す断面図であ
り、前記した実施形態の半導体実装体を用いた樹脂封止
型の半導体装置である。
する。図２は本実施形態の半導体装置を示す断面図であ
り、前記した実施形態の半導体実装体を用いた樹脂封止
型の半導体装置である。
【００３０】図２に示すように、本実施形態の半導体装
置は、リードフレームのダイパッド部２２上に絶縁性の
接着剤（図示せず）を介して搭載された２つの半導体チ
ップよりなる半導体実装体２３と、その半導体実装体２
３の外部電極１７とリードフレームのインナーリード部
２４とを電気的に接続した金属細線２５と、インナーリ
ード部２４の底面と外方側面とを露出させ、半導体実装
体２３、金属細線２５の領域を封止した封止樹脂２６と
よりなる半導体装置であって、半導体実装体２３は、一
主面上に第１の内部電極１４を有し、第１の内部電極１
４上に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．
５［％］のはんだバンプである第１の突起電極１５が形
成された第１のＬＳＩチップ１６と、一主面上に外部電
極１７と第２の内部電極１８とを有し、第２の内部電極
１８上に第１の突起電極１５よりも硬度が高く小径のニ
ッケル（Ｎｉ）バンプである第２の突起電極１９が形成
された第２のＬＳＩチップ２０との積層構造を有した半
導体実装体であって、第１のＬＳＩチップ１６と第２の
ＬＳＩチップ２０とが互いに主面どうしが対向され、第
１のＬＳＩチップ１６上の第１の突起電極１５に対し
て、第２のＬＳＩチップ２０の第２の突起電極１９が食
い込んで接合され、第１のＬＳＩチップ１６と第２のＬ
ＳＩチップ２０との間隙が絶縁性樹脂２１で充填されて
いる半導体実装体である。
置は、リードフレームのダイパッド部２２上に絶縁性の
接着剤（図示せず）を介して搭載された２つの半導体チ
ップよりなる半導体実装体２３と、その半導体実装体２
３の外部電極１７とリードフレームのインナーリード部
２４とを電気的に接続した金属細線２５と、インナーリ
ード部２４の底面と外方側面とを露出させ、半導体実装
体２３、金属細線２５の領域を封止した封止樹脂２６と
よりなる半導体装置であって、半導体実装体２３は、一
主面上に第１の内部電極１４を有し、第１の内部電極１
４上に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．
５［％］のはんだバンプである第１の突起電極１５が形
成された第１のＬＳＩチップ１６と、一主面上に外部電
極１７と第２の内部電極１８とを有し、第２の内部電極
１８上に第１の突起電極１５よりも硬度が高く小径のニ
ッケル（Ｎｉ）バンプである第２の突起電極１９が形成
された第２のＬＳＩチップ２０との積層構造を有した半
導体実装体であって、第１のＬＳＩチップ１６と第２の
ＬＳＩチップ２０とが互いに主面どうしが対向され、第
１のＬＳＩチップ１６上の第１の突起電極１５に対し
て、第２のＬＳＩチップ２０の第２の突起電極１９が食
い込んで接合され、第１のＬＳＩチップ１６と第２のＬ
ＳＩチップ２０との間隙が絶縁性樹脂２１で充填されて
いる半導体実装体である。
【００３１】本実施形態ではＱＦＮ（Ｑｕａｄ Ｆｌａ
ｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）構造の半
導体装置を構成しており、ダイパッド部２２、インナー
リード部２４の底面と外方側面とが封止樹脂２６より露
出した構造を採用している。また本実施形態ではＱＦＮ
構造の半導体装置に対して、図１で示した半導体実装体
を適用して半導体装置を構成しているが、ＱＦＮ以外に
もＱＦＰ、ＢＧＡなどの他のパッケージ形態でもよい。
ｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）構造の半
導体装置を構成しており、ダイパッド部２２、インナー
リード部２４の底面と外方側面とが封止樹脂２６より露
出した構造を採用している。また本実施形態ではＱＦＮ
構造の半導体装置に対して、図１で示した半導体実装体
を適用して半導体装置を構成しているが、ＱＦＮ以外に
もＱＦＰ、ＢＧＡなどの他のパッケージ形態でもよい。
【００３２】本実施形態の半導体装置は、２つの機能チ
ップを効率よく内蔵した半導体小型パッケージであり、
その内部に搭載された半導体実装体はチップ間接続を強
固なものにし、高温下での接合の安定性を確保し、信頼
性を高めた半導体装置である。一例としては、１５０
［℃］保持下において、経時変化による接合の劣化はな
く、チップ間接続の安定性を確認している。
ップを効率よく内蔵した半導体小型パッケージであり、
その内部に搭載された半導体実装体はチップ間接続を強
固なものにし、高温下での接合の安定性を確保し、信頼
性を高めた半導体装置である。一例としては、１５０
［℃］保持下において、経時変化による接合の劣化はな
く、チップ間接続の安定性を確認している。
【００３３】次に本実施形態の半導体装置の製造方法に
ついて説明する。図３〜図６は本実施形態の半導体装置
の製造方法を示す主要工程ごとの断面図であり、特に図
３，図４は半導体装置の製造方法における半導体実装体
の製造工程を示し、図５，図６は半導体実装体を用いた
樹脂封止型の半導体装置の製造方法の製造工程を示す図
である。
ついて説明する。図３〜図６は本実施形態の半導体装置
の製造方法を示す主要工程ごとの断面図であり、特に図
３，図４は半導体装置の製造方法における半導体実装体
の製造工程を示し、図５，図６は半導体実装体を用いた
樹脂封止型の半導体装置の製造方法の製造工程を示す図
である。
【００３４】まず図３，図４を参照して本実施形態の半
導体装置の製造方法の半導体実装体の製造工程を説明す
る。
導体装置の製造方法の半導体実装体の製造工程を説明す
る。
【００３５】図３（ａ）に示すように、一主面のアルミ
ニウム電極１３上に、チタン（Ｔｉ），銅（Ｃｕ），ニ
ッケル（Ｎｉ）よりなる第１の内部電極１４を有した第
１のＬＳＩチップ１６を用意する。なお、第１のＬＳＩ
チップ１６はチップ状態でもよく、またチップが複数個
形成されたウェハー状態でもよい。ウェハー状態では裏
面をバックグライントして所定厚に形成しておく。
ニウム電極１３上に、チタン（Ｔｉ），銅（Ｃｕ），ニ
ッケル（Ｎｉ）よりなる第１の内部電極１４を有した第
１のＬＳＩチップ１６を用意する。なお、第１のＬＳＩ
チップ１６はチップ状態でもよく、またチップが複数個
形成されたウェハー状態でもよい。ウェハー状態では裏
面をバックグライントして所定厚に形成しておく。
【００３６】そして図３（ｂ）に示すように、第１のＬ
ＳＩチップ１６上の第１の内部電極１４上に第１の突起
電極１５を形成する。ここでは第１の突起電極１５とし
て、錫（Ｓｎ）と銀（Ａｇ）とによる２元系のはんだバ
ンプを電解メッキにより形成するものであるが、錫（Ｓ
ｎ）が９６．５［％］、銀（Ａｇ）が３．５［％］のＳ
ｎ−３．５Ａｇはんだバンプを形成する。
ＳＩチップ１６上の第１の内部電極１４上に第１の突起
電極１５を形成する。ここでは第１の突起電極１５とし
て、錫（Ｓｎ）と銀（Ａｇ）とによる２元系のはんだバ
ンプを電解メッキにより形成するものであるが、錫（Ｓ
ｎ）が９６．５［％］、銀（Ａｇ）が３．５［％］のＳ
ｎ−３．５Ａｇはんだバンプを形成する。
【００３７】次に図３（ｃ）に示すように、一主面上に
外部電極１７とアルミニウム電極よりなる第２の内部電
極１８とを有した第２のＬＳＩチップ２０を用意する。
なお、第２のＬＳＩチップ２０はチップ状態でもよく、
またチップが複数個形成されたウェハー状態でもよい。
ウェハー状態では裏面をバックグライントして所定厚に
形成しておく。本実施形態ではウェハー状態を採用して
いる。
外部電極１７とアルミニウム電極よりなる第２の内部電
極１８とを有した第２のＬＳＩチップ２０を用意する。
なお、第２のＬＳＩチップ２０はチップ状態でもよく、
またチップが複数個形成されたウェハー状態でもよい。
ウェハー状態では裏面をバックグライントして所定厚に
形成しておく。本実施形態ではウェハー状態を採用して
いる。
【００３８】次に図３（ｄ）に示すように、第２のＬＳ
Ｉチップ２０上の第２の内部電極１８上に第１のＬＳＩ
チップ１６の第１の突起電極１５よりも硬度が高く小径
の第２の突起電極１９を無電解メッキにより形成する。
ここでは第２の突起電極１９としてニッケル（Ｎｉ）バ
ンプを形成するものであるが、ニツケルバンプ表面に微
少の金層（Ａｕ）が形成されたニッケルバンプを形成す
る。
Ｉチップ２０上の第２の内部電極１８上に第１のＬＳＩ
チップ１６の第１の突起電極１５よりも硬度が高く小径
の第２の突起電極１９を無電解メッキにより形成する。
ここでは第２の突起電極１９としてニッケル（Ｎｉ）バ
ンプを形成するものであるが、ニツケルバンプ表面に微
少の金層（Ａｕ）が形成されたニッケルバンプを形成す
る。
【００３９】次に図４（ａ）に示すように、フリップチ
ップボンダーを用い、第１の突起電極１５が形成された
第１のＬＳＩチップ１６を、ウェハー状態の第２の突起
電極１９が形成された第２のＬＳＩチップ２０の各突起
電極どうしを位置合わせして、互いに主面どうしを対向
させる。
ップボンダーを用い、第１の突起電極１５が形成された
第１のＬＳＩチップ１６を、ウェハー状態の第２の突起
電極１９が形成された第２のＬＳＩチップ２０の各突起
電極どうしを位置合わせして、互いに主面どうしを対向
させる。
【００４０】次に図４（ｂ）に示すように、第１のＬＳ
Ｉチップ１６，第２のＬＳＩチップ２０の両チップどう
しをツールを用いて加熱、加圧することにより、第１の
ＬＳＩチップ１６の第１の突起電極１５に対して、第２
のＬＳＩチップ２０の第２の突起電極１９を食い込ませ
て両突起電極を接合する。また第１のＬＳＩチップ１６
に設けた第１の突起電極１５は、錫（Ｓｎ）が９６．５
［％］、銀（Ａｇ）が３．５［％］のＳｎ−３．５Ａｇ
はんだバンプであり、融点を低く抑えられるため、各金
属バンプ接合における加工温度を低く設定できるという
利点がある。したがって接合時の加工温度の規制を緩和
できるものである。またこの時、第２の突起電極１９で
あるニッケルバンプには、元来、リン（Ｐ）が数パーセ
ント含有されているものである。そのため第１のＬＳＩ
チップ１６上の第１の突起電極１５であるはんだバンプ
に対して、第２のＬＳＩチップ２０の第２の突起電極１
９であるニッケルバンプが食い込んで接合され、その接
合の界面には、ニッケルと錫との合金層が形成され、さ
らにＰ濃度の高いニッケル層が形成されている。これは
ニッケル内に含有されているＰ（リン７％程度）が集中
することにより、Ｐ濃度の高いニッケル層が形成される
ものである。これにより強固な接合が可能になる。
Ｉチップ１６，第２のＬＳＩチップ２０の両チップどう
しをツールを用いて加熱、加圧することにより、第１の
ＬＳＩチップ１６の第１の突起電極１５に対して、第２
のＬＳＩチップ２０の第２の突起電極１９を食い込ませ
て両突起電極を接合する。また第１のＬＳＩチップ１６
に設けた第１の突起電極１５は、錫（Ｓｎ）が９６．５
［％］、銀（Ａｇ）が３．５［％］のＳｎ−３．５Ａｇ
はんだバンプであり、融点を低く抑えられるため、各金
属バンプ接合における加工温度を低く設定できるという
利点がある。したがって接合時の加工温度の規制を緩和
できるものである。またこの時、第２の突起電極１９で
あるニッケルバンプには、元来、リン（Ｐ）が数パーセ
ント含有されているものである。そのため第１のＬＳＩ
チップ１６上の第１の突起電極１５であるはんだバンプ
に対して、第２のＬＳＩチップ２０の第２の突起電極１
９であるニッケルバンプが食い込んで接合され、その接
合の界面には、ニッケルと錫との合金層が形成され、さ
らにＰ濃度の高いニッケル層が形成されている。これは
ニッケル内に含有されているＰ（リン７％程度）が集中
することにより、Ｐ濃度の高いニッケル層が形成される
ものである。これにより強固な接合が可能になる。
【００４１】そしてに図４（ｃ）に示すように、第１の
ＬＳＩチップ１６と第２のＬＳＩチップ２０との間隙で
あって、第１のＬＳＩチップ２０の外部電極１７を被覆
しないように、アンダーフィル材として絶縁性樹脂２１
を流し込んで熱硬化させ、間隙を封止する。そして半導
体実装体ごとにダイシングブレード等によって切断する
ことにより、個片化した半導体実装体２３を得るもので
ある。
ＬＳＩチップ１６と第２のＬＳＩチップ２０との間隙で
あって、第１のＬＳＩチップ２０の外部電極１７を被覆
しないように、アンダーフィル材として絶縁性樹脂２１
を流し込んで熱硬化させ、間隙を封止する。そして半導
体実装体ごとにダイシングブレード等によって切断する
ことにより、個片化した半導体実装体２３を得るもので
ある。
【００４２】次に図５，図６を参照して、形成した半導
体実装体を用いた本実施形態の半導体装置の製造方法の
製造工程を説明する。
体実装体を用いた本実施形態の半導体装置の製造方法の
製造工程を説明する。
【００４３】まず図５（ａ）に示すように、少なくとも
半導体チップを支持するダイパッド部２２と、そのダイ
パッド部２２にその先端部が対向配置したインナーリー
ド部２４とを有したリードフレームを用意し、形成した
半導体実装体２３の第２のＬＳＩチップ２０の底面をダ
イパッド部２２面に位置合わせする。
半導体チップを支持するダイパッド部２２と、そのダイ
パッド部２２にその先端部が対向配置したインナーリー
ド部２４とを有したリードフレームを用意し、形成した
半導体実装体２３の第２のＬＳＩチップ２０の底面をダ
イパッド部２２面に位置合わせする。
【００４４】そして図５（ｂ）に示すように、リードフ
レームのダイパッド部２２上に対して、半導体実装体２
３の第２のＬＳＩチップ２０の底面側を絶縁性の接着剤
により接着する。
レームのダイパッド部２２上に対して、半導体実装体２
３の第２のＬＳＩチップ２０の底面側を絶縁性の接着剤
により接着する。
【００４５】そして図５（ｃ）に示すように、半導体実
装体２３の第２のＬＳＩチップ２０の外部電極１７とリ
ードフレームのインナーリード部２４とを金属細線２５
により電気的に接続する。
装体２３の第２のＬＳＩチップ２０の外部電極１７とリ
ードフレームのインナーリード部２４とを金属細線２５
により電気的に接続する。
【００４６】次に図６（ａ）に示すように、インナーリ
ード部２４、ダイパッド部２２の各底面を露出させ、半
導体実装体２３、金属細線２５の外囲を封止樹脂２６で
封止する。
ード部２４、ダイパッド部２２の各底面を露出させ、半
導体実装体２３、金属細線２５の外囲を封止樹脂２６で
封止する。
【００４７】そして図６（ｂ）に示すように、インナー
リード部２４の封止樹脂から突出した部分を切断成形す
ることにより、インナーリード部２４の底面と外方側面
とを封止樹脂２６から露出させ、半導体実装体２３を有
した小型パッケージである半導体装置を得るものであ
る。
リード部２４の封止樹脂から突出した部分を切断成形す
ることにより、インナーリード部２４の底面と外方側面
とを封止樹脂２６から露出させ、半導体実装体２３を有
した小型パッケージである半導体装置を得るものであ
る。
【００４８】以上のように本実施形態の半導体装置の製
造方法においては、一主面上に第１の内部電極を有し、
その第１の内部電極上に錫（Ｓｎ）が９６．５［％］、
銀（Ａｇ）が３．５［％］のはんだバンプが形成された
第１のＬＳＩチップと、一主面上に外部電極と第２の内
部電極とを有し、その第２の内部電極上に第１の突起電
極よりも硬度が高く小径のニッケル（Ｎｉ）バンプが形
成された第２のＬＳＩチップとの積層構造を有した半導
体実装体であって、第１のＬＳＩチップと第２のＬＳＩ
チップとが互いに主面どうしが対向され、第１のＬＳＩ
チップ上のはんだバンプに対して、第２のＬＳＩチップ
のニッケルバンプが食い込んで接合され、第１のＬＳＩ
チップと第２のＬＳＩチップとの間隙が絶縁性樹脂で充
填されている半導体実装体を用意し、各種の所望とする
パッケージ形態に適用して組み込むことにより、小型の
高集積型の半導体装置を実現することができる。
造方法においては、一主面上に第１の内部電極を有し、
その第１の内部電極上に錫（Ｓｎ）が９６．５［％］、
銀（Ａｇ）が３．５［％］のはんだバンプが形成された
第１のＬＳＩチップと、一主面上に外部電極と第２の内
部電極とを有し、その第２の内部電極上に第１の突起電
極よりも硬度が高く小径のニッケル（Ｎｉ）バンプが形
成された第２のＬＳＩチップとの積層構造を有した半導
体実装体であって、第１のＬＳＩチップと第２のＬＳＩ
チップとが互いに主面どうしが対向され、第１のＬＳＩ
チップ上のはんだバンプに対して、第２のＬＳＩチップ
のニッケルバンプが食い込んで接合され、第１のＬＳＩ
チップと第２のＬＳＩチップとの間隙が絶縁性樹脂で充
填されている半導体実装体を用意し、各種の所望とする
パッケージ形態に適用して組み込むことにより、小型の
高集積型の半導体装置を実現することができる。
【００４９】なお、本実施形態では、第１のＬＳＩチッ
プ１６と第２のＬＳＩチップ２０とは、例えば、ＤＲＡ
Ｍ等のメモリーよりなるＬＳＩとマイコン等のロジック
ＬＳＩとの組み合わせ、互いに異なるロジックＬＳＩ同
士の組み合わせ、化合物半導体基板上に形成されたＬＳ
Ｉとシリコン基板上に形成されたＬＳＩとの組み合わせ
等よりなり、互いに異なるプロセスにより形成されたＬ
ＳＩチップ同士又は一のプロセスにより形成された大面
積のＬＳＩチップが２分割されてなるものである。
プ１６と第２のＬＳＩチップ２０とは、例えば、ＤＲＡ
Ｍ等のメモリーよりなるＬＳＩとマイコン等のロジック
ＬＳＩとの組み合わせ、互いに異なるロジックＬＳＩ同
士の組み合わせ、化合物半導体基板上に形成されたＬＳ
Ｉとシリコン基板上に形成されたＬＳＩとの組み合わせ
等よりなり、互いに異なるプロセスにより形成されたＬ
ＳＩチップ同士又は一のプロセスにより形成された大面
積のＬＳＩチップが２分割されてなるものである。
【００５０】
【発明の効果】以上、本発明の半導体実装体は、第１の
ＬＳＩチップの第１の突起電極は、錫（Ｓｎ）が９６．
５［％］、銀（Ａｇ）が３．５［％］のＳｎ−３．５Ａ
ｇはんだバンプであり、第２の突起電極はニッケル（Ｎ
ｉ）バンプであるため、第１のＬＳＩチップのバンプに
対して、小径かつ硬度が高い第２のＬＳＩチップのバン
プが食い込んで、第１のＬＳＩチップのバンプ表面に形
成された酸化膜を第２のＬＳＩチップのバンプが突き破
って接合された強固な接合構造を有し、高温下での経時
的安定性に優れ、高速通信に適した半導体実装体であ
る。さらに第１のＬＳＩチップに設けた第１の突起電極
は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のＳｎ−３．５Ａｇはんだバンプであり、融点を
低く抑えられるため、各金属バンプ接合における加工温
度を低く設定できるという利点がある。
ＬＳＩチップの第１の突起電極は、錫（Ｓｎ）が９６．
５［％］、銀（Ａｇ）が３．５［％］のＳｎ−３．５Ａ
ｇはんだバンプであり、第２の突起電極はニッケル（Ｎ
ｉ）バンプであるため、第１のＬＳＩチップのバンプに
対して、小径かつ硬度が高い第２のＬＳＩチップのバン
プが食い込んで、第１のＬＳＩチップのバンプ表面に形
成された酸化膜を第２のＬＳＩチップのバンプが突き破
って接合された強固な接合構造を有し、高温下での経時
的安定性に優れ、高速通信に適した半導体実装体であ
る。さらに第１のＬＳＩチップに設けた第１の突起電極
は、錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のＳｎ−３．５Ａｇはんだバンプであり、融点を
低く抑えられるため、各金属バンプ接合における加工温
度を低く設定できるという利点がある。
【００５１】また本発明の半導体装置は、２つの機能チ
ップを効率よく内蔵した半導体小型パッケージであり、
その内部に搭載された半導体実装体はチップ間接続を強
固なものにし、高温下での接合の安定性を確保し、信頼
性を高めた半導体装置である。
ップを効率よく内蔵した半導体小型パッケージであり、
その内部に搭載された半導体実装体はチップ間接続を強
固なものにし、高温下での接合の安定性を確保し、信頼
性を高めた半導体装置である。
【００５２】また本発明の半導体装置の製造方法は、一
主面上に第１の内部電極を有し、その第１の内部電極上
に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、そ
の第２の内部電極上に第１の突起電極よりも硬度が高く
小径のニッケル（Ｎｉ）バンプが形成された第２のＬＳ
Ｉチップとの積層構造を有した半導体実装体であって、
第１のＬＳＩチップと第２のＬＳＩチップとが互いに主
面どうしが対向され、第１のＬＳＩチップ上のはんだバ
ンプに対して、第２のＬＳＩチップのニッケルバンプが
食い込んで接合され、第１のＬＳＩチップと第２のＬＳ
Ｉチップとの間隙が絶縁性樹脂で充填されている半導体
実装体を用意し、各種の所望とするパッケージ形態に適
用して組み込むことにより、小型の高集積型の半導体装
置を実現することができる。
主面上に第１の内部電極を有し、その第１の内部電極上
に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、そ
の第２の内部電極上に第１の突起電極よりも硬度が高く
小径のニッケル（Ｎｉ）バンプが形成された第２のＬＳ
Ｉチップとの積層構造を有した半導体実装体であって、
第１のＬＳＩチップと第２のＬＳＩチップとが互いに主
面どうしが対向され、第１のＬＳＩチップ上のはんだバ
ンプに対して、第２のＬＳＩチップのニッケルバンプが
食い込んで接合され、第１のＬＳＩチップと第２のＬＳ
Ｉチップとの間隙が絶縁性樹脂で充填されている半導体
実装体を用意し、各種の所望とするパッケージ形態に適
用して組み込むことにより、小型の高集積型の半導体装
置を実現することができる。
【図１】本発明の一実施形態にかかる半導体実装体を示
す断面図
す断面図
【図２】本発明の一実施形態にかかる半導体装置を示す
断面図
断面図
【図３】本発明の一実施形態にかかる半導体装置の製造
方法を示す断面図
方法を示す断面図
【図４】本発明の一実施形態にかかる半導体装置の製造
方法を示す断面図
方法を示す断面図
【図５】本発明の一実施形態にかかる半導体装置の製造
方法を示す断面図
方法を示す断面図
【図６】本発明の一実施形態にかかる半導体装置の製造
方法を示す断面図
方法を示す断面図
【図７】従来の半導体装置を示す断面図
１ 第１のＬＳＩチップ ２ 内部電極 ３ 外部電極 ４ 第２のＬＳＩチップ ５ バンプ ６ 絶縁性樹脂 ７ ダイパッド ８ はんだ ９ インナーリード １０ ボンディングワイヤ １１ 封止樹脂 １２ アウターリード １３ アルミニウム電極 １４ 第１の内部電極 １５ 第１の突起電極 １６ 第１のＬＳＩチップ １７ 外部電極 １８ 第２の内部電極 １９ 第２の突起電極 ２０ 第２のＬＳＩチップ ２１ 絶縁性樹脂 ２２ ダイパッド部 ２３ 半導体実装体 ２４ インナーリード部 ２５ 金属細線 ２６ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松村 和彦 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 中岡 由起子 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (7)
- 【請求項１】 一主面上に第１の内部電極を有し、前記
第１の内部電極上に第１の突起電極が形成された第１の
ＬＳＩチップと、 一主面上に外部電極と第２の内部電極とを有し、前記第
２の内部電極上に前記第１の突起電極よりも硬度が高く
小径の第２の突起電極が形成された第２のＬＳＩチップ
との積層構造を有した半導体実装体であって、 前記第１のＬＳＩチップと前記第２のＬＳＩチップとが
互いに主面どうしが対向されて、前記第１のＬＳＩチッ
プ上の前記第１の突起電極に対して、前記第２のＬＳＩ
チップの前記第２の突起電極が食い込んで接合されてい
ることを特徴とする半導体実装体。 - 【請求項２】 第１の突起電極は、錫（Ｓｎ）と銀（Ａ
ｇ）とによる２元系のはんだバンプであり、第２の突起
電極はニッケル（Ｎｉ）バンプであることを特徴とする
請求項１に記載の半導体実装体。 - 【請求項３】 第１の突起電極は、錫（Ｓｎ）が９６．
５［％］、銀（Ａｇ）が３．５［％］のはんだバンプで
あることを特徴とする請求項２に記載の半導体実装体。 - 【請求項４】 第１のＬＳＩチップと第２のＬＳＩチッ
プとが互いに主面どうしが対向されて接合され、前記第
１のＬＳＩチップ上の第１の突起電極に対して、前記第
２のＬＳＩチップの第２の突起電極が食い込んで接合さ
れ、前記接合の界面には、前記第１の突起電極の金属材
料と第２の突起電極の金属材料との合金層が形成されて
いることを特徴とする請求項１に記載の半導体実装体。 - 【請求項５】 第１のＬＳＩチップと第２のＬＳＩチッ
プとの間隙には絶縁性樹脂が充填されていることを特徴
とする請求項１に記載の半導体実装体。 - 【請求項６】 リードフレームのダイパッド上に接着剤
を介して搭載された半導体チップよりなる半導体実装体
と、 前記半導体実装体の外部電極と前記リードフレームのイ
ンナーリード部とを電気的に接続した金属細線と、 前記半導体実装体、前記インナーリード部、前記金属細
線の領域を封止した封止樹脂とよりなる半導体装置であ
って、 前記半導体実装体は、一主面上に第１の内部電極を有
し、前記第１の内部電極上に錫（Ｓｎ）が９６．５
［％］、銀（Ａｇ）が３．５［％］のはんだバンプが形
成された第１のＬＳＩチップと、一主面上に外部電極と
第２の内部電極とを有し、前記第２の内部電極上に前記
第１の突起電極よりも硬度が高く小径のニッケル（Ｎ
ｉ）バンプが形成された第２のＬＳＩチップとの積層構
造を有した半導体実装体であって、前記第１のＬＳＩチ
ップと前記第２のＬＳＩチップとが互いに主面どうしが
対向され、前記第１のＬＳＩチップ上の前記はんだバン
プに対して、前記第２のＬＳＩチップの前記ニッケルバ
ンプが食い込んで接合され、前記第１のＬＳＩチップと
第２のＬＳＩチップとの間隙が絶縁性樹脂で充填されて
いる半導体実装体であることを特徴とする半導体装置。 - 【請求項７】 少なくとも半導体チップを支持するダイ
パッド部と、前記ダイパッド部にその先端部が対向配置
したインナーリード部とを有したリードフレームを用意
する工程と、 一主面上に第１の内部電極を有し、前記第１の内部電極
上に錫（Ｓｎ）が９６．５［％］、銀（Ａｇ）が３．５
［％］のはんだバンプが形成された第１のＬＳＩチップ
と、一主面上に外部電極と第２の内部電極とを有し、前
記第２の内部電極上に前記第１の突起電極よりも硬度が
高く小径のニッケル（Ｎｉ）バンプが形成された第２の
ＬＳＩチップとの積層構造を有した半導体実装体であっ
て、前記第１のＬＳＩチップと前記第２のＬＳＩチップ
とが互いに主面どうしが対向され、前記第１のＬＳＩチ
ップ上の前記はんだバンプに対して、前記第２のＬＳＩ
チップの前記ニッケルバンプが食い込んで接合され、前
記第１のＬＳＩチップと第２のＬＳＩチップとの間隙が
絶縁性樹脂で充填されている半導体実装体を用意する工
程と、 前記リードフレームのダイパッド部上に対して、前記半
導体実装体の第２のＬＳＩチップ底面を接着する工程
と、 前記半導体実装体の前記第２のＬＳＩチップの外部電極
と前記リードフレームのインナーリード部とを金属細線
により電気的に接続する工程と、 前記半導体実装体、インナーリード部、金属細線の外囲
を封止樹脂で封止する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397695A JP2002198485A (ja) | 2000-12-27 | 2000-12-27 | 半導体実装体とそれを用いた半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397695A JP2002198485A (ja) | 2000-12-27 | 2000-12-27 | 半導体実装体とそれを用いた半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198485A true JP2002198485A (ja) | 2002-07-12 |
Family
ID=18862792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397695A Pending JP2002198485A (ja) | 2000-12-27 | 2000-12-27 | 半導体実装体とそれを用いた半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334465B2 (en) | 2007-10-12 | 2012-12-18 | Elpida Memory, Inc. | Wafer of circuit board and joining structure of wafer or circuit board |
-
2000
- 2000-12-27 JP JP2000397695A patent/JP2002198485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334465B2 (en) | 2007-10-12 | 2012-12-18 | Elpida Memory, Inc. | Wafer of circuit board and joining structure of wafer or circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525350B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| TW200829361A (en) | Connecting material, method for manufacturing connecting material, and semiconductor device | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2005531137A (ja) | 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP6598151B2 (ja) | 半導体装置およびその製造方法 | |
| JP5553766B2 (ja) | 半導体装置とその製造方法 | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| JP2002198485A (ja) | 半導体実装体とそれを用いた半導体装置およびその製造方法 | |
| JPH02114545A (ja) | ワイヤボンディング接続方法 | |
| JP2007073763A (ja) | 半導体装置およびその製造方法 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| US7229849B2 (en) | Method for packaging a semiconductor device | |
| JP3854467B2 (ja) | 半導体装置の製造方法 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPH03237747A (ja) | 半導体装置 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JPH09293748A (ja) | 半導体装置 | |
| JP2010153676A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |