JPH03237747A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03237747A
JPH03237747A JP3253290A JP3253290A JPH03237747A JP H03237747 A JPH03237747 A JP H03237747A JP 3253290 A JP3253290 A JP 3253290A JP 3253290 A JP3253290 A JP 3253290A JP H03237747 A JPH03237747 A JP H03237747A
Authority
JP
Japan
Prior art keywords
metal plate
chip
lead frame
tape carrier
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3253290A
Other languages
English (en)
Inventor
Yasuo Tane
泰雄 種
Akira Kuromaru
黒丸 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3253290A priority Critical patent/JPH03237747A/ja
Publication of JPH03237747A publication Critical patent/JPH03237747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、放熱特性を改善した多端子を有する半導体装
置に関するものである。
(従来の技術) 従来、ICやLSIなど多端子もしくは多ビンを有する
半導体装置の製造において、半導体素子(以下、チップ
という、)と外部リード線の端子間を電気的に接続する
手段としては、ワイヤボンディング法とワイヤレスボン
ディング法が知られている。ワイヤボンディングは、チ
ップ上のポンディングパッドと外部リード線の間を20
〜30゜径のたとえば、アルミ、金などの金属細線によ
り結線する方法であり、接合手段としては、熱圧着法、
超音波ボンディング法およびその併用法などがある。一
方、ワイヤレスボンディングは、チップ上の全パッドを
特定のバンプや′金属リードによって外部端子に一度に
接続する方法であり、テープキャリア方式、フリップチ
ップ方式、ビームリード方式などが知られている。この
ワイヤレスボンディング法は、ウェハ形成の工程は複雑
であるが、組立時には電極の数に依存せず、−度にボン
ディングが可能なことと、チップの実装が極めて小容積
にでき、マルチチップ化に向くなどの理由により、今後
のLSIなどの半導体装置の高速度。
高集積化には最適な組立方法として期待されている。
とくに、テープキャリア方式は、第2図に示すように、
ポリイミド膜やポリエステル膜でつくられたフィルム状
のテープ2の1こまごとにリードフレーム3を形成して
、そのインナーリード21の先端に相対応するチップ4
の電極パッド41を接合したものである。リードフレー
ム3は、錫メツキや金メツキを施した銅でつくられてい
る。チップ4の電極パッド41は、アルミニウムパッド
の上に金メツキなどを施してなり、ウェハの段階で形成
しておく、また、インナーリード21との接続は、Au
 −Sn共晶法やAu −Auの熱圧着法を用いる。テ
ープ2にボンディングしたチップ4は、リードフレーム
3を切断した後、プリント板などの回路基板へ取付けら
れる。さらに、この方式では、テープにチップをボンデ
ィングしたあとたとえば、エポキシ樹脂などのモールド
樹脂1で封止する。樹脂封止によってチップを小さな容
積中に収容できるので、腕時計、カメラ、電卓など民生
用LSIの実装に幅広く用いられている。
しかし、このタイプのものは、放熱性の面で問題がある
。コンピュータなどに使用されるLSIなどは、たとえ
ば、モールド樹脂1の上にアルミニウムなどで形成した
放熱フィンを取付けたり、あるいは、チップを支持する
ベットに放熱ビンを接続したりして放熱特性を良くして
いる。現在では、チップの容量が余り大きくなく(1W
程度)。
民生用では特に前記のような放熱装置を使用していない
が、将来、たとえば、5W程度の大容量になった場合は
、この放熱装置も不可欠になるものと思われる。
(発明が解決しようとする課題) 従来技術において、放熱性を高めようとする場合、前記
のように放熱フィンや放熱ビンを設けることが必要であ
るが、放熱フィンを用いる4′″、パッケージが大きく
なり、その結果実装密度を低下させることになり、さら
にパッケージの構造自体も複雑になりプリント基板など
の設計が難しくなる。また、放熱ビンを用いた場合、放
熱ピン自体が邪魔になり半導体装置の多ビン化をもしく
は多端子化を妨げる結果になる。
本発明は、前述のような事情に鑑み、考えられたもので
あって、テープキャリアを利用した多端子半導体装置に
おいて、構造が簡単で小型化された放熱効果の高い新規
な多端子パッケージを有する半導体装置を提供すること
を目的としている。
〔発明の構成〕
(11題を解決するための手段) 本発明は、チップとリードフレームを装着したテープキ
ャリアをモールド樹脂で封止してなる半導体装置に関す
るものであり、テープキャリアに装着されたリードフレ
ームに金属板が取り付けられ、さらに、金属板の取付は
面とは反対の面を少くとも一部露出させることを特徴と
している。
(作 用) 本発明は、上記のような構成によって、放熱特性を向上
させることができ、また、多端子パッケージを小型化す
ることができる。
(実施例) 以下、第1図を用いて本発明の一実施例を説明する。
ICチップ4のAuバンプ41とテープキャリア2のイ
ンナーリード21とを重ね合せてAu−Auの熱圧着法
または、Au−3n共晶法により接合する(ILB法と
いう)、テープキャリア2とリードフレーム3も同じく
熱圧着法を用いる。インナーリード21は、Auメツキ
またはSnメツキした銅膜を用いる。
フレーム3は熱圧着される部分にAgあるいはAuメツ
キされたFe −Ni合金を用いる。金属板5は、周囲
が突出した皿状であり、たとえばFe −42Ni合金
からなる。リードフレーム3とこの金属板5の重ね合せ
面は凹凸になっており、加圧機でかしめたときにリード
フレーム3と金属板5は緊密に接合される。金属板は接
着剤を用いるなど他の手段も可能である。ICチップ4
はあらかじめ接着ペースト5を塗布しておき、このかし
め時に同時にICチップが金属板に接合されるようにす
る。金属板5は、ICチップより面積を大きくしておく
ことが放熱効果の上から望ましい、金属板5、ICチッ
プ4、テープキャリア2およびリードフレーム3を一体
に接合後はモールド樹脂1(エポキシ樹脂)によって全
体を封止する。このとき、金属板5のICチップ4のな
い面、すなわち皿の底にあたる部分は、全面樹脂1から
露出している。
この半導体装置がプリント板などの゛回路基板(図示せ
ず)に実装して実際に使用されると内部の熱は金属板5
の露出している下面まで運ばれ、この熱は周辺の空気の
対流によって除かれる。
また、なんらかの金属部材を外部から金属板5の下面に
接触させるようにするか、もしくは、回路基板に放熱パ
ターンを設け、その上に金属板をのせるようにすれば放
熱効果はさらに促進される。
〔発明の効果〕
本発明は、前述のように金属板を用いているので放熱効
果が著しく向上し、また、放熱フィン、放熱ピンのよう
なものを付加しないのでパッケージが大きくならず、実
装密度を低下させることのない多端子パッケージを有す
る半導体装置を提供することができる。
【図面の簡単な説明】
第1図は1本発明の一実施例の半導体装置の断面図、お
よび第2図は、従来の半導体装置の断面図である。 l・・・モールド樹脂    2・・・テープキャリア
21・・・テープキャリアのインナーリード22・・・
テープキャリアのフィルム 3・・・リードフレーム   4・・・チップ41・・
・チップのAuバンプ  5・・・金属板6・・・接着
ペースト

Claims (1)

    【特許請求の範囲】
  1. テープキャリアと、前記テープキャリアに装着されたリ
    ードフレームと、前記テープキャリアに実装された半導
    体素子と、前記テープキャリア、前記リードフレームお
    よび前記半導体素子とを封止するモールド樹脂を具備し
    てなる半導体装置において、前記リードフレームに取付
    けられ、かつ、前記リードフレームに取付けられた面と
    反対の面の少くとも一部が前記モールド樹脂から露出し
    ている金属板を備えることを特徴とする半導体装置。
JP3253290A 1990-02-15 1990-02-15 半導体装置 Pending JPH03237747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3253290A JPH03237747A (ja) 1990-02-15 1990-02-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3253290A JPH03237747A (ja) 1990-02-15 1990-02-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH03237747A true JPH03237747A (ja) 1991-10-23

Family

ID=12361553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3253290A Pending JPH03237747A (ja) 1990-02-15 1990-02-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH03237747A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621635A (en) * 1995-03-03 1997-04-15 National Semiconductor Corporation Integrated circuit packaged power supply
WO1997034364A1 (en) * 1995-03-03 1997-09-18 National Semiconductor Corporation Integrated circuit packaged power supply
US6713851B1 (en) * 1998-09-02 2004-03-30 Texas Instruments Incorporated Lead over chip semiconductor device including a heat sink for heat dissipation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621635A (en) * 1995-03-03 1997-04-15 National Semiconductor Corporation Integrated circuit packaged power supply
WO1997034364A1 (en) * 1995-03-03 1997-09-18 National Semiconductor Corporation Integrated circuit packaged power supply
US6713851B1 (en) * 1998-09-02 2004-03-30 Texas Instruments Incorporated Lead over chip semiconductor device including a heat sink for heat dissipation
US6784022B2 (en) 1998-09-02 2004-08-31 Texas Instruments Incorporated Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits

Similar Documents

Publication Publication Date Title
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US7122401B2 (en) Area array type semiconductor package fabrication method
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JP2001525988A (ja) ボール・グリッド・アレイ半導体パッケージ及びその製造方法
TW200415766A (en) Thermally enhanced semiconductor package with EMI shielding
TW563232B (en) Chip scale package and method of fabricating the same
JP2000323603A (ja) 半導体回路装置及びその製造方法
JPH10199924A (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US6894904B2 (en) Tab package
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JPH10284873A (ja) 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH03237747A (ja) 半導体装置
US7579680B2 (en) Packaging system for semiconductor devices
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
TWI838125B (zh) 半導體封裝及其製造方法
JP2822990B2 (ja) Csp型半導体装置
JPH03171744A (ja) 半導体装置及びその製造方法
KR200172710Y1 (ko) 칩 크기의 패키지
JPH08181168A (ja) 半導体装置
KR100230920B1 (ko) 반도체 패키지
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器