JP2002016102A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002016102A
JP2002016102A JP2000194045A JP2000194045A JP2002016102A JP 2002016102 A JP2002016102 A JP 2002016102A JP 2000194045 A JP2000194045 A JP 2000194045A JP 2000194045 A JP2000194045 A JP 2000194045A JP 2002016102 A JP2002016102 A JP 2002016102A
Authority
JP
Japan
Prior art keywords
semiconductor device
tape
manufacturing
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000194045A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000194045A priority Critical patent/JP2002016102A/ja
Priority to US09/615,503 priority patent/US7169643B1/en
Publication of JP2002016102A publication Critical patent/JP2002016102A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 取り扱いが容易になる半導体装置及びその製
造方法、回路基板並びに電子機器を提供することにあ
る。 【解決手段】 半導体装置の製造方法は、テープ30に
複数の半導体チップ16を取り付ける(a)工程と、テ
ープ30を切断する(b)工程と、テープから切断され
てなる絶縁フィルム12に複数の外部端子14を設ける
(c)工程と、を含み、(a)及び(b)工程をリール
・トゥ・リール搬送の方式で行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】半導体装置の小型化を追求するとベアチ
ップ実装が理想的であるが、品質の保証及び取り扱いが
難しいため、パッケージ形態に加工することで対応して
きた。特に多端子化の要求に応じたパッケージ形態とし
て、近年、BGA(Ball GridArray)型パッケージが開発
されてきた。BGA型パッケージは、基板に外部端子で
あるバンプをエリアアレイ状に配置し、面実装できるよ
うにしたものである。
【0003】BGA型パッケージの一つとして、TAB
(Tape Automated Bonding)技術が適用されて、フィル
ムキャリアテープがベースになるT−BGA(Tape Bal
lGrid Array)型パッケージがある。これによれば、T
AB技術の特徴を活かして、半導体チップの実装を連続
的に行うことができる。
【0004】ただし、フィルムキャリアテープは、剛性
がなく反りやすいことから、補強板(スティフナ)の貼
り付けが必要であった。スティフナを貼り付ける工程
は、フィルムキャリアテープに半導体チップを実装し
て、これを個片のフィルム実装体に打ち抜いてから行わ
れていた。詳しくは、フィルムキャリアテープを個片の
フィルム実装体に打ち抜いてからスティフナを貼り付け
ていた。
【0005】この工程によれば、スティフナを貼り付け
た後に行われるバンプ形成等の工程では、バラバラにな
ったフィルム実装体を取り扱わなければならないので、
工程が煩雑になっていた。
【0006】本発明は、この問題点を解決するものであ
り、その目的は、取り扱いが容易になる半導体装置及び
その製造方法、回路基板並びに電子機器を提供すること
にある。
【0007】
【課題を解決するための手段】(1)本発明に係る半導
体装置の製造方法は、テープに複数の半導体チップを取
り付ける(a)工程と、前記テープを切断する(b)工
程と、前記(b)工程で前記テープから切断されてなる
基板に複数の外部端子を設ける(c)工程と、を含み、
前記(a)及び(b)工程をリール・トゥ・リール搬送
の方式で行う。
【0008】本発明によれば、半導体チップの取付工程
及びテープの切断工程が、リール・トゥ・リール搬送の
方式で連続的に行われる。したがって生産効率が向上
し、製造コストを削減することができる。ただし、リー
ル・トゥ・リール搬送の方式で外部端子を設けることは
難しいので、本発明では、テープを切断してから外部端
子を設ける。本発明によれば、汎用の装置を使用して外
部端子を設けることができる。また、外部端子を設ける
工程で不良が発生しても、リール・トゥ・リール搬送の
方式で行うよりも廃棄処分の量が少ない。
【0009】(2)この半導体装置の製造方法におい
て、前記(b)工程の前に、それぞれの半導体チップに
対応して前記テープに補強部材を貼り付ける工程をさら
に含んでもよい。
【0010】ここでいう補強部材とは、テープの反りを
防止する(平坦性を確保する)機能を有するもの全てを
含み、例えばスティフナと呼ばれるものを用いることが
多い。
【0011】これによれば、補強部材の貼付工程も、リ
ール・トゥ・リール搬送の方式で連続的に行われるの
で、生産効率が向上し、製造コストを削減することがで
きる。
【0012】(3)この半導体装置の製造方法におい
て、前記(b)工程で、1つの前記半導体チップを含む
領域ごとに前記テープを切断してもよい。
【0013】これによれば、1つの半導体チップごとに
テープを個片化し、その後の工程を、1つの半導体チッ
プを有する個片ごとに行う。
【0014】(4)この半導体装置の製造方法におい
て、前記(b)工程で、2つ以上の前記半導体チップを
含む領域ごとに前記テープを切断してもよい。
【0015】これによれば、テープを切断して得られた
基板には、複数(全部ではない)の半導体チップが取り
付けられているので、複数の半導体チップに対して、そ
の後の工程を行うことができる。
【0016】(5)この半導体装置の製造方法におい
て、前記(c)工程の後に、前記テープから切断されて
なる前記基板を、1つの前記半導体チップごとにさらに
切断してもよい。
【0017】こうして、1つの半導体チップを有する半
導体装置を得ることができる。
【0018】(6)この半導体装置の製造方法におい
て、前記テープには、複数のデバイスホールが形成さ
れ、かつ、それぞれの前記デバイスホールに突出するリ
ードが形成されてなり、前記(a)工程で、それぞれの
前記半導体チップを、それぞれの前記デバイスホール内
に配置し、前記半導体チップの電極と前記リードとを接
合してもよい。
【0019】この方法では、TAB(Tape Automated B
onding)技術を適用することができる。
【0020】(7)この半導体装置の製造方法におい
て、前記(a)工程で、前記半導体チップを、前記テー
プに、フェースダウン構造をなすようにボンディングし
てもよい。
【0021】(8)この半導体装置の製造方法におい
て、前記(a)工程で、異方性導電材料によって、前記
半導体チップの電極と前記テープに形成された配線とを
電気的に接続してもよい。
【0022】(9)この半導体装置の製造方法におい
て、前記(a)工程で、前記半導体チップを、前記テー
プに、フェースアップ構造をなすようにボンディングし
てもよい。
【0023】(10)この半導体装置の製造方法におい
て、前記(a)工程で、ワイヤによって、前記半導体チ
ップの電極と前記テープに形成された配線とを電気的に
接続してもよい。
【0024】(11)この半導体装置の製造方法におい
て、各半導体素子に放熱部材を接着する工程をさらに含
んでもよい。
【0025】放熱部材は、半導体素子の放熱を促進する
ものであり、半導体素子の発熱量に応じて接着される。
【0026】(12)この半導体装置の製造方法におい
て、前記放熱部材を接着する工程は、前記(b)工程の
前に、リール・トゥ・リール搬送の方式で行ってもよ
い。
【0027】これによれば、放熱部材を接着する工程
を、テープを切断する前に行うので、連続的で効率的な
作業が可能である。
【0028】(13)本発明に係る半導体装置は、上記
方法により製造されたものである。
【0029】(14)本発明に係る回路基板は、上記半
導体装置が実装されたものである。
【0030】(15)本発明に係る電子機器は、半導体
装置を有する。
【0031】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
【0032】(第1の実施の形態)図1(A)〜図6
は、本発明の第1の実施の形態に係る半導体装置の製造
工程を説明する図である。また、図6は、本実施の形態
における完成した半導体装置を示す図でもある。
【0033】図6に示すように、半導体装置10は、B
GA型パッケージを適用したものである。すなわち、同
図において、半導体装置10は、基板の一例である絶縁
フィルム12と、絶縁フィルム12に形成された複数の
リード20と、各リード20に設けられた外部端子14
と、半導体チップ16と、を有し、複数の外部端子14
によって面実装が可能になっている。
【0034】絶縁フィルム12は、テープの一例である
長尺のフィルムキャリアテープ30(図1(B)参照)
をパンチングして得られるもので、製造方法にTAB工
程が適用されている。絶縁フィルム12は、半導体チッ
プ12よりも大きく形成されている。また、フィルムキ
ャリアテープ30に形成されていたデバイスホール24
が、絶縁フィルム12にそのまま残っている。
【0035】デバイスホール24からは、リード20の
端部20aが突出し、この端部20aに半導体チップ1
6の電極18が接続される。すなわち、絶縁フィルム1
2におけるリード20が形成される面とは反対側面であ
って、かつ、デバイスホール24の内側に電極18が位
置するように、半導体チップ16を配置して、リード2
0の端部20aと電極18とがボンディングされてい
る。
【0036】リード20は、半導体チップ16の電極1
8とランド21(図1(B)参照)とを接続するように
なっている。ランド21には、外部端子14が設けられ
ている。外部端子14は、例えばハンダから形成されて
上部はボール状に形成されている(ハンダボール)。ま
た、ハンダ以外に例えば銅等が使用されてもよい。
【0037】さらに、絶縁フィルム12のリード20を
有する面には、外部端子14を避けてソルダレジスト2
2が塗布されている。ソルダレジスト22は、特にリー
ド20の表面を覆って保護するようになっている。
【0038】外部端子14とは反対側で絶縁フィルム1
2には、補強部材の一例として、プレート状のスティフ
ナ28が設けられる。スティフナ28は、銅やステンレ
ス鋼や銅系合金等で形成されて平面形状を維持できる強
度を有し、絶縁フィルム12上に絶縁接着剤29を介し
て貼り付けられる。なお、絶縁接着剤29は、熱硬化性
又は熱可塑性のフィルムとして形成されている。また、
スティフナ28は、半導体チップ16を避けて、絶縁フ
ィルム12の全体に貼り付けられる。こうすることで、
絶縁フィルム12の歪み、うねりがなくなり、外部端子
14の高さが一定になって平面安定性が向上し、回路基
板への実装歩留りが向上する。
【0039】さらに、半導体チップ16の実装面とは反
対側の面には、銀ペースト等の熱伝導接着剤25を介し
て、放熱部材の一例となる放熱板27が接着されてい
る。これによって、半導体チップ16の放熱性を上げる
ことができる。熱伝導接着剤25は、半導体チップ16
の発熱量によっては通常の絶縁接着剤もしくは上述の絶
縁フィルムで代用してもよい。放熱板27は、半導体チ
ップ16よりも大きく形成されており、スティフナ28
にも接着されるようになっている。なお、スティフナ2
8と放熱板27との間にも、熱伝導接着剤25が存在し
て両者が接着されている。
【0040】半導体チップ16と絶縁フィルム12との
間は、封止材の一例としてエポキシ樹脂26のポッティ
ングによって封止してもよい。エポキシ樹脂26は、半
導体チップ16の電極18を有する面を覆うのみなら
ず、デバイスホール24及び半導体チップ16の外周に
も回り込む。
【0041】本実施の形態に係る半導体装置は、上述し
たように構成されており、以下その製造方法について説
明する。
【0042】まず、図1(A)に示すように、テープの
一例であるフィルムキャリアテープ30に複数の半導体
チップ16を取り付ける。フィルムキャリアテープ30
の拡大図を図1(B)に示す。なお、図1(B)は、図
1(A)に示すフィルムキャリアテープ30を上から見
た図である。
【0043】フィルムキャリアテープ30はポリイミド
樹脂等で形成されている。フィルムキャリアテープ30
には、複数(図においては一つ)のデバイスホール24
が形成されるとともに、各デバイスホール24の外側に
複数のリード20及び複数のランド21が形成されてい
る。また、ランド21を避けて、リード20を有する面
にソルダレジスト22(図6参照)が塗布されている。
なお、図において、一部のリード20及びランド21の
みを示し、その他を省略してある。
【0044】ランド21は、リード20におけるデバイ
スホール24から離れる方向に延びる部位を介して、メ
ッキリード32に接続されている。メッキリード32に
は、図に示されないものを含み全てのリード20が接続
されている。そして、メッキリード32を使用して、リ
ード20及びランド21には、全て電気メッキが施され
ている。あるいは、無電解メッキ法を用いることで、リ
ード20及びランド21にメッキを施しても良い。この
場合には、メッキリード32は不要となる。
【0045】このようなフィルムキャリアテープ30
は、図1(A)に示すように、リール33に巻き取られ
てあり、端部が引き出されて他のリール34にて巻き取
るようになっている(リール・トゥ・リール搬送)。そ
して、リール33、35の間で、ボンディング治具31
によって、半導体チップ16がフィルムキャリアテープ
30にボンディングされる。このボンディングとして、
シングルポイントボンディング方式及びギャングボンデ
ィング方式のいずれを採用してもよい。後者によれば、
各半導体チップ16について、全てのリード20の端部
20aと電極18とを一括でボンディングすることがで
きる。
【0046】また、半導体チップ16は、図6に示すよ
うに、絶縁フィルム12におけるリード20の形成面と
は反対側面から突出するように位置している。また、半
導体チップ16は、デバイスホール24内に配置され
る。
【0047】こうして、フィルムキャリアテープ30
に、複数の半導体チップ16が連続的に実装されると、
複数の半導体チップ16を巻き込んだ状態でフィルムキ
ャリアテープ30がリール34に巻き取られる。
【0048】必要であれば、樹脂封止を行ってもよい。
例えば、図2(A)に示すように、リール34に巻き取
られたフィルムキャリアテープ30を、別の製造装置に
セットする。そして、リール34、35の間にフィルム
キャリアテープ30を掛け渡して、エポキシ樹脂26を
ポッティングする。図2(B)は、エポキシ樹脂26が
ポッティングされたフィルムキャリアテープ30を示す
図であって、図2(A)のフィルムキャリアテープ30
を上から見た図である。
【0049】図2(B)に示すように、エポキシ樹脂2
6は、フィルムキャリアテープ30におけるリード20
の形成面に、半導体チップ16を覆うように設けられ
る。しかも、エポキシ樹脂26は、図6に示すように、
半導体チップ16の外周にも回り込み、フィルムキャリ
アテープ30のデバイスホール24と、半導体チップ1
6との隙間を埋める。
【0050】次に、図3(A)及び図3(B)に示すよ
うに、リール35に巻き取られたフィルムキャリアテー
プ30を、別の製造装置にセットする。そして、リール
35、36の間にフィルムキャリアテープ30を掛け渡
して、補強部材の一例となるスティフナ28を貼り付け
る。なお、図3(B)は、図3(A)に示すフィルムキ
ャリアテープ30を上から見た図である。
【0051】詳しくは、フィルムキャリアテープ30に
おける半導体チップ16が突出する面に、スティフナ2
8を貼り付ける。この面は、図6に示すように、リード
20及びランド21を有する面とは反対側の面である。
スティフナ28には、半導体チップ16の外形よりも大
きいホール42が形成されており、ホール42内に半導
体チップ16を配置させて、このスティフナ28が貼り
付けられる。各半導体チップ16に対応して、個片のス
ティフナ28が貼り付けられる。
【0052】フィルムキャリアテープ30とスティフナ
28との接着は、図6に示す絶縁接着剤29によって行
われる。絶縁接着剤29は、熱硬化性又は熱可塑性のフ
ィルムとして形成し、予めスティフナ28に貼り付けて
おいてもよい。そうすれば、スティフナ28を、フィル
ムキャリアテープ30における半導体チップ16が突出
する面に熱圧着することができる。
【0053】次に、必要であれば放熱部材を取り付け
る。例えば、図4(A)及び図4(B)に示すように、
リール36に巻き取られたフィルムキャリアテープ30
を、別の製造装置にセットする。そして、リール36、
37の間にフィルムキャリアテープ30を掛け渡して、
各半導体チップ16に対応して、放熱部材の一例とし
て、個片の放熱板27を貼り付ける。詳しくは、図6に
示すように、半導体チップ16における電極18とは反
対側の面から、スティフナ28に至るまで、放熱板27
を接着する。この接着には、熱伝導接着剤25が使用さ
れる。なお、熱伝導性接着剤25は、ペースト状のもの
に限らずテープ状のものであってもよい。テープ状の熱
伝導性接着剤25を使用する場合には、これを予め放熱
板27に貼り付けておいてもよい。放熱板27は、図6
に示すように、スティフナ28と同じ大きさの外形とな
るように形成してもよく、スティフナ28の外形とは異
なる形状にしてもよい。なお、放熱板27は、半導体チ
ップ16の発熱量に応じて必要である場合に貼り付けら
れるので、発熱量が少ないときには省略してもよい。あ
るいは、補強部材(スティフナ)と放熱板が一体となっ
た部材(補強作用を備えた放熱板又は放熱作用を備えた
補強板)を、半導体チップ16及びフィルムキャリアテ
ープ30に貼り付けてもよい。
【0054】そして、必要であれば、放熱板27に製品
名などをマーキングする。放熱板27を省略するときに
は、スティフナ28にマーキングする。
【0055】そして、リール38にてフィルムキャリア
テープ30が巻き取られると、図5に示すように、これ
を更に別の製造装置にセットする。そして、リール3
7、38の間にフィルムキャリアテープ30を掛け渡し
て、個片の基板(絶縁フィルム12)に打ち抜く。本実
施の形態では、1つの半導体チップ16を含む領域ごと
に、フィルムキャリアテープ30を切断する。
【0056】以上の各工程は、リール・トゥ・リール搬
送の方式で行ってきたが、以降の工程は個片の基板に対
して行う。まず、外部端子14を形成する。例えば、予
め形成されたハンダボールをランド21に搭載し、リフ
ロー工程を経て外部端子14を形成することができる。
また、外部端子14を設けた後には、洗浄工程を設ける
ことが好ましい。そして、各絶縁フィルム12につい
て、例えば実装状態の外観検査や電気的特性の検査など
の検査を行って完成品となる。
【0057】本実施の形態によれば、半導体チップ16
の取付工程、補強部材(例えばスティフナ28)の貼付
工程及びテープ(例えばフィルムキャリアテープ30)
の切断工程が、リール・トゥ・リール搬送の方式で連続
的に行われる。したがって生産効率が向上し、製造コス
トを削減することができる。ただし、リール・トゥ・リ
ール搬送の方式で外部端子14を設けることは難しいの
で、本実施の形態では、テープ(例えばフィルムキャリ
アテープ30)を切断してから外部端子14を設ける。
本実施の形態によれば、汎用の装置を使用して外部端子
14を設けることができる。また、外部端子14を設け
る工程で不良が発生しても、リール・トゥ・リール搬送
の方式で行うよりも廃棄処分の量が少ない。
【0058】(第2の実施の形態)図7(A)及び図7
(B)は、本発明の第2の実施の形態を説明する図であ
る。本実施の形態では、図7(A)に示すように、一群
(2つ以上)の半導体チップ16を含む領域(図7
(A)では複数のスティフナ28及び複数の放熱板27
を含む領域)ごとに、フィルムキャリアテープ30を切
断する。なお、一群(複数)の半導体チップ16は、テ
ープ(フィルムキャリアテープ30)の長さ方向に一列
に搭載されていてもよいし、複数行複数列で搭載されて
いてもよい。
【0059】そして、一群(複数)の半導体チップ16
が搭載されており、かつ、フィルムキャリアテープ30
から切断されてなる基板42に外部端子を設ける。その
工程には、第1の実施の形態で説明した内容を適用する
ことができる。
【0060】次に、図7(B)に示すように、基板42
を、1つの半導体チップ16ごとにさらに切断して、個
々の半導体装置を得ることができる。本実施の形態で
も、第1の実施の形態で説明した効果を達成することが
できる。
【0061】(第3の実施の形態)図8は、本発明の第
3の実施の形態を説明する図である。本実施の形態で
は、半導体チップ16を、フェースダウン構造をなすよ
うにテープ130にボンディングする。すなわち、テー
プ130に形成されたリード120に、電極18が形成
された面を向けて、半導体チップ16をテープ130に
搭載する。半導体チップ16とテープ130とは、接着
剤126によって固定する。
【0062】接着剤126は、液状又はゲル状の接着剤
であってもよいし、シート状の接着シートであってもよ
い。接着剤126は、エポキシ樹脂を主な材料とするも
のであってもよい。接着剤126は、絶縁性のものであ
ってもよい。
【0063】接着剤126中には、被接続体同士の電気
的な接続性能を向上させるために、導電性物質を含んで
いてもよい。導電性物質は、例えば、ロウ材、ハンダ等
の粒子で構成され、それらが接着材料中に分散してい
る。こうすることで、被接続体同士の接合時に、その粒
子が接合のロウとして働き、接合性をさらに著しく向上
することができる。
【0064】接着剤126は、導電粒子が分散された異
方性導電接着剤(ACA)、例えば異方性導電膜(AC
F)や異方性導電ペースト(ACP)であってもよい。
異方性導電接着剤は、バインダに導電粒子(フィラー)
が分散されたもので、分散剤が添加される場合もある。
異方性導電接着剤のバインダとして、熱硬化性の接着剤
が使用されることが多い。その場合には、リード120
と電極18との間に、導電粒子が介在して両者間の電気
的な接続が図られる。
【0065】接着剤126は、接着される領域にのみ設
ければ十分であるが、その領域からはみ出して設けても
よい。そうすれば、接着剤126で接合部の周囲を機械
的に保護することができる。また、半導体チップ16を
接着するための接着剤126によって、スティフナ28
をテープ130に接着してもよい。
【0066】接着剤126として、絶縁性の接着剤を使
用し、その収縮力を利用して、リード120と電極18
とを直接的に接合してもよい。この場合にも、電極18
又はリード120の少なくともいずれか一方において導
電性突起(バンプ)が形成されていることが好ましい。
【0067】リード120と電極18との電気的な接続
には、Au−Au、Au−Sn、ハンダなどによる金属
接合を適用してもよい。金属接合は、リード120と電
極18との接触した部分に形成される。例えば、リード
120及び電極18の接触する部分に、熱のみ、超音波
振動のみ、あるいは超音波振動及び熱などを印加して両
者を接合する。接合されると、振動や熱によってリード
120及び電極18を構成する材料が拡散して金属接合
が形成される。
【0068】その場合には、電気的接続後に樹脂(アン
ダーフィル材と呼ばれる)を接着剤126の代わりに半
導体チップ16とテープ130との間に充填してもよ
い。
【0069】次に、テープ130に、補強部材の一例で
あるスティフナ28を貼り付け、テープ130を切断す
る。以上の工程には、第1又は第2の実施の形態で説明
した内容を適用することができる。
【0070】そして、図8に示すように、複数の外部端
子14を形成する。例えば、テープ130から切断され
てなる基板112にスルーホール等を形成して、リード
120の形成面とは反対側の面に複数の外部端子14を
設ける。その工程には、第1の実施の形態で説明した内
容を適用することができる。
【0071】本実施の形態でも、第1の実施の形態で説
明した効果を達成することができる。
【0072】(第4の実施の形態)図9は、本発明の第
4の実施の形態を説明する図である。本実施の形態で
は、半導体チップ16を、フェースアップ構造をなすよ
うにテープ230にボンディングする。すなわち、テー
プ230に形成されたリード220に、電極18が形成
された面とは反対側の面を向けて、半導体チップ16を
テープ230に搭載する。半導体チップ16とテープ2
30とは、接着剤226によって固定する。半導体チッ
プ16をテープ230に接着するための接着剤226に
よって、スティフナ28をテープ230に接着してもよ
い。
【0073】図9に示す例では、半導体チップ16の電
極18とリード220とを、ワイヤ240によって電気
的に接続する。少なくとも、ワイヤ240における電極
18及びリード220との接続部を、封止材料(例えば
樹脂)によって封止することが好ましい。
【0074】本実施の形態でも、第1の実施の形態で説
明した効果を達成することができる。
【0075】(第5の実施の形態)図10は、本発明の
第5の実施の形態を説明する図である。すなわち、第1
の実施の形態で説明した外部端子の形成方法の変形例を
示す図である。
【0076】図10(A)に示すように、フィルムキャ
リアテープ30におけるランド21(図1(B)参照)
を有する面に、メタルマスク50を配置し、メタルマス
ク50の開口50aをランド21上に位置させる。そし
て、メタルマスク50上に、クリームハンダ52をのせ
て、これをスキージ54でメタルマスク50の開口50
aに充填する。続いて、図10(B)に示すように、各
開口50aに充填されたクリームハンダ52にレーザ光
を照射して溶融させ、表面張力によりボール状にしてか
らこれを冷却する。こうして、図10(C)に示すよう
に、全ての開口50aに充填されたクリームハンダ52
をボール状にして、外部端子14が形成される。
【0077】本発明は、上記実施の形態に限定されず、
種々の変形が可能である。例えば、上記実施の形態で
は、テープを切断するまでの各工程ごとにフィルムキャ
リアテープ30を巻き取っていたが、全ての又は複数の
工程を同時に連続して行っても良い。例えば、図3に示
す工程において、リール35、36間で、スティフナ2
8の貼り付け工程に連続して、図4に示す放熱板27の
貼り付け工程を行っても良い。あるいは、スティフナ2
8及び放熱板27を一体的にした形状の補強部材をフィ
ルムキャリアテープ30に貼り付けても良い。
【0078】また、図6に示すように、半導体チップ1
6が外部端子14が設けられる面とは反対側に実装され
た裏TAB型のみならず、外部端子14が設けられる面
側に半導体チップ16を実装した表TAB型にも本発明
を適用することができる。また、上記絶縁フィルム12
の代わりに、リード20に突起が一体形成されたいわゆ
るB−TAB型の絶縁フィルムを用いても良い。あるい
は、バンプ無しのフィルムキャリアテープを使用して、
シングルポイントボンディングを行っても良い。
【0079】図11には、本発明を適用した半導体装置
1100を実装した回路基板1000が示されている。
回路基板には例えばガラスエポキシ基板等の有機系基板
を用いることが一般的である。回路基板には例えば銅か
らなる配線パターンが所望の回路となるように形成され
ていて、それらの配線パターンと半導体装置のバンプと
を機械的に接続することでそれらの電気的導通を図る。
【0080】そして、この回路基板1000を備える電
子機器として、図12には、ノート型パーソナルコンピ
ュータ1200が示されており、図13には携帯電話1
300が示されている。
【0081】なお、上記実施の形態の内容を応用して、
半導体装置と同様に多数の外部端子が設けられた面実装
用の電子部品(能動部品か受動部品かを問わない)を製
造することもできる。電子部品として、例えば、抵抗
器、コンデンサ、コイル、発振器、フィルタ、温度セン
サ、サーミスタ、バリスタ、ボリューム又はヒューズな
どがある。
【0082】図7(A)に示す例では、スティフナ28
及び放熱板27の少なくとも一方あるいは両者が一体化
した部材は個片である。これに対して、図14(A)に
示す例では、スティフナ128及び放熱板127の少な
くとも一方あるいは両者が一体化した部材は、複数の個
片が集まった形状である。各個片は各半導体チップ16
に対応する。この場合、図14(B)に示すように、基
板42を切断する工程で、1つの半導体チップ16ごと
にスティフナ128、放熱板127あるいは両者が一体
化した部材も個片に切断する。
【図面の簡単な説明】
【図1】図1(A)及び図1(B)は、本発明の第1の
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図2】図2(A)及び図2(B)は、本発明の第1の
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図3】図3(A)及び図3(B)は、本発明の第1の
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図4】図4(A)及び図4(B)は、本発明の第1の
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図5】図5は、本発明の第1の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図6】図6は、本発明の第1の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図7】図7(A)及び図7(B)は、本発明の第2の
実施の形態に係る半導体装置の製造方法を説明する図で
ある。
【図8】図8は、本発明の第3の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図9】図9は、本発明の第4の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図10】図10(A)〜図10(C)は、本発明の第
5の実施の形態に係る半導体装置の製造方法を説明する
図である。
【図11】図11は、本実施の形態に係る回路基板を示
す図である。
【図12】図12は、本発明に係る方法を適用して製造
された半導体装置を実装した回路基板を備える電子機器
を示す図である。
【図13】図13は、本発明に係る方法を適用して製造
された半導体装置を実装した回路基板を備える電子機器
を示す図である。
【図14】図14(A)及び図14(B)は、本発明の
第2の実施の形態の変形例を説明する図である。
【符号の説明】
10 半導体装置 12 絶縁フィルム(基板) 14 外部端子 16 半導体チップ 20 リード 27 放熱板(放熱部材) 28 スティフナ(補強部材) 30 フィルムキャリアテープ(テープ) 42 基板 112 基板 120 リード 130 テープ 220 リード 230 テープ 240 ワイヤ

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 テープに複数の半導体チップを取り付け
    る(a)工程と、 前記テープを切断する(b)工程と、 前記(b)工程で前記テープから切断されてなる基板に
    複数の外部端子を設ける(c)工程と、 を含み、 前記(a)及び(b)工程をリール・トゥ・リール搬送
    の方式で行う半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記(b)工程の前に、それぞれの半導体チップに対応
    して前記テープに補強部材を貼り付ける工程をさらに含
    む半導体装置の製造方法。
  3. 【請求項3】 請求項1又は請求項2記載の半導体装置
    の製造方法において、 前記(b)工程で、1つの前記半導体チップを含む領域
    ごとに前記テープを切断する半導体装置の製造方法。
  4. 【請求項4】 請求項1又は請求項2記載の半導体装置
    の製造方法において、 前記(b)工程で、2つ以上の前記半導体チップを含む
    領域ごとに前記テープを切断する半導体装置の製造方
    法。
  5. 【請求項5】 請求項4記載の半導体装置の製造方法に
    おいて、 前記(c)工程の後に、前記テープから切断されてなる
    前記基板を、1つの前記半導体チップごとにさらに切断
    する半導体装置の製造方法。
  6. 【請求項6】 請求項1から請求項5のいずれかに記載
    の半導体装置の製造方法において、 前記テープには、複数のデバイスホールが形成され、か
    つ、それぞれの前記デバイスホールに突出するリードが
    形成されてなり、 前記(a)工程で、それぞれの前記半導体チップを、そ
    れぞれの前記デバイスホール内に配置し、前記半導体チ
    ップの電極と前記リードとを接合する半導体装置の製造
    方法。
  7. 【請求項7】 請求項1から請求項5のいずれかに記載
    の半導体装置の製造方法において、 前記(a)工程で、前記半導体チップを、前記テープ
    に、フェースダウン構造をなすようにボンディングする
    半導体装置の製造方法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法に
    おいて、 前記(a)工程で、異方性導電材料によって、前記半導
    体チップの電極と前記テープに形成された配線とを電気
    的に接続する半導体装置の製造方法。
  9. 【請求項9】 請求項1から請求項5のいずれかに記載
    の半導体装置の製造方法において、 前記(a)工程で、前記半導体チップを、前記テープ
    に、フェースアップ構造をなすようにボンディングする
    半導体装置の製造方法。
  10. 【請求項10】 請求項9記載の半導体装置の製造方法
    において、 前記(a)工程で、ワイヤによって、前記半導体チップ
    の電極と前記テープに形成された配線とを電気的に接続
    する半導体装置の製造方法。
  11. 【請求項11】 請求項1から請求項10のいずれかに
    記載の半導体装置の製造方法において、 各半導体素子に放熱部材を接着する工程をさらに含む半
    導体装置の製造方法。
  12. 【請求項12】 請求項11記載の半導体装置の製造方
    法において、 前記放熱部材を接着する工程は、前記(b)工程の前
    に、リール・トゥ・リール搬送の方式で行う半導体装置
    の製造方法。
  13. 【請求項13】 請求項1から請求項12のいずれかに
    記載の方法により製造された半導体装置。
  14. 【請求項14】 請求項13記載の半導体装置が実装さ
    れた回路基板。
  15. 【請求項15】 請求項13記載の半導体装置を有する
    電子機器。
JP2000194045A 1998-12-28 2000-06-28 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2002016102A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000194045A JP2002016102A (ja) 2000-06-28 2000-06-28 半導体装置及びその製造方法、回路基板並びに電子機器
US09/615,503 US7169643B1 (en) 1998-12-28 2000-07-13 Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194045A JP2002016102A (ja) 2000-06-28 2000-06-28 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002016102A true JP2002016102A (ja) 2002-01-18

Family

ID=18692937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194045A Withdrawn JP2002016102A (ja) 1998-12-28 2000-06-28 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2002016102A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158767A (ja) * 2003-11-20 2005-06-16 Ibiden Co Ltd Icチップの接続構造およびicチップ実装用基板
WO2022065257A1 (ja) * 2020-09-24 2022-03-31 株式会社ソニー・インタラクティブエンタテインメント 半導体パッケージ、電子機器、及び電子機器の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158767A (ja) * 2003-11-20 2005-06-16 Ibiden Co Ltd Icチップの接続構造およびicチップ実装用基板
JP4522079B2 (ja) * 2003-11-20 2010-08-11 イビデン株式会社 Icチップ実装用基板
WO2022065257A1 (ja) * 2020-09-24 2022-03-31 株式会社ソニー・インタラクティブエンタテインメント 半導体パッケージ、電子機器、及び電子機器の製造方法
JP7504214B2 (ja) 2020-09-24 2024-06-21 株式会社ソニー・インタラクティブエンタテインメント 半導体パッケージ、電子機器、及び電子機器の製造方法

Similar Documents

Publication Publication Date Title
JP3588801B2 (ja) 半導体装置の製造方法
JP3526788B2 (ja) 半導体装置の製造方法
US5483024A (en) High density semiconductor package
US6735859B2 (en) Method of manufacturing chip scale package
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US6518089B2 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20060240595A1 (en) Method and apparatus for flip-chip packaging providing testing capability
JP3565090B2 (ja) 半導体装置の製造方法
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
JPH10199924A (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH10150072A (ja) 半導体装置および半導体装置用のリードフレーム
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038021B2 (ja) 半導体装置の製造方法
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JPH05235091A (ja) フィルムキャリア半導体装置
JP2000164792A (ja) 半導体装置およびその製造方法
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JPH03237747A (ja) 半導体装置
WO1999048145A1 (fr) Dispositif a semi-conducteur, procede de fabrication et structure de montage associes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20041217