KR100473816B1 - 반도체장치 및 그 제조방법과 전자기기 - Google Patents

반도체장치 및 그 제조방법과 전자기기 Download PDF

Info

Publication number
KR100473816B1
KR100473816B1 KR10-1999-7007695A KR19997007695A KR100473816B1 KR 100473816 B1 KR100473816 B1 KR 100473816B1 KR 19997007695 A KR19997007695 A KR 19997007695A KR 100473816 B1 KR100473816 B1 KR 100473816B1
Authority
KR
South Korea
Prior art keywords
carrier tape
film carrier
semiconductor
semiconductor device
film
Prior art date
Application number
KR10-1999-7007695A
Other languages
English (en)
Other versions
KR20000075630A (ko
Inventor
하시모토노부아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20000075630A publication Critical patent/KR20000075630A/ko
Application granted granted Critical
Publication of KR100473816B1 publication Critical patent/KR100473816B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 필름 캐리어 테이프(30)에 복수의 반도체소자(16)를 실장하는 공정과, 필름 캐리어 테이프(30)에 실장된 각 반도체소자(16)를 에폭시수지(26)로 막는 공정과, 각 반도체소자(16)에 대하여 필름 캐리어 테이프(30)에 각 조각의 스티프너(28)를 부착하는 공정과, 각 반도체소자(16)에 대하여 필름 캐리어 테이프(30)에 여러 범프(14)를 형성하는 공정과, 이들 공정 후, 필름 캐리어 테이프(30)을 각 조각의 절연 필름(12)에 대고 뚫어내는 공정을 포함하며, 각 공정은 필름 캐리어 테이프(30)를 내보내는 릴과 감는 릴 사이에서 행해지는 반도체장치의 제조방법에 관한 것이다.

Description

반도체 장치 및 그 제조방법과 전자 기기{SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, AND ELECTRONIC DEVICE}
본 발명은, 반도체 장치 및 그 제조방법과 전자기기에 관한 것이다.
반도체 장치의 소형화를 추구하면 베어칩 설치가 이상적이지만, 품질보증 및 취급이 어려워서 패키지 형태로 가공하는 것으로 대응해 왔다. 특히, 다단자화(多端子化)의 요구에 따른 패키지 형태로 근래에 BGA(Ball Grid Array)형 패키지가 개발되어 왔다. BGA형 패키지는 기판에 외부단자인 범프를 에리어 어레이 형상으로 배치하여 면(面)설치 가능하도록 한 것이다.
BGA형 패키지의 하나로 TAB(Tape Automated Bonding)기술이 적용되어 필름 캐리어 테이프가 베이스로 되는 T-BGA(Tape Ball Grid Array)형 패키지가 있다. 이것에 의하부, TAB 기술의 특징을 살려 반도체 칩 설치를 연속적으로 행할 수가 있다.
단, 필름 캐리어 테이프는 강성(剛性)이 없어 휘기 쉬워서 보강판(스티프너) 부착이 필요했다. 스티프너 부착 공정은 필름 캐리어 테이프에 반도체 칩을 설치하고 이것을 각 조각 필름 실장체에 대고 뚫어내고 나서 행해졌었다. 상세히는, 필름 캐리어 테이프를 각 조각 필름 실장체에 대고 뚫어내고나서 스티프너를 부착했다.
이 공정에 의하면, 스티프너를 부착한 후 행해지는 범프 형성 등의 공정에서는 각각으로 된 필름 실장체를 다루어야만 하기 때문에 공정이 번잡하게 되어 있었다.
본 발명은 이 문제점을 해결하는 것이며, 그 목적은 취급이 용이해지는 T-BGA형 패키지의 제조방법 및 이 방법으로 제조되는 반도체 장치 및 전자 기기를 제공함에 있다.
도1a 및 도1b는 본 발명의 실시형태에 따른 반도체 장치 제조공정에 있어서 본딩공정을 설명하는 도면.
도2a 및 도2b는 본 발명의 실시형태에 따른 반도체 장치의 제조공정에 있어서 몰딩공정을 설명하는 도면.
도3a 및 도3b는 본 발명의 실시형태에 따른 반도체장치의 제조공정에 있어서 스티프너 부착 공정을 설명하는 도면.
도4a 및 도4b는 본 발명의 실시형태에 따른 반도체 장치 제조공정에 있어서 방열판 부착 공정을 설명하는 도면.
도5는 본 발명의 실시형태에 따른 반도체장치 제조공정에 있어서 범프 형성공정을 설명하는 도면.
도6a 내지 도6c는 본 발명의 실시형태에 따른 반도체장치 제조공정에 있어서 범프 형성공정을 설명하는 도면.
도7은 본 발명의 실시형태에 따른 반도체장치 제조공정에 있어서 뚫어내는 공정을 설명하는 도면.
도8은 실시형태에 따른 반도체장치를 도시하는 도면,
도9는 본 실시형태에 따른 회로기판을 도시하는 도면.
도10은 본 발명에 따른 방법을 적용하여 제조된 반도체 장치를 실장한 회로기판을 구비하는 전자 기기를 도시하는 도면.
(1) 본 발명에 따른 반도체 장치 제조방법은 필름 캐리어 테이프에 여러 반도체 소자를 설치하는 공정과, 상기 필름 캐리어 테이프에 실장된 각 반도체 소자(素子)를 수지로 밀봉하는 공정과, 각 반도체 소자에 대하여, 상기 필름 캐리어 테이프에 각 조각의 보강부재를 부착하는 공정과, 각 반도체 소자에 대하여, 상기 필름 캐리어 테이프에 여러 외부전극을 형성하는 공정과, 상기 공정 후, 상기 필름 캐리어 테이프를 각 조각 필름 실장체에 대고 뚫어내는 공정을 포함하며, 상기 각 공정은 상기 필름 캐리어 테이프를 내보내는 릴과 감는 릴 사이에서 행해진다.
여기서 말하는 보강부재란, 필름 캐리어 테이프의 휘는 것을 방지하는(평탄성을 확보하는) 기능을 갖는 것 모두를 포함하며, 예컨대 스티프너라 불리는 것을 쓰는 일이 많다.
본 발명에 의하면, 반도체 소자의 실장 공정 및 수지 밀봉 공정뿐만 아니라 보강부재의 부착 공정 및 외부 전극의 형성공정까지가 릴·투·릴로 연속적으로 행해진다. 따라서 생산효율이 향상하고 제조비용을 삭감할 수가 있다.
(2) 본 발명에서는, 상기 필름 캐리어 테이프를 뚫어내는 공정 전에 각 반도체 소자에 방열부재를 접착하는 공정을 포함해도 좋다.
이것에 의하면, 이 방열부재 접착 공정도 필름 캐리어 테이프를 뚫어내기 전에 행하기 때문에 연속적이고 효율적인 작업이 가능하다. 여기서, 방열부재는 반도체 소자의 방열을 촉진하는 것이며, 반도체 소자의 발열량에 따라 접착된다.
(3) 본 발명에 따른 반도체 장치는 상기 방법으로 제조된다.
(4) 본 발명에 따른 회로기판은 상기 반도체 장치가 실장되어 이루어진다.
(5) 본 발명에 따른 전자 기기는 상기 회로기판을 갖는다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도1a 내지 도7은 본 발명의 실시형태에 따른 반도체 장치 제조공정을 설명하는 도면이고, 도8은 본 실시형태에 관한 완성된 반도체 장치를 도시하는 도면이다.
도8에 도시하듯이 반도체 장치(10)는 BGA형 패키지를 적용한 것이다. 즉, 도8에 있어서 반도체 장치(10)는 절연 필름(12)과, 절연 필름(12)에 형성된 복수의 리드(20)와, 각 리드(20)에 설치된 범프(14)와, 반도체 소자의 일 예로 되는 반도체 칩(16)을 구비하고, 복수의 범프(14)에 의해 면 실장이 가능하게 되어 있다. 범프(14)는 외부전극으로 사용된다.
절연 필름(12)은 긴 필름 캐리어 테이프(30)(도1b 참조)를 펀칭하여 얻어진 것으로, 제조방법에 TAB 공정이 적용되고 있다. 절연 필름(12)은 반도체 칩(16)보다도 크게 형성되어 있다. 또, 필름 캐리어 테이프(30)에 형성되어 있던 디바이스 홀(24)이 절연 필름(12)에 그대로 남아 있다.
디바이스 홀(24)로부터는 리드(20)의 단부(20a)가 돌출하여 이 단부(20 a)에 반도체 칩(16)의 전극(18)이 접속된다. 즉, 절연 필름(12)에서 리드(20)가 형성되는 면과는 반대측면이며, 또한 디바이스 홀(24) 안쪽에 전극(18)이 위치하도록 반도체 칩(16)을 배치하여 리드(20)의 단부(20a)와 전극(18)이 본딩되어 있다.
리드(20)는 반도체 칩(16)의 전극(18)과 랜드(21)(도1b 참조)를 접속하도록 되어 있다. 랜드(21)에는 범프(14)가 설치되어 있다. 예컨대 범프(14)는 땜납으로 형성되고, 상부는 볼 형상으로 형성되어 있다. 또한, 땜납 이외에 예를 들면 동(銅) 등이 사용되어도 좋다.
더욱이, 절연 필름(12)의 리드(20)를 갖는 면에는 범프(14)를 피해서 솔더 레지스트(22)가 도포되어 있다. 솔더 레지스트(22)는 특히 리드(20)의 표면을 덮어 보호하도록 되어 있다.
범프(14)와는 반대로 절연 필름(12)에는 플레이트 형상의 스티프너(28)가 설치된다. 스티프너(28)는 동(銅)이나 스텐레스강이나 동계열 합금 등으로 형성되어 평면형상을 유지할 수 있는 강도를 지니며, 절연 필름(12)상에 절연접착제(29)를 매개로 붙여진다. 또, 절연 접착제(29)는 열경화성 또는 열가소성 필름으로 되어 있다. 또한, 스티프너(28)는 반도체 칩(16)을 피해서 절연 필름(12) 전체에 붙여진다. 이렇게 함으로서, 절연 필름(12)의 왜곡, 굴곡이 없어지고, 범프(14) 높이가 일정해져 평면 안정성이 향상되어 회로 기판에의 실장 비율이 향상한다.
더욱이, 반도체 칩(16) 실장면과는 반대측의 면에는 은(銀)페이스트 등의 열전도접착제(25)를 거쳐서 방열판(27)이 접착되어 있다. 이것에 의해 반도체 칩(16)의 방열성을 높일 수 있다. 열전도접착제(25)는 반도체 칩(16)의 발열량에 따라서는 통상의 절연 접착제 또는 상술한 절연 필름으로 대용해도 좋다. 방열판(27)은 반도체 칩(16)보다도 크게 형성되어 있으며, 스티프너(28)에도 접착되도록 되어 있다. 또, 스티프너(28)와 방열판(27) 간에도 열전도 접착제(25)가 존재하여 양자가 접착되어 있다.
반도체 칩(16)과 절연 필름(12)간은 에폭시수지(26)의 포팅에 의해 밀봉되어 있다. 에폭시수지(26)는 반도체 칩(16)이 전극(18)을 갖는 면을 덮을 뿐만 아니라 디바이스 홀(24) 및 반도체 칩(16) 외주에도 둘러싼다.
본 실시형태에 관한 반도체 장치는 상술한대로 구성되어 있으며, 이하 그 제조방법에 대해서 설명하겠다.
우선, 도1a에 도시하듯이 필름 캐리어 테이프(30)에 반도체 칩(16)을 실장한다. 필름 캐리어 테이프(30)의 확대도를 도1b에 도시한다. 또, 도1b는 도1a에 도시하는 필름 캐리어 테이프(30)를 위에서 본 도면이다.
필름 캐리어 테이프(30)는 폴리이미드 수지 등으로 형성되어 있다. 필름 캐리어 테이프(30)에는 복수의(도1b에서는 하나) 디바이스 홀(24)이 형성됨과 동시에 각 디바이스 홀(24)의 외측에 복수의 리드(20) 및 복수의 랜드(21)가 형성되어 있다. 또한, 랜드(21)를 피해서 리드(20)를 갖는 면에 솔더 레지스터(22)(도8 참조)가 도포되어 있다. 또, 도1b에서 일부 리드(20) 및 랜드(21)만을 도시하며 그 밖의 것을 생략하고 있다.
랜드(21)는 리드(20)에 있어서 디바이스 홀(24)로부터 떨어진 방향으로 연장되는 부위를 거쳐서 도금 리드(32)에 접속되어 있다. 도금 리드(32)에는 도면에 도시되지 않는 것을 포함해 모든 리드(20)가 접속되어 있다. 그리고, 도금 리드(32)를 사용해 리드(20) 및 랜드(21)에는 모든 전기 도금이 실시되고 있다. 때로는, 무전해(無電解) 도금법을 이용하여 리드(20) 및 랜드(21)에 도금을 실시해도 좋다. 이 경우에는 도금 리드(32)는 불필요해진다.
이러한 필름 캐리어 테이프(30)는 도1a에 도시하듯이 릴(33)에 감겨 있으며, 단부가 인출되어 다른 릴(34)로 감듯이 되어 있다. 그리고 릴(33, 34) 사이에서 본딩 지그(31)에 의해 반도체 칩(16)이 필름 캐리어 테이프(30)에 본딩된다. 이 본딩으로, 싱글 포인트 본딩방식 및 갱 본딩방식 중 어느 쪽을 채용해도 좋다. 후자에 의하면, 각 반도체 칩(16)에 대해서 모든 리드(20)의 단부(20a)와 전극(18)을 일괄적으로 본딩할 수가 있다.
또한, 반도체 칩(16)은 도8에 도시하듯이 절연 필름(12)에 있어서의 리드(20)의 형성 면과는 반대측면에서 돌출하도록 배치하고 있다.
이렇게 해서, 필름 캐리어 테이프(30)에 복수의 반도체 칩(16)이 연속적으로 설치되면 복수의 반도체 칩(16)을 감은 상태로 필름 캐리어 테이프(30)가 릴(34)에 감긴다.
다음에, 도2a에 도시하듯이 릴(34)에 감긴 필름 캐리어 테이프(30)를 별도의 제조장치에 세트한다. 그리고, 릴(34, 35) 사이에 필름 캐리어 테이프(30)를 걸치면서 에폭시수지(26)를 포팅한다. 도2b는 에폭시수지(26)가 포팅된 필름 캐리어 테이프(30)을 도시하는 도면이고, 도2a의 필름 캐리어 테이프(30)를 위에서 본 도면이다.
도2b에 도시하듯이 에폭시수지(26)는 필름 캐리어 테이프(30)에서의 리드(20) 형성 면에 반도체 칩(16)을 덮도록 설치된다. 더구나, 에폭시수지(26)는 도8에 도시하듯이 반도체 칩(16)의 외주도 둘러싸서, 필름 캐리어 테이프(30)의 디바이스 홀(24)과 반도체 칩(16) 틈을 채운다.
다음에, 도3a 및 도3b에 도시하듯이 릴(35)에 감긴 필름 캐리어 테이프(30)를 다른 제조장치에 세트한다. 그리고, 릴(35, 36) 사이에 필름 캐리어 테이프(30)을 걸치면서 스티프너(28)를 붙인다. 또, 도3b는 도3a에 도시하는 필름 캐리어 테이프(30)를 위에서 본 도면이다.
상세하게는, 필름 캐리어 테이프(30)에 있어서의 반도체 칩(16)이 돌출하는 면에 스티프너(28)를 붙인다. 이 면은, 도8에 도시하듯이 리드(20) 및 랜드(21)를 갖는 면과는 반대측 면이다. 스티프너(28)에는 반도체 칩(16) 외형보다도 큰 디바이스 홀(42)이 형성되어 있으며, 디바이스 홀(42)내에 반도체 칩(16)을 배치시켜, 이 스티프너(28)가 붙여진다. 각 반도체 칩(16)에 대응하여, 각 조각의 스티프너(28)가 붙여진다.
필름 캐리어 테이프(30)와 스티프너(28)의 접착은 도8에 도시하는 절연접착제(29)에 의해 행해진다. 절연접착제(29)는 열경화성 또는 열가소성 필름으로 형성하여 미리 스티프너(28)에 붙여 놓아도 좋다. 그렇게 하면, 스티프너(28)를 필름 캐리어 테이프(30)에 있어서의 반도체 칩(16)이 돌출하는 면에 열 압착할 수가 있다.
다음으로, 도4a 및 도4b에 도시하듯이 릴(36)에 감긴 필름 캐리어 테이프(30)를 다른 제조장치에 세트한다. 그리고, 릴(36, 37) 사이에 필름 캐리어 테이프(30)를 가로질러 각 반도체 칩(16)에 대응하여 각 조각의 방열판(27)을 붙인다. 상세히는, 도8에 도시하듯이 반도체 칩(16)에 있어서의 전극(18)과는 반대측 면에서 스티프너(28)에 이를 때까지 방열판(27)을 접착한다. 이 접착에는 열전도접착제(25)가 사용된다. 또, 열전도성 접착제(25)는 페이스트 형상에 한하지 않고 테이프 형상이라도 좋다. 테이프 형상의 열전도성 접착제(25)를 사용할 경우에는 이것을 미리 방열판(27)에 붙여 놓아도 좋다. 방열판(27)은 도8에 도시하듯이 스티프너(28)와 같은 크기의 외형이 되도록 해도 좋고, 스티프너(28) 외형과는 다른 형상으로 해도 된다. 또, 방열판(27)은 반도체 칩(16)의 발열량에 따라서 필요한 경우에 붙여지기 때문에 발열량이 적을 때에는 생략해도 된다.
그리고, 필요하면 방열판(27)에 제품명 등을 마킹한다. 방열판(27)을 생략할 시엔 스티프너(28)에 마킹한다.
다음에, 도5에 도시하듯이 릴(37)에 감긴 필름 캐리어 테이프(30)를 다른 제조장치에 세트한다. 그리고, 릴(37, 38) 사이에 필름 캐리어 테이프(30)를 가로질러 각 반도체 칩(16)에 대해 범프(14)를 형성한다. 도6a 내지 도6c는 범프(14) 형성공정을 도시한 도면이다.
도6a에 도시하듯이, 필름 캐리어 테이프(30)에 있어서의 랜드(21)(도1b 참조)를 갖는 면에 메탈 마스크(50)를 배치하여 메탈 마스크(50)의 개구(50a)를 랜드(21)상에 위치시킨다. 그리고, 메탈 마스크(50)상에 크림 땜납(52)을 올려 이것을 스키지(54)로 메탈 마스크(50) 개구(50a)에 충진한다. 계속해서, 도6b에 도시하듯이 각 개구(50a)에 충진된 크림 땜납(52)에 레이저광을 조사하여 용융시키고 표면장력에 의해 볼 형상으로 하고 나서 이것을 냉각한다. 이렇게 해서, 도6c에 도시하듯이 모든 개구(50a)에 충전된 크림 땜납(52)을 볼 형상으로 하여 도8에 도시하는 범프(14)가 형성된다.
그리고, 릴(38)로 필름 캐리어 테이프(30)가 감기면 도7에 도시하듯이 이것을 더욱더 다른 제조장치에 세트한다. 그리고, 릴(38, 39) 사이에 필름 캐리어 테이프(30)를 가로질러 각 조각의 절연 필름(12)에 대고 뚫어낸다. 또, 이 공정 전에 세정을 해도 된다. 이렇게 해서, 도8에 도시하는 반도체장치(10)가 얻어진다.
이상의 공정으로 얻어진 반도체장치(10)에 의하면, 일련의 공정이 릴·투·릴로 행해짐으로 생산효율이 향상하여 대량생산이 가능해짐과 동시에 제조비용을 삭감할 수 있다.
그리고, 각 절연 필름(12)에 대해서 예컨대 실장 상태의 외관검사나 전기적 특성검사 등의 검사를 하여 완성품이 된다.
본 발명은, 상기 실시형태에 한정하지 않고 각종 변형이 가능하다. 예컨대, 상기 실시형태에서는 각 공정마다 필름 캐리어 테이프(30)를 감았지만, 모든 혹은 여러 공정을 동시에 연속하여 행해도 된다. 예를 들면, 도3에 도시하는 공정에서 릴(35, 36) 사이에서 스티프너(28) 접착 공정에 이어서 도4에 도시하는 방열판(27) 부착 공정을 해도 된다. 또는, 스티프너(28) 및 방열판(27)을 일체적으로 한 형상의 보강부재를 필름 캐리어 테이프(30)에 붙여도 된다.
또한, 도8에 도시하듯이 반도체 칩(16)이 범프(14) 형성 면과는 반대측에 실장된 속(裏)TAB형뿐만 아니라 범프(14)형성면 측에 반도체 칩(16)을 실장한 겉(表) TAB형에도 본 발명을 적용할 수 있다. 또, 상기 절연필름(12) 대신에 리드(20)에 돌기가 일체 형성된 소위 B-TAB형 절연필름을 사용해도 된다. 아니면, 범프가 없는 필름 캐리어 테이프를 사용하여 싱글 포인트 본딩을 해도 된다.
도9에는 본 발명을 적용한 반도체장치(1100)를 실장한 회로기판(1000)이 도시되어 있다. 회로기판에는 예를 들면 글래스 에폭시 기판 등 유기(有機)계 기판을 쓰는 게 일반적이다. 회로기판에는 예컨대 동(銅)으로 된 배선 패턴이 원하는 회로가 되도록 되어 있어 그들 배선 패턴과 반도체장치 범프를 기계적으로 접속함으로서 그들의 전기적 도통(導通)을 도모한다.
그리고, 이 회로기판(1000)을 구비하는 전자기기로서 도10에는 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.
또, 상기 본 발명을 응용하여 반도체 장치처럼 다수의 범프를 필요로 하는 면(面)설치용 전자 부품(능동 부품이나 수동부품인지에 무관)을 제조할 수도 있다. 전자 부품으로서, 예컨대 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨이나 휴즈 등이 있다.

Claims (5)

  1. 필름 캐리어 테이프에 복수의 반도체소자를 설치하는 공정과,
    상기 필름 캐리어 테이프에 설치된 각 반도체소자를 수지로 밀봉하는 공정과,
    각 반도체소자에 대응하여, 상기 필름 캐리어 테이프에 각 조각의 보강부재를 부착하는 공정과,
    각 반도체소자에 대응하여, 상기 필름 캐리어 테이프에 복수의 외부전극을 형성하는 공정과,
    상기 공정 후, 상기 필름 캐리어 테이프를 각 조각의 필름 실장체에 대고 뚫어내는 공정을 포함하며,
    상기 각 공정은 상기 필름 캐리어 테이프를 내보내는 릴과 감는 릴 사이에서 행해지는 반도체장치 제조방법.
  2. 제 1 항에 있어서, 상기 필름 캐리어 테이프를 대고 뚫어내는 공정 전에 각 반도체소자에 방열부재를 접착하는 공정을 포함하는 반도체장치 제조방법.
  3. 제 1 항 또는 제 2 항에 기재된 방법에 의해 제조된 반도체장치.
  4. 제 3 항에 기재된 반도체장치가 설치된 회로기판.
  5. 제 4 항에 기재된 회로기판을 구비하는 전자 기기.
KR10-1999-7007695A 1998-01-07 1999-01-07 반도체장치 및 그 제조방법과 전자기기 KR100473816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-13443 1998-01-07
JP1344398 1998-01-07
PCT/JP1999/000017 WO1999035682A1 (en) 1998-01-07 1999-01-07 Semiconductor device, manufacture thereof, and electronic device

Publications (2)

Publication Number Publication Date
KR20000075630A KR20000075630A (ko) 2000-12-26
KR100473816B1 true KR100473816B1 (ko) 2005-03-07

Family

ID=11833289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7007695A KR100473816B1 (ko) 1998-01-07 1999-01-07 반도체장치 및 그 제조방법과 전자기기

Country Status (4)

Country Link
US (2) US6057174A (ko)
KR (1) KR100473816B1 (ko)
TW (1) TW411538B (ko)
WO (1) WO1999035682A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512655B2 (ja) 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
US7371970B2 (en) * 2002-12-06 2008-05-13 Flammer Jeffrey D Rigid-flex circuit board system
JP3751938B2 (ja) * 2002-12-09 2006-03-08 日東電工株式会社 Ｔａｂ用テープキャリアおよびその製造方法
JP4403049B2 (ja) * 2004-10-13 2010-01-20 日東電工株式会社 配線回路基板の製造方法
TWI252544B (en) * 2005-02-05 2006-04-01 Phoenix Prec Technology Corp Method for continuously fabricating substrates embedded with semiconductor chips
KR100823868B1 (ko) 2006-09-01 2008-04-21 주식회사 탑 엔지니어링 마킹 장비의 테잎 이송장치 및 그 방법
US20210015552A1 (en) * 2019-07-17 2021-01-21 St. Jude Medical, Cardiology Division, Inc. Patch electrode including temperature sensing circuit and methods of using same
CN113257722B (zh) * 2021-06-29 2021-09-28 深圳中科四合科技有限公司 一种芯片倒膜方法和芯片倒膜设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process
US4818726A (en) * 1988-03-30 1989-04-04 Vtc Incorporated Process for curing epoxy encapsulant on integrated circuit dice
US4980219A (en) * 1988-04-06 1990-12-25 Casio Computer Co., Ltd. Carrier tape for bonding IC devices and method of using the same
JP2555876B2 (ja) * 1988-06-29 1996-11-20 日本電気株式会社 インナー・リード・ボンディング装置
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JP2809781B2 (ja) * 1990-01-20 1998-10-15 株式会社東芝 インナリードボンディング装置およびインナリードボンディング方法
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JP2715810B2 (ja) 1991-07-25 1998-02-18 日本電気株式会社 フィルムキャリア半導体装置とその製造方法
JP3132269B2 (ja) * 1993-11-17 2001-02-05 松下電器産業株式会社 アウターリードボンディング装置
JP3467079B2 (ja) * 1994-07-07 2003-11-17 富士機械製造株式会社 電子部品供給カートリッジ
US5976955A (en) * 1995-01-04 1999-11-02 Micron Technology, Inc. Packaging for bare dice employing EMR-sensitive adhesives
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package

Also Published As

Publication number Publication date
WO1999035682A1 (en) 1999-07-15
US6326233B1 (en) 2001-12-04
TW411538B (en) 2000-11-11
US6057174A (en) 2000-05-02
KR20000075630A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100395188B1 (ko) 반도체장치 및 그 제조방법과 전자기기
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
US7193329B2 (en) Semiconductor device
US7350293B2 (en) Low profile ball-grid array package for high power
EP0896368A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
KR20010090540A (ko) 반도체 장치 및 그 제조 방법
KR19980070254A (ko) 수지밀봉형 반도체 장치
KR100556240B1 (ko) 반도체 장치 제조방법
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
KR100372466B1 (ko) 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ
KR19990062915A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP4257534B2 (ja) 半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR20010034214A (ko) 반도체장치와 그 제조방법 및 반도체장치의 실장구조
JPH06163632A (ja) 半導体装置
JPH11251479A (ja) 半導体装置及びその製造方法
JPH11224916A (ja) 半導体装置、配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee