KR19980070254A - 수지밀봉형 반도체 장치 - Google Patents

수지밀봉형 반도체 장치 Download PDF

Info

Publication number
KR19980070254A
KR19980070254A KR1019970076812A KR19970076812A KR19980070254A KR 19980070254 A KR19980070254 A KR 19980070254A KR 1019970076812 A KR1019970076812 A KR 1019970076812A KR 19970076812 A KR19970076812 A KR 19970076812A KR 19980070254 A KR19980070254 A KR 19980070254A
Authority
KR
South Korea
Prior art keywords
lead
forming surface
circuit forming
semiconductor device
resin
Prior art date
Application number
KR1019970076812A
Other languages
English (en)
Other versions
KR100480543B1 (ko
Inventor
오우찌신지
안자이노리따까
Original Assignee
사와무라시꼬
오끼덴끼고오교가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라시꼬, 오끼덴끼고오교가부시끼가이샤 filed Critical 사와무라시꼬
Publication of KR19980070254A publication Critical patent/KR19980070254A/ko
Application granted granted Critical
Publication of KR100480543B1 publication Critical patent/KR100480543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

수지밀봉형 반도체 장치를 금형에 의해서 형성할 때, 반도체 칩의 회로형성면을 커버하기 위하여 수지밀봉체 상에 단차부를 제공하고, 리드를 노출면으로부터 노출시키며, 리드에 납범프를 결합함으로서, 수지 버어의 발생을 어렵게 하고, 납땜 내에서의 크랙을 제한할 수 있는 수지밀봉형 반도체 장치를 실현한다.

Description

수지밀봉형 반도체 장치
본 발명은 일반적으로는 반도체 장치에 관한 것이며, 특히, 반도체 칩의 크기 내에 리드가 설치되어 있는 칩 스케일 패키지로 알려진 수지밀봉형 반도체 장치의 구조에 관한 것이다.
IC 카드(집적 회로) 및 메모리 카드의 발달과 함께, 이들 카드에 탑재된 반도체 장치는 두께와 크기에 있어서 모두 소형화되는 것이 요구되고 있다. 칩 스케일 패키지는 이들 요구를 만족시키기 위하여 개발되었으며, 이것은 칩의 크기 내에서 반도체 칩의 회로 형성면에 접속된 리드를 수용함으로서 전체의 크기를 감소하도록 하며, 회로형성면의 이면이 노출되는 형태로 수지밀봉층을 형성함으로서 두께를 감소시키는 연구를 해오고 있다.
도 6(a) 및 도 6(b) 는 종래 기술의 칩 스케일 패키지의 수지밀봉형 반도체 장치를 설명하는 구조도이다. 도 6(a) 는 그의 외관을 보여주는 사시도이다. 도 6(b) 는 도 6(a) 의 A-A 선상에 따르는 확대도이다. 상기 반도체 장치는 반도체 칩 (1) 을 포함하며, 그의 한 면으로서 작용하는 회로형성면의 중앙부에 다수의 전극 (2) 이 형성된다.
리드 (4) 는 두 지점에서 굽어져 있는 얇은 금속판이다. 리드 (4) 는 회로형성면 (1a) 의 중앙부에서, 절연특성을 갖는 접착테이프 (3) 를 통하여 회로형성면 (1a) 과 접속되어 있는 전극 접속부 (4a) 와, 접속부 (4a) 와 대체적으로 평행한 단차를 가지고 형성된 외부 접속부 (4b) 와, 전극접속부 (4a) 와 외부접속부 (4b) 를 접속하기 위한 경사진 중간부 (4c) 를 갖는다. 리드 (4) 의 전극 접속부 (4a) 는 금속선 (5) 을 경유하여 전극 (2) 과 전기적으로 접속된다. 외부접속부 (4b) 는 회로형성면 (1a) 에 대하여 소정의 간격을 두고 배치된다.
반도체 칩 (1) 의 회로형성면 (1a) 과 주변표면은 리드 (4) 의 외부접속부 (4b) 만이 노출되어 있는 상태로 몰드됨으로서 형성된 수지밀봉층 (6) 으로 밀봉되어 있다. 한편, 반도체 칩 (1) 의 회로형성면의 이면 (1b) 은 밀봉수지층 (6) 으로 덮히지 않으며, 노출되어 있는 상태로 있다.
그렇게 구성된 반도체 장치는 예를 들어, 다음의 공정과정에 의해서 제조된다.
먼저, 몰드된 리드 프레임의 리드 (4) 는 접착테이프 (3) 를 사용함으로서 반도체 칩 (1) 의 회로형성면 (1a) 상에 접속되며, 그런 후 상기 리드 (4) 의 전극접속부 (4a) 는 금속선 (5) 의 접착을 통하여 반도체 칩 (1) 상의 전극 (2) 과 전기적으로 접속된다. 전극접속부 (4a) 에는 리드 프레임을 제조할 때 와이어본딩을 위하여 은도금이 실행된다.
다음, 반도체 칩 (1) 은 리드 프레임이 접착된 상태로 몰딩용 바닥 금형에 장착된다. 동시에, 반도체 칩 (1) 은 반도체 칩 (1) 의 이면 (1b) 이 몰딩용 바닥 금형의 바닥부와 접촉하도록 장착되며, 리드 프레임의 프레임 부재는 바닥 금형의 프레임 내의 소정의 장소에 배치된다. 또한, 반도체 칩 (1) 이 장착된 바닥 금형은 상기 바닥 금형과 쌍을 이루는 상부 금형으로 덮혀지며, 액상의 몰드수지가 게이트로부터 금형 내로 주입된다. 몰드수지가 경화된 후에, 밀봉수지층 (6) 에 의해서 몰드된 반도체 칩은 금형으로부터 꺼내지고, 리드 프레임의 불필요한 부분을 잘려낸다. 그러므로, 리드 (4) 의 외부접속부 (4b) 에 납땜용 은도금을 실행하여서 반도체 장치를 완성한다.
그런 구조의 반도체 장치가 인쇄회로기판 상에 패키지될 때, 인쇄회로기판의 부품탑재면 상의 풋프린트 상에, 스크린 인쇄 등에 의해서 크림납이 코팅된다. 그러므로, 반도체 장치는 리드 (4) 의 외부접속부 (4b) 가 크림납의 상부면과 접촉되도록 장착된다. 장착된 반도체 장치는 리플로우(reflow) 장치로 넣어지며, 크림납을 충분히 용융시키기 위하여 300℃ 에서 가열되어서, 인쇄회로기판으로 반도체 장치를 납땜한다.
그러나 종래의 수지밀봉형 반도체 장치에서는, 도 7(a) 및 도 7(b) 에 도시된 것처럼, 두 개의 문제점을 가지고 있다. 첫 번째 문제는 몰딩 과정시, 반도체 장치의 리드 (4) 의 외부접속부 (4b) 의 일부 상으로 몰드수지가 흘러나와서, 도 7(a) 의 사시도에 도시된 것과 같은, 소위 말하는 수지버어 (burr)(7) 가 생성된다. 리드 프레임이 금형 내에 장착될 때, 리드 (4) 의 외부접속부(4b) 는 공동 내에 떠 있는 상태가 되고, 상부 금형의 내부 상면에 대하여 그것을 압축할 장치가 없었다. 그러므로, 상부 금형에 대한 부착성이 약하며, 금형으로 주입된 몰드수지가 외부접속부 (4b) 와 상부 몰드의 내부 상면 사이로 흘러들어갈 가능이 높아지게 되며, 그래서 수지버어 (7) 를 생성한다. 수지버어 (7) 는 반도체 장치가 인쇄회로기판에 납땜되는 것을 방해하여서, 인쇄회로기판 상에 패키지되기 전에, 예를 들어 고압의 물을 버어로 뿜어내는 등의 장치에 의해서 수지버어 (7) 를 제거할 필요가 있다. 이것은 공정 단계의 수를 증가하는 문제점을 유도한다.
또한, 제 1 문제에 부수되어, 종래의 수지밀봉형 반도체 장치는 밀봉수지층 (6) 의 형성 전후에 리드 (4) 에 대하여 두 개의 도금 과정을 요구한다는 문제점을 갖는다. 특히, 상술된 것처럼, 만일 상기 버어 (7) 가 생성된다면, 이들 버어를 제거하는 공정 단계가 요구되어서, 외부접속부 (4b) 상에 가해지는 납땜용 은도금이 수지버어 (7) 를 제거하는 공정 뒤에 실행되도록 요구된다. 한편, 전극접속부 (4a) 에 대한 와이어본딩용 납도금은 리드 프레임을 제조할 때 실행되도록 요구된다.
두 번째 문제점은 인쇄회로기판 상의 반도체 장치의 패키지된 상태를 보여주는 도 7(b) 내에 도시된 것과 같이 인쇄회로기판 (8) 상의 풋프린트 (9) 와의 접속을 위한 납땜 (10) 내에 크랙 (11) 이 발생되는 경향을 갖는다. 상기 크랙은 인쇄회로기판 내에 패키지된 후 온도가 극심하게 요동하는 환경에서 사용되거나, 혹은 리플로우 장치에 의해서 가열된 후에 상온으로 냉각될 때, 밀봉수지층 (6) 과 인쇄회로기판 (8) 사이의 열팽창계수의 차이에 의해서 응력이 납땜 (10) 상에 가해지는 과정에서 발생되는, 납땜 (10) 내의 취성파괴(brittle fracture) 로부터 유도된다. 만일 크랙 (11) 이 납땜 (10) 내에 생성된다면, 이것은 인쇄회로기판 (8) 과 반도체 장치 사이의 기계적인 접속 강도를 감소시키고, 전기적인 접속을 불안정하게 한다는 문제점을 발생시킨다.
따라서, 본 발명의 목적은 종래기술에서의 상기 문제점에 비추어, 몰딩 과정시 수지버어가 발생되는 것을 어렵게 하며 납땜 내에서 크랙이 생성되지 않는 수지밀봉형 반도체 장치를 제공하는 것이다.
도 1(a) 는 본 발명의 제 1 실시예에서 수지밀봉형 반도체 장치를 보여주는 사시도이며, 도 1(b) 는 도 1(a) 에서의 A-A 선상을 따라서 얻은 단면도이며, 도 1(c) 는 인쇄회로기판 상에 패키지된 상태를 보여주는 단면도이다.
도 2 는 도 1 의 수지밀봉형 반도체 장치를 제조하는 방법의 과정을 설명하는 도면이다.
도 3(a) 는 본 발명의 제 2 실시예에서 수지밀봉형 반도체 장치를 설명하는 사시도이며, 도 3(b) 는 도 3(a) 의 A-A 선상을 따라서 얻은 부분을 보여주는 도면이다.
도 4 는 도 3 의 장치의 변형예를 보여주는 단면도이다.
도 5(a) 는 제 3 실시예에서의 수지밀봉형 반도체 장치의 임의의 부분을 보여주는 평면도이며, 도 5(b) 는 도 5(a) 의 B-B 선상을 따라서 얻은 단면도이다.
도 6(a) 는 종래 기술의 수지밀봉형 반도체 장치를 설명하는 사시도이며, 도 6(b) 는 도 6(a) 내의 A-A 선상을 따라서 얻은 단면도이다.
도 7(a) 는 종래 기술의 수지밀봉형 반도체 장치의 제 1 문제점을 보여주는 사시도이며, 도 7(b) 는 종래 기술의 수지밀봉형 반도체 장치의 제 2 문제점을 보여주는, 패키지의 단면도이다.
* 도면의주요부분에대한부호의설명 *
21 : 반도체 칩 22 : 전극
23 : 접착테이프 24 : 리드
24a : 전극접속부 24b : 외부접속부
24c : 노출면 25 : 본딩와이어
26 : 밀봉수지층 26a : 돌출부
26b : 단차부
상기 목적을 얻기 위하여, 본 발명에 따르는 수지밀봉형 반도체 장치는, 회로형성면의 중앙부에 형성된 다수의 전극을 포함하는 반도체 칩과, 다수의 리드를 구비하되, 상기 리드는 절연 특성을 갖는 접착층에 의해서 회로형성면에 접착되고, 회로형성면과 평행한 상태로 배치되어서, 전극접속부로서 작용하는 일단은 회로형성면의 중앙부에 배치되며, 외부접속부로서 작용하는 타단은 회로형성면의 외부변에 배치되는 것을 특징으로 한다. 상기 반도체 장치는 또한 다수의 전극과 다수의 리드의 부분을 전기접속하기 위한 접속부재와, 회로형성면에 반대측인 외부접속부의 노출면을 외부로 노출시킨 상태로, 다수의 리드, 회로형성면 및 접속부재를 커버하도록 금형에 의해서 형성되고, 회로형성면의 중앙부에서 노출면보다 각 1 단 돌출된 돌출부를 포함하는 밀봉수지층과, 상기 밀봉수지층의 돌출부보다 일정한 크기만큼 더 높은 높이에서, 각각의 상기 노출면 상에 형성된 범프(bump) 를 구비한다.
상술된 구조에 따라서, 반도체 칩 상의 내부회로는 접속부와 리드를 통하여 범프와 전기적으로 접속되며, 상기 범프는 인쇄회로기판의 배선과 접속하여서 신호가 인쇄회로기판 상에 배치된 외부 회로와 입출력 될 수 있다.
또한, 상기 구조를 갖는 수지밀봉형 반도체 장치는 상기 반도체 칩의 회로형성면의 주변부 내에 접착층을 제공함으로서 리드를 접착하는 과정과, 접속부재를 통하여 반도체 칩 상의 전극과 리드의 전극접속부를 각각 전기접속하는 과정과, 상기 두 과정이 완료된 반도체 칩을 몰딩용 금형에 장착하여, 회로형성면에 반대측인 외부접속부의 면이 노출되는 상태로, 다수의 리드, 회로형성면 및 접속부재를 커버하도록 밀봉수지층을 몰딩하는 과정과, 다수의 리드의 각 노출면 상에 범프를 형성하는 과정을 연속적으로 실행함에 의해서 제조된다.
접착층은 절연 특성을 갖는 접착 테이프를 사용할 수도 있다. 또한, 접속부재는 본딩와이어의 사용을 포함할 수도 있다. 리드의 외부접속부의 노출면은 범프를 고정시키기 위한 리세스부를 형성할 수도 있다. 이러한 경우, 리세스부의 내부면에는 납땜용 금속도금이 가해지는 것이 바람직하다.
상기 범프는 돌출부의 노출면으로부터 상승부로서 정의되는 단차부를 따라서 일렬로 배열될 수도 있다. 이러한 경우, 범프는 밀봉형 수지층의 단차부와 접속되도록 배치될 수도 있다. 한 실시예에 따라서, 밀봉형수지층은 단차부가 연속적으로 평판 구성을 갖도록 형성된다. 또한, 또다른 실시예에 따라서, 밀봉수지층의 단차부는 리세스부와 돌출부의 반복 형상을 제공하도록 형성되어서, 다수의 리드를 커버하는 단차부 영역이 회로형성면의 중앙측에 대하여 다른 영역보다 후퇴되어 있다.
또한, 인쇄회로기판에 고정된 상태로, 본 발명에 따르는 수지밀봉형 반도체 장치는 인쇄회로기판에 대향하는 회로형성면의 중앙부에 형성된 다수의 전극을 포함하는 반도체 칩과, 다수의 전극과 각각 전기접속되며, 회로형성면과 실제적으로 평행한 상태로 배치되어 있는 평판대상의 다수의 리드와, 다수의 리드 각각의 일부분과 회로형성면을 커버하도록 형성되고, 인쇄회로기판에 접속되도록 형성되며 상기 회로형성면의 중앙부에서 리드로부터 1 단 만큼 돌출되어 있는 돌출부를 포함하는 밀봉수지층과, 밀봉수지층으로부터 노출된 리드의 노출면을 인쇄회로기판의 회로 패턴에 각각 접속하기 위한 다수의 범프를 구비한다.
본 발명의 다른 장점과 목적은 첨부된 도면과 함께 다음의 설명동안 명확하게 되어질 것이다.
본 발명에 따르는 수지밀봉형 반도체 장치의 실시예가 이후에 설명될 것이다. 도 1(a) 및 도 1(b) 는 본 발명의 제 1 실시예를 보여주는, 수지밀봉형 반도체 장치의 구조의 도면이다. 도 1(a) 는 그의 외관을 보여주는 사시도이다. 도 1(b) 는 도 1(a) 의 선 A-A 를 따라 얻은 단면도이다.
제 1 실시예에서 수지밀봉형 반도체 장치는 직각 평행육면체 구조로 가정되는 반도체 칩 (21) 을 포함하며, 반도체 칩 (21) 의 내부회로를 외부와 접속하기 위한 다수의 전극 (22) 은 칩 (21) 의 한 면으로서 작용하는 회로형성면 (21a) 의 중앙부에서 형성된다. 총 8 개의 전극 (22) 은 제 1 실시예에서 회로형성면 (21) 의 종방향으로 4 개씩 2 열로 배열되어 있다.
각각이 약 0.8 mm 의 폭을 갖는 절연 접착테이프 (23) 가 회로형성면 (21a) 의 주변부를 따라서 종방향으로 연장되어 있는 접착층에 제공된다. 접착테이프 (23) 는 예를 들어, 약 50 ㎛ 의 두께를 갖는 폴리이미드로 구성된 베이스의 양면이 약 25 ㎛ 두께의 열가소성 수지로 각각 코팅되어 있다. 그런 후, 평판대상의 다수의 리드 (24) 는 상기 접착테이프 (23) 를 통하여 회로형성면에 접착된다. 상기 리드 (24) 는 전극 (22) 에 일대일 대응하도록 설비된다. 따라서, 본 실시예에서는 총 8 개의 리드 - 각각의 측에 4 개의 리드 - 가 접착된다.
상기 리드 (24) 는 인쇄회로기판 상에 반도체 장치가 패키지될 때, 전기적 및 역학적 접속을 위하여 인출된 배선이며, 예를 들어, Fe-Ni 합금등의 물질로 구성되며, 약 0.1 mm 의 두께와 약 1mm 의 폭을 갖는 금속판이다. 본 실시예의 리드는 종래 기술의 편편한 패키지등 내의 핀의 경우처럼 반도체 장치의 외부로 길게 돌출되지 않았으며, 반도체 장치의 소형화를 위하여, 회로형성면 (21a) 의 평면 내에서 수용될 수 있는 길이로 절단되어 있다.
상기 리드 (24) 는 회로형성면 (21a) 에 평행하게 배치되어서 그의 일단으로서 작용하는 전극접속부 (24a) 가 회로형성면 (21a) 의 중앙부에 배치되게 되며, 타단으로서 작용하는 외부접속부는 회로형성면 (21a) 의 외변부에 배치된다. 납땜용 은도금과 같은 금속도금이 회로형성면 (21a) 에 반대측인 전극접속부 (24a) 의 면(도 1(b) 내의 상부면) 상에 실행되어서, 전극접속부 (24a) 의 도금부가 금선 등과 같은 본딩와이어 (접속부재) 를 통하여 전극(22) 에 전기적으로 접속된다.
또한, 에폭시 수지 등으로 구성된 밀봉수지층 (26) 은 회로형성면 (21a) 과 반도체 칩 (21) 의 측면 (21b), 본딩와이어 (25) 및 전극접속부 (24a) 를 모두 커버하도록 몰딩에 의해서 형성된다. 회로형성면 (21a) 의 반대측인, 외부접속부 (24b) 의 노출면 (24c) 및 반도체 칩 (21) 의 회로형성면 (21a) 의 반대측인, 이면 (21c) 은 밀봉수지층 (26) 으로 밀봉되지 않으며, 외부로 노출되어 있다. 밀봉수지층 (26) 은 회로형성면 (21a) 의 중앙부에서 리드 (24) 의 노출면 (24c) 으로부터 1 단만큼 돌출되어 있는 돌출부 (26a) 를 포함한다. 리드 (24) 의 노출면 (24c) 으로부터 상기 돌출부 (26a) 의 상승부는 밀봉수지층의 단차부 (26b) 로서 정의된다. 제 1 실시예에서, 단차부 (26b) 는 평면상의 구성으로 형성된다.
리드 (24) 의 노출면 (24c) 은 예를 들어 약 0.2 mm 의 직경과 약 40 ㎛ 의 깊이를 갖는 리세스부 (24x) 로 형성되며 이들 리세스부 (24x) 의 내면은 납땜용 은도금과 같은 금속도금이다. 각 리드 (24) 의 각 리세스부 (24x) 는 납범프 (27) 로 형성된다. 납범프 (27) 는 회로형성면 (21a) 을 커버하도록 형성된 수지밀봉층 (26) 의 돌출부 (26a) 보다 납범프 (27) 가 일정한 크기만큼 더 높은 높이에서 리드 (24) 에 고정된다. 예를 들어, 만일 리드 (24) 로부터의 밀봉수지층 (26) 의 높이가 약 0.15 mm 이면, 납범프 (27) 의 높이는 약 0.5 mm 이다. 제 1 실시예에 따라서, 납범프 (27) 는 돌출부 (26a) 의 양측에서 밀봉수지층 (26) 의 각 단차부 (26b) 로부터 일정한 거리에 직선으로 배열되어 있다.
도 1(c) 는 제 1 실시예의 수지밀봉형 반도체 장치가 인쇄회로기판에 납땜되는 상태를 보여주는 단면도이다. 인쇄회로기판 상에 수지밀봉형 반도체 장치를 패키징할 때, 납땜용 플럭스는 인쇄회로기판의 부품탑재면 상의 풋프린트 상에 스크린인쇄에 의해서 코팅된다. 그런 후, 반도체 장치는 납범프 (27) 가 풋프린트와 접촉되게 장착되며, 리플로우 장치에 넣어서 약 300 ℃ 에서 가열된다. 그런후, 납범프 (27) 를 용융시켜서, 반도체 장치가 인쇄회로기판 (8) 으로 납땜되게 한다. 납땜 상태에서, 밀봉수지층의 돌출부 (26a) 는 인쇄회로기판 (8) 과 접촉되며, 상기 리드 (24) 는 용융에 의해서 변형된 납범프 (27a) 를 통하여 인쇄회로기판 (8) 상의 풋프린트 (회로패턴) 와 전기접속된다. 반도체 칩 (21) 은 납범프 (27), 리드 (24) 및 본딩와이어 (25) 를 경유하여 외부회로와 접속되어서, 신호가 외부회로와 입출력된다.
다음, 제 1 실시예에서 수지밀봉형 반도체 장치를 제조하는 과정이 도 2 를 참조로 설명될 것이다. 그런 반도체 장치는 과정 (1) 내지 (4) 를 통하여 다음과 같이 제조된다.
(1) 도 2(a) 의 과정
우선, 리드 프레임 (30) 은 Fe-Ni 합금등과 같은 물질로 구성되어 있으며, 소정의 패턴을 사용함으로서 약 0.1 mm 의 두께를 갖는 금속판을 뚫음으로서 생성된다. 리드 프레임 (30) 은 프레임 부재 (31) 와 상기 프레임부재 (31) 로부터 안으로 연장되어 있는 절형(comb-like shape)을 갖는 리드부 (32) 를 포함한다. 리드 프레임 (32) 은, 리드프레임 (30) 의 프레임부재 (31) 를 자를 때, 도 1 에 도시된 것과 같은 리드 (24) 의 형태로 남게 될 것이다. 프레임부재 (31) 에는 위치결정용 홀 (31a) 이 패턴을 뚫을 때에 동시에 형성된다.
다음으로, 리세스부 (24x) 는 리드프레임 (30) 의 한 면(30a) 상에 있는 프레임부재 (31)의 측에서 각 리드 (32) 의 주변 영역을 에칭함으로서 형성된다. 그런 후, 리세스부 (24x) 의 내면과 리드부 (32) 의 선단은 납땜용 은도금 (33) 이 실행되어서, 도 2(a) 도시된 리드프레임을 제조한다.
(2) 도 2(b) 의 과정
도 2(b) 는 리드프레임 (30) 에 부착된 반도체 칩 (21) 을 보여주는 조립도이다. 접착테이프 (23) 는 리드 프레임 (30) 의 면 (30a) 에 반대측인 이면 (30b) 의 리드 (32) 에 접착된다. 또한, 상기 접착테이프 (23) 는 약 400 ℃의 온도에서 반도체 칩 (21) 의 회로형성면 (21a) 과 열압착된다. 리드 프레임 (30) 이 반도체 칩 (21) 에 접착된 후, 리드 (32) 의 선단의 은도금 (33) 은 본딩와이어 (25) 를 통하여 반도체 칩 (21) 의 전극 (22) 과 전기적으로 접속된다.
(3) 도 2(c) 의 과정
도 2(c) 는 몰딩 제조를 위한 상부 금형 및 하부 금형 (41, 42) 으로 리드 프레임 (30) 의 장착 상태를 보여주는 조립 단면도이다. 반도체 칩으로 고정된 리드 프레임 (30) 은 배치 과정을 위한 홀 (31a) 에 의해서 배치되며, 몰딩 과정을 위한 상부 및 하부 금형 내에서 소정의 위치에 장착된다. 바닥 금형 (41) 은 반도체 칩 (21) 의 회로형성면 (21a) 보다 평면 구성의 형태가 더 넓으며, 실제적으로 동일한 구성을 갖는 캐비티 (41a) 를 포함한다. 그러므로, 캐비티 (41a) 의 깊이는 반도체 칩 (21) 의 두께와 접착 테이프 (23) 의 두께의 합의 크기와 일치하도록 설정한다. 이러한 구조로, 반도체 칩 (21) 이 하부 금형 (41) 에 장착될 때, 반도체 칩 (21) 의 이면 (21c) 은 바닥 금형 (41) 의 캐비티 (41a) 의 바닥면에 가깝게 고정되며, 리드 프레임 (30) 의 프레임 부재 (31) 는 캐비티 (41a) 의 주변을 따라서 형성된 베이스 부재 (41b) 와 가깝게 고정된다.
다음으로, 바닥 금형 (41) 과 쌍을 이루는 상부 금형 (42) 은 바닥 금형 (41) 의 소정의 위치에서 덮혀진다. 상부 금형 (42) 에는 바닥 금형 (41) 의 캐비티 (41a) 의 개구보다 더 좁은 폭의 개구를 갖는 캐비티 (42a) 가 형성되며, 평면 베이스부재 (42) 는 캐비티 (42a) 의 주변부를 따라서 형성된다. 상부 금형 (42) 의 캐비티 (42a) 의 깊이는 리드 프레임 (30) 의 면 (31a) 으로부터 본딩와이어 (25) 의 돌출량보다 더 크게 설정된다. 상부 및 하부 금형 (41, 42) 은 소정의 압력에 의해서 합쳐지며, 동시에, 접착테이프 (23) 가 부착된 반도체 칩 (21) 의 이면 (21c) 은 바닥 금형 (41) 의 캐비티 (41a) 의 바닥면과 접촉되며, 리드 프레임 (30) 의 리드부 (32) 는 상부 금형 (42) 의 혹은 베이스 부재와 접촉된다. 그런 후, 리드 프레임 (30) 에 접착된 와크 칩(whack chip) (21) 은 상부 및 하부 금형 (41) 에 장착되며, 액상으로 용융된 에폭시 수지와 같은 몰드수지가 게이트로부터 캐비티 (41a, 42a) 로 주입된다.
(4) 도 2(d) 의 과정
도 2(b) 에 도시된 것처럼, 몰드수지가 경화된 후에, 밀봉수지층 (26) 에 의해서 몰드된 반도체 칩 (21) 이 꺼내지고, 리드 프레임 (30) 의 불필요한 부분을 절단한다. 그런 후, 납땜용 플럭스는 리드 (24) 의 노출면 (24c) 에서 형성된 리세스부 (24x) 상에 코팅되며, 약 0.5 mm 의 직경을 갖는 납볼이 그 위에 장착되며, 리플로우 과정이 예를 들어, 240 ℃ 에서 실행된다. 납범프 (27) 는 리세스부 (24x) 내에 형성되며, 도 1(a) 에 도시된 것처럼, 수지밀봉형 반도체 장치가 완성된다.
제 1 실시예에서의 수지밀봉형 반도체 장치는 상술된 구조에 의하여 다음의 장점 (i) 내지 (v) 를 설명한다.
(i) 리드 (24) 는 판상대형이며 종래 기술과 같은 단차부가 없다. 또한, 리드 (24) 는 바닥 금형과 접촉되어 있는 반도체 칩 (21) 상의 접착테이프 (23) 를 경유하여 지지되어서, 뜨는 일이 없고, 리드 (24) 의 노출면 (24c) 은 상부 금형 (42) 의 베이스부재 (42b) 에 가깝게 고정된다. 따라서, 수지가 상부금형 (42) 과 노출면 (24c) 사이에 흘러들어가는 것이 어려우며, 리드 상의 수지의 버어의 발생을 방지한다.
(ii) 반도체 장치가 인쇄회로기판 상에 패키지될 때, 인쇄회로기판 및 리드 (24) 사이의 접속을 위한 납범프 (27) 는 비교적 큰 두께를 가지며, 그러므로 인쇄회로기판 및 밀봉수지층 (26) 사이의 열팽창 계수의 차에 의해서 발생되는 온도의 변화에 의한 응력이 분산되어서, 납범프 (27) 내에서의 크랙의 발생 가능성을 제거한다.
(iii) 반도체 칩의 이면 (21c) 은 밀봉수지층 (26) 없이 노출상태로 형성되어서, 열방사 특성이 제공된다.
(iv) 리드 (24) 는 판상대형이며, 단차부를 갖지 않아서, 리드 프레임 (30) 을 제조하기가 쉽다.
(v) 수지버어가 리드 (24) 의 노출면 (24c) 상에 나타나는 것을 어렵게하여, 수지버어를 제거하는 단계의 필요성을 제거한다. 외부접속부 (24b) 의 레시스부 (24x) 상에 가해진 납땜용 금속도금 및 전극접속부 (24a) 상에 가해진 와이어본딩용 금속도금은 리드 프레임 (30) 제조시 동시에 동일한 재료를 사용함으로서 실행될 수 있다.
도 3(a) 및 도 3(b) 는 본 발명에 따르는 수지밀봉형 반도체 장치의 제 2 실시예를 설명하는 단면도이다. 도 3(a) 는 전체의 사시도이다. 도 3(b) 는 도 3(a) 에서 오른쪽부만을 보여주는, 도 3(a) 내의 A-A 선상을 따라서 얻은 단면도이다. 제 2 실시예에서의 반도체 장치에서, 밀봉수지층 (26) 의 단차부 (26b) 는 실제적으로 평면형으로 형성되며, 납범프 (7) 는 단차부 (26b) 와 접촉된 상태에서 리드 (24) 의 노출면 (24c) 에 고정시킨다. 제 2 실시예에서의 반도체 장치의 구조는 납범프 (27) 의 고정위치를 제외하면, 제 1 실시예와 동일하다. 비록 그 설명이 생략될지라도, 제 2 실시예에 따른 반도체 장치에서도 역시, 납범프 (27) 는 단차부 (26b) 를 따라서 두 라인으로 일직선으로 배열되어 있다.
다수의 리드 (24) 상에 납범프 (27) 를 각각 형성할 때, 그리고 만일 리드 (24) 의 노출면 (24c) 의 중간부 상에 납범프 (27) 를 형성하려 한다면, 납범프 (27) 의 일직선 배열을 얻도록 납범프 (27) 를 배치하는 것이 어렵다. 제 2 실시예에서처럼, 납범프 (27) 는 단차부 (26b) 를 따라서 배열될 때, 납범프 (27) 는 쉽게 일직선으로 배열될 수 있다.
또한, 납이 리플로우 과정에 의해서 고정되는 전단계에서, 납볼은 리드 (24) 의 노출면 (24c) 상에 코팅된 액상 플럭스 상에 배치되며, 그러므로 만일 납볼이 노출면 (24c) 의 중간부에 배치된다면, 납볼이 이동하기 쉬워지며, 이것은 납볼이 일직선으로 배열되고 다수의 납범프 (27) 를 고정하는 것을 불가능하게 한다. 이러한 배열과 비교하여, 만일 제 2 실시예에서처럼, 납범프가 고정되기 전에, 납범프 (27) 가 단차부 (26b) 를 따라서 배열되면, 플럭스 (40) 는 리드 (24) 의 노출면뿐만아니라 밀봉수지층 (26) 의 단차부 (26b) 상에 코팅되어서, 납범프 (27) 는, 도 4 에 도시된 것처럼, 리플로우 과정 전에 납볼의 이동을 방지하기에 충분한 액상 플로우 (40) 의 표면 장력(도면에서 화살표된 방향으로의 작용) 에 의하여 단차부 (26b) 에 접촉된 위치로 끌어당겨진다. 부가적으로, 도 4 에서는, 플럭스 (40) 가 실제적인 크기보다 과장되게 두껍게 표시되고 있다.
도 5(a) 및 도 5(b) 는 본 발명에 따르는 수지밀봉형 반도체 장치의 제 3 실시예를 보여준다. 도 5(a) 는 평면도이다. 도 5(b) 는 도 5(a) 의 A-A 를 따라서 얻은 단면도이다. 제 3 실시예에서의 반도체 장치에서, 밀봉수지층 (26) 의 단차부 (26e) 는, 도 5(a) 에서 설명된 것처럼, 리세스부 (26f) 와 돌출부 (26g) 를 반복하는 형태를 제공하는 구성으로 형성되어서, 리드 (24) 를 커버하는 영역이 다른 영역보다 회로형성면 (21a) 의 중앙측 (도면에서 좌측) 에서 후퇴되도록 한다. 납범프 (27) 는 리세스부 (26f) 의 일부에 고정된 상태로 양측 상의 돌출부 (26) 의 각부(angular portion) 에 접촉되는 위치에 고정된다.
제 3 실시예의 구성에 따라서, 다수의 납범프 (27) 는 정확하게 일직선으로 배열되고 고정될 수 있다. 상술된 각각의 실시예는 종래 기술보다 수지버어의 발생의 가능성이 적으나, 수지버어는 금형에 장착되는 것의 부조화로 인하여 생성될 수도 있다. 수지버어는 리드 (24) 의 밀봉수지층 (26) 의 가까운 부분에 생성될 가능성이 높으며, 제 2 실시예에서는, 만일 납범프 (27) 가 단차부 (26b) 와 접촉되어 고정된다면, 수지버어는 납범프 (27) 의 고착을 방해할 가능성이 있다. 제 3 실시예에 따라서, 리세스부 (26f) 는 리드 (24) 를 커버하는 부분에서 형성되기 때문에, 수지버어 (41) 가 생성된다고 할지라도, 이 수지버어 (41) 가 납범프 (27) 의 고정 위치에 도달할 가능성은 작다. 만일 수지버어 (41) 가 리드 (24) 상에 또한 생성된다면, 납범프 (27) 는 수지버어 (41)를 제거하는 단계를 통하지 않고도 고정될 수 있다.
본 발명은 상술된 실시예로 제한되지 않으며, 다양한 형태로 변형될 수 있다. 다음의 목차 (a) 내지 (f) 에 의해서 도시된 것과 같은 변형은 이후에 주어질 것이다.
(a) 각 실시예에서의 수지밀봉형 반도체 장치는 반도체 칩 (21) 상에 형성된 총 8 개의 전극 (22) 과 8 개의 리드 (24) 를 포함한다. 전극 (22) 의 수와 거기에 대응하는 리드 (24) 의 수는 8 로 제한되지 않으며, 반도체 칩 내에 포함된 회로의 크기에 따라서 리드 (24) 와 전극 (22) 의 필요수를 제공할 수도 있다. 또한, 리드가 제공되는 영역은 각 실시예 내에서 보여준 회로형성면 (21a) 의 주변부의 두 측부로 한정되지 않으며 그 주변부의 4 개의 측부로 연장될 수도 있다.
(b) 접착층으로서, 각 실시예에서 사용된 접착테이프 (23) 대신에, 절연 특성을 갖는 접착제를 소정의 두께로 코팅함으로서 반도체 칩 (21) 상에 리드 (24) 를 고정할 수도 있다.
(c) 리드 (24) 와 전극 (22) 을 전기접속하기 위한 접속부재로서, 각각의 실시예에서 사용되는 본딩와이어 (25) 대신에, 도전성을 갖는 접착제의 사용을 사용할 수도 있다.
(d) 도 2 는 제 1 실시예에서 수지밀봉형 반도체 장치를 제조하는 방법의 일예를 보여준다. 본 발명에 따르는 수지밀봉형 반도체 장치를 제조하는 방법은 상기 제조 방법으로 한정되지 않는다. 예를 들어, 상기 방법은 리드 프레임 (30) 을 금속판을 뚫어서 제조하는 것이 아니고, 처음부터 개별적인 부품으로서 제조된 리드 (24) 가 개별적으로 되거나 혹은 종이 테이프에 의해서 번들(bundle) 화 될 수 있으며, 반도체 칩 (21) 에 접합될 수 있다.
(e) 접착 테이프 (23), 리드 (24) 및 본딩와이어 (25) 의 물질은 상술된 재료로 한정되지 않으며, 적절한 재료가 상기 제조 방법과 가격을 고려하여 선택될 수도 있다.
(f) 각 실시예에서, 반도체 칩 (21) 의 이면 (21c) 은 밀봉수지층 (26) 으로 커버되지 않고 노출된 상태로 된다. 그러나, 절연이 요구된다면, 이면 (21c) 은 밀봉수지층으로 커버될 수도 있다.
상술된 것처럼, 본 발명에 따라서, 리드는 종래 기술과는 다르게, 단차부를 갖지 않는 판상대형을 얻어서, 리드 프레임이 쉽게 제조된다. 또한, 리드와 반도체 칩 사이의 거리가 리드 내의 각 부분의 위치에 의존하여 변화되지 않기 때문에, 반도체 칩에 리드를 단단하게 고정하는 것이 쉬우며, 리드와 금형의 노출면 사이의 접착이 강화되어서, 수지버어의 발생을 쉽게 피할 수 있다. 더욱이, 범프는 밀봉수지층의 돌출부보다 더 높게 제공되며, 종래 기술에서보다 더 큰 두께를 갖는다. 그런 후, 인쇄회로 기판 상에 패키징된 후에 온도의 변화에 의해서 응력이 확산되며, 범프내에서 균열이 생성되는 것을 방지할 수 있다.
또한, 회로형성면의 반대측인 반도체 칩의 이면은 밀봉수지층으로 커버되지 않고 외부에 노출되어 있어서, 이러한 경우 반도체 칩 상의 열이 쉽게 방사될 수 있다. 또한, 이러한 경우, 반도체가 금형에 장착될 때, 한 금형의 바닥면과 접촉되어서, 회로형성면에 접착된 리드는 더 확실하게 지지될 수 있어서, 다른 금형과 리드의 노출면 사이에 수지가 흘러들지 않도록 방지한다.
범프를 고착할 때, 범프는 밀봉수지층의 돌출부를 따라서 배치될 수 있으며, 이것은 각 범프의 배치 과정을 용이하게 만들고 다수의 범프를 일직선으로 쉽게 배열할 수 있게 만든다. 이러한 경우에 , 만일 리드를 커버하고 있는 단차부의 영역이 다른 영역으로부터 회로형성면의 중앙측으로 후퇴되도록 형성된다면, 수지버어가 나타나는 그 영역은 범프 고정부와 분리되어 설정될 수 있다. 비록 수지버어가 생성된다할지라도, 범프는 버어를 제거하지 않고 고정시킬 수 있다.
본 발명에서, 넓은 범위의 다른 작업 양식은 본 발명의 정신과 영역으로부터 벗어나지 않는 발명을 기초로 형성될 수 있다. 본 발명은 첨부된 청구항에 의해서 제한된 것을 제외하고는, 특정 작업 양식에 의해서 제한되지 않는다.

Claims (13)

  1. 회로형성면의 중앙부에 형성된 다수의 전극을 포함하는 반도체 칩과,
    절연 특성을 갖는 접착층에 의해서 상기 회로형성면에 접착되어 있으며, 상기 회로형성면에 평행한 상태로 배치되어서 전극접속부로서 작용하는 일단은 상기 회로형성면의 중앙부에 배치되며, 외부접속부로서 작용하는 타단은 상기 회로 형성면의 외변부에 배치되는 다수의 리드와,
    상기 다수의 리드의 상기 전극접속부에 상기 다수의 전극을 전기접속하기 위한 접속 수단과,
    상기 회로형성면의 반대측인 상기 외부접속부의 노출면이 외부로 노출되는 상태로, 상기 다수의 리드, 상기 회로형성면 및 상기 접속수단을 커버하도록 금형에 의해서 형성되며, 상기 회로형성면의 중앙부에서 상기 노출면보다 1 단만큼 돌출된 돌출부를 포함하는 밀봉수지층과,
    상기 노출면의 각각에 형성된 범프를 구비하는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  2. 제 1 항에 있어서, 상기 접착층은 절연 특성을 갖는 접착테이프이며, 상기 접속 수단은 본딩와이어인 것을 특징으로 하는 수지밀봉형 반도체 장치.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서, 상기 외부접속부의 상기 노출면에는 상기 범프가 고정되는 리세스부가 형성되어 있으며, 상기 리세스부의 내부면은 납땜용 금속도금이 가해지는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  4. 회로형성면의 중앙부에 형성된 다수의 전극을 포함하는 반도체 칩과,
    상기 다수의 전극에 각각 전기접속되어 있으며, 상기 회로형성면에 실제적으로 평행한 상태로 배치되어 있는 다수의 판상대형 리드와,
    상기 다수의 각 리드의 일부와 상기 회로형성면을 커버하도록 형성되며, 상기 회로형성면의 중앙부에서 상기 리드보다 1 단 만큼 돌출되도록 각각이 형성된 돌출부를 포함하는 밀봉수지층과,
    상기 밀봉수지층으로부터 노출된 상기 리드의 상기 노출면 상에 각각 형성된 다수의 범프를 구비하는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 범프는 상기 돌출부보다 일정한 크기만큼 높은 높이에서 상기 노출면 상에 형성되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서, 상기 회로형성면의 반대측인 상기 반도체 칩의 이면이 상기 밀봉수지층으로 커버되지 않고 외부에 노출되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  7. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 범프는 상기 돌출부의 상기 노출면에서의 상승부로서 정의되는 단차부를 따라서 일직선으로 배열되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  8. 제 7 항에 있어서, 상기 범프는 상기 단차부에 접촉되도록 배치되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  9. 제 8 항에 있어서, 상기 밀봉수지층의 상기 단차부가 실제적으로 평면형으로 형성되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  10. 제 8 항에 있어서, 상기 밀봉수지층의 상기 단차부는, 리세스부와 돌출부의 반복적인 형태로 제공되어서, 상기 다수의 리드를 커버하는 상기 단차부의 영역이다른영역으로부터 상기 회로형성면의 중앙측으로 후퇴되어 있는 구성으로 형성되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  11. 인쇄회로기판에 대향하는 회로형성면의 중앙부에 형성된 다수의 전극을 포함하는 반도체 칩과,
    상기 다수의 전극과 각각 전기접속되어 있으며, 상기 회로형성면에 실제적으로 평행한 상태로 배치된 다수의 판상대형 리드와,
    상기 다수의 각 리드의 일부분과 상기 회로형성면을 커버하도록 형성되며, 상기 인쇄회로기판에 접촉되며, 상기 회로형성면의 중앙부에서 상기 리드로부터 1단 만큼 돌출되도록 형성된 돌출부를 포함하는 밀봉수지층과,
    상기 밀봉수지층으로부터 노출된 상기 리드의 상기 노출면을 상기 인쇄회로기판의 회로 패턴과 각각 접속하기 위한 다수의 범프를 구비하는 것을 특징으로 하는 인쇄회로기판 상에 고정된 수지밀봉형 반도체 장치.
  12. 제 11 항에 있어서, 상기 리드는 절연특성을 갖는 접착층을 통하여 상기 회로형성면에 접착되어서, 전극접속부로서 작용하는 일단은 상기 회로형성면의 중앙부에 배치되며 외부접속부으로서 작용하는 타단은 상기 회로형성면의 외변에 배치되는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  13. 회로형성면에 형성된 다수의 전극을 갖는 반도체 칩과,
    상기 칩 상에 고정된 다수의 리드로서, 전극과 전기접속하기 위한 일단과 타단을 각각 갖는 다수의 리드와,
    상기 리드의 일단과 상기 전극을 커버하기 위한 밀봉수지와,
    상기 리드의 타단 상에 형성된 다수의 범프를 구비하는 것을 특징으로 하는 수지밀봉형 반도체 장치.
KR1019970076812A 1997-01-20 1997-12-29 반도체 장치의 수지밀봉방법 KR100480543B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP751997 1997-01-20
JP97-7519 1997-01-20
JP27439297A JP3793628B2 (ja) 1997-01-20 1997-10-07 樹脂封止型半導体装置
JP97-274392 1997-10-07

Publications (2)

Publication Number Publication Date
KR19980070254A true KR19980070254A (ko) 1998-10-26
KR100480543B1 KR100480543B1 (ko) 2005-06-16

Family

ID=26341823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076812A KR100480543B1 (ko) 1997-01-20 1997-12-29 반도체 장치의 수지밀봉방법

Country Status (6)

Country Link
US (1) US5999413A (ko)
EP (1) EP0854511B1 (ko)
JP (1) JP3793628B2 (ko)
KR (1) KR100480543B1 (ko)
DE (1) DE69840953D1 (ko)
TW (1) TW388974B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859338B2 (en) 2012-06-25 2014-10-14 Mitsubishi Electric Corporation Method of manufacturing a semiconductor device and semiconductor device

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
JP3171176B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6150730A (en) * 1999-07-08 2000-11-21 Advanced Semiconductor Engineering, Inc. Chip-scale semiconductor package
JP2001024027A (ja) * 1999-07-09 2001-01-26 Oki Electric Ind Co Ltd 半導体素子、半導体素子の製造方法、半導体装置、半導体装置の製造方法
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP4549491B2 (ja) 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
KR20020000012A (ko) * 2000-06-20 2002-01-04 윤종용 슬릿이 형성된 칩 스케일 패키지 제조 방법
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
JP4555436B2 (ja) 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US6657298B1 (en) * 2001-07-18 2003-12-02 Amkor Technology, Inc. Integrated circuit chip package having an internal lead
JP3418385B2 (ja) * 2001-08-10 2003-06-23 沖電気工業株式会社 半導体集積回路パッケージの形成方法およびその製造方法
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US20070132111A1 (en) * 2004-10-07 2007-06-14 Optimum Care International Tech. Inc. Fine-sized chip package structure
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US7745944B2 (en) 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
JP4698387B2 (ja) * 2005-11-04 2011-06-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
US8072770B2 (en) * 2008-10-14 2011-12-06 Texas Instruments Incorporated Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
KR102157041B1 (ko) 2019-05-03 2020-09-18 (주)신영화학 립스틱

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
JP3146849B2 (ja) * 1994-05-27 2001-03-19 松下電器産業株式会社 電子部品および電子部品の製造方法
JP3150253B2 (ja) * 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JPH08236586A (ja) 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH0917910A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd 半導体装置及びその製造方法、検査方法、実装基板
TW299488B (ko) 1995-06-28 1997-03-01 Hitachi Ltd
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
MY128748A (en) * 1995-12-19 2007-02-28 Texas Instruments Inc Plastic packaging for a surface mounted integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859338B2 (en) 2012-06-25 2014-10-14 Mitsubishi Electric Corporation Method of manufacturing a semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP3793628B2 (ja) 2006-07-05
EP0854511A2 (en) 1998-07-22
EP0854511A3 (en) 2000-04-26
US5999413A (en) 1999-12-07
KR100480543B1 (ko) 2005-06-16
EP0854511B1 (en) 2009-07-08
DE69840953D1 (de) 2009-08-20
TW388974B (en) 2000-05-01
JPH10261753A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
KR100480543B1 (ko) 반도체 장치의 수지밀봉방법
CA1229155A (en) High density lsi package for logic circuits
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
EP1096567A2 (en) BGA package and method for fabricating the same
KR100212607B1 (ko) 반도체 칩 팩키지
JP2003017518A (ja) 混成集積回路装置の製造方法
KR20010014882A (ko) 반도체 장치 및 그 제조 방법
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
KR20000075630A (ko) 반도체장치 및 그 제조방법과 전자기기
JPH08279591A (ja) 半導体装置とその製造方法
KR100526667B1 (ko) 수지밀봉형반도체장치및그제조방법
KR19990013363A (ko) 칩 규모 패키지 및 그 제조 방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US5872026A (en) Process of fabricating an integrated circuit die package having a plurality of pins
JP2000243875A (ja) 半導体装置
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JPH11186481A (ja) リードフレーム
JP4038021B2 (ja) 半導体装置の製造方法
KR20000047952A (ko) 볼 그리드 어레이 구조를 갖는 반도체 장치 및 그 제조 방법
JPH05235091A (ja) フィルムキャリア半導体装置
JPH06334113A (ja) マルチチップモジュール
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH07183425A (ja) 半導体装置とその製造方法
JP2644194B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021031

Effective date: 20041028

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee