KR20000047952A - 볼 그리드 어레이 구조를 갖는 반도체 장치 및 그 제조 방법 - Google Patents

볼 그리드 어레이 구조를 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000047952A
KR20000047952A KR1019990055370A KR19990055370A KR20000047952A KR 20000047952 A KR20000047952 A KR 20000047952A KR 1019990055370 A KR1019990055370 A KR 1019990055370A KR 19990055370 A KR19990055370 A KR 19990055370A KR 20000047952 A KR20000047952 A KR 20000047952A
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor chip
lead
resin
tape
Prior art date
Application number
KR1019990055370A
Other languages
English (en)
Other versions
KR100353105B1 (ko
Inventor
키무라나오토
Original Assignee
가네코 히사시
닛폰 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 주식회사 filed Critical 가네코 히사시
Publication of KR20000047952A publication Critical patent/KR20000047952A/ko
Application granted granted Critical
Publication of KR100353105B1 publication Critical patent/KR100353105B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 장치가 반도체 칩 및, 상기 반도체 칩의 패드에 연결된 접속 도선을 갖춘다. 상기 접속 도선은 상기 패드의 대향 측부 상의 반도체 칩의 표면까지 만곡된 선단부를 갖춘다. 상기 반도체 장치는 상기 접속 도선의 선단부 상에 제공된 땜납 볼 및 반도체를 피복하는 수지 밀봉부를 또한 갖춘다.

Description

볼 그리드 어레이 구조를 갖는 반도체 장치 및 그 제조 방법{Semiconductor Device Having A BGA Structure And Method For Manufacturing The Same}
본 발명은 BGA(Ball Grid Array;볼 그리드 어레이) 구조를 갖는 반도체 장치 및 반도체 장치 제조 방법에 관한 것이며, 특히, 반도체 장치가 프린트 배선판 상에 부착된 상태에서 수행되는 낙하 충격 시험 및 온도 사이클 시험 시에 프린트 배선판으로부터 전파되는 충격에 의한 땜납 볼(solder ball)내의 크랙의 발생을 방지할 수 있는, BGA 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 도선이 접속 단자로 사용되는 반도체 장치가 이용 가능하다. 도 1은 도선이 접속 단자로서 사용된 반도체 장치를 나타낸 단면도이다.
도 1에 나타낸 바와 같이, 도선이 접속 단자로서 사용된 반도체 장치(50)에는, 반도체 칩(71)이 제공되며, 다수의 접속 도선(73)의 내부 도선(73a)이 반도체 칩(71)의 상부면과 평행하게 반도체 칩(71)의 상부에 배치된다. 반도체 칩(71) 및 접속 도선(73)의 내부 도선(73a)은 절연체를 포함하는 접착 테이프(79)로 접착 및 고정된다. 또한, 반도체 칩(71)의 상부면의 중앙부에 형성된 패드(75)와 접속 도선의 내부 도선(73a)은 전선(76)으로 전기적으로 접속되어 있다.
상기 반도체 칩(71), 접착 테이프(79), 접속 도선(73)의 내부 도선(73a), 패드(75) 및 전선은 피복되며 이 결과 수지 밀봉부(72)가 형성된다. 더욱이, 접속 도선(73)의 외부 도선(73b)은 수지 밀봉부(72)로부터 연장되어 만곡되며, 외부 도선(73b)의 선단부는 수지 밀봉부(72)의 하부면의 하부에 배치된다.
이 방식으로 구성된 반도체 장치(50)에서, 외부 도선(73b)의 선단부는 납땜 등으로 프린트 배선판의 소정의 위치에 전기적으로 접속 및 고정되며, 반도체 장치(50)는 프린트 배선판 상에 장착된다.
그러나, 반도체 장치(50)에서, 접속 단자가 도선으로 구성되어 있기 때문에, 접속 단자가 프린트 배선판 상에 부착되는 경우 땜납으로 접속 단자를 프린트 배선판에 접속시킴에 앞서 땜납 등을 개별적으로 준비해야 할 필요가 있다. 따라서, 접속 작업이 번잡한 단점이 있다.
상기 단점을 극복하는 반도체 장치로서, BGA 구조가 이용 가능하다. BGA 구조는 땜납 등을 포함하는 접속 도선을 갖는 볼로 구성된다. BGA 구조를 갖는 반도체 장치의 두 종류를 하기에 설명할 것이다.
도 2a는 미국 특허 공보 5,677,566호에 개시된 BGA 구조를 갖는 반도체 장치를 나타낸 사시도이며, 도 2b는 도 2a의 반도체 장치의 단면도이다. 도 2a 및 도 2b에 나타낸 바와 같이, BGA 구조를 갖는 제 1 종래의 반도체 장치(110)에는, 다이 패드(140)와 상기 다이 패드 상에 제공된 반도체 칩(114)이 제공되어 있다. 또한, 다수의 접속 도선(115)이 반도체 칩(114)의 상부면의 단부 상에 형성된 패드(118)에 전선(122)으로 전기적으로 접속되어 있다. 또한, 땜납 볼(128)이 접속 도선 (115)의 상부면 상에 각각 결합되어 있다. 땜납 볼(128) 및 접속 도선(115)의 부분은 노출되어 있으며, 다이 패드(140), 반도체 칩(114), 패드(118) 및 전선(112)과 함께 피복되어 수지 밀봉부(126)가 형성된다.
이 방식으로 구성된 BGA 구조를 갖는 제 1 반도체 장치(110)에서, 땜납 볼(128)은 프린트 배선판의 소정의 위치에 접촉된다. 다음, 프린트 배선판의 소정의 위치에 땜납 볼(128)을 접촉시키며, 땜납 볼(128)을 용융시키도록 가열 또는 프레스하기 위한 리플로우 방법(reflow method)에 의해, 반도체 장치는 프린트 배선판의 소정의 위치에 고정되며, 동시에 프린트 배선판에 전기적으로 접속되며 부착된다.
도 3a는 일본 특허 공개 공보 평 9-213839호에 개시된 BGA 구조를 갖는 반도체 장치를 나타낸 사시도이며, 도 3b는 도 3a의 반도체 장치의 단면도이다. 도 3a 및 도 3b에 나타낸 바와 같이, BGA 구조를 갖는 제 2 종래의 반도체 장치(150)에는, 반도체 칩(151)이 제공되어 있다. 반도체 칩(151)의 상부에는, 다수의 접속 도선의 내부 도선(155)이 반도체 칩(151)의 상부면과 평행하게 배치되어 있다. 반도체 칩(151)과 접속 도선의 내부 도선(155)은 절연체를 포함하는 접착 테이프 (152)로 접착 및 고정된다. 또한, 반도체 칩(151)의 상부면 상에 형성된 다수의 패드(153)와 접속 도선의 내부 도선(155)은 전선(154)으로 전기적으로 접속된다.
또한, 반도체 칩(151), 접착 테이프(152), 접속 도선의 내부 도선(155), 패드(153) 및, 전선(154)은 밀봉된 수지를 포함하는 상부 패키지 부재(156)와 하부 패키지 부재(157)로 피복되어 수지 밀봉부가 형성된다. 하부 패키지 부재(157)의 내부 도선의 측부 상의 표면의, 내부 도선(155)으로 안내되는 위치에는, 작은 오리피스(orifices)가 제공된다. 작은 오리피스의 내부에는, 땜납 볼의 각각의 헤드부가 외부 접속 단자로서 하부 패키지 부재(157)의 표면으로부터 연장되는 방식으로 다수의 땜납 볼(158)이 삽입되어 있다. 상기 땜납 볼(158)은 내부 도선(155)에 전기적으로 접속된다.
이 방식으로 구성된 BGA 구조를 갖는 제 2 종래의 반도체 장치(150)에서, BGA 구조를 갖는 제 1 종래의 반도체 장치(110)와 동일한 방식으로, 프린트 배선판 (169)의 소정의 위치에 땜납 볼(158)을 접촉시키며, 땜납 볼(158)을 용융시키도록 가열 또는 프레스하기 위한 리플로우 방법에 의해, 반도체 장치는 프린트 배선판(169)의 소정의 위치에 고정되며, 동시에 프린트 배선판(169)에 전기적으로 접속되며 부착된다.
반면, 상술한 바와 같이, BGA 구조를 갖는 제 1 종래의 반도체 장치(110) 및 BGA 구조를 갖는 제 2 종래의 반도체 장치(150)에서, 땜납 볼이 수지 밀봉부 내에 삽입된다. 이 결과, 땜납 볼이 프린트 배선판 상부에 부착된 상태에서 수행되는 낙하 충격 시험 및 온도 사이클 시험 시에 프린트 배선판으로부터 전파되는 충격의 완화없이 충격이 땜납 볼을 경유하여 수지 밀봉부에 전파된다. 충격이 반동력으로서 수지 밀봉부로부터 가해지면, 땜납 볼 내의 프린트 배선판과의 결합면 및, 수지 밀봉부의 결합면 상에 크랙이 발생하는 문제가 있다.
본 발명의 목적은 땜납 볼이 프린트 배선판 상에 부착된 상태에서 수행되는 낙하 충격 시험 및 온도 사이클 시험 시에 프린트 배선판으로부터 전파되는 충격에 의한 땜납 볼 내의 크랙의 발생을 방지할 수 있는, BGA 구조를 갖는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 양태에 따르면, 반도체 장치는 반도체 칩과, 상기 반도체 칩의 패드에 접속된 접속 도선을 갖춘다. 접속 도선은 패드의 대향 측부 상의 반도체 칩의 표면까지 만곡된 선단부를 갖춘다. 반도체 장치는 접속 도선의 선단부 상에 제공된 땜납 볼과 반도체 칩을 피복하는 수지 밀봉부를 또한 갖춘다.
본 발명의 다른 양태에 따르면, 반도체 장치는 반도체 칩과, 반도체 칩의 패드에 접속된 접속 도선을 갖춘다. 접속 도선은 재차 만곡된 선단부를 갖춘다. 반도체 장치는 접속 도선의 선단부 상에 제공된 땜납 볼과 반도체 칩을 피복하는 수지 밀봉부를 또한 갖춘다.
본 발명의 다른 양태에 따르면, 반도체 장치는 반도체 칩과, 반도체 칩의 패드에 접속된 접속 도선을 갖춘다. 접속 도선은 재차 만곡된 선단부를 갖춘다. 반도체 장치는 반도체 칩과, 접속 도선의 선단부에 제공된 도선 수지부 및, 도선 수지부 상에 제공된 땜납 볼을 피복하는 수지 밀봉부를 또한 갖춘다.
본 발명에 따르면, 땜납 볼이 프린트 배선판 상에 제공된 상태에서 수행되는 낙하 충격 시험 및 온도 사이클 시험 시에, 프린트 배선판으로부터 땜납 볼로 전파되는 충격이 접속 도선의 탄성 변형에 의해 흡수된다. 이러한 과정에 의해 땜납 볼 상의 크랙의 발생이 방지될 수 있다.
완충재가 수지 밀봉부의 대향면에서 접속 도선의 선단부 상에 제공되는 것이 적합하다. 이러한 구조에 의해, 상술한 낙하 충격 시험 및 온도 사이클 시험 시에 프린트 배선판으로부터 땜납 볼로 전파되는 충격이 탄성 변형에 의해 완전하게 흡수되지 않는 경우, 완충재가 수지 밀봉부의 대향면 상에 제공되기 때문에 수지 밀봉부로 전파되는 충격은 흡수된다. 그 결과, 수지 밀봉부로부터 땜납 볼로 전파된 충격은 반동에 의해 완화된다. 이 결과, 충격이 접속 도선의 탄성 변형에 의해 흡수되지 않는 경우, 땜납 볼 상의 크랙의 발생이 방지될 수 있다.
이 경우, 상술한 완충재는 실리콘 테이프, 열경화성 수지 테이프 및, 열가소성 테이프를 포함하는 그룹으로부터 선택된 부재로 구성될 수 있다.
본 발명의 다른 양태에 따르면, BGA 구조를 갖는 반도체 장치의 제조 방법은 접속 도선을 반도체 칩의 패드에 접속하는 단계를 포함한다. 다음, 반도체 칩을 피복하는 수지 밀봉부가 형성되며, 다음, 접속 도선은 소정의 길이로 절단된 후, 접속 도선의 선단부는 재차 만곡되며, 다음, 땜납 볼이 접속 도선의 선단부 상에 제공된다.
적합하게는, 상기 방법은 접속 도선의 절단 단계 전에 수지 밀봉부의 대향 면에서 접속 도선의 선단부 상에 완충재를 제공하는 단계를 포함한다.
또한, 상기 완충재 제공 단계는 접속 도선을 소정의 길이로 절단하는 단계 전에 접속 도선의 소정의 위치에 완충재를 제공하는 것을 허용한다.
도 1은 도선이 접속 단자로서 사용된 반도체 장치를 나타내는 단면도.
도 2a는 미국 특허 공보 5,677,566호에 개시된 BGA(Ball Grid Array;볼 그리드 어레이) 구조를 갖는 반도체 장치를 나타내는 사시도.
도 2b는 도 2a의 반도체 장치의 단면도.
도 3a는 일본 특허 공개 공보 평9-213839호에 개시된 BGA 구조를 갖는 반도체 장치를 나타내는 사시도.
도 3b는 도 3a의 반도체 장치의 단면도.
도 4a는 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 전체 단면도.
도 4b는 도 4a의 반도체 장치의 부분 단면도.
도 5는 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 평면도.
도 6a 내지 도 6d는 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치 제조 방법의 단계의 순서를 나타내는 단면도.
도 7a는 본 발명의 제 2 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 전체 단면도.
도 7b는 도 7a의 반도체 장치의 부분 단면도.
도 8a는 본 발명의 제 3 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 전체 단면도.
도 8b는 도 8a의 반도체 장치의 부분 단면도.
도 9는 본 발명의 제 4 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 단면도.
도 10a는 본 발명의 제 5 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 전체 평면도.
도 10b는 도 10a의 반도체 장치의 단면도.
도 11a 내지 도 11d는 본 발명의 제 5 실시예에 따른 BGA 구조를 갖는 반도체 장치 제조 방법의 단계의 순서를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명*
1,2,3,4,15,110,150 : 반도체 장치 21,71,114,151 : 반도체 칩
22,72,126 : 수지 밀봉부 23,73,115 : 접속 도선
23a,73a,155 : 내부 도선 23b,73b : 외부 도선
25,75,118,153 : 패드 26,76,122,154 : 전선
28,128,158 : 땜납 볼 29,79,152 : 접착 테이프
BGA 구조를 갖는 반도체 장치 및 그 제조 방법을 첨부된 도면을 참조하여 하기에 상세히 설명한다. 도 4a는 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타내는 전체 단면도이며, 도 4b는 도 4a의 반도체 장치의 부분 단면도이다. 도 5는 본 발명의 제 1 실시예에 따른 반도체 장치의 평면도이다. 말하자면, 도 5의 좌측 절반은 상면도이고, 우측 절반은 하면도이며, 수지 밀봉부의 부분은 도 5에는 생략되어 있다.
도 4a, 도 4b 및, 도 5에 나타낸 바와 같이, 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치(1)는 반도체 칩(21)을 갖춘다. 반도체 칩(21)의 상부에는, 접속 도선(23)의 다수의 내부 도선(23a)이 반도체 칩(21)의 상부면과 평행하게 배치된다. 반도체 칩(21)과 접속 도선(23)의 내부 도선(23a)은 실리콘 테이프 또는 에폭시 테이프 절연체를 포함하는 접착 테이프로 접착 및 고정된다. 또한, 다수의 패드(25)와 접속 도선(23)의 내부 도선(23a)은 전선 결합 방법에 의해 전선(26)으로 전기적으로 접속된다.
반도체 칩(21), 접착 테이프(29), 접속 도선(23)의 내부 도선(23a), 패드(25) 및, 전선(26)은 피복되어 수지 밀봉부(22)가 형성된다. 더욱이, 접속 도선(23)의 외부 도선(23b)은 수지 밀봉부(22)로부터 연장되며 만곡되는 것이 허용된다. 접속 도선의 선단부는, 각각의 선단부의 위치가 수지 밀봉부(22)의 하부면(22a)의 하방에 인접한 외부 도선(23b)에 대해 선택적으로 변화되는 방식으로 배치된다. 다시 말하면, 외부 도선(23b)의 수지 밀봉부의 하부면(22a)에 대향되는 표면 상에는, 실리콘 테이프(30)가 그의 하부면(22a)과 간극을 두고 접착되어 있다. 본 실시예에서, 실리콘 테이프가 사용되었지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 열경화성 수지 테이프 또는 열가소성 수지 테이프가 사용될 수 있다.
더욱이, 외부 도선(23b)의 각각의 선단부 상에는, 랜드(land)가 각각 형성되어 있다. 각각의 랜드(12) 상에는, 땜납 볼(28)이 각각 접착되어 있다. 외부 도선(23b)의 선단부의 표면은 땜납의 습윤성을 개선시키기 위해 표면 처리된다.
땜납 볼(28)을 프린트 배선판의 소정의 위치에 접속시키는 것을 허용하며, 땜납 볼(28)을 용융시키도록 가열 및 프레스하기 위한 리플로우 방법에 의해, 반도체 장치는 프린트 배선판의 소정의 위치에 고정되며, 동시에 반도체 장치는 프린트 배선판 상에 전기적으로 접속 및 부착된다. 다시 말하면, 각각의 접속 도선(23)을 연결하기 위한 지지 봉(tie-bar)(11)은 조립 후에 접속 도선(23)으로부터 절단된 다.
또한, 본 발명의 주요 치수를 하기에 설명한다. 반도체 칩(21)의 두께는 300㎛이며, 수지 밀봉부(22)의 두께는 725㎛이며, 접착 테이프(29)의 두께는 50㎛이며, 접속 도선(23)의 두께는 125㎛이며, 전선(26)의 외경은 25 내지 30㎛이며, 내부 도선(23a)의 상부면과 수지 밀봉부의 상부면 사이의 거리는 150㎛이며, 반도체 칩(21)의 하부면과 수지 밀봉부의 하부면(22a) 사이의 거리는 100㎛이며, 수지 밀봉부의 상부면(22b)과 외부 도선(23b)의 하부면 사이의 거리는 최대 900㎛이며, 수지 밀봉부의 하부면(22a)과 외부 도선(23b)의 하부면 사이의 거리는 50㎛이며, 랜드(12)의 외경은 350㎛이며, 땜납 볼(28)의 외경은 400 내지 450㎛이며, 인접하는 땜납 볼(28) 사이의 외부 도선(23b)이 연장되는 방향의 거리는 800㎛이며, 랜드(12)의 하부면과 땜납 볼(28)의 하부 단부 사이의 거리는 300㎛이며, 수지 밀봉부의 상부면(22b)과 땜납 볼(28)의 하부 단부 사이의 거리는 최대 1200㎛이며, 반도체 칩(21)의 측면과 경계부(23c) 사이의 수평 방향 거리는 200㎛이며, 경계부(23c)와 외부 도선(23b)의 만곡부 사이의 수평 방향 거리는 200㎛이며, 경계부(23c)와 지지 봉(11) 사이의 거리는 200㎛이며, 지지 봉(11)의 폭은 80㎛이다.
다음, 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치(1)의 제조 방법을 하기에 상세히 설명하겠다. 도 6a 내지 6d는 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치 제조 방법의 단계의 순서를 나타낸 단면도이다.
먼저, 도 6a에 나타낸 바와 같이, 반도체 칩(21)의 상부면 상에는, 접착 테이프(29)로 리드 프레임에 연결된 접속 도선(23)이 접착 및 고정된다.
다음, 도 6b에 나타낸 바와 같이, 반도체 칩(21)의 상부면의 중앙부에 형성된 패드(25)와 접속 도선(23)은 전선 결합 방법에 의해 전선(26)으로 전기적으로 접속된다.
그 후, 도 6c에 나타낸 바와 같이, 반도체 칩(21), 접착 테이프(29), 접속 도선(23), 패드(25) 및 전선(26)은 몰드를 사용하여 피복되며, 수지 밀봉부(22)가 형성된다. 이 때, 접속 도선(23)의 부분{외부 도선(23b)}은 수지 밀봉부(22)로부터 연장되는 것이 허용된다. 다음, 외부 도선(23b)의 하부면 상에는, 실리콘 테이프(30)가 접착되며, 외부 도선(23b)이 소정의 길이로 절단된다. 이 때, 접속 도선(23)은 리드 프레임으로부터 분리된다.
다음, 도 6d에 나타낸 바와 같이, 외부 도선(23b)은 재차 만곡되며, 그 후 실리콘 테이프(30)는, 수지 밀봉부의 하부면(22a)과 외부 도선(23b) 사이에 간극이 형성되는 방식으로 배치된다. 다음, 랜드(12)가 외부 도선(23b)의 선단부에 형성된다. 외부 도선(23b)의 선단부의 표면은 그의 습윤성을 개선시키기 위해 표면 처리된다. 랜드(12)의 하부면 상에는, 땜납 볼(28)이 결합된다. 다음, 접속 도선(23)에 연결된 지지 봉(11)은 접속 도선(23)으로부터 절단된다. 이 방식으로, BGA 구조를 갖는 반도체 장치(1)가 제조된다.
상기 방식으로 구성된 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치(1)에 있어서, 반도체 장치가 프린트 배선판 상에 부착된 상태에서 수행되는 낙하 충격 시험 및 온도 사이클 시험 시에 프린트 배선판으로부터 땜납 볼(28)로 전파되는 충격은 접속 도선(23)의 탄성 변형에 의해 흡수된다. 이러한 과정에 의해, 땜납 볼(28) 상의 크랙의 발생이 방지된다.
프린트 배선판으로부터 땜납 볼로 전파되는 충격이 접속 도선(23)의 탄성 변형으로 충분히 흡수되지 않는 경우라도, 실리콘 테이프(30)가 수지 밀봉부의 하부면(22a)의 대향면 상에 제공되기 때문에, 접속 도선(23)의 선단부는 수지 밀봉부의 하부면(22a)과 접촉되지 않는다. 이로 인해, 수지 밀봉부(22)로 전파되는 충격은 흡수되며, 이 결과 반동에 의해 수지 밀봉부(22)로부터 땜납 볼(28)에 가해진 충격은 감소될 수 있다. 따라서, 충격이 접속 도선(23)의 탄성 변형으로 충분히 흡수되지 않는 경우라도, 땜납 볼(28)내의 크랙의 발생은 방지될 수 있다.
다시 말하면, 본 발명의 제 1 실시예에 따르면, 다수의 패드(25)가 반도체 칩(21)의 상부면의 중앙부 상에 형성되며, 땜납 볼(28)은 수지 밀봉부의 하부면 (22a)의 하방으로 형성되지만, 본 발명에서 구조는 이에 제한되는 것은 아니다. 본 발명의 다른 실시예를 하기에 설명하겠다.
도 7a는 본 발명의 제 2 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타낸 전체 단면도이다. 도 7b는 도 7a의 반도체 장치의 부분 단면도이다. 도 7a 및 도 7b에 나타낸 바와 같이, 본 발명의 제 2 실시예에 따른 BGA 구조를 갖는 반도체 장치(2)에서, 다수의 패드(25)가 반도체 칩(21)의 상부면에 형성된다. 상기 패드(25) 및 접속 도선(23)의 내부 도선(23a)은 전선(26)으로 전기적으로 접속된다. 본 실시예의 다른 양태는 본 발명의 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치(1)와 동일하며, 그 설명은 생략한다.
도 8a는 본 발명의 제 3 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타낸 전체 단면도이며, 도 8b는 도 8a의 반도체 장치의 부분 단면도이다. 도 8a 및 도 8b에 나타낸 바와 같이, 본 발명의 제 3 실시예에 따른 BGA 구조를 갖는 반도체 장치(3)에서, 다수의 패드(25)가 반도체 칩(21)의 하부면의 단부에 형성된다. 패드(25) 및 접속 도선(23)의 내부 도선(23a)은 전선(26)으로 전기적으로 접속된다.
다시 말하면, 하기에 설명하는 바와 같이, 제 3 실시예의 부분의 주요 치수는 제 1 실시예의 대응부와는 다르다. 내부 도선(23a)의 상부면과 수지 밀봉부의 상부면(22b) 사이의 거리는 100㎛이며, 반도체 칩(21)의 하부면과 수지 밀봉부(22)의 하부면(22a) 사이의 거리는 150㎛이며, 반도체 칩(21)의 측면과 경계부(23c) 사이의 수평 방향 거리는 600㎛이다.
다른 구조 및 치수는 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치(1)와 동일하며, 상세한 설명은 생략한다.
제 2 및 제 3 실시예도 이러한 방식으로 제 1 실시예와 동일한 효과를 제공할 수 있다.
도 9는 본 발명의 제 4 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타낸 단면도이다. 도 9에 나타낸 바와 같이, 본 발명의 제 4 실시예에 따른 BGA 구조를 갖는 반도체 장치(4)에서, 접속 도선의 외부 도선(23b)은 수지 밀봉부(22)로부터 연장되며 만곡된다. 외부 도선(23b)은 수지 밀봉부(22)의 상부면의 상부에 배치된다. 수지 밀봉부의 상부면(22b)에 대향되는 외부 도선(23b)의 표면 상에는, 실리콘 테이프(30)가 접착된다. 랜드(12)가 외부 도선(23b)의 각각의 선단부 상에 각각 형성된다. 땜납 볼(28)은 랜드(12)에 각각 결합된다. 본 실시예의 다른 양태는 제 1 실시예에 따른 BGA 구조를 갖는 반도체 장치(1)와 동일하며, 그 설명은 생략한다.
상기 방식으로 구성된 본 발명에 따른 BGA 구조를 갖는 반도체 장치(4)에서, 땜납 볼(28)은 수지 밀봉부(22)의 상부에 배치될 수 있으며, 동시에 제 1 실시예와 동일한 효과가 제공될 수 있다.
도 10a는 본 발명의 제 5 실시예에 따른 BGA 구조를 갖는 반도체 장치를 나타낸 전체 평면도이며, 도 10b는 도 10a의 반도체 장치의 단면도이다. 제 5 실시예에 따른 BGA 구조를 갖는 반도체 장치에서, 도선은 수지 밀봉부(22)로부터 연장되며, 도선 수지부(40)가 도선의 선단부에서 형성된다. 도선 수지부(40)는 수지 밀봉부(22)로써 동시에 형성된다. 도선 수지부(40)상에는, 땜납 볼(28)이 결합된다. 본 실시예의 도선 수지부(40)는 두 개의 도선을 각각 밀봉하지만, 도선의 수는 임의적으로 설정 가능하다.
도 11a 내지 도 11d는 본 발명의 제 5 실시예에 따른 BGA 구조를 갖는 반도체 장치 제조 방법의 단계의 순서를 나타내는 단면도이다.
먼저, 도 11a에 나타낸 바와 같이, 접착 테이프(29)로 리드 프레임에 연결된 접속 도선(23)은 반도체 칩(21)의 상부면 상에 접착 및 고정된다.
다음, 도 11b에 나타낸 바와 같이, 반도체 칩의 상부면의 중앙부에 형성된 패드(25)와 접속 도선(23)은 전선(26)으로 전기적으로 접속된다.
그 후, 도 11c에 나타낸 바와 같이, 반도체 칩(21), 접착 테이프(29), 접속 도선(23), 패드(25) 및 전선(26)은 몰드를 사용하여 피복되며 이에 의해 수지 밀봉부(22)가 형성된다. 이 때, 접속 도선(23)의 부분{외부 도선(23b)}은 도선 수지부(40)를 형성하도록 수지로 밀봉된다. 다음, 도선 수지부(40)는 레이저 등과 같은 방법에 의해 개방되며, 땜납 볼 구멍(28a)이 형성된다. 도선 수지부(40)는 레이저 등을 사용하는 절단 방법에 의해 하나씩 또는 다수의 도선의 그룹으로 절단된다.
다음, 도 11d에 나타낸 바와 같이, 외부 도선(23b)은 재차 만곡되며, 도선 수지부(40)는 수지 밀봉부(22)의 하부면과 외부 도선(23b) 사이에 간극이 형성될 수 있도록 배치된다. 다음, 각각의 도선 수지부(40) 상에는, 땜납 볼(28)이 리플로우 방법에 의해 부착 및 접속된다.
본 발명의 제 5 실시예에 따른 반도체 칩에서, 도선의 테이핑은 수행되지 않으며, 도선 수지의 밀봉은 패키지 본체의 수지 밀봉으로 동시에 수행된다. 이 결과, 테이핑의 재료 비용 및 공정 비용이 필요하지 않으며, 도선 수지는 저 비용으로 제조될 수 있다. 더욱이, 수지 밀봉이 수행되는 전체 수지는 패키지의 형성을 위해 사용되지 않는다. 몰드의 수지 채널에 대응되는 부분과 수지 평판(tablet)은 불필요한 것으로 간주되며 폐기된다. 따라서, 도선 수지는 폐기된 부분의 감소만으로도 충분하게 제공될 수 있다. 따라서, 재료 비용에 영향을 주는 수지의 양은 증가되지 않는다.
더욱이, 도선을 고정하기 위한 수지를 레이저 등에 의해 절단하도록 단지 패키지만이 배선판 등에 부착되면, 땜납 볼내에 크랙이 발생되거나 땜납 볼은 패키지와 배선 기판 사이의 열팽창율 차이에 의해 파괴된다. 제 5 실시예에서, 도선 고정 수지는 분할되기 때문에, 열팽창율은 도선의 이동에 의해 흡수되며, 이에 의해 땜납 볼내의 크랙의 발생 및 땜납 볼 자체의 파괴가 방지된다.
상기 방식으로, 본 발명에 따르면, 반도체 장치가 프린트 배선판 상에 부착된 상태에서 수행되는 낙하 충격 시험 및 온도 사이클 시험 시에 프린트 배선판으로부터 땜납 볼로 전파되는 충격은 접속 도선의 탄성 변형으로 흡수된다. 그 결과, 땜납 볼내의 크랙의 발생은 방지된다.

Claims (10)

  1. 반도체 칩과,
    상기 반도체 칩의 패드에 접속되며, 상기 패드의 대향면 상의 상기 반도체 칩의 표면까지 만곡된 선단부를 갖춘 접속 도선과,
    상기 반도체 칩을 피복하는 수지 밀봉부 및,
    상기 접속 도선의 상기 선단부 상에 제공된 땜납 볼을 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  2. 반도체 칩과,
    상기 반도체 칩의 패드에 접속되며, 재차 만곡된 선단부를 갖는 접속 도선과,
    상기 반도체 칩을 피복하는 수지 밀봉부 및,
    상기 접속 도선의 상기 선단부 상에 제공된 땜납 볼을 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  3. 반도체 칩과,
    상기 반도체 칩의 패드에 접속되며, 재차 만곡된 선단부를 갖는 접속 도선과,
    상기 반도체 칩을 피복하는 수지 밀봉부와,
    상기 접속 도선의 상기 선단부에 제공된 도선 수지부 및,
    상기 도선 수지부 상에 제공된 땜납 볼을 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  4. 제 1 항에 있어서, 상기 수지 밀봉부의 대향면에서 상기 접속 도선의 상기 선단부 상에 제공된 완충재를 또한 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  5. 제 2 항에 있어서, 상기 수지 밀봉부의 대향면에서 상기 접속 도선의 상기 선단부 상에 제공된 완충재를 또한 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  6. 제 4 항에 있어서, 상기 완충재는 실리콘 테이프, 열경화성 테이프 및, 열가소성 테이프를 포함하는 그룹으로부터 선택된 종류의 테이프로 형성되는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  7. 제 5 항에 있어서, 상기 완충재는 실리콘 테이프, 열경화성 테이프 및, 열가소성 테이프를 포함하는 그룹으로부터 선택된 종류의 테이프로 형성되는 볼 그리드 어레이 구조를 갖는 반도체 장치.
  8. 접속 도선을 반도체 칩의 패드에 접속하는 단계와,
    상기 반도체 칩을 피복하는 수지 밀봉부를 형성하는 단계와,
    상기 접속 도선을 소정의 길이로 절단하는 단계와,
    상기 접속 도선의 선단부를 재차 만곡하는 단계 및,
    상기 접속 도선의 상기 선단부 상에 땜납 볼을 제공하는 단계를 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치 제조 방법.
  9. 제 8 항에 있어서, 상기 접속 도선 절단 단계 전에, 상기 수지 밀봉부의 대향면에서 상기 접속 도선의 상기 선단부 상에 완충재를 제공하는 단계를 또한 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치 제조 방법.
  10. 접속 도선을 반도체 칩의 패드에 접속하는 단계와,
    상기 접속 도선으로부터 외부 도선의 부분에서 도선 수지부를 형성하도록 상기 반도체 칩을 피복하는 수지 밀봉부를 형성하는 단계와,
    상기 접속 도선을 소정의 길이로 절단하는 단계와,
    상기 접속 도선의 선단부를 재차 만곡하는 단계 및,
    상기 접속 도선의 상기 선단부 상에 땜납 볼을 제공하는 단계를 포함하는 볼 그리드 어레이 구조를 갖는 반도체 장치 제조 방법.
KR1019990055370A 1998-12-08 1999-12-07 Bga 구조를 갖는 반도체 장치 및 그 제조 방법 KR100353105B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP34920098 1998-12-08
JP98-349200 1998-12-08
JP99-283775 1999-10-05
JP28377599A JP2000232182A (ja) 1998-12-08 1999-10-05 Ｂｇａ構造の半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000047952A true KR20000047952A (ko) 2000-07-25
KR100353105B1 KR100353105B1 (ko) 2002-09-16

Family

ID=26555186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055370A KR100353105B1 (ko) 1998-12-08 1999-12-07 Bga 구조를 갖는 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6331738B1 (ko)
JP (1) JP2000232182A (ko)
KR (1) KR100353105B1 (ko)
CN (1) CN1256515A (ko)
TW (1) TW434861B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090419A (ko) * 2001-05-25 2002-12-05 헵시바디지텍 주식회사 전력선 통신을 이용한 전광판의 디스플레이 데이타 전송장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
EP1659626A1 (en) * 2004-11-23 2006-05-24 Optimum Care International Tech. Inc. Lead-on-chip leadframe
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
CN103021891B (zh) * 2012-12-27 2017-04-26 中国电子科技集团公司第四十一研究所 一种混合集成电路金属化互联方法
US20180315682A1 (en) * 2015-10-21 2018-11-01 GM Global Technolgy Operations LLC Systems and methods for reinforced adhesive bonding using textured solder elements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2839941B2 (ja) 1990-07-26 1998-12-24 株式会社日立製作所 半導体装置
JP2840232B2 (ja) 1993-12-08 1998-12-24 松下電器産業株式会社 半導体装置及びその製造方法
KR970010678B1 (ko) 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
JPH08148608A (ja) 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
JP2570628B2 (ja) 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH09246454A (ja) 1996-03-07 1997-09-19 Hitachi Cable Ltd 半導体装置
JPH08340074A (ja) 1995-04-14 1996-12-24 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
US5677566A (en) 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0992678A (ja) 1995-09-26 1997-04-04 Shindo Denshi Kogyo Kk Ｉｃパッケージとその製造方法
JPH09162349A (ja) 1995-12-07 1997-06-20 Ricoh Co Ltd 半導体装置
JP2859194B2 (ja) 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
JPH102329A (ja) 1996-06-18 1998-01-06 Nippon Seiko Kk 軸受装置
JPH1022329A (ja) 1996-07-01 1998-01-23 Mitsui High Tec Inc 半導体装置
JP2845841B2 (ja) 1996-09-27 1999-01-13 九州日本電気株式会社 半導体装置
JP3185178B2 (ja) 1996-11-22 2001-07-09 エルジー セミコン カンパニー リミテッド 半導体パッケージ及びその製造方法
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
KR100253376B1 (ko) 1997-12-12 2000-04-15 김영환 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP2000150572A (ja) 1998-11-06 2000-05-30 Nec Kyushu Ltd Ｂｇａ型半導体パッケージ、その製造方法
JP2000232181A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090419A (ko) * 2001-05-25 2002-12-05 헵시바디지텍 주식회사 전력선 통신을 이용한 전광판의 디스플레이 데이타 전송장치

Also Published As

Publication number Publication date
CN1256515A (zh) 2000-06-14
KR100353105B1 (ko) 2002-09-16
US6331738B1 (en) 2001-12-18
TW434861B (en) 2001-05-16
JP2000232182A (ja) 2000-08-22

Similar Documents

Publication Publication Date Title
KR100426825B1 (ko) 반도체 장치
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100480543B1 (ko) 반도체 장치의 수지밀봉방법
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US4949224A (en) Structure for mounting a semiconductor device
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR20040014167A (ko) 반도체장치 및 그 제조방법
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
KR100353105B1 (ko) Bga 구조를 갖는 반도체 장치 및 그 제조 방법
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2696532B2 (ja) 半導体装置およびその製造方法
US20010042916A1 (en) Semiconductor device and method of manufacturing the same
JP2000232181A (ja) Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JP2642074B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR100321149B1 (ko) 칩사이즈 패키지
KR100604332B1 (ko) 반도체 패키지 및 그 제조방법
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR100369501B1 (ko) 반도체패키지
JP3336328B2 (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレーム
KR100381844B1 (ko) 반도체패키지용써킷테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee