TW434861B - Semiconductor device having a BGA structure and method for manufacturing the same - Google Patents

Semiconductor device having a BGA structure and method for manufacturing the same Download PDF

Info

Publication number
TW434861B
TW434861B TW88121410A TW88121410A TW434861B TW 434861 B TW434861 B TW 434861B TW 88121410 A TW88121410 A TW 88121410A TW 88121410 A TW88121410 A TW 88121410A TW 434861 B TW434861 B TW 434861B
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor device
connection lead
resin
semiconductor wafer
Prior art date
Application number
TW88121410A
Other languages
English (en)
Inventor
Naoto Kimura
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW434861B publication Critical patent/TW434861B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

皋 4 4 S 6 I ( a7 _ B7_ 五、發明說明（1 ) 薛明赀# 發明菊域 本發明骼關於一種具有BG A結構之半導體裝置及用以 製造此半導體裝置之方法，尤其是關於一種具有BGA結 構之半導體裝置及其製造方法，該半導體裝置能夠防止 在具有自印刷線路板傳遞之衝擊的銲錫球中，在落地衝 .擊測試時和在溫度循環測試時産生破裂，其中測試傺在 該半導體裝置裝在該印刷線路板上之狀態下完成。 相躕抟術說明 傳統上，偽採用一種將導線使用在連接端之半導體裝 (請先閱讀背面之注意事項再填寫本頁) 截 橫 的 置 裝 體 導 半 之 端 接 連 作 當 線 引 用 使 為 圖 1X 第 。 ，圖 置面 半建 一 多 有許 供且 提而 中端 之接 50連 置作 裝當 體線 導引 半用 在使 * 偽 示 中 所其 中 * 圖71 1 Η 第晶 如體 導 7.上 線之 ί 1 tiff 7 内 Η 之晶 7311 線.導 引半 接在 衫 並 面 表 上 之 1Χ 7 Μη 晶 體 導 半 與 會 3 7 線 引 接 連 該 和 1L 7 Η 晶 體 導 半 該 定 固 且 住 —β f 9 7 帶 著 LO 0 之 體 線 絶 含 包 用 被 a 3 7 線 弓 内 之 訂 --線· 經濟部智慧財產局員工消費合作社印製 片 7 帶 晶線著 體引黏 導内 · 半之71 在線片 成引晶 形接體 ,連導 外和.半 匕 5 ί 7 塾 a. 勺 α 3 6接？ 上Ξ線 卜 性 @㈣-Ν 、 作 3 £67 ，導弓 表 β 連 上双， 最 6 β 咅 封 密 脂 樹 之 成 形線 U _ 3 用弓 7 偽外線 後之引 3 l· 7 夕 線該 線引且 。 導接而下 和連，之 75,曲面 墊外彎表 , 此且下 3 樹樹 自在 伸位 延傺 偽端 >尖 的 分 蓋 覆 分分 Β. Β. 0 咅 封封 密密 旨 a曰 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4
A7 _B7_ 五、發明說明（2) (請先閲讀背面之注意事項再填寫本頁) 在依此方式建構之半導體裝置50中，該外引線73b的 尖端被固定，且將電性連接到具有銲接或類似接合之印 刷線路板的設定部分，而且半導體裝置5 0偽放置在該印 刷線路板之上 但是，在該半導體裝置50中，因為連接端偽由引線構 成的，所以在將連接端黏箸在印刷線路板上之案例中， 需要事先準備銲錫或類似物各別將連接端連接到具有銲 錫之印刷線路板。因此，有一缺點就是連接工作並不易 處理。 如一種可克服該缺點之半導體裝置，其採用B G A (球柵 陣列）結構。此BGA結構偽由具有包含銲錫或相似物之連 接引線的球逮構而成。下面將説明兩種具有B G A結構之 半導體裝置。 經濟部智慧財產局員工消費合作社印製 第2A圖為USP 5,677,566所掲露之一種具有“/\結構之 半導體裝置的透視圓，而第2 B圖為其橫截面圖。如第2 A 和2B圖所示，在具BGA結構之第一傳統半導體裝置110中 ，其提供一晶粒墊140和位在其上之半導體晶片114。此 外，許多的連接引線11 5 ,會將電訊號連接到形成在具有 導線122之半導體晶Η 114上表面端部上的墊118。此外， 還允許銲錫球1 2 8分別銲接在該連接引線1 1 5上表面之上。 一部分的捍錫球1 2 8和連接引線11 5會曝露出來，而且會 與晶粒墊1 4 0，半導體晶Η 11 4 ,塾1 1 8和導線1 2 2 —起覆 蓋，所以會形成樹脂密封部分1 2 6。 在依此方式建構之具有BGA結構的第一半導體裝置110 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 _B7_ 五、發明說明（3) 中，銲錫球1 2 8允許進入與印刷線路板的預定位置接觸。 之後，根據一種用以允許銲錫球1 2 8進入與印刷線路板 預定位置接觸，和將銲錫球1 2 8加熱或加壓使其融化之 重斬流動法，將半導體裝置固定到印刷線路板的預定位 置，而且，在此同時，其會電性建接到印刷線路板且附 著在印刷之上。 第3A_為掲露在日本未審專利公報第Hei 9-213839號 ，具有BGA結構之半導體裝置的透視圖，第3B圔則為其 橫截面圖。如第3A和3B圖中所示，在具有BGA結構之第 二傳統半導體裝置150之中，提供有一半導體晶M_ 151。 對於上逑之半導體晶片1 5 1 ,許多連接引線之内引線1 5 5 偽與半導體晶片1 5 1之上表靣並排。半導體晶Η 1 5 1和連 接引線之内引線1 5 5 ,傜使用含有絶線體之黏箸帶1 5 2黏 箸及固定。此外，許多形成在半導體晶片151上表面上 之墊1 5 3和連接引線之内引線1 5 5偽用導線1 5 4作電性的 連接。 此外，半導體晶片1 5 1，黏著帶1 5 2，連接引線之内引: 線1 5 5，塾1 5 3和導線1 5 4係用含有密封樹脂之上封裝體 1 5 6和下封裝體1 5 7覆蓋，而形成樹脂密封部分。在將引 線安排到内引線1 5 5位置之下封裝體的内引線側面之表 面位置，提供小孔。將許多銲錫球1 5 8埋在小孔之中， 在此情形下，使其各頭部都可自下封裝體1 5 7的表面延 伸而當作外部連接端。該銲錫球1 5 8傺電性連接到內引 線 155。 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） (諳先閱讀背面之注意事項再填寫本頁) ---------訂---------線— ' V- 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（4) (諳先閱讀背面之注意事項再填寫本頁) 在具有攸此方式所建構之BGi\結構的第二傳統半導體 裝置150中，在和具有BGA結構之第一傳統半導體裝置110 相同的情形下，根據一種用以允許銲錫球1 5 8進入與印 刷線路板1 6 9預定位置接觸，和將銲錫球1 5 8加熱或加壓 使其融化之重新流動法，將半導體裝置固定到印刷線路 板16Q的預定位置，而且在此同時，半導體裝置會電性 連接且附箸在印刷線路板1 6 9之上。 但是，如上所述，在具有BGA結構之第一傳統半導體 裝置110和具有BGA結構之第二傳統半導體裝置150之中 ,銲錫球偽埋在樹脂密封部分之中。結果，在落地衝擊 測轼和溫度循環測試時，衝擊會經由不具有將傳遞自印 刷線路板之衝擊減緩的銲錫球，傳遞到樹脂密封部分， 其中其偽茌銲錫球附著在印刷線路板之上的狀態下完成 。因為衝擊偽來自樹脂密封部分所受之反應力，所以會 有一値問題，即會在銲錫球中具有印刷線路板之結合面 上，和在樹脂密封部分之結合面上産生破裂。 gg明概秫 經濟部智慧財產局員工消費合作社印製 本發明之目的在於提供一種具有BG A結構之半導體裝置 及其製造方法，在落地衝擊測試和溫度循環測試時，該 裝件能夠防止在具有印刷線路板所傳遞衝擊之銲錫球中 産生破裂，其中偽在銲錫球附箸在印刷線路板之上的狀 態下完成。 根據本發明之一形態，提供一種半導體裝置，其具有 一半導體.晶片和一連接到半導體晶片之墊的建接引線。 ~ 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 434861 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 晶體分 具線裝供 具線裝在樹 從性之錫 引溫衝緩 體導部 其引體提 其引體供線 ，彈上銲 接.和之一 導半端 ，接.導一 ，接導提引 時之板在 連試球有 半蓋尖 置連半和 置連半一在 試線路生 在測錫為 之覆之 裝的該， 裝的該-供 測引線産 體擊銲因 上一線 體墊。分 體墊。分提 環接刷裂 衝衝到， 側供引 導之分部 _ 之分部 一 循連印破 緩地遞下 對提接 半 Η 部封 .半 Η 部封和 度一在止 一落傳形 相尚建 種晶端密。種晶端密 > 溫以供防 供在板情 墊置在 一體尖脂球一體尖脂分 和會提以 提，路的 在裝供 供導之樹錫供導之樹部 試擊被可 宜構綿收 位體提 提半曲之銲提半曲之脂 測衝球， ，建刷吸 到導 一 -到彎 Η 的 *到彎片樹 擊之錫序 刨種印所， 1Ρ半和 態接回晶上態接回晶線 衝球銲程 對此從變7 上該- 形連向體分形建向體引\ 地鋦在種 相由述形-可。分 一一 一導部一一一導之球落銲傜此 之經上性 一分部 另和有半端又和有半分錫在到中由 分。在彈 有部封 之片具蓋尖之片具蓋部銲，遞其經 部上，由 具端密。明晶線覆之明晶線覆端的明傳，。 封分時金 線尖脂球發體引一線發體引一尖上發板收成 密部試完 引的樹錫本導接供引本導接供線之本路吸完 腊端測能 接面之銲據半連提接據半連提引分據線所下。樹尖環不 連表片的根一該尚連根一該尚接部根刷變態上在之循並 該 Η 晶上 有。置在 有。置連脂 印形狀球 線度.擊， (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 3 4·Β i 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（6 ) 衝體被提供在相對於樹I旨密封部分之表面上，所以傳遞 到樹脂密封部分之衝擊會被吸收。結果，從樹脂密封部 分加到銲錫球之衝擊可以因反應而減緩。由此結果，在 衝擊無法由連接引線之彈性形變所吸收的情形下，可以 防止破裂産生在銲錫球之上。 在此情形下，上述之、.緩衝韹可由選擇自一群含有眇樹 脂帶，熱硬化性樹脂帶和熱塑性塑帶之物體構成。 根據本發明之仍一形態，一種用以製造具有BG A結構 之半導體裝置的方法，其步驟包含：將連接引線連接到 半導體晶片之墊；之後，形成一覆蓋該半導體晶Η之樹_ 脂密封部分；其次，將連接引線切割成預定的長度；然 後將連接引線的尖端部分向回彎曲；最後，提供一銲錫 球在連接引線的尖端上。
該方法宜在切割連接引線的步驟之前，包含在樹脂 密封部分相對側之連接引線的尖端部分上提供一緩衝體 之步驟D 此外，在將連接引線切剴成預定長度之步驟前，提供 緩衝體之步驟允許將緩衝體提供在連接引線之預定位置。 圖忒簡菫說明 第1圖為半導體裝置之横截面圔，其中引線偽當作連 接端使用。 第2Α圖為掲露在USP 5,677,556,具有BGA結構之半導 體裝置的透視圖。 / 第2Β圖為其橫截面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) (請先閲讀背面之注意事項再填寫本頁)
α486 ΐ - Α7 _Β7_ 五、發明說明（7 ) 第3Α圔為掲露在日本專利應甩公報第Hei 9-213839 , 具有B G A結構之半導體装置的透視圖。 第3B圖為其橫截面圖。 第4/\圖為根據本發明之第一實施例，具有BGA結構之 半導體裝置的完整橫截面圃。 第4B圖為其部分橫截面圖。 第5圖為根據本發明之第一實施例，具有BGA結構之 的 置 裝 體 導 半 有。 具圖 造面 製截 ,横 例之 施序 實順 1 驟 第步 之依 明 ， 發法 。本方 圖據的 視根置 正為裝 圖體 6D導 到半 6 之 第構 結 (請先閱讀背面之注意事項再填寫本頁) 結 A G B 有 具 造 製 例 施 。 實圖 二靣 第截 之橫 明整 發完 本的 據置 根裝 為體 圖導 7A半 第之 If 半 之 構 結 A G B .有 具 例 施 實 ο 三 圖第 面之 截明 橫發 分本 部據 其根 為為 圖圖 B A 7 8 第第 .半 之 構 結 A G B 有 具 例 施 實 〇 四 。圖第 圖面之 面截明 截橫發 橫分本 整部據 完其根 的為為 置圖圖 裝 8 9 體第第 導 訂： 線- 經濟部智慧財產局員工消費合作社印製 圖 面 截 横 的 置 裝10 體第 導 半 之 構 結 A G B 有 具 例 施 實 五 第 之 明 發 本 據 根 為 圔 圔 面 視 :正 整 完 的 置 裝10 體第 導 圖 面 截 横 其 為 圖 第 f« BG較 例 施 實 五 第 之 明 發 本 據 艮 ίΊ 為 圖 法 方 之 置 裝 體 導 1 半 到之 1Α構 1Χ 明 説 Μ 旆 窨 有 具 造 製 圖 面 截 橫 之 序 順 驟 步 依 本紙張尺度適用中國國家標準（CNS：>A4規格（210 X 297公釐）
4348S A7 B7 五、發明說明（8 )
{請先閱讀背面之注意事項再填寫本頁) 下文將参考相關圖式詳細說明一種具有B G A結構之半 導體裝置及其製诰方法。第4A圖為根據本發明之第一實 施例，圖示具有BGA結構之半導體裝置的完暴橫截面圖。 第4B圖則為其部分横截面圖。第5圖 帶地，第5圖之左半邊為其上視圖， 視圖，而且省略部分的樹脂密封部分 如第和4B_所示，及如第5圔所根據本發明之 第一實施例，具有BG A結構之半導體裝置1有一半導體 晶Η 21。在半導體晶片21之上，有許多連接引線23之内 引線23a與半導體晶Η21之上表面並排。半導鼷晶片21 和連接引線2 3之内引線2 3 a ,用含有矽樹脂型或環氣樹 脂型絶緣體之黏著帶黏箸和固定。此外，許多M25和連 接引線2 3之内引線2 3 a依接線方法由導線2 6作電性逋接 覆蓋半導體晶片2 1 ,黏著帶2 9 ,連接引線2 3之内引線 2 3 a ,墊2 5和導線2 6 ,而形成樹脂密封部分2 2。此外， 經濟部智慧財產局員工消費合作社印製 梵許連接引線2 3之外引線2 3 b自樹脂密封部分2 2延伸而 彎曲。依此方式排列其尖端部分，使得每一値尖端部分 的位置，會相對於鄰近樹脂密封部分2 2之上表面2 2 a向 下方向的外引線23b交錯。附帶地，在外引線23b之樹脂 密封部分之下表面22a的相對面上，矽樹脂帶30與此下 表面22a之黏著有一空隙。在本實施例中，烧> 使用砂樹 脂帶，但是本發明並不侷限於此。例如，也可以使用懋 硬化性樹脂帶或熱塑性塑膠帶。 此外，在每一個外引線2 3 b的尖端部分之上，各自形 -1 0 - 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明（9 ) 成一接箸區12。在各接著區12之上，各自黏著一銲錫球 28。然後再處理外引線23b之尖端部分的表面，以改善 銲錫的可烘乾性。 根據一種用以兌許銲錫球2 8進入與印刷線路板預定位 置接觸，和將銲錫球2 δ加熱或加壓使其融化之重新流動 法，將半導體裝置固定到印刷線路板的預定位置，而且 ，在此同時，半導體裝置會電性連接且附著在印刷線路 板之上。附帶地，在紐合用以連接各連接引線2 3之接合 罔1 1後，就自連接引線2 3切開。 - 附帶地，下文會説明本發明的主要尺寸。樹脂密封部 分22之厚度可為300Wm,樹脂密封部分22之厚度可為 725 y m ,黏箸帶29之厚度可為50wm，連接引線23之厚 度可為125wm,導線26之外徑可為30wm,内引線23a之 上表商和樹脂密封部分之上表面間的距離可為1 5 0 « m , 半導體晶片2 1之下表面和樹脂密封部分之下表面22 a間 的距離可為1 Ο Ο Μ πι ,樹脂密封部分之上表面2 2 b和外引 線2 3 b之下表面間的距離最多為9 0 0 w in，樹脂密封部分 之下表面2 2 a和外引線2 3 b之上表面間的距離可為5 0 W m ，接箸區12之外徑可為350wm,銲錫球28之外徑可為40 0 到4 5 0 w m ,外引線2 3 b和相鄰銲錫球2 8之間的延伸距離 可為8 0 0 w m，接箸區1 2之下表面和銲錫球2 8下端之間的 距離可為300w m,樹脂密封部分之下表面22b和銲錫球28 下端之間的距離最多為1 2 0 0 W nt ,半導體晶K 2 1之側面 .和邊界23C在水平方向的距離可為200wm,邊界23C和外 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂： .線. 4348 6 1 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1ϋ) ' 引線236_曲部分在水平方向的距離可為20〇wia,邊界 2 3C和接合閂1 1間的距離可為2 0 0 /i ra ,而接合閂1 1的寬 度為8 0 w m。 . 其次，下文將根據本發明之第一實施例，詳細説明具 有BGA結構之半導體裝置1的製造方法。第6A到6D圖為 根據本發明之第一實施例，製造具有BGA結構之半導體 裝置的方法，依步驟順序之橫截面圖。 首先，如第6 A圖所示，在半導體晶Η 2 1之上表面上， 黏箸且固定連接到具有黏著帶2 9之引線架的連接引線2 3。 其次，如第6 8圔所示，根據線路銲接法，用導線2 6電 性連接形成半導體晶片2 1上表面之中央部分的墊2 5。 之後，如第SC圖所示，藉由使用模具覆蓋半導體晶片 21，黏箸帶29,連接引線23,墊25和導線26,而形成樹 脂密封部分2 2。就在此時，允許部分的連接引線2 3 (外 引線2 3 b )自樹脂密封部分2 2延伸。然後，在外引線2 3 b 切割成預定的長度。此時，將連接引線23與引線架分離。 其次，如第6 D圖所示，將外引線2 3 b向回曲，再依 介於樹脂密封部分之下表面2 2 a和外引線2 3 b間形成空隙 之方式，排列矽樹脂帶3 0。然後，在外引線2 3 b的尖端 部分形成接箸區1 2。再處理外引線2 3 b尖端部分之表面 ，以改善其可濕性。在接著區1 2之下表面上接合銲錫球 28。其次，將連接連接引線23之接合閂11與連接引線23 切開。在此情形下，已製造好具有B G A結構之半導體裝置 1 〇 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------If! — 訂-- - -----線 I (請先閱讀背面之注意事項再填寫本頁) 4 3 486 i 經濟部智慧財產局員工消費合作社印*1衣 A7 B7 五、發明說明（u) 根據依此方式建構之本發明第一實施例，在具有B G A 結構之半導體裝置中，在落地衝擊測試和溫度循環測試 時，自印刷總路板傳遞到銲錕球2 8之衝擊偽由連接引線 2 3之彈性形變吸收，其中其僳在半導體裝置附箸在印刷 線路板上之狀態下完成。藉由此種程序，可以防止破裂 産生在銲錫球2 8上。 即使在從印刷線路板傳遞到銲錫球的衝擊，並没有充 分被連接引綿2 3之彈性形變所吸收的情形下，建接引線 23之尖端部分也不會進而與樹脂密封部分的下表面22a 接觸，因為矽樹脂帶30提供在樹脂密封部分之下表面22a 的相對表面上。因此，傳遞到樹脂密封部分2 2之衝擊， 坷由從樹脂密封部分2 2施加到銲錫球2 8之衝撃利用反應 而減少之結果吸收。如此，即使在衝擊没有充分被連接 \ 引線2 3之彈性形變所趿收的情形下，也可以防止破裂産 生在銲錫球28之中。 附帶地，根據本發明之第一實施例，有許多墊25形成 在半導體晶Η 2 1上表面的中央部分之上，且銲錫球2 S形 成在樹脂密封部分之下表面2 2 a的下方，但本發明之結構 並不侷限於此。下面將說明本發明其他的實施例。 第7A圖為根據本發明之第二實施例，具有BGA結構之 半導體裝置的完整橫截面圖。第7B圖為其部分橫截面圖。 如第7 A和7 β圖所示，根據本發明之第二實施例，在具有 BGA結構之半導體裝置2中，有許多墊25形成在半導體 晶Η21的上表面端。這些塾25和連接引線23之内引線23a -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------.1^---------訂----I---1 (請先閱讀背面之生意事項再填寫本頁) 434861 A7 _；_ B7_五、發明說明（12) 偽用導線2 6作電性連接。本實施例的其他形態相同於根 據本發明第一實施例之具有BG A結構之半導體裝置1 所 以省略其説明。 第8A圖為根據本發明之第三實施例，具有BGA結構之 半導體裝置的完整橫截面圖。第8B圖為其部分橫截面圔 。如第8 A和8 B圖所示，根據本發明之第三簧施例，在具 有BG A結構之半導體裝置3中，有許多墊25形成在半導體 晶Η 2 1下表面的端部。這些墊2 5和連接引線2 3之内引線 23a傺用導線26作電性連接。附帶地，如下所述，在第三賁施例中的主要尺寸部分 經濟部智慧財產局員工消費合作社印製 分 部 對 相 的面 中表 例上 施的 實分 一 部 第封 在密 於脂 同樹 不和 2 線 引 内 面 表 上 的 為 可 離 距 的 間 之 ra 22界 面邊 表和 下面 的側 2 1 2 2 分片 部晶 封體 密導 脂半 .樹而 和， 面" 表 下15 的為 11 f_ 2 可 片離 晶距 導間 半之 w 結 A β Β 有 具 之 施 實 - 第 據 6 根 為於 可同 離寸 距尺 向和 方構 平結 水的 的他 間其 之. w 明 說 部 細 Μ 略 省 以 所 實 一 第 和 供 提 以 可 例 施 實 三 第 和 二 第 1 置下 裝形 體情 導些 半這 之在 構 例第 施 相 之 構 結 A G B 有 具 例 施 實 四 第 之 明 發 。本 果據 效根 的為 同圖 圖有 面具 截在 橫 ， 的例 置施 裝實 體四 導第 半之 明 發 本 據 根 示 所 中 圔 9 第 如 接 連 中 4 置 裝 體 導 半 之 構 結 線密 引於 外對 該相 〇 在 曲 〇 彎上 伸之 延面 22表 分上 部的 封22 密分 脂部 樹封 自密 3b脂 2 f 樹 ?在 Η放 夕 _ 之 線 b [ 3 al_ 2 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） „1^--------訂----------線}(锖先閲讀背面之生意事項再填窝衣頁) 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（13) 封部分的上表面2 2 b之外引線2 3 b的表面上，黏箸一矽樹 脂帶3 0。引線1 2分別形成在外引線2 3 b的各個尖端部分之 上。銲錫球2 8分別銲接到引線1 2。本實施例的其他形態 相同於根據第一簧施例之具有BGA結構之半導體裝置1, 所以省略其說明。 根據本發明，在裝置依此方式建構之具有BGA結構之 半導體裝置4中，銲錫球28可設置在樹脂密封部分22之 上，而在此同時，可以提供和第一實施例相同之功率。 第10A圖為根據本發明之第五實施例，具有BGA結構之 半導體裝置的完整正視圖。第10B圖為其橫截面圖。根 據第五實施例，在具有BGA結構之半導體裝置中，自樹 脂密封部分22延伸一引線，並在該引線之尖端部分形成 一引線樹脂部分4 0。此引線樹脂部分4 0傜和樹脂密封部 分22同時形成。在引線樹脂部分40之上，銲接銲錫球28 。本實施例之引線樹脂部分40分別密封兩個引線，但 引線的數目可以任意設定。 第11A到UD圖為根據本發明之第五實施例，製造具有 BGA結構之半導體裝置的方法，依步驟順序之橫截面圖。 首先，如第11 A圖中所示，連接到具有黏著帶2 9之引線 架的連接引線2 3，黏箸且固定在半導體晶Η 2 1的上表面 〇 其次，如第11Β圖所示，形成在半導體晶Η21之上表面 中央部分之塾2 5 ,偽用導線2 6和連接引線2 3作電性連接。 之後，如第11C圖中所示，藉由使用模具覆蓋半導體 -15- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 111 --------訂！-----線—. {請先閱讀背面之注意事項再填寫本頁) 43486 A7 B7 五、發明說明（14) 晶片2 1 ,黏著帶2 9 ,建接引線2 3，墊2 5和導線2 6，而形 成樹脂密封部分2 2。就在此時，用樹脂密封一部分的連 接引線2 3 ί外引線2 3 b )而形成引線樹脂部分4 0。然後， 根據雷射或類似之方法製作引線樹脂4 0的開口，而形成 銲錫球孔2 8 a。根據雷射或類似之切割方法，將引線樹脂 部分4 0 —一切割或切割成一群許多引線。 其次，如第11 D圖所示，外引線2 3 b傺折回，而引線樹 脂部分40的設置，偽要使得在樹脂密封部分22的下表面 和外引線2 3 b之間可以形成一空隙。其次，在每一镅引 線樹脂4 0之上，都會根據重新流動法附著和連接銲錫球 28 〇 在根據本發明之第五實施例的半導體晶片中，在未完 成引線的打線，而旦引線樹脂的密封可與封裝主體的樹 脂密封同時執行。結果，不需要製程成本和打線的材料 成本，而且引線樹脂可以低成本製造&此外，執行樹脂 密封之所有的樹脂並未用於封裝體的成形。對應模具樹 脂通道的部分和樹脂平板的部分傺被為多餘的且要被拋 棄。如此，引線樹脂僅可藉由減少拋棄的部分而充份地 提供。因此，不會增加影響材料成本之樹脂的量。 此外，若只有封裝體被附箸在線路基板或相似基板之 上，根攄雷射或相似之方法切割樹脂以固定引線，則在 銲錕球中會産生破裂，或銲錫球會因封裝體和線路基板 之間的熱膨脹率不同而斷裂。因為，在第五實施例中， 固定樹脂之引線傜分開的，所以熱膨脹率傜由引線的動 作所趿收，因此可以防止在銲錫球中産生破裂及破麗到 -1 6 - 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂- ;線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 3 4 8 β 1 ,Α7 _Β7_五、發明說明（15) 銲錫球本身。 以該等方式，根據本發明，在落地衝擊測試和溫度循 環測試時，自印刷線路板傳遞到銲錫球的衝擊偽由連接 引線的彈性形變所吸收，其中傺在半導體裝置附署在印 刷線路板之上的狀態完成，結果，可以防止在銲錫球中 産生破裂。 符號之説明 1,2,3,4......半導體裝置 2 1.. 導 體 晶 Η 22., .….樹 脂 密 封 部 2 2a. …T 表 面 22b . …± 表 面 2 3.. ...m 接 引 線 2 3a. …(¾ 引 線 2 3b . …外 引 線 2 3c, 界 2 5.. ...m 26.. …導 線 28.. ..,η 錫 球 29… …1占 著 帶 30… ...砂 樹 脂 帶 40 .. …引 線 樹 脂 部 50., …半 導 體 裝 置 7 1.. …半 導 體 晶 Η -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之生意事項再填寫本頁) 線· J ,α 48 6 1 A7 _E7五、發明說明（16) 經濟部智慧財產局員工消費合作社印製 72.....樹脂密封部分 7 3.....連接引線 7 3 a ....内引線 7 3 b ....外引線 75.....墊 7 6.....導線 79.....黏著帶 110.. ..第一半導體裝置 1 1 4 ....半導體晶片 1 15 ....連接引線118.. .. m 1 2 2 ....導線 126.. ..榭脂密封部分 1 2 8 ....銲錫球 1 4 0 ....晶粒_塾 150.. ..第二傳統半導體裝置 151.. ..半導體晶片 1 5 2 ....黏著帶 153….塾 1 5 4 ....導線 1 5 5 ....内引線 156 ....上封裝體 157 ......下封裝體 158 ......銲錕球 1.6 9......印刷線路板 -18™ (請先閱讀背面之迮意事項再填寫本頁) .線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. ABCD 六、申請專利範圍 1. —種具有BGA結構之半導體裝置，包含： 一半導體晶片； 一連接引線連接到該半導體晶Η之墊，該連接引線 具有一上彎到位在該墊相對抓之該半導體晶片表面的 尖端部分； 一樹脂密封部分，覆蓋該半導體晶Η ;以及 一銲錕球，提供在該連接引線之該尖端部分上。 2. —種具有BGA結構之半導體裝置，包含： 一半導體晶Η ; 一連接引線，連接到半導體晶Η之墊，該連接引線 具有一向回彎曲之尖端部分； 一樹脂密封部分，覆蓋該半導體晶片；以及 一銲錫球，提供在該建接引線之該尖端部分上。 3. —種具有BGA結構之半導體裝置，包含： 一半導體晶Η ; 一連接引線建接到該半導體晶片之墊，該連接引線 具有一折回之尖端部分； 一樹脂密封部分覆蓋該半導體晶片； 一引線樹脂部分，提供在該連接引線之該尖端部分 :以及 一銲錫球，提供在該引線樹脂部分之上。 4. 如申請專利範圍第1項之具有BGA結構之半導體裝置 ,尚包含一提供在該樹脂密封部分相對側之該連接引 線的該尖端部分上之緩衝構件。 ~19' 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -線： 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 4348 6] 六、申請專利範圍 5 .如申請專利範圍第2項之具有B G A結構之半導體裝置 ,尚包含一提供在該樹脂密封部分相對側之該連接引 線的該尖端部分上之緩衝構件。 6. 如申請專利範圍第4項之具有BGA結構之半導體裝置 ，其中該緩衝構件傜由一群含有砂樹脂帶，熱硬化性 樹胞帶和熱塑性膠帶中選擇一種黏箸帶製成。 7. 如申請專利範圍第5項之具有BGA結構之半導體裝置 ，其中該緩衝構件傺由一群含有矽樹脂帶，熱硬化性 樹脂帶和熱塑性塑膠帶中選擇一種建接黏箸帶製成。 8. —種具有BGA結構之半導體裝置之製造方法，包含下 列步驟： 將連接·引線到半導體晶片之墊； 形成一覆蓋該半導體晶片之樹脂密封部分； 將該連接引線切割成預定的長度； 將該連接引線的尖端部分折回；以及 在該連接引線的該尖端部分之上，提供一銲錫球。 9. 如申請專利範圍第8項之具有BGA結構之半導體裝置 之製造方法，其中尚包含一步驟：在切割該連接引線 的步驟之前，先在該樹脂密封部分之相對側的該連接 引線之該尖端部分上，提供一緩衝構件。 10. —種具有BGA結耩之半導體裝置之製造方法，包含下 列步驟： 將建接引線連接到半導體晶片之墊； 形成一覆蓋該半導體晶Η之樹脂密封部分，以在該 連接引線之外的部分外引線形成一引線樹脂部分； 本紙張尺度適用中國國家標準（CNS ) Α4规格（210乂297公釐) 請 閱 讀 背 ιέ 之 注 意 事 項 再 寫/ 本、 頁 訂 線 )1 經濟部智慧財產局員工消費合作社印製 4 3486 A8 BS. C8 D8 申請專利範圍 將該連接引線切割成預定的長度； 將該逋接引線的尖端部分折回；以及 在該連接引線的該尖端部分之上，提供一銲錫球 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -21 本紙張尺度適用中國國家標準（CNS ) A4現，格（210X297公釐）
TW88121410A 1998-12-08 1999-12-07 Semiconductor device having a BGA structure and method for manufacturing the same TW434861B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34920098 1998-12-08
JP28377599A JP2000232182A (ja) 1998-12-08 1999-10-05 Ｂｇａ構造の半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW434861B true TW434861B (en) 2001-05-16

Family

ID=26555186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88121410A TW434861B (en) 1998-12-08 1999-12-07 Semiconductor device having a BGA structure and method for manufacturing the same

Country Status (5)

Country Link
US (1) US6331738B1 (zh)
JP (1) JP2000232182A (zh)
KR (1) KR100353105B1 (zh)
CN (1) CN1256515A (zh)
TW (1) TW434861B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
KR20020090419A (ko) * 2001-05-25 2002-12-05 헵시바디지텍 주식회사 전력선 통신을 이용한 전광판의 디스플레이 데이타 전송장치
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
EP1659626A1 (en) * 2004-11-23 2006-05-24 Optimum Care International Tech. Inc. Lead-on-chip leadframe
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
CN103021891B (zh) * 2012-12-27 2017-04-26 中国电子科技集团公司第四十一研究所 一种混合集成电路金属化互联方法
WO2017066930A1 (en) * 2015-10-21 2017-04-27 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding using textured solder elements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839941B2 (ja) 1990-07-26 1998-12-24 株式会社日立製作所 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2840232B2 (ja) 1993-12-08 1998-12-24 松下電器産業株式会社 半導体装置及びその製造方法
KR970010678B1 (ko) 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
JPH08148608A (ja) 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
JP2570628B2 (ja) 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH09246454A (ja) 1996-03-07 1997-09-19 Hitachi Cable Ltd 半導体装置
JPH08340074A (ja) 1995-04-14 1996-12-24 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
US5677566A (en) 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0992678A (ja) 1995-09-26 1997-04-04 Shindo Denshi Kogyo Kk Ｉｃパッケージとその製造方法
JPH09162349A (ja) 1995-12-07 1997-06-20 Ricoh Co Ltd 半導体装置
JP2859194B2 (ja) 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
JPH102329A (ja) 1996-06-18 1998-01-06 Nippon Seiko Kk 軸受装置
JPH1022329A (ja) 1996-07-01 1998-01-23 Mitsui High Tec Inc 半導体装置
JP2845841B2 (ja) 1996-09-27 1999-01-13 九州日本電気株式会社 半導体装置
JP3185178B2 (ja) 1996-11-22 2001-07-09 エルジー セミコン カンパニー リミテッド 半導体パッケージ及びその製造方法
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
KR100253376B1 (ko) 1997-12-12 2000-04-15 김영환 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP2000150572A (ja) 1998-11-06 2000-05-30 Nec Kyushu Ltd Ｂｇａ型半導体パッケージ、その製造方法
JP2000232181A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法

Also Published As

Publication number Publication date
KR100353105B1 (ko) 2002-09-16
CN1256515A (zh) 2000-06-14
US6331738B1 (en) 2001-12-18
JP2000232182A (ja) 2000-08-22
KR20000047952A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US6975022B2 (en) Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
TWI250632B (en) Ground-enhancing semiconductor package and lead frame
US7731078B2 (en) Semiconductor system with fine pitch lead fingers
US6204564B1 (en) Semiconductor device and method for making the same
TW390004B (en) Device for storing semiconductor chip and method for making the same
JP3776427B2 (ja) 半導体装置及びその製造方法
TW434861B (en) Semiconductor device having a BGA structure and method for manufacturing the same
US11715677B2 (en) Semiconductor device with frame having arms
JP3741184B2 (ja) 半導体装置
TW414981B (en) Bending and forming method of fabricating exposed leadframes for semiconductor devices
JP2000156451A (ja) 半導体装置、その半導体装置を複数実装した半導体装置ユニット、その半導体装置の検査方法及び半導体装置の製造方法
US4743956A (en) Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging
US6268652B1 (en) CSP type semiconductor device with reduced package size
TW419756B (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JP5458476B2 (ja) モールドパッケージおよびその製造方法
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
JP4737995B2 (ja) 半導体装置
CN208538842U (zh) 半导体器件及用于半导体器件的引线框
TWI362097B (en) Semiconductor package with wire-bonding on multi-zigzag fingers
JP5026112B2 (ja) 半導体装置の製造方法。
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP5026113B2 (ja) 半導体装置の製造方法。
JP2531817B2 (ja) 樹脂封止型半導体装置
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
TW515069B (en) Lead frame structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees