JP5026113B2 - 半導体装置の製造方法。 - Google Patents

半導体装置の製造方法。

Info

Publication number
JP5026113B2
JP5026113B2 JP2007058922A JP2007058922A JP5026113B2 JP 5026113 B2 JP5026113 B2 JP 5026113B2 JP 2007058922 A JP2007058922 A JP 2007058922A JP 2007058922 A JP2007058922 A JP 2007058922A JP 5026113 B2 JP5026113 B2 JP 5026113B2
Authority
JP
Japan
Prior art keywords
plate
lead
semiconductor chip
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007058922A
Other languages
English (en)
Other versions
JP2008226913A (ja
JP2008226913A5 (ja
Inventor
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007058922A priority Critical patent/JP5026113B2/ja
Publication of JP2008226913A publication Critical patent/JP2008226913A/ja
Publication of JP2008226913A5 publication Critical patent/JP2008226913A5/ja
Application granted granted Critical
Publication of JP5026113B2 publication Critical patent/JP5026113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/744—Apparatus for manufacturing strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/744—Apparatus for manufacturing strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。
近年、携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっている。しかも地球温暖化の中、できる限り資源の使用を削減し、環境負荷を与えないものが求められている。当然、半導体装置も軽薄短小で更に材料の削減が求められている。
この様な世界情勢の中、従来の半導体装置は、Ｃｕを用いたリードフレームを採用し、それに半導体チップを実装し、トランスファーモールド法で封止して製造していた。
以下、図９を用いて説明していく。図９は、一般的なリードフレーム１であり、一対の連結条体２、３が左右に延在されて設けられ、この上側の連結条体２には、外部リード４、５が一体で形成されている。一方、下側の連結条体３には、アイランド６が連結体７を介して一体で接続されている。
点線で示すものは、仮想ラインであり、その後には、半導体チップ８が前記アイランド６に固着され、この半導体チップ８の電極と外部リード４、５の先端に設けられたパッド１０、１１は、金属細線９を介して電気的に接続され、符号１２で示す点線まで樹脂が封止されている。
図９の構造は、ディスクリート型のパッケージを示すもので、他にもＩＣ型もある。
どちらにしても共通の環境負荷の問題があり、以下に述べる。
第１は、リードフレーム１を用いるための環境負荷である。第２は、トランスファーモールドによる余分な樹脂の使用である。
では、以下にその理由を述べたい。前述したリードフレーム１は、本来必要な部分は、パッド１０、１１と一体の外部リード４、５とアイランド６であり、それ以外は、いわゆるアッセンブル工程で、取り扱いを簡単にするためのものである。よって連結条体２、３と、アイランド６をつなぐ連結体７等は、本来、半導体装置を構成するに必須なものではない。これら銅を主材料とする金属は、銅の精錬から始まり、強度等の特性向上を目的とした不純物の混入、そして平らな板にするまでには、膨大な電力を必要としている。よって銅の採掘による自然の破壊から完成に到るまでの、電力消費による、二酸化炭素の生成等も環境破壊の一因である。
一方、樹脂についても同様な事がいえる。一般には、トランスファーモールドやインジェクションモールド法を用いて簡単に封止が行われる。例えば、前者のトランスファーモールドでは、上金型と下金型が用意され、その両者の接合により、前記リードフレーム１が設置されるキャビティが用意される。そして熱により流動性を有する樹脂の塊、つまりタブレットが、ポットに設置され、加熱されて溶融された樹脂は、プランジャーと呼ばれる押圧部分で、ランナーを介してキャビティに注入される。
この過程の中で、半導体装置として必要な樹脂部は、キャビティ内の樹脂部分１２であり、ポットからランナーを経て、キャビティに到るまでの経路にある樹脂は、廃棄される。
当然、この樹脂の分が余分であるし、ここの部分には、流動性を維持するために、熱も加わり、電力も消費する事になる。
また軽薄短小の意味では、金属細線９も課題を残す。つまり半導体チップ８のボンディングパッドにボールボンドした後、ワィヤーは、ボンディングツールにより引き上げられ、頂を描いて、外部リード４、５のパッドにスティッチボンドされる。よって金属細線が放物線を描き、その頂の高さ分、パッケージの厚みが厚くなり、更には、ワイヤの曲率によるワイヤ長さがある程度決められており、その分パッド１０、１１を近接できない課題も残り、その分、パッケージサイズが規制され、樹脂も無駄に浪費していることになる。
本発明は、これらの事を考慮し、できる限り、軽薄短小で、しかも省資源に向けた装置および製造方法を提供するものである。
本発明の半導体装置の製造方法は、拡散領域により素子が作りこまれ、前記素子と電気的に接続されたボンディング電極が表面に設けられた半導体チップと、前記半導体チップの前記ボンディング電極に固着される第１の領域と、前記第１の領域から前記半導体チップの側面近傍に延在する延在部と前記延在部から前記半導体チップの裏面と同一面となる第２の領域を有する板状リードとを用意する工程と、前記板状リードを前記ボンディング電極に固着する工程と、前記板状リードの第２の領域を封止容器の開口部に当接させて、前記半導体チップを前記封止容器に入れる工程と、前記開口部から樹脂を注入して封止部を形成する工程と、を具備し、前記半導体チップの裏面を前記封止部から露出させることを特徴とした。
本発明の半導体装置の製造方法は、拡散領域により素子が作りこまれ、前記素子と電気的に接続されたボンディング電極が表面に設けられた半導体チップと、前記半導体チップの前記ボンディング電極に固着される第１の領域と、前記第１の領域から前記半導体チップの側面近傍に延在する延在部と前記延在部から前記半導体チップの裏面と同一面となる第２の領域を有する板状リードとを用意する工程と、前記板状リードを前記ボンディング電極に固着する工程と、前記板状リードの第２の領域を封止容器の開口部に当接させて、前記半導体チップを前記封止容器に入れる工程と、前記開口部から樹脂を注入して封止部を形成する工程と、を具備し、前記半導体チップは、板状のアイランドリードに固着され、前記アイランドリードおよび前記第２の領域に対応する板状リードが前記封止部から露出することを特徴とした。
従来、プリント基板に実装される半導体装置は、樹脂モールドされ、この封止体よりリードが露出している。しかしＷＳ−ＣＳＰ等は、ベアチップながら表面にパシベーション膜を形成している故に、そのまま実装するケースがある。よって板状リードを用意し、これをパシベーションの形成されたベアチップに実装すれば、リードフレームを用意することなく半導体装置として構成する事ができる。
具体的には、目的とされる厚みと幅のフープ状の板状ワイヤを用意し、これを必要な長さでプレスカットし、リードを形成し、これを半導体チップに実装する。そしてリードの付いた半導体チップを金型と成る凹部に入れてモールドすれば、リードフレームを用意することなく、しかもトランスファーモールドすることなく実現できる。
以下に本発明の製造プロセスを説明する。
図１（Ａ）は、本発明の半導体装置を説明するものであり、図１（Ｂ）〜（Ｃ）は、半導体モジュールを説明するものである。
前述した様に、本発明は環境負荷を考慮して、できる限り資源の無駄を省いた半導体装置、半導体モジュールを提供するものであり、例えば、図２、図４に示す様に、フープ状に巻き取られた板状リードを、実際のアセンブル工程のそばに配置し、所望の長さにプレスカットし、これを半導体装置に固着して完成させるものである。
更には、プリント基板等の支持基板のアセンブルの工程において、前記巻き取られた板状リードをカットし、この板状リードを吸引保持して、半導体チップと支持基板に固着し、半導体モジュールとするものである。
更には前記半導体装置を、図６に示すような、金型（凹部を有する金型）に入れ、その金型に樹脂を注入する事で、ポットやランナーを不要とし、樹脂の浪費を削減するものである。
では、半導体装置１に関して説明する。ここで採用される半導体チップ２は、表面にパシベーション膜３が形成されたものである。ここでは、一例としてフリップチップ等で採用されている半導体チップで、一般にはＷＳ−ＣＳＰ（Ｗａｆｅｒ ｓｃａｌｅ Ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）である。これは、ウェハの状態において、通常の半導体技術を採用して、各素子の形成領域に、素子を形成し、素子を形成する拡散領域とコンタクトする電極４が、基板の表面に形成されたもので、絶縁処理のために少なくとも一層の絶縁層上に形成されている。更に前記電極４は、腐食による劣化が考慮されてパシベーション膜３が上層に形成され、このパシベーションの開口部には、前記電極４が露出している。そしてこの電極４にハンダやバンプ等ＢＰが形成されている。この状態で、ウェハの半導体チップの形成領域を個々にダイシングし、個片化されたものである。
ディスクリート素子であれば、素子領域には、主にＢＩＰ型またはＭＯＳ型トランジスタが作りこまれる。そして、ベース電極やゲート電極となる制御電極、コレクタ電極やソース電極となる電流の流入電極、およびエミッタ電極またはドレイン電極と成る電流流出電極が形成される。また電流が基板の表面から基板の裏面へと通過するものは、基板の裏面がコレクタ電極またはドレイン電極と成る場合もある。
またＬＳＩであれば、ＭＯＳ型、ＢＩＰ型、更にはＢＩＰ−ＭＯＳ型があり、どのプロセスで形成されたものでも良い。ＬＳＩは、ディスクリート型と異なり、半導体チップ形成領域には、少なくとも２つの素子が形成され、これらの素子との電気的接続のために、少なくとも一層の配線が形成され、第１の素子に形成された第１の電極と第２の素子に形成された第２の電極とは、この配線を介して電気的に接続されている。そしてこれらの導電手段によりＬＳＩ回路が形成されている。
またＷＳ−ＣＳＰでは、更にこの上に再配線が形成されている。この再配線が形成されているものは、再配線の端部に形成されたパッドを露出するようにパシベーション膜が設けてあり、その領域には半田またはバンプが形成されている。
図１に示す図番２は、これらの半導体チップを代表的に示すものである。そして前記半導体チップ２には、本発明のポイントである板状リード５が固着されている。この板状リード５は、図２、図４で説明するフープ状に巻き取られたリード線で実現される。
図２は、予め巻き取られた板状リード線２０を示すものであり、たんにプレスカットする事で所望の長さの板状リード５が実現できる。図４は、断面が円のリード線が巻き取られたもの４０で、この場合は、一端プレスにより板状体に加工してから、プレスカットする。よって半導体チップの電極と接合される第１の面６、それと対向する第２の面７は、実質平坦である。
どちらにしてもプレスカットされるため、板状リードに発生するバリ面８は、半導体チップに実装した際、上側に向いたほうが良い。バリにより、板状リードと半導体チップとの間には隙間が発生する可能性があったり、ショート等の問題が発生するからである。
また板状リードの厚みによっては、熱エネルギーによるカットでも良い。これは、レーザ、電子ビーム等のエネルギーの束をカットライン２６に照射する事により切断する事ができる。この場合は、バリ面が抑制できるので、どちらの面も半導体チップに設けることができる。
また図１（Ａ）の板状リード５のクランク状加工は、プレスカットの前、プレス中またはプレスカットの後で整形しても良い。
どちらにしても、本発明の半導体装置１は、最上層にパシベーション膜３が形成され、この開口部に電極４が露出している。そして、この電極に半田またはバンプを形成し、ここに板状リード５が配置される。しかもパシベーション膜３によって電極４は、保護されており、携帯等に於いて、軽薄短小のデバイスが要求される分野では有効である。
また図１（Ｂ）は、前述した半導体装置１をプリント基板、フレキシブル基板等の樹脂から成る基板に実装し、モジュールとしたものである。この基板１０は、片面にだけ導電パターンが形成されても、両面に形成されても、更には、両面に複数層の導電パターンが形成されても良い。またこれらの基板は、コアと成る絶縁層の表面に導電パターンが形成される。しかし、コアを金属材料とし、この両側に絶縁層が形成され、その絶縁層の両側または片側に導電パターンが形成されても良い。
図１（Ｃ）は、図１（Ｂ）の平面図である。図からも明らかなように、基板１０の少なくとも一方の面には、少なくとも一層の導電パターン１１が形成されている。この導電パターン１１は、半導体チップ２の搭載領域に設けられたアイランド１２と、前記アイランド１２近接して設けられたとパッド１３と、このパッド１３と一体で設けられた配線１４等により構成されている。この導電パターン１１が多層で形成される場合、スルーホールを介して電気的に接続されている。
図１（Ｄ）は、図１（Ｃ）の改良であり、パッド１３がアイランド１２の一側辺にまとまって設けられているものである。つまりＬ字状に折り曲げられたリード５は、一方の側辺に向いて配置されている。この配置の仕方は、図１（Ａ）に於いても適用可能である。
図２（Ａ）は、前述した巻き取られた板状リード２０である。このリード２０は、Ｃｕ、Ａｌ、Ａｕ、またはＡｇから成る。またはこれらの金属から少なくとも一つが選択され、それらを主材料とする金属で形成される。幅、厚みは、前記半導体チップ２のサイズにより決定される。また機械的強度が考慮され、不純物を混入したり、厚みが決定される。またこのリード２０の主たる２つの面２１、２２は、実質平滑に形成されている。
図２（Ｂ）は、この巻き取られた板状リード２０をプレスカットし、板状リード５として加工する方法を示すものである。例えばプレス台２２は、プレスカット２３が下方に動くための段差部２４があり、板状リード２０は、押圧手段２５により押さえられ、プレスカット２３によりカットされる。尚カットエリアは、図番２６であり、ここでカットされると同時に、前記段差部の底面とプレス台２２の上面ＵＳを利用して、カットされた板状リード５は、図２（Ｃ）の如く曲げ加工される。この時、バリ面は図番８に形成される。尚、このバリ面は、方法によって上面に形成されても良い。また図番８´は、この作業の前に行ったプレスカットで生じたバリ面である。
この方法で形成された板状リード５を図２Ｃに示す。この板状リードは、矢印の方向から打ち抜いているために、打ち抜き面に於いて、丸で囲った部分がバリ面８となり、矢印で示した部分がダレ面２７である。またこの場合、プレスによりカットすると同時に、曲げ加工しているが、プレスである長さの平板に加工し、その後に曲げ加工しても良い。
このプレスおよび曲げ加工の製造装置をそばに配置し、それを図３の如く、吸着ヘッド３０により吸引して、実際の半導体装置や半導体モジュールのアセンブル工程に入る。
図３（Ａ）は、半導体装置として組み立てる際の説明図である。まずは、個片化された半導体チップ２を、例えば耐熱性の粘着シート３１の上に用意する。そして、吸着ヘッド３０により保持された前記板状リード５を半導体チップ２の上に載置し、ロウ材またはバンプ３２を過熱する事により、板状リード５を半導体チップ２に固定する。例えば、吸着ヘッドの先端は、加熱手段となっている事で、同時に実現させることができる。そして粘着シート３１を剥がすことで本半導体装置が完成する。
この組立方法は、これに限らない。最大のポイントは、巻き取られている金属を板状リードに加工し、それを半導体チップの上に配置する一連の工程である。つまり予め別の会社でリードに加工されたものを用意するのでは無い。チップにリードを実装する現場に、予め巻き取られた板状リード２０、４０を用意し、そこで加工する事に意味がある。
図３（Ｂ）は、半導体モジュール３３を組み立てる際の図面である。図１（Ｂ）の基板１０が用意されている。そして、この基板１０の上には、導電パターンが形成されてる。図面の都合で、この上には、アイランド１２とパッド１３のみ図示しているが、実際は配線等も形成されてる。
この基板には、まず半導体チップ１２が固着され、この組立現場にある巻き取られた板状リード２０、４０が用意され、ここでプレスカットされた板状リード５が半導体チップの電極に取り付けられると同時にパッド１３にも取り付けられる。
また図１（Ａ）で説明した半導体装置１を保持し、これを直接基板に実装しても良い。
尚、ここでのポイントも前述したポイントと同様である。
続いて図４を使って板状リードの別の加工方法を説明する。図４（Ａ）は、糸巻きの如き巻取り手段４１が用意され、これにワイヤ４２が巻き取られ、巻き取られたリードが用意されている。ここでは、このワイヤ４２の断面は、円形であり、通常のボンディングワイヤーが巻かれたものと実質同一である。ただし線径は、板状リードのサイズにより選定される。つまりワイヤ４２は、上下に配置された押圧手段４３、４４の間に挿入され、この押圧手段により、上下に平面４５ができるように押圧される。この時、板状リード５の平面サイズと厚みが決定される。そしてカット手段４４により、所定の長さでカットされる。
よって図４（Ｂ）に示される板状リード５が形成できる。つまり上の面６、下の面７、この二つの面の長手側辺と角を成す湾曲面４６、４７、更に二つのカット面を持った板状リード５である。この板状リードもカット手段４４を採用するため、バリ面８とダレ面２７が発生している。よってバリ面が上に向くように半導体素子に実装されることが好ましい。
図４（Ｃ）は、蒲鉾上の板状リード５を製造するための図面である。押圧手段４４には、ちょうど楕円を半分から切断したような凹部が設けられ、そこにワイヤ４２が配置される。そして押圧手段４３を上から下に加圧する事で、ワイヤを変形させている。この凹部の形状により、板状リード５の断面図は、色々と描けるが、基本的には、半円または半円を変形させ、楕円の半切りの如き形状となる。この形状は、図２に示す平板の形状と異なり、曲げ加工、変形に対して強くなる。よって、図６の様に曲げ加工せずに直状に延在される板状リード５とする場合は、効果がある。またロウ材による固着を考えた場合、フラックスから発生するガスの抜けは良好である。
更に吸引手段３０を採用する事を考えると、平面が上を向いたほうが載置しやすく、この場合図４（Ｄ）において、バリが上を向くようにし、湾曲面を半導体素子に固着しても良い。
一方、湾曲面を保持できる手段を用いれば、図４（Ｄ）に於いて、バリ面は、下向きに発生したほうが良く、平面と半導体素子面が対向するように接地してもよい。この場合の方が、安定性がある。
図５は、半導体装置や半導体モジュールの例を説明したものである。図１では、ディスクリート素子を想定した図であり、図５は、ＩＣ、ＬＳＩを想定したものである。
図５（Ａ）、（Ｂ）は、対向する２側辺に今まで説明した板状リードが固定されたもので、前者が半導体装置、後者が半導体モジュールである。リードの数は、３個ずつであるが、この限りでない。また図５（Ｃ）の如く、４側辺に設けても良い。
一方図５（Ｃ）、（Ｄ）は、作業性が考慮されて、複数の板状リード５，５、・・・に接着テープ５０が貼り合わされたものを示している。
前述した板状リードの製造方法により、１本、１本にカットされたら、例えば粘着テープの上に並べて配置する。その後で、板状リードの上に接着シート５０を貼り付ければよい。粘着シートの接着性が弱いために、吸着ヘッド30で保持して半導体装置を剥がすことができる。またこれを基板に固着させることも可能となる。この方が、一度に複数本の板状リードを保持できるので作業性が向上する効果がある。
また図（Ｃ）では、この接着シートは、それぞれの側辺に対して１本ずつ設けられているが、図（Ｄ）の様にリング状のシートを用意し、一度に貼っても良い。
続いて、図６を用いて樹脂封止された半導体装置６０について、説明する。図６（Ａ）に示すものは、図１（Ａ）、図５（Ａ）、図５（Ｃ）で説明した半導体装置であり、板状リード５は、図２と図４で説明した製造方法でプレスカットされて形成されたものである。ただし図６（Ａ）からも明らかなように、板状リード５は、折り曲げ加工されず、半導体素子２に固着されている。
続いて、図６（Ｂ）へ移る。ここでは、注入樹脂を受ける凹部を示し、例えば金型の中に形成される。ここには、図６（Ａ）で製造されたリード５付き半導体素子２が凹部６１に取り付けられる。つまりリード５の裏面６２が金型の上面ＵＳに当接している。そしてリードとリードの隙間またはチップコーナー部の外側に相当する空き領域にディスペンサー６３の先を移動させ、この領域から樹脂６４を注入する。ここで樹脂は、熱硬化型、熱可塑性型のどちらでも良い。ただし、樹脂の流動性、熱硬化型では、その後の熱硬化が必要であるため、凹部の周囲には、加熱手段が設けられても良い。
よって硬化がすんだ後、凹部から取り出せば、図６（Ｃ）に示す樹脂封止された半導体装置６０が完成する。
図７（Ａ）は、板状リード５が水平に延在されず、図１の如く曲げ加工されたものである。
図番７０は、リードフレームのアイランドに相当するもので、Ｃｕで構成される。板状リード５は、半導体素子２の電極４にその一端７１があり、他端は、２度折り曲げられて、図番７２に位置する。第１の折り曲げ部７３は、第１の水平部７４の先に設けられ、チップの周囲からアイランドの周囲、またはその近傍で下方に折り曲げられている。図面では、下に垂直に延在しているが、ややその傾斜がゆるく形成されても良い。そして折り曲げ部７３から第２の水平部７５を経て第２の折り曲げ部７６があり、更には第３の水平部７７が設けられている。そしてアイランド７０の裏面と第３の水平部７７の裏面は、実質同一面となる。
図７（Ｂ）は、樹脂封止後の形状である。これからも明らかなように、図６の金型の上面ＵＳに当接する部分は、第３の水平部７７の表側である。そして第３の水平部７７に相当する部分とアイランド７０が露出することになる。またアイランドが若干厚く形成されれば、若干アイランドの表側も封止され、湿気のパス等を考えると信頼性が向上する。
図８（Ａ）は、図７のアイランド７０が省略されたものである。ここでは、図８（Ｂ）からも明らかなように、半導体素子２の裏面が露出し、実装基板側に良好に熱を放出させることができる。
図１0は、簡単に組立作業を示すものであり、実際はかなり簡単なシステムにより構築することができる。ベースとなるものは、以下のようである。つまり板状リードを所定の長さにプレスカットする第１の装置100、半導体チップが並べられて流れて来る第１の搬送装置101、更に例えば前述した樹脂の注入部を成す凹部102が流れてくる第２の搬送装置103、そして板状リードを保持する第１のマニュピレータ104、板状リードが取り付けられた半導体チップを保持し、前記凹部へと挿入する第２のマニュピレータ105、更には、樹脂を注入する注入装置106の６台でシステムが構築できる。
前述した巻き取られた板状リードは、第１の装置100に取り付けられ、板状リードは、打ち抜き部107へと誘導され、ここでプレスカットされて板状リードと成る。この板状リードは、例えばシュータにより板状リード保管部108へと搬送される。そしてそばにある第１のマニュピレータ104に保持される。第１の搬送装置は、矢印の方向から半導体チップが流れてきて、半導体チップには、板状リードが載置され、固着される。そしてその搬送先には、第２のマニュピレータ105があり、リードが付いた半導体チップが保持される。
そして第２の搬送装置に設けられた凹部に装着される。矢印で示す搬送の先には、注入装置106があり、凹部に樹脂が注入される。
そして搬送先で固化され、凹部から取り出される。
つまりこの様なシステムを構築する事により、環境負荷の少ない生産が可能となる。特に、板状リードを採用すれば、パッケージの厚みも薄くなり樹脂の使用量も激減するし、Ｃｕ材の使用量も激減する。
本発明の半導体装置および半導体モジュールを説明する図である。 本発明に採用される板状リードの製造方法を説明する図である。 本発明の製造方法を説明する図である。 本発明の製造方法を説明する図である。 本発明の半導体装置および半導体モジュールを説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 従来の半導体装置を説明する図である。 本発明の半導体装置の製造方法で採用する製造システムを説明する図である
符号の説明
１ ：半導体装置
２ ：半導体素子
５ ：板状リード
１０：基板
１１：導電パターン
２０：巻き取られた板状リード
２２：プレス台
２３：プレスカット
４２：ワイヤ
４３：押圧手段
４４：カット手段

Claims (6)

  1. 拡散領域により素子が作りこまれ、前記素子と電気的に接続されたボンディング電極が表面に設けられた半導体チップと、前記半導体チップの前記ボンディング電極に固着される第１の領域と、前記第１の領域から前記半導体チップの側面近傍に延在する延在部と前記延在部から前記半導体チップの裏面と同一面となる第２の領域を有する板状リードとを用意する工程と、
    前記板状リードを前記ボンディング電極に固着する工程と、
    前記板状リードの第２の領域を封止容器の開口部に当接させて、前記半導体チップを前記封止容器に入れる工程と、
    前記開口部から樹脂を注入して封止部を形成する工程と、を具備し、
    前記半導体チップの裏面を前記封止部から露出させることを特徴とした半導体装置の製造方法。
  2. 拡散領域により素子が作りこまれ、前記素子と電気的に接続されたボンディング電極が表面に設けられた半導体チップと、前記半導体チップの前記ボンディング電極に固着される第１の領域と、前記第１の領域から前記半導体チップの側面近傍に延在する延在部と前記延在部から前記半導体チップの裏面と同一面となる第２の領域を有する板状リードとを用意する工程と、
    前記板状リードを前記ボンディング電極に固着する工程と、
    前記板状リードの第２の領域を封止容器の開口部に当接させて、前記半導体チップを前記封止容器に入れる工程と、
    前記開口部から樹脂を注入して封止部を形成する工程と、を具備し、
    前記半導体チップは、板状のアイランドリードに固着され、前記アイランドリードおよび前記第２の領域に対応する板状リードが前記封止部から露出することを特徴とした半導体装置の製造方法。
  3. 前記板状リードは、板状のワイヤの両端が切断され、前記半導体チップに設けられることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記板状リードは、断面が円の形状のワイヤが板状につぶされて成り、前記対向する切断面と角部を成す側面は、湾曲されていることを特徴とする請求項１から請求項３の何れかに記載の半導体装置の製造方法。
  5. 前記板状リードの両端に形成されるバリ面が、上に向いて前記半導体チップに設けられることを特徴とする請求項１から請求項４の何れかに記載の半導体装置の製造方法。
  6. 前記板状リードは、複数本設けられ、前記複数本の板状リードは、粘着性のテープにより支持されていることを特徴とする請求項１から請求項５の何れかに記載の半導体装置の製造方法。
JP2007058922A 2007-03-08 2007-03-08 半導体装置の製造方法。 Active JP5026113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007058922A JP5026113B2 (ja) 2007-03-08 2007-03-08 半導体装置の製造方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007058922A JP5026113B2 (ja) 2007-03-08 2007-03-08 半導体装置の製造方法。

Publications (3)

Publication Number Publication Date
JP2008226913A JP2008226913A (ja) 2008-09-25
JP2008226913A5 JP2008226913A5 (ja) 2010-04-15
JP5026113B2 true JP5026113B2 (ja) 2012-09-12

Family

ID=39845223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007058922A Active JP5026113B2 (ja) 2007-03-08 2007-03-08 半導体装置の製造方法。

Country Status (1)

Country Link
JP (1) JP5026113B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5996873B2 (ja) * 2012-01-19 2016-09-21 新電元工業株式会社 半導体装置の製造方法、半導体装置及び接続子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313795A (ja) * 1986-07-04 1988-01-21 株式会社日立製作所 カ−ド状電子装置
JP2875591B2 (ja) * 1990-05-29 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
JPH05291546A (ja) * 1992-04-08 1993-11-05 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JPH08125154A (ja) * 1994-10-24 1996-05-17 Olympus Optical Co Ltd 半導体装置の製造方法
JP2620685B2 (ja) * 1996-03-22 1997-06-18 三洋電機株式会社 固体撮像素子の製造方法
JP5026112B2 (ja) * 2007-03-08 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法。

Also Published As

Publication number Publication date
JP2008226913A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
TWI404148B (zh) Semiconductor device and manufacturing method thereof
US9613883B2 (en) Semiconductor device
US20100164078A1 (en) Package assembly for semiconductor devices
TW200414471A (en) Semiconductor device and manufacturing method for the same
US20060006505A1 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPS61125062A (ja) ピン取付け方法およびピン取付け装置
JPH1167809A (ja) 半導体装置
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JP2012015202A (ja) 半導体装置およびその製造方法
JPH0883878A (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US9099484B2 (en) Method of manufacturing semiconductor device
JP5026112B2 (ja) 半導体装置の製造方法。
JP5026113B2 (ja) 半導体装置の製造方法。
JPH11177007A (ja) トランジスタパッケージ
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
TW201027699A (en) Wiring member for semiconductor device, composite wiring member for semiconductor device, and resin-sealed semiconductor device
JP4979661B2 (ja) 半導体装置の製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JPH09172033A (ja) 半導体装置およびその製造方法
JP2013026316A (ja) 半導体装置およびその製造方法
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP2003163325A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5026113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250