JP2875591B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2875591B2
JP2875591B2 JP2137100A JP13710090A JP2875591B2 JP 2875591 B2 JP2875591 B2 JP 2875591B2 JP 2137100 A JP2137100 A JP 2137100A JP 13710090 A JP13710090 A JP 13710090A JP 2875591 B2 JP2875591 B2 JP 2875591B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
external terminal
manufacturing
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2137100A
Other languages
English (en)
Other versions
JPH0432243A (ja
Inventor
謙 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2137100A priority Critical patent/JP2875591B2/ja
Publication of JPH0432243A publication Critical patent/JPH0432243A/ja
Application granted granted Critical
Publication of JP2875591B2 publication Critical patent/JP2875591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体集積回路におけるチップと外部端
子との接続を同一平面でできるようにした半導体素子の
製造方法に関するものである。
（従来の技術） 従来、この種の半導体集積回路は半導体チップと外部
端子と接続するのに金属ワイヤ（AuまたはCu）を用い接
続部を熱圧着する方法が一般的である。
第２図は従来の半導体集積回路のチップと外部端子と
の接続状態を示す斜視図であり、この第２図における１
はチップ保持台であり、このチップ保持台１上に半導体
チップ２が導電性ペーストで接着されて、両者が電気的
に接続され、かつ機械的に保持されている。
この半導体チップ２の表面には、チップの外部端子、
いわゆるパッド部３が形成されている。
この状態において、従来パッド部３と外部端子４と
は、ワイヤ５により接続されている。ワイヤ５とパッド
部３とはワイヤ５を熱圧着あるいは超音波圧着により圧
着部６で圧着されて接続される。
同様にして、外部端子４とワイヤ５も熱圧着あるいは
超音波圧着により圧着部７で圧着されて接続される。
この後、前記半導体チップ２と外部端子４との接続部
は樹脂（例えばエポキシ樹脂）で封止（モールディン
グ）され、完成品となる。
（発明が解決しようとする課題） しかしながら、上記構成の半導体集積回路では、ワイ
ヤ５と半導体チップ２間がワイヤ５の垂れ下がりによ
り、電気的にショートする事故が発生するという問題点
があった。
また、パッド部３が100μｍ〜80μｍ□と大きいこ
と、およびパッド部３は半導体チップ２の周辺のみに限
定されるという制約があった。
この発明は前記従来技術が待っている問題点のうち、
ワイヤと半導体チップ間が電気的にショートする事故が
発生する点と、パッド部が半導体チップ周辺のみに限定
される点について解決した半導体装置及びその製造方法
を提供するものである。
（課題を解決するための手段） この発明は前記問題点を解決するために、表面に複数
のパッドを有する半導体チップと複数のパッドに接続さ
れる複数の外部端子とを有する半導体装置において、パ
ッドと外部端子とは金属を堆積して形成された金属配線
により接続されているものである。
また、表面に複数のパッドを有する半導体チップと複
数のパッドに接続される複数の外部端子とを有する半導
体装置の製造方法において、半導体チップの前記表面と
外部端子の接続側表面が同一平面とする第１の工程と、
パッドと前記外部端子とを、金属堆積法にて堆積して形
成された金属配線にて接続する第２の工程とを有するも
のである。
（作用） この発明によれば、半導体装置を以上のような構成と
したので、パッドと外部端子とを堆積して形成された金
属により配線しているので、パッドが半導体チップの周
辺部に限定されることなく配線できるので、前記問題点
を除去できる。
また、この発明によれば、半導体装置の製造方法にお
いて、以上のような工程を導入したので、半導体チップ
の表面と外部端子の接続側表面が同一平面とした状態
で、パッドと外部端子とを金属堆積法にて堆積して形成
された金属配線にて接続するようにしたので、パッドと
外部端子との間を切れ目なく水平に配線でき、従って、
前記問題点を除去できる。
（実施例） 以下、この発明の半導体素子の製造方法の実施例につ
いて図面に基づき説明する。第１図（ａ）〜第１図
（ｈ）はその一実施例の工程説明用の概略説明図であ
る。
まず、第１図（ａ）はリードフレームを平面的に示し
た状態であり、薄板金属を格子状に打ち抜いたいわゆる
リードフレーム11は薄板金属の打ち抜き、エッチングな
どにより行われるが、これらに限定されるものではな
い。
この実施例においては、リードフレーム11中に半導体
チップを載置するマウント部12の形状の断面は第１図
（ｂ）のごとくになっている。そして、端子13の形状は
同じく第１図（ｂ）のごとくになっている。
次に、第１図（ｃ）に示すように、マウント部12上に
導電性ペースト15を塗布して、この導電性ペースト15に
集積回路チップ14を接着するとともに、マウント部12と
半導体集積回路チップ14を電気的に接続する。
かくして、半導体集積回路チップ14の表面と端子13の
表面の高さの位置は同じ高さとなる。
次に、第１図（ｄ）に示すように、端子13の表面と半
導体集積回路チップ14の表面に接着剤の付着したテープ
16を張り付ける。これらの作業は流れ作業として連続的
に行なうことが可能である。
すなわち、リードフレーム11もテープ状態が可能であ
るから、実際上テープを張り付ける動作となる。
その後、このテープ16は第１図（ｅ）に示すように、
上下を反転し、チップマウント上にエポキシ樹脂、ポリ
イミド樹脂、あるいはシリコン樹脂などの封止剤を滴下
あるいは捺印（スクリーン）してモールド部17を形成す
る。
このモールド部17を形成した後、このモールド部17に
適した温度で樹脂溶剤を輝発させ、また樹脂を反応させ
るべく、ベーキングする。その温度は50℃〜400℃の温
度である。
その後、第１図（ｆ）に示すように、上記テープ16を
引き剥がし、テープ16を除去する。
次に、テープ16の剥離後、テープ16の接着剤により、
半導体集積回路チップ14の表面とモールド部17の表面お
よび端子13、マント部12の表面に付着した接着剤の残渣
を除去するために洗浄する。
次いで、第１図（ｇ）に示すように、ボンディングパ
ッド18と端子13とを接続するために、イオンビーム法に
より、直接（マスク等を介さずに）第１図（ｈ）に示す
ように、金属配線19を形成する。
金属を直接描画的に堆積する方法はイオンビーム法の
他に、金属化合物ガス中にレーザビームを所望金属配線
形成場所に照射して堆積する方法も可能であり、堆積方
法に限定されるものでない。
すなわち、マスクを介さずに直接的に金属配線19を形
成できる方法ならば、どのような方法でも、この発明に
は適用できる。
なお、金属配線材の種類もAl,Al化合物,Au,W,Ti超電
導材など特に限定されるものでないことは言うまでもな
い。
さらに、リードフレーム11も金属板のみならずプラス
チックに金属端子を形成した連続リボンタイプを使用す
ることも可能であり、特に限定されるものではない。
（発明の効果） 以上詳細に説明したように、この発明によれば、パッ
ケージの端子と半導体集積回路チップとを同一平面とし
て両者をテープで接着するとともに、その反対側の端子
と半導体集積回路チップ間を絶縁材で充填し、テープの
剥離後、端子と半導体集積回路チップのボンディングパ
ッド間にイオンビーム等により直接金属を堆積して金属
配線を切れ目なく形成するようにしたものである。
従って電流容量で決定される開口部は、数μｍ〜サブ
μｍの極めて小さな開口部でよく、またワイヤボンディ
ングのようにボンディング時に機械的圧力を生じること
がなく、半導体集積回路チップの表面の中央部などのい
かなる所でも接続できるので、チップ面積縮小が可能で
ある。
さらに、ワイヤの垂れ下がりによる半導体集積回路チ
ップへの電気的ショートを防止できる。
【図面の簡単な説明】
第１図（ａ）ないし第１図（ｈ）はこの発明の実施例の
工程説明用の概略説明図，第２図は従来の半導体チップ
と外部端子との接続状態を示す斜視図である。 11……リードフレーム、12……マウント部、13……端
子、14……半導体集積回路チップ、15……導電性ペース
ト、16……テープ、17……モールド部、18……ボンディ
ングパッド、19……金属配線。

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】表面に複数のパッドを有する半導体チップ
    と、該複数のパッドに接続される複数の外部端子とを有
    する半導体装置において、 前記外部端子は、前記半導体チップの側面と対向する位
    置にて終端し、該パッドと該外部端子の前記終端側とは
    金属を堆積して形成された金属配線により接続されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、前記
    複数のパッドは前記半導体チップの前記表面の周辺近傍
    及び該表面の中央近傍に配置されていることを特徴とす
    る半導体装置。
  3. 【請求項３】請求項１または請求項２に記載の半導体装
    置において、前記半導体チップの裏面側及び前記外部端
    子の非接続側表面は樹脂封止されていることを特徴とす
    る半導体装置。
  4. 【請求項４】表面に複数のパッドを有する半導体チップ
    と該複数のパッドに接続される複数の外部端子とを有す
    る半導体装置の製造方法において、 前記外部端子を前記半導体チップの表面の外周近傍にて
    終端するよう配置し、該半導体チップの該表面と該外部
    端子とが同一平面に位置するように配置する第１の工程
    と、 前記パッドと前記外部端子とを、金属堆積法にて堆積し
    て形成された金属配線にて接続する第２の工程とを有す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】請求項４記載の半導体装置の製造方法にお
    いて、前記金属堆積法はイオンビームによる描画あるい
    はレーザビームによる照射であることを特徴とする半導
    体装置の製造方法。
  6. 【請求項６】請求項４または請求項５に記載の半導体装
    置の製造方法において、前記第１の工程は、前記外部端
    子と、前記半導体チップが載置された際に該半導体チッ
    プの前記表面と該外部端子が同一平面に位置するように
    該外部端子の位置より低く位置したマウント部とが形成
    されたリードフレームを準備する工程と、前記マウント
    部に前記半導体チップを載置し、固定する工程とからな
    ることを特徴とする半導体装置の製造方法。
  7. 【請求項７】請求項４ないし請求項６のいずれか１つに
    記載の半導体装置の製造方法において、前記第１の工程
    と前記第２の工程との間に、前記半導体チップの裏面側
    及び前記外部端子の非接続側表面を樹脂封止する工程を
    有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】請求項７記載の半導体装置の製造方法にお
    いて、前記樹脂封止する工程は、前記半導体チップの前
    記表面及び前記外部端子の前記接続側表面を覆うように
    テープを貼り付ける工程と、前記半導体チップの前記裏
    面側及び前記外部端子の非接続側表面に樹脂にて覆う工
    程と、前記テープを除去する工程とを有することを特徴
    とする半導体装置の製造方法。
JP2137100A 1990-05-29 1990-05-29 半導体装置及びその製造方法 Expired - Fee Related JP2875591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2137100A JP2875591B2 (ja) 1990-05-29 1990-05-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2137100A JP2875591B2 (ja) 1990-05-29 1990-05-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0432243A JPH0432243A (ja) 1992-02-04
JP2875591B2 true JP2875591B2 (ja) 1999-03-31

Family

ID=15190861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2137100A Expired - Fee Related JP2875591B2 (ja) 1990-05-29 1990-05-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2875591B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
US7131183B2 (en) * 2004-04-26 2006-11-07 Ford Motor Company Screw in high voltage housing terminal for ignition coil
JP5026113B2 (ja) * 2007-03-08 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法。

Also Published As

Publication number Publication date
JPH0432243A (ja) 1992-02-04

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US4974057A (en) Semiconductor device package with circuit board and resin
JP3142723B2 (ja) 半導体装置及びその製造方法
JP2811170B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
JP2001024135A (ja) 半導体装置の製造方法
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
JP2000243887A (ja) 半導体装置とその製造方法
US6181560B1 (en) Semiconductor package substrate and semiconductor package
JPH08250641A (ja) 半導体装置とその製造方法
JPH0455341B2 (ja)
JP3478139B2 (ja) リードフレームの製造方法
JP3269025B2 (ja) 半導体装置とその製造方法
JP2875591B2 (ja) 半導体装置及びその製造方法
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4334047B2 (ja) 半導体装置とその製造方法
JPH07307409A (ja) 半導体装置及びその製造方法
US5309016A (en) Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPH0817870A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11265964A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees