JP2001024135A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001024135A
JP2001024135A JP19322599A JP19322599A JP2001024135A JP 2001024135 A JP2001024135 A JP 2001024135A JP 19322599 A JP19322599 A JP 19322599A JP 19322599 A JP19322599 A JP 19322599A JP 2001024135 A JP2001024135 A JP 2001024135A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
manufacturing
frame material
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19322599A
Other languages
English (en)
Other versions
JP3780122B2 (ja
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP19322599A priority Critical patent/JP3780122B2/ja
Publication of JP2001024135A publication Critical patent/JP2001024135A/ja
Application granted granted Critical
Publication of JP3780122B2 publication Critical patent/JP3780122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 比較的安価に製造可能な半導体装置の製造方
法を提供する。 【解決手段】 リードフレーム材２１の表裏面側のワイ
ヤボンディング部１２、外枠１７の一部又は全部、及び
外部接続端子部１３とに貴金属めっき層２２、２３を形
成し、リードフレーム材２１の裏面側に耐エッチングレ
ジスト膜２４を形成した後、リードフレーム材２１の表
面側に所定深さのハーフエッチング加工を行う。そし
て、リードフレーム材２１の表側に半導体素子１１を搭
載した後、ワイヤボンディングを行って、表面側の樹脂
封止を行う。この後、リードフレーム材２１の裏面側の
耐エッチングレジスト膜２４を除去してエッチング加工
を行って、外部接続端子部１３を突出及び独立させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＳＰ（チップサ
イズドパッケージ）の半導体装置の製造方法に係り、特
に、外部接続端子部が封止樹脂の底面側に突出した半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の小型の要請から、ポリイミ
ド樹脂テープと半田ボールを用いたテープ−ＣＳＰ型の
半導体装置や、ベースメタルを使用したＢＣＣ（バンプ
チップキャリア）型の半導体装置が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、テープ
−ＣＳＰ型の半導体装置においては、ポリイミド樹脂テ
ープが高価であり、軟質のためにストリップ搬送に適し
ていないという問題がある。また、ＢＣＣ型の半導体装
置においては、ベースメタルをエッチングによってリム
ーブすると固片になってしまうので、モールド面を粘着
テープで固定する必要があり、コスト高となるという問
題がある。本発明はかかる事情に鑑みてなされたもの
で、比較的安価に製造可能な半導体装置の製造方法を提
供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う本発明に
係る半導体装置の製造方法は、リードフレーム材の表面
側に搭載予定の半導体素子を囲んで形成されるワイヤボ
ンディング部及びこれを囲む外枠の一部又は全部と、前
記ワイヤボンディング部に対応して前記リードフレーム
材の裏面側に形成される外部接続端子部とに貴金属めっ
き層を形成する第１工程と、前記リードフレーム材の裏
面側に耐エッチングレジスト膜を形成した後、表面側に
形成された前記貴金属めっき層をレジストマスクとして
表面側から該リードフレーム材に所定深さのエッチング
加工を行い、前記外枠の一部又は全部とワイヤボンディ
ング部とを突出させる第２工程と、前記リードフレーム
材に前記半導体素子を接着剤を介して搭載した後、該半
導体素子の電極パッド部とそれぞれ対応する前記ワイヤ
ボンディング部との間をボンディングワイヤによって接
続し電気的導通回路を形成する第３工程と、前記半導体
素子、前記ボンディングワイヤ、及び前記突出した外枠
を含む前記リードフレーム材の表面側を樹脂封止する第
４工程と、前記耐エッチングレジスト膜が除去された前
記リードフレーム材の裏面側に、裏面側に形成された前
記貴金属めっき層をレジストマスクとしてエッチング加
工を行って、前記外部接続端子部を突出させて独立させ
る第５工程とを有している。なお、個別の製品となる半
導体装置は最終的には、外枠の一部を残して外枠から分
離されることになる。また、第２工程において貴金属め
っき層をレジストマスクとしたが、貴金属めっき層を含
む表面側に耐エッチングレジスト膜を形成してエッチン
グ加工を行うことも可能であるが、処理工程が増えるこ
とになる。
【０００５】ここで、本発明に係る半導体装置の製造方
法おいて、前記貴金属めっき層は、前記リードフレーム
材の表面及び裏面を耐めっき性のフォトレジスト膜で覆
った後、該貴金属めっき層が形成される部分の露光処理
及びこれに続く現像処理を行って該リードフレーム材の
露出を行った後に、貴金属めっきを行って形成するのが
好ましい。また、本発明に係る半導体装置の製造方法に
おいて、前記貴金属めっき層は、直接又は下地めっき層
を介して形成されたＡｇ、Ａｕ、Ｐｄから選択された一
種類の貴金属からなるのが好ましい。本発明に係る半導
体装置の製造方法において、前記ワイヤボンディング部
及びこれに符合する前記外部接続端子部はエリアアレー
状、即ち、外部接続端子部を全体として格子点状、又は
中央部に空間部を形成して周囲が格子点状に形成するの
が好ましい。そして、本発明に係る半導体装置の製造方
法において、前記接着剤には導電性接着剤又は絶縁性接
着剤のいずれも適用可能であるが、導電性接着剤を使用
する場合には、Ａｇ・エポキシ系樹脂からなる接着剤を
使用するのが好ましい。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の一実施の形
態に係る半導体装置の製造方法の製造工程図、図２
（Ａ）、（Ｂ）はそれぞれ同方法で製造された半導体装
置の説明図、図３は同方法で製造された半導体装置の使
用状態を示す断面図である。
【０００７】図１〜図３に示すように、本発明の一実施
の形態に係る半導体装置の製造方法によって製造された
半導体装置１０は、中央に半導体素子１１を、その周辺
にエリアアレー状（図２参照）に、上面側（表面側）が
ワイヤボンディング部１２となって下面側（裏面側）が
外部接続端子部１３となった導体端子１４を配置してい
る。ワイヤボンディング部１２と半導体素子１１の各電
極パッド１５はボンディングワイヤ１６で電気的に連結
されている。周囲にある導体からなる外枠１７を含め
て、半導体素子１１、ボンディングワイヤ１６、及び導
体端子１４の上半分は封止樹脂１８で樹脂封止されてい
る。外部接続端子部１３には半田濡れ性の良いめっきが
下部に設けられ、他の基板１９上に設けられたクリーム
半田の溶融によって、図３に示すように、他の基板１９
との電気的な接続が行われている。半導体素子１１の底
面側には導電性接着剤２０が塗布され、これによって、
半導体素子１１からの熱放散を促進している。
【０００８】続いて、図１（Ａ）〜（Ｅ）を参照しなが
ら、この半導体装置１０の製造方法について説明する。
図１（Ａ）に示すように、板状のリードフレーム材２１
の表面側に、中央に搭載予定の半導体素子１１を囲んで
形成されるワイヤボンディング部１２及びこれを囲む外
枠１７と、ワイヤボンディング部１２に対応して裏面側
に形成される外部接続端子部１３とに貴金属めっき層２
２、２３を形成する（第１工程）。この貴金属めっき層
２２、２３の形成は、リードフレーム材２１の表面及び
裏面を耐めっき性のフォトレジスト膜で覆った後、貴金
属めっき層２２、２３が形成される部分に関する露光処
理及びこれに続く現像処理を行って該リードフレーム材
２１の部分露出を行った後に、最初にニッケル等の下地
めっき層を形成し、次に貴金属めっきを行う。このよう
に、下地めっき層を介してＡｇ、Ａｕ、Ｐｄから選択さ
れた一種類の貴金属で貴金属めっき層２２、２３を形成
することによって、リードフレーム材２１に銅等を使用
する場合のボンダビリティの確保と半田濡れ性の確保を
維持している。
【０００９】次に、図１（Ｂ）に示すように、リードフ
レーム材２１の裏面側に耐エッチングレジスト膜２４を
形成した後、表面側に形成された貴金属めっき層２２を
レジストマスクとして表面側から該リードフレーム材２
１に所定深さのエッチング加工（ハーフエッチング）を
行う。これによって、外枠１７とワイヤボンディング部
１２とを突出させることができる（第２工程）。
【００１０】そして、図１（Ｃ）に示すように、ハーフ
エッチングされたリードフレーム材２１の表面側中央に
半導体素子１１をＡｇ・エポキシ系樹脂からなる接着剤
２０を介して搭載した後、半導体素子１１の電極パッド
部１５とそれぞれ対応するワイヤボンディング部１２と
の間をボンディングワイヤ１６によって接続し、電気的
導通回路を形成する（第３工程）。この後、図１（Ｄ）
に示すように、半導体素子１１、ボンディングワイヤ１
６、及び突出した外枠１７を含むリードフレーム材２１
の表面側を封止樹脂１８で樹脂封止する（第４工程）。
【００１１】以上の処理が終わった後、リードフレーム
材２１の裏面側に貼着していた耐エッチングレジスト膜
２４を除去するが、これは組み立て工程の前に行っても
よい。更に、図１（Ｅ）に示すように、リードフレーム
材２１の裏面側に、裏面側に形成された貴金属めっき層
２３をレジストマスクとしてエッチング加工を行って、
外部接続端子部１３を突出させると共に、隣り合う外部
接続端子部１３を電気的に独立させる（第５工程）。こ
の後、外枠１７の分離を行って、独立した半導体装置１
０が製造される。
【００１２】前記実施の形態においては、半導体素子１
１の接着剤２０としてＡｇ・エポキシ系の接着剤を用い
たが、その他の導電性の接着剤又は絶縁性の接着剤であ
っても本発明は適用される。半導体装置の製造過程にあ
っては、半導体装置に残る外枠は周囲の外枠本体に実質
的に連結されている必要があるので、外枠全体の全部の
表面に貴金属めっき層を形成する必要はなく、外枠の一
部（即ち、連結部分のみ）に貴金属めっき層を形成する
のが好ましい。また、前記実施の形態においては、耐エ
ッチングレジスト膜の除去は、第５工程によって行った
が、第２工程が完了した後、裏面側のハーフエッチング
を行う前であれば、何時行ってもよく、この場合も本発
明は適用される。
【００１３】
【発明の効果】請求項１〜５記載の半導体装置の製造方
法においては、従来のように、ポリイミド樹脂テープや
粘着テープを使用することなく、半導体装置を製造でき
る。従って、ポリイミド樹脂テープや粘着テープを使用
することによる半導体装置の製造上の問題を避けて、比
較的安価に半導体装置の製造が可能となる。特に、請求
項２記載の半導体装置の製造方法においては、貴金属め
っき層の形成が容易となり、同時に多数のリードフレー
ム材に同一の処理を行うことが可能となる。請求項３記
載の半導体装置の製造方法においては、貴金属めっき層
をレジストマスクとしているので、更にレジスト膜を形
成する必要がなく、更に、貴金属めっき層はそのままワ
イヤボンディング部又は外部接続端子部として使用でき
る。請求項４記載の半導体装置の製造方法においては、
外部接続端子部がエリアアレー状に配置されているの
で、他の基板との接合が容易となる。そして、請求項５
記載の半導体装置の製造方法においては、半導体素子を
Ａｇ・エポキシ系の樹脂で接合しているので、より有効
な放熱性を確保できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の製造
方法の製造工程図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同方法で製造された
半導体装置の説明図である。
【図３】同方法で製造された半導体装置の使用状態を示
す断面図である。
【符号の説明】
１０：半導体装置、１１：半導体素子、１２：ワイヤボ
ンディング部、１３：外部接続端子部、１４：導体端
子、１５：電極パッド、１６：ボンディングワイヤ、１
７：外枠、１８：封止樹脂、１９：他の基板、２０：Ａ
ｇ・エポキシ系の接着剤、２１：リードフレーム材、２
２、２３：貴金属めっき層、２４：耐エッチングレジス
ト膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム材の表面側に搭載予定の
    半導体素子を囲んで形成されるワイヤボンディング部及
    びこれを囲む外枠の一部又は全部と、前記ワイヤボンデ
    ィング部に対応して前記リードフレーム材の裏面側に形
    成される外部接続端子部とに貴金属めっき層を形成する
    第１工程と、前記リードフレーム材の裏面側に耐エッチ
    ングレジスト膜を形成した後、表面側に形成された前記
    貴金属めっき層をレジストマスクとして表面側から該リ
    ードフレーム材に所定深さのエッチング加工を行い、前
    記外枠の一部又は全部とワイヤボンディング部とを突出
    させる第２工程と、前記リードフレーム材に前記半導体
    素子を接着剤を介して搭載した後、該半導体素子の電極
    パッド部とそれぞれ対応する前記ワイヤボンディング部
    との間をボンディングワイヤによって接続し電気的導通
    回路を形成する第３工程と、前記半導体素子、前記ボン
    ディングワイヤ、及び前記突出した外枠を含む前記リー
    ドフレーム材の表面側を樹脂封止する第４工程と、前記
    耐エッチングレジスト膜が除去された前記リードフレー
    ム材の裏面側に、裏面側に形成された前記貴金属めっき
    層をレジストマスクとしてエッチング加工を行って、前
    記外部接続端子部を突出させて独立させる第５工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記貴金属めっき層は、前記リードフレーム材
    の表面及び裏面を耐めっき性のフォトレジスト膜で覆っ
    た後、該貴金属めっき層が形成される部分の露光処理及
    びこれに続く現像処理を行って該リードフレーム材の露
    出を行った後に、貴金属めっきを行って形成されている
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２記載の半導体装置の製造
    方法において、前記貴金属めっき層は、直接又は下地め
    っき層を介して形成されたＡｇ、Ａｕ、Ｐｄから選択さ
    れた一種類の貴金属からなることを特徴とする半導体装
    置の製造方法。
  4. 【請求項４】 請求項１〜３のいずれか１項に記載の半
    導体装置の製造方法において、前記ワイヤボンディング
    部及びこれに符合する前記外部接続端子部はエリアアレ
    ー状に配置されていることを特徴とする半導体装置の製
    造方法。
  5. 【請求項５】 請求項１〜４のいずれか１項に記載の半
    導体装置の製造方法において、前記接着剤は、Ａｇ・エ
    ポキシ系樹脂からなる導電性接着剤であることを特徴と
    する半導体装置の製造方法。
JP19322599A 1999-07-07 1999-07-07 半導体装置の製造方法 Expired - Lifetime JP3780122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19322599A JP3780122B2 (ja) 1999-07-07 1999-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19322599A JP3780122B2 (ja) 1999-07-07 1999-07-07 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005214601A Division JP3947750B2 (ja) 2005-07-25 2005-07-25 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2001024135A true JP2001024135A (ja) 2001-01-26
JP3780122B2 JP3780122B2 (ja) 2006-05-31

Family

ID=16304409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19322599A Expired - Lifetime JP3780122B2 (ja) 1999-07-07 1999-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3780122B2 (ja)

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
JP2003078100A (ja) * 2001-09-06 2003-03-14 Sony Corp 半導体装置及びその製造方法
JP2004031388A (ja) * 2002-06-21 2004-01-29 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US6780679B2 (en) 2002-03-20 2004-08-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2005197744A (ja) * 2004-01-08 2005-07-21 Internatl Business Mach Corp <Ibm> 電子パッケージ
JP2005522860A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ キャリヤ、キャリヤを製造する方法および電子機器
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
WO2007018237A1 (ja) * 2005-08-10 2007-02-15 Mitsui High-Tec, Inc. 半導体装置及びその製造方法
JP2007281510A (ja) * 2001-05-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2008509541A (ja) * 2004-05-11 2008-03-27 ジーイーエム サービシズ インコーポレーティッド 化学的に向上させたパッケージシンギュレーション法
KR100866402B1 (ko) 2007-02-12 2008-11-03 (주) 엔지온 반도체 장치 및 반도체 장치 제조 방법
JP2009016608A (ja) * 2007-07-05 2009-01-22 Mitsui High Tec Inc 半導体装置及びその製造方法
WO2010036051A2 (en) * 2008-09-25 2010-04-01 Lg Innotek Co., Ltd. Structure and manufacture method for multi-row lead frame and semiconductor package
JP2010161320A (ja) * 2009-01-09 2010-07-22 Mitsui High Tec Inc 半導体装置及びその製造方法
KR100989007B1 (ko) 2002-04-11 2010-10-20 엔엑스피 비 브이 반도체 디바이스
US7858443B2 (en) 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
KR101014505B1 (ko) * 2007-07-31 2011-02-14 세이코 엡슨 가부시키가이샤 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
JP2011091326A (ja) * 2009-10-26 2011-05-06 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2011100899A (ja) * 2009-11-06 2011-05-19 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2011108818A (ja) * 2009-11-17 2011-06-02 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法
KR101041004B1 (ko) 2008-10-22 2011-06-16 엘지이노텍 주식회사 다열형 리드리스 프레임 및 반도체 패키지의 제조방법
JP2011181964A (ja) * 2001-06-19 2011-09-15 Sumitomo Metal Mining Co Ltd リードフレーム及びその製造方法
US8072053B2 (en) 2009-03-06 2011-12-06 Kaixin Inc. Leadless integrated circuit package having electrically routed contacts
KR101095530B1 (ko) * 2008-08-12 2011-12-19 엘지이노텍 주식회사 리드프레임 반도체 패키지 및 그 제조방법
US8106492B2 (en) 2009-04-10 2012-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
JPWO2010052973A1 (ja) * 2008-11-05 2012-04-05 株式会社三井ハイテック 半導体装置の製造方法
KR101139971B1 (ko) * 2008-10-14 2012-04-30 엘지이노텍 주식회사 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
US8237250B2 (en) 2008-08-21 2012-08-07 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
KR101186879B1 (ko) * 2010-05-11 2012-10-02 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
US8349656B2 (en) 2009-09-09 2013-01-08 Mitsui High-Tec, Inc. Manufacturing method of leadframe and semiconductor device
JP2013062549A (ja) * 2013-01-08 2013-04-04 Mitsui High Tec Inc 半導体装置の製造方法
KR101250379B1 (ko) * 2008-04-04 2013-04-05 엘지이노텍 주식회사 반도체 패키지의 다열 리드프레임 및 그 제조방법
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8531017B2 (en) 2010-09-14 2013-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages having increased input/output capacity and related methods
US8592962B2 (en) 2010-10-29 2013-11-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with protective layer and related methods
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US8680657B2 (en) 2008-11-25 2014-03-25 Mitsui High-Tec, Inc. Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof
JP2014086686A (ja) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板
US8785253B2 (en) 2009-04-03 2014-07-22 Kaixin, Inc. Leadframe for IC package and method of manufacture
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
CN105023988A (zh) * 2014-04-25 2015-11-04 日月光半导体制造股份有限公司 发光半导体封装及相关方法
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
JP2017011101A (ja) * 2015-06-22 2017-01-12 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP2017010961A (ja) * 2015-06-16 2017-01-12 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
JP2017168689A (ja) * 2016-03-16 2017-09-21 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP2017168691A (ja) * 2016-03-16 2017-09-21 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
US10043739B2 (en) 2015-10-30 2018-08-07 Shinko Electric Industries Co., Ltd. Semiconductor device and leadframe
US10622286B2 (en) 2017-01-17 2020-04-14 Ohkuchi Materials Co., Ltd. Lead frame and method for manufacturing the same
JP2020113656A (ja) * 2019-01-11 2020-07-27 株式会社デンソー 電子装置およびその製造方法
CN115020245A (zh) * 2022-08-08 2022-09-06 江苏长晶浦联功率半导体有限公司 一种芯片悬空封装制作方法及封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128999B1 (ko) * 2010-07-08 2012-03-23 엘지이노텍 주식회사 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
US7554182B2 (en) 2001-04-13 2009-06-30 Yamaha Corporation Semiconductor device and package, and method of manufacturer therefor
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007281510A (ja) * 2001-05-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2011181964A (ja) * 2001-06-19 2011-09-15 Sumitomo Metal Mining Co Ltd リードフレーム及びその製造方法
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP2003078100A (ja) * 2001-09-06 2003-03-14 Sony Corp 半導体装置及びその製造方法
JP4674427B2 (ja) * 2001-09-06 2011-04-20 ソニー株式会社 半導体装置の製造方法
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7160759B2 (en) 2001-12-14 2007-01-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US7507606B2 (en) 2001-12-14 2009-03-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6780679B2 (en) 2002-03-20 2004-08-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2005522860A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ キャリヤ、キャリヤを製造する方法および電子機器
KR100989007B1 (ko) 2002-04-11 2010-10-20 엔엑스피 비 브이 반도체 디바이스
JP2004031388A (ja) * 2002-06-21 2004-01-29 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005197744A (ja) * 2004-01-08 2005-07-21 Internatl Business Mach Corp <Ibm> 電子パッケージ
JP2008509541A (ja) * 2004-05-11 2008-03-27 ジーイーエム サービシズ インコーポレーティッド 化学的に向上させたパッケージシンギュレーション法
WO2007018237A1 (ja) * 2005-08-10 2007-02-15 Mitsui High-Tec, Inc. 半導体装置及びその製造方法
US8003444B2 (en) 2005-08-10 2011-08-23 Mitsui High-Tec, Inc. Semiconductor device and manufacturing method thereof
KR101089449B1 (ko) * 2005-08-10 2011-12-07 가부시키가이샤 미츠이하이테크 반도체 장치 및 그 제조 방법
KR100866402B1 (ko) 2007-02-12 2008-11-03 (주) 엔지온 반도체 장치 및 반도체 장치 제조 방법
JP2009016608A (ja) * 2007-07-05 2009-01-22 Mitsui High Tec Inc 半導体装置及びその製造方法
KR101014505B1 (ko) * 2007-07-31 2011-02-14 세이코 엡슨 가부시키가이샤 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
KR101250379B1 (ko) * 2008-04-04 2013-04-05 엘지이노텍 주식회사 반도체 패키지의 다열 리드프레임 및 그 제조방법
KR101095530B1 (ko) * 2008-08-12 2011-12-19 엘지이노텍 주식회사 리드프레임 반도체 패키지 및 그 제조방법
US8237250B2 (en) 2008-08-21 2012-08-07 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
WO2010036051A2 (en) * 2008-09-25 2010-04-01 Lg Innotek Co., Ltd. Structure and manufacture method for multi-row lead frame and semiconductor package
US8659131B2 (en) 2008-09-25 2014-02-25 Lg Innotek Co., Ltd. Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut
CN102224586A (zh) * 2008-09-25 2011-10-19 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
WO2010036051A3 (en) * 2008-09-25 2010-07-22 Lg Innotek Co., Ltd. Structure and manufacture method for multi-row lead frame and semiconductor package
KR101139971B1 (ko) * 2008-10-14 2012-04-30 엘지이노텍 주식회사 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
KR101041004B1 (ko) 2008-10-22 2011-06-16 엘지이노텍 주식회사 다열형 리드리스 프레임 및 반도체 패키지의 제조방법
JPWO2010052973A1 (ja) * 2008-11-05 2012-04-05 株式会社三井ハイテック 半導体装置の製造方法
US8680657B2 (en) 2008-11-25 2014-03-25 Mitsui High-Tec, Inc. Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof
JP2010161320A (ja) * 2009-01-09 2010-07-22 Mitsui High Tec Inc 半導体装置及びその製造方法
US8072053B2 (en) 2009-03-06 2011-12-06 Kaixin Inc. Leadless integrated circuit package having electrically routed contacts
US8497159B2 (en) 2009-03-06 2013-07-30 Kaixin, Inc. Method of manufacturing leadless integrated circuit packages having electrically routed contacts
US7858443B2 (en) 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8736037B2 (en) 2009-03-09 2014-05-27 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8785253B2 (en) 2009-04-03 2014-07-22 Kaixin, Inc. Leadframe for IC package and method of manufacture
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8106492B2 (en) 2009-04-10 2012-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
US8349656B2 (en) 2009-09-09 2013-01-08 Mitsui High-Tec, Inc. Manufacturing method of leadframe and semiconductor device
JP2011091326A (ja) * 2009-10-26 2011-05-06 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
US8258608B2 (en) 2009-10-26 2012-09-04 Mitsui High-Tec, Inc. Lead frame and intermediate product of semiconductor device
JP2011100899A (ja) * 2009-11-06 2011-05-19 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2011108818A (ja) * 2009-11-17 2011-06-02 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法
KR101186879B1 (ko) * 2010-05-11 2012-10-02 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
US8531017B2 (en) 2010-09-14 2013-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages having increased input/output capacity and related methods
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
US8592962B2 (en) 2010-10-29 2013-11-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with protective layer and related methods
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8994156B2 (en) 2011-07-06 2015-03-31 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement elements
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
US10177283B2 (en) 2012-03-16 2019-01-08 Advanced Semiconductor Engineering, Inc. LED packages and related methods
JP2014086686A (ja) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
JP2013062549A (ja) * 2013-01-08 2013-04-04 Mitsui High Tec Inc 半導体装置の製造方法
CN105023988A (zh) * 2014-04-25 2015-11-04 日月光半导体制造股份有限公司 发光半导体封装及相关方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
JP2017010961A (ja) * 2015-06-16 2017-01-12 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP2017011101A (ja) * 2015-06-22 2017-01-12 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
US10043739B2 (en) 2015-10-30 2018-08-07 Shinko Electric Industries Co., Ltd. Semiconductor device and leadframe
JP2017168689A (ja) * 2016-03-16 2017-09-21 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP2017168691A (ja) * 2016-03-16 2017-09-21 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
US10622286B2 (en) 2017-01-17 2020-04-14 Ohkuchi Materials Co., Ltd. Lead frame and method for manufacturing the same
JP2020113656A (ja) * 2019-01-11 2020-07-27 株式会社デンソー 電子装置およびその製造方法
JP7172617B2 (ja) 2019-01-11 2022-11-16 株式会社デンソー 電子装置およびその製造方法
CN115020245A (zh) * 2022-08-08 2022-09-06 江苏长晶浦联功率半导体有限公司 一种芯片悬空封装制作方法及封装结构

Also Published As

Publication number Publication date
JP3780122B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US6586834B1 (en) Die-up tape ball grid array package
JP3521758B2 (ja) 半導体装置の製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
JP2005317998A5 (ja)
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP4091050B2 (ja) 半導体装置の製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JPH10116935A (ja) 半導体装置及びその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2007157846A (ja) 半導体装置の製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP4137981B2 (ja) 半導体装置の製造方法
JP3574025B2 (ja) 回路装置およびその製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4243178B2 (ja) 半導体装置の製造方法
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP2954108B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050905

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060306

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3780122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term