JP2011181964A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2011181964A
JP2011181964A JP2011136246A JP2011136246A JP2011181964A JP 2011181964 A JP2011181964 A JP 2011181964A JP 2011136246 A JP2011136246 A JP 2011136246A JP 2011136246 A JP2011136246 A JP 2011136246A JP 2011181964 A JP2011181964 A JP 2011181964A
Authority
JP
Japan
Prior art keywords
lead frame
lead
metal plate
plating
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011136246A
Other languages
English (en)
Other versions
JP5531172B2 (ja
Inventor
Kazunori Iitani
一則 飯谷
Yoichiro Hamada
陽一郎 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2011136246A priority Critical patent/JP5531172B2/ja
Publication of JP2011181964A publication Critical patent/JP2011181964A/ja
Application granted granted Critical
Publication of JP5531172B2 publication Critical patent/JP5531172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】パラジウムの使用量を最少に抑えて安価なリードフレームを提供すると共に、不具合を少なくしたリードフレームの製造方法を提供すること。
【解決手段】金属板1より成形されるリードフレームにおいて、半導体素子搭載側の表面と基板実装側の表面のみにパラジウム鍍金1aが施されていて、成形されたリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除いた実装不要部分及び側面には鍍金が施されていない
【選択図】 図1

Description

本発明は、半導体装置に用いられるリードフレームとその製造方法に関する。
従来、リードフレームは、金属板からエッチング加工やプレス加工によってリードフレーム形状に成形され、全面にパラジウム鍍金をした後所定位置に半導体素子を搭載し、これを樹脂封止した後金型等を用いて個片にカットされ、ICチップ等の電子部品として実用に供されていた。
近年、リードフレームの仕様は、環境への影響を考慮して、鉛が含まれる外装半田鍍金を止めてリードフレーム全面にパラジウム鍍金を施したものとなっている。しかし、パラジウムは高価な金属材料であるため、全面にパラジウム鍍金を施すことにより、製品コストを上昇させてしまうという問題点があった。
本発明は、従来技術の有するこのような問題点に鑑みてなされたものであり、その目的とするところは、パラジウムの使用量を最少に抑えて安価なリードフレームを提供すると共に、不具合をなくしたリードフレームの製造方法を提供することにある。
上記の目的を達成するため、本発明によるリードフレームは、金属板より成形されるリードフレームにおいて、半導体素子搭載側の表面と基板実装側の表面のみにパラジウム鍍金が施されていて、成形されたリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除いた実装不要部分及び側面には鍍金が施されていないことを特徴としている。
また、本発明によるリードフレームは、金属板より成形されるリードフレームにおいて、半導体素子搭載側の表面の半導体素子が搭載されるパッド部と基板実装側の表面の半田で接合される部分のみにパラジウム鍍金が施されていて、成形されたリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除いた実装不要部分及び側面には鍍金が施されていないことを特徴としている。
これにより、パラジウム鍍金が施される面積は最少限となるので、全面にパラジウム鍍金を施していた従来のリードフレームに比べて、安価なリードフレームを提供できる。
また、本発明によるリードフレームの製造方法は、金属板を成形してリードフレーム素材を準備し、該リードフレーム素材の半導体素子が搭載されるパッド部分にパラジウム鍍金を施すとともに前記リードフレーム素材の金線がボンディングされるリード部表面部分及び基板実装面側の半田で接合されるパッド部分にのみ部分的にパラジウム鍍金を施すようにしたことを特徴としている。
また、本発明によるリードフレームの製造方法は、金属板を成形してリードフレーム素材を準備し、該リードフレーム素材の半導体素子が搭載される側の表面にのみにパラジウム鍍金を施すとともに前記リードフレーム素材の基板実装側の表面にのみパラジウム鍍金を施し、前記リードフレーム素材においてリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除く実装不要部分及び側面には鍍金を施さないようにしたことを特徴としている。
また、本発明によるリードフレームの製造方法は、金属板を成形してリードフレーム素材を準備し、該リードフレーム素材の半導体素子が搭載される側の表面の半導体素子が搭載されるパッド部分のみにパラジウム鍍金を施すとともに前記リードフレーム素材の基板実装側の表面の半田で接合される部分のみにパラジウム鍍金を施し、前記リードフレーム素材においてリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除く実装不要部分及び側面には鍍金を施さないようにしたことを特徴としている。
また、本発明によるリードフレームの製造方法は、リードフレームを形成すべき金属板を準備して、該金属板の表裏面上にレジスト層を設け、該レジスト層の表面に所望のリードフレーム形状を有するマスクを例えば密接し、露光し、現像して鍍金を施すためのマスクを作成した後、露出した金属板表面に鍍金を施して、少なくともパラジウム層を含む鍍金層を設け、次にレジスト層を除去し、前記鍍金層をエッチングレジストとして用いて金属板をエッチングし、該エッチング処理により前記金属板の要エッチング部分が貫通する前にエッチング処理を停止し、前記金属板の裏面をテープでマスクし、再びエッチング処理を施すことにより前記金属板部分の要エッチング部分を貫通させて、前記テープにより多数のリード部等が個々独立した位置関係に保持されるようにした。
また、本発明によるリードフレームの製造方法は、リードフレームを形成すべき金属板を準備して、該金属板の表裏面上にレジスト層を設け、該レジスト層の表面に所望のリードフレーム形状を有するマスクを例えば密接し、露光し、現像してエッチングマスクを作成した後、露出した金属板部をエッチングして除去し、リードフレーム形状を形成し、次いで、この表裏面に鍍金を施して、少なくともパラジウム層を含む鍍金層を設けるようにした。
また、本発明によるリードフレームの製造方法は、リードフレームを形成すべき金属板を準備して、該金属板の表裏面上にレジスト層を設け、該レジスト層の表面に所望のリードフレーム形状を有するマスクを例えば密接し、露光し、現像して鍍金を施すためのマスクを作成した後、露出した金属板表面に鍍金を施して、少なくともパラジウム層を含む鍍金層を設け、次にレジスト層を除去し、前記鍍金層をエッチングレジストとして用いて金属板をエッチングして、多数のリード部,パッド部その他の形状を形成するようにした。
これにより、全面にパラジウム鍍金を施していた従来のリードフレームに比べて安価なリードフレームを提供できるばかりか、リードフレームの所定位置に半導体素子を搭載し樹脂封止した後、これを個片にすべくダイシング等によりカットする際、切断されるべき金属部分はエッチング処理により既に溶解しているため樹脂のみを切断すれば済み、従来のリードフレームにおけるようにリード抜けや樹脂破損等の不具合を生じないリードフレームを提供することが出来る。
上述の如く本発明によれば、従来方法による場合に比べて遥かに安価なリードフレームを提供できるばかりか、リード抜けや樹脂破損などの不具合を生じないリードフレームを提供することが出来る。
本発明に係るリードフレームの製造方法の一実施例を示す工程図である。 本発明に係るリードフレームの製造方法の他の実施例を示す工程図である。 本発明に係るリードフレームの製造方法の更に他の実施例を示す工程図である。 本発明に係るリードフレームの製造方法の更に他の実施例を示す工程図である。
以下、本発明の実施の形態を図示した実施例に基づき説明する。
実施例1
図1は、本発明に係るリードフレームの製造方法の一実施例を示す工程図である。図中、1はリードフレームを形成すべき銅板等の金属板、2は金属板1の表裏面上に設置されたドライフィルム、3は金属板1の表面上に設置されたドライフィルム2上に被せられていて遮光剤を用いてリードフレームパターン3aを形成してなるガラスマスク、4は金属板1の裏面上に設置されたドライフィルム2上に被せられていて金属板1を挟んでリードフレームパターン3aと対称に遮光剤を用いてリードフレームパターン4aを形成してなるガラスマスク、5,6は所要の遮光パターンを成形してなるガラスマスク、7は金属板1を挟んで対向設置された複数のエッチング液噴射ノズルである。
次にリードフレームの製造工程を順を追って説明する。先ず、図1(a)に示すように、金属板1の表裏面全面にフォトレジストとしての役目をするドライフィルム2を設置した後、リードフレームパターン3a,4aを有するガラスマスク3,4をパターンを位置合わせした状態で表裏面上に被せて、この両面をガラスマスク3,4を介して紫外光で露光する。
露光後ガラスマスク3,4を外してドライフィルム付金属板1を現像液に漬けて現像すれば、図1(b)に示すように紫外光の当たった部分即ち金線接合部や半導体素子搭載部などパラジウム鍍金を施す必要のある部分のドライフィルム2のみが除去される。
次に、これを鍍金槽に入れて図1(c)に拡大して示すようにニッケル(Ni),パラジウム(Pd),金(Au)など順次必要な部分に必要な鍍金を行う。かくして、ドライフィルム2を剥離することにより、図1(d)に示すような断面形状の鍍金層1a付き金属板1を得ることが出来る。
このようにして得られた鍍金層1a付き金属板1の表裏面全体に再びドライフィルム2を設置し、これに、図1(e)に示すように、鍍金を施した部分のみが遮光されるようにパターンを形成したガラスマスク5,6を被せて、両面を再び紫外光で露光する。そして、図1(b)で説明したのと同様にして現像を行い、図1(f)に示したような断面形状を有する鍍金層1a付き金属板1を得る。
この鍍金層1a付き金属板1の両表面に、図1(g)に示す如く、噴射ノズル7によりエッチング液を吹き付けてエッチング処理を行う。このエッチング処理により、鍍金の施されていない部分の金属は溶解除去されて、最後にドライフィルム2を剥離することにより、図1(h)に示すような断面形状を有する即ち必要最少限の部分のみに鍍金の施された一駒分のリードフレームが得られる。
図1(a)〜(h)に至る各工程は、リードフレームの何駒分かを含む長さの金属板が適宜のコンベアーで搬送されることにより連続的に実行され、工程の最後で裁断されて個々のリードフレームが完成する。この説明から明らかなように、各リードフレームには表裏面の必要個所にのみパラジウム鍍金が施される結果となる。
実施例2
図2は、本発明に係るリードフレームの製造方法の他の実施例を示す工程図である。図中、図1で用いたのと実質上同一の部材及び部分には同一符号が付されており、それらについての説明は省略されている。図1との比較で明らかなように、図2(a),(b),(c)及び(d)で示される各工程は、図1のそれらと同じであるので説明は省略し、図2(e)以降に示されている工程について説明する。
図2(e)に示されるように、鍍金層1a付き金属板1の両面には、噴射ノズル7によりエッチング液を吹き付けられてエッチング処理が行なわれる。このエッチング処理は、鍍金の施されていない部分の金属が殆ど溶解除去されて極薄となる程度まで行われる。
かくして得られた鍍金層1a付き金属板1の一側全面に、図2(f)に示すようにテープ8を貼着した後、図2(g)に示すようにテープ8の貼着されていない側から、再び噴射ノズル7によりエッチング液を吹き付けてエッチング処理を行ない、極薄にされた鍍金の施されていない金属部分(リード部を繋ぐタイバーや吊りリード部等の組み立て後切断される不要部分)を完全に溶解除去する。この場合、残った鍍金の施されている金属部分即ち半導体素子が搭載されるパッド部やリード部等の必要部分は、図2(h)に示されるように、テープ8により相対位置関係が崩れることなく確実に保持される。
実施例3
図3は、本発明に係るリードフレームの製造方法の更に他の実施例を示す工程図である。図中、図1で用いたのと実質上同一の部材及び部分には同一符号が付されており、それらについての説明は省略されている。図1との比較で明らかなように、図3(a)及び(b)で示される各工程は、図1のそれらと同じであるので説明は省略し、図3(c)以降に示されている工程について説明する。
図3(c)に示されるように、リードフレームパターンに対応してドライフィルム2が残された金属板1の両面には、噴射ノズル7によりエッチング液が吹き付けられてエッチング処理が行なわれる。このエッチング処理は、ドライフィルム2の存在しない部分の金属が溶解除去されて、図3(d)に示されるように金属板1が穴明きの状態になるまで行われる。このようにして穴明き状態にされた金属板1の両表面からドライフィルム2が剥離されて、図3(d)に示された如き横断面を有するリードフレーム素材が製作される。
かくして得られたリードフレーム素材(金属板1)の表裏面の必要個所に、図3(e)に拡大して示したようにニッケル(Ni)鍍金,パラジウム(Pd)鍍金及び金(Au)鍍金が夫々施されて、リードフレームが完成する。即ち、図3(f)に示したように、先ずリードフレーム表裏面全体に下地層としてニッケル(Ni)鍍金が施され、次に図3(g)に示したように、半導体搭載部分と金線ボンディング部分と基板実装面側の半田接合部分との必要最小限個所にのみパラジウム(Pd)鍍金が施され、最後に図3(h)に示したように、リードフレーム表裏面全体に金(Au)が施されて、リードフレームが完成する。このように、リードフレームの完成品は高価なパラジウムの使用量が最小限に抑えられており、従来のリードフレームに比べて安価となる。
実施例4
図4は、本発明に係るリードフレームの製造方法の更に他の実施例を示す工程図である。図中、図1で用いたのと実質上同一の部材及び部分には同一符号が付されており、それらについての説明は省略されている。図1との比較で明らかなように、図4(a)乃至(d)で示される各工程は、図1のそれらと同じであるので説明は省略し、図4(e)以降に示されている工程について説明する。
この実施例は、2回目の露光及び現像を行わずに、図4(e)に示されたように、図4(d)で得られた鍍金処理済みの金属板1の両面に噴射ノズル7でエッチング液を吹き付けてエッチング処理することにより製品を得るようにした点で、第1実施例とは異なる。この実施例によれば、より安価に製品を提供することが出来る。
1 金属板
1a 鍍金層
2 ドライフィルム
3,4,5,6 ガラスマスク
3a リードフレームパターン
7 エッチング液噴射ノズル
8 テープ

Claims (5)

  1. 金属板より成形されるリードフレームにおいて、半導体素子搭載側の表面と基板実装側の表面のみにパラジウム鍍金が施されていて、成形されたリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除いた実装不要部分及び側面には鍍金が施されていないことを特徴とするリードフレーム。
  2. 金属板より成形されるリードフレームにおいて、半導体素子搭載側の表面の半導体素子が搭載されるパッド部と基板実装側の表面の半田で接合される部分のみにパラジウム鍍金が施されていて、成形されたリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除いた実装不要部分及び側面には鍍金が施されていないことを特徴とするリードフレーム。
  3. 金属板を成形してリードフレーム素材を準備し、該リードフレーム素材の半導体素子が搭載されるパッド部分にパラジウム鍍金を施すとともに前記リードフレーム素材の金線がボンディングされるリード部表面部分及び基板実装面側の半田で接合されるパッド部分にのみ部分的にパラジウム鍍金を施すようにしたことを特徴とするリードフレームの製造方法。
  4. 金属板を成形してリードフレーム素材を準備し、該リードフレーム素材の半導体素子が搭載される側の表面にのみにパラジウム鍍金を施すとともに前記リードフレーム素材の基板実装側の表面にのみパラジウム鍍金を施し、前記リードフレーム素材においてリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除く実装不要部分及び側面には鍍金を施さないようにしたことを特徴とするリードフレームの製造方法。
  5. 金属板を成形してリードフレーム素材を準備し、該リードフレーム素材の半導体素子が搭載される側の表面の半導体素子が搭載されるパッド部分のみにパラジウム鍍金を施すとともに前記リードフレーム素材の基板実装側の表面の半田で接合される部分のみにパラジウム鍍金を施し、前記リードフレーム素材においてリード部の金線がボンディングされるリード部表面部分と基板実装用パッド部の半田で接合される部分を除く実装不要部分及び側面には鍍金を施さないようにしたことを特徴とするリードフレームの製造方法。
JP2011136246A 2001-06-19 2011-06-20 リードフレーム及びその製造方法 Expired - Lifetime JP5531172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011136246A JP5531172B2 (ja) 2001-06-19 2011-06-20 リードフレーム及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001185412 2001-06-19
JP2001185412 2001-06-19
JP2011136246A JP5531172B2 (ja) 2001-06-19 2011-06-20 リードフレーム及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001207316A Division JP4852802B2 (ja) 2001-06-19 2001-07-09 リードフレーム

Publications (2)

Publication Number Publication Date
JP2011181964A true JP2011181964A (ja) 2011-09-15
JP5531172B2 JP5531172B2 (ja) 2014-06-25

Family

ID=44693073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136246A Expired - Lifetime JP5531172B2 (ja) 2001-06-19 2011-06-20 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP5531172B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136564A (ja) * 2015-01-23 2016-07-28 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2016143731A (ja) * 2015-01-30 2016-08-08 Shマテリアル株式会社 リードフレーム及びその製造方法
JP2017084977A (ja) * 2015-10-28 2017-05-18 Shマテリアル株式会社 リードフレームの製造方法
JP2017168617A (ja) * 2016-03-16 2017-09-21 Shマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136564A (ja) * 2015-01-23 2016-07-28 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2016143731A (ja) * 2015-01-30 2016-08-08 Shマテリアル株式会社 リードフレーム及びその製造方法
JP2017084977A (ja) * 2015-10-28 2017-05-18 Shマテリアル株式会社 リードフレームの製造方法
JP2017168617A (ja) * 2016-03-16 2017-09-21 Shマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP5531172B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
US7521295B2 (en) Leadframe and method of manufacturing the same
JP2007103450A (ja) 配線基板およびその製造方法
JP5531172B2 (ja) リードフレーム及びその製造方法
JP4852802B2 (ja) リードフレーム
JPH04299851A (ja) 半導体装置用リードフレーム
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JP2654871B2 (ja) リードフレームの異種金属部分めっき方法
JP4507473B2 (ja) リードフレームの製造方法
JPH0669638A (ja) プリント配線板のランド部構造
JP4461651B2 (ja) リードフレームの製造方法
KR0183646B1 (ko) 반도체 리드 프레임의 도금 방법
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH07302872A (ja) 半導体装置用リードフレーム及び半導体装置用リードフレームの製造方法
JP3449047B2 (ja) リードフレーム構造体
KR100234160B1 (ko) 반도체 리드 프레임의 제조 방법
JPH06291232A (ja) リードフレーム及びその製造方法
KR100187723B1 (ko) 리드온칩(leadonchip)형반도체칩패키지의리드프레임제조방법
JP2816757B2 (ja) 半導体装置の製造方法
JP4290259B2 (ja) バンプグリッドアレイ半導体パッケージの製造方法
KR100348164B1 (ko) 스퀴지를 이용한 리드프레임의 도금형성방법
JP3230318B2 (ja) 半導体装置用リードフレーム
JP3358313B2 (ja) リードフレームの製造方法
JPH09129800A (ja) リードフレームのエッチング加工装置
JP2003163321A (ja) グランド用電極保有タイプbcc用リードフレームおよびその製造方法
JPH03283643A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5531172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term