JP4290259B2 - バンプグリッドアレイ半導体パッケージの製造方法 - Google Patents
バンプグリッドアレイ半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4290259B2 JP4290259B2 JP37032798A JP37032798A JP4290259B2 JP 4290259 B2 JP4290259 B2 JP 4290259B2 JP 37032798 A JP37032798 A JP 37032798A JP 37032798 A JP37032798 A JP 37032798A JP 4290259 B2 JP4290259 B2 JP 4290259B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- bridge
- frame
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージに係り、特にボールグリッドアレイパッケージを改善したバンプグリッドアレイパッケージ（ＢＧＡＰ；Ｂｕｍｐ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）及びその製造方法に関する。
【０００２】
【従来の技術】
通常の半導体パッケージは、パッドまたは基板の上面に半導体チップを装着し、前記基板の下面に外部回路基板と電気的に接続する接続手段を備えた形態で、樹脂などを使用して半導体チップをモールディングすることにより製造される。
【０００３】
図１は半導体パッケージの一種のボールグリッドアレイパッケージ１０を示す図である。図面を参照すれば、前記パッケージ１０の基板１３の上面に、接着剤１２により半導体チップ１１が付着されている。前記基板１３の上面及び下面にはパターン１４、１４ａが各々形成されており、これらパターン１４、１４ａは基板１３を貫通するように形成された貫通孔（１６）を通して電気的に接続されている。また、前記上面パターン１４はボンディングワイヤー１５により半導体チップ１１とワイヤーボンディングされ、前記下面パターン１４ａにはハンダボール１７が備えられている。
【０００４】
また、前記半導体チップ１１及びボンディングワイヤー１５を保護するためにエポキシ樹脂１８を使用して半導体チップ１１とボンディングワイヤー１５をモールディングする。この際、前記エポキシ樹脂１８が基板１３の上面で過度に広がらないように前記基板１３の所定位置にはダム１９が形成される。
【０００５】
前記ボールグリッドアレイパッケージ１０の組立において、０．７５ｍｍ以下の直径を有する前記ハンダボール１７は基板１３の下面パターン１４ａ上に置かれた後、高温でハンダ付けすることでパターン１４ａに接着される。
【０００６】
しかし、前記ハンダボール１７接着のためにハンダボール１７をパターン１４ａ上に位置整合させて配置しようとする時、ハンダボール１７が動く可能性が高く、ハンダボール１７の整合不良、隣接ハンダボールとの接合によるダブルボールの発生及びハンダボールの離脱などの問題点が発生することがある。
【０００７】
【発明が解決しようとする課題】
本発明は前記問題点を解決するためになされたものであって、円筒形または断面形状が一定のバンプと、これを支持するフレームを用いることにより安定に半導体パッケージを製造する方法及びその方法により製造された半導体パッケージを提供することをその目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明によれば、
（ａ）多数のバンプと前記バンプを連結して支持するブリッジを金属フレームに形成する段階と、
（ｂ）前記バンプに液状ハンダを塗布する段階と、
（ｃ）パターンが形成された半導体基板に対して前記バンプが前記パターンの位置にくるように前記フレームを配置させる段階と、
（ｄ）前記バンプを前記パターンにハンダ付けする段階と、
（ｅ）前記バンプとブリッジの連結部を破断して前記バンプを前記フレームから分離する段階とを含むことを特徴とする半導体パッケージの製造方法が提供される。
【０００９】
或る実施例では、前記段階（ａ）が、
前記金属フレームに感光物質を塗布する段階と、
前記バンプとブリッジに対応するパターンが形成されたマスクを用いて前記金属フレームを露光する段階と、
前記金属フレームを現像する段階と、
前記金属フレームをエッチングして前記バンプ及びブリッジを形成する段階とを含む。
【００１０】
或る実施例では、前記バンプと連結するブリッジの端部にノッチを形成する段階をさらに含む。
【００１１】
別の実施例では、前記バンプと連結するブリッジの端部に破断部が形成されるように、ブリッジの端部をハーフエッチングする段階をさらに含まれる。
【００１２】
本発明の他の態様によれば、基板と、
前記基板の上面に装着された半導体チップと、
前記半導体チップと電気的に接続するように前記基板の上面に形成された第１パターンと、
前記基板を貫通する貫通孔を通して前記第１パターンと電気的に接続するように、前記基板の下面に形成された第２パターンと、
前記第２パターンに付着された円筒形、または断面の形状が一定のバンプとを含む半導体パッケージが提供される。
【００１３】
【発明の実施の形態】
以下、添付された図面に基づき本発明の実施例を詳細に説明する。
【００１４】
図２は本発明によるバンプグリッドアレイパッケージ２０を示す図である。
【００１５】
図面を参照すれば、半導体チップ２１が接着剤２２により基板２３面に面に取着され、前記基板２３の上面及び下面には、それぞれパターン２４ａ、２４ｂが形成される。前記上面パターン２４ａは前記半導体チップ２１とボンディングワイヤー２５により電気的に接続される。前記下面パターン２４ｂは、基板２３を貫通して形成された多数の貫通孔２６を通して上面パターン２４ａと電気的に接続される。
【００１６】
また、前記半導体チップ２１及びボンディングワイヤー２５を保護するためにエポキシ樹脂２８を使用して半導体チップ２１及びボンディングワイヤー２５をモールディングする。この際、前記エポキシ樹脂２８が基板２３の上面で過度に広がらないように前記基板２３の所定位置にはダム２９が形成されている。
【００１７】
本発明によれば、前記下面パターン２４ｂには多数の円筒形バンプ３１が付着されている。前記バンプ３１の形状は製造しやすい円筒形であることが望ましいが、その形状は円筒形に限定されるものではなく、バンプ３１の断面形状が一定なものであればよい。即ち、各バンプ３１の形状及び大きさが同一に形成されていればよい。
【００１８】
以下、前記バンプ３１の取着方法を説明する。
【００１９】
前記バンプ３１は図３及び図４に示すように、金属フレーム４０に形成される。即ち、多数のバンプ３１が、フレーム４０と一体に形成されたブリッジ３２に連結されて支持されている。前記フレーム４０にはバンプ３１取着時の位置整合のためのガイドスロット４０ａとガイドホール４０ｂが各々形成されている。前記フレーム４０はハンダ付けが容易になされるように熱伝導性に優れた銅よりなることが望ましい。
【００２０】
前記フレーム４０にバンプ３１を形成させる方法を説明すると、まず酸またはアルカリ溶液を用いてフレーム４０の表面にある異物を除去する脱脂作業を行った後、前記フレーム４０の表面に感光物質のフォトレジストを塗布する。
【００２１】
次いで、前記バンプ３１とそのバンプ３１を連結するブリッジ３２に対応するパターンが形成されたマスクを用いてフレーム４０の上下面を露光する。露光工程が終了した後、フォトレジストを現像してからフレーム４０をエッチングする。
【００２２】
前述したような工程によりフレーム４０には多数の円筒形バンプ３１と、これらバンプ３１に連結されて、それを支持するブリッジ３２が形成される。望ましくは、前記バンプ３１とブリッジ３２の連結部にはノッチ３３が形成されるが、これは後述するようにバンプ３１が基板２３の下面パターン２４ｂに取着された後、ブリッジ３２から離れやすくするためである。そして、前述したように前記バンプ３１の形状は円筒形に限定されず、断面形状が一定に形成されたものならよい。また、前記ノッチ３３は、前述したようにバンプ３１及びブリッジ３２を形成するための１次エッチング処理の後に別の２次エッチング処理を行うことにより形成し得る。
【００２３】
前記バンプ３１とブリッジ３２の分離を易くするために、前記ノッチ３３の他に、図５に示されたようにブリッジ３２の端部全体をハーフエッチングすることで破断部３４ａを形成することができる。
【００２４】
また、図６及び図７に各々示すようにブリッジ３２の端部中央または一端をハーフエッチングして破断部３４ｂ、３４ｃを形成させることもできる。
【００２５】
以下、バンプ３１形成が完了したフレーム４０を使用して前記バンプ３１を基板２３の下面パターン２４ｂに取着する方法を説明する。
【００２６】
バンプ３１が形成されたフレーム４０はハンダ付けの前に、先に図８に示すように、液状ハンダＳが盛られためっき槽５１に浸けられて液状ハンダＳが付けられる。この際、前記バンプ３１及びブリッジ３２の両方に液状ハンダＳを付ける場合、ブリッジ３２に付けられた液状ハンダＳが表面張力により固まってバンプ３１に付けられた液状ハンダＳの量が不均一になる。
【００２７】
従って、このような問題を防止するためにブリッジ３２を除いたバンプ３１のみを液状ハンダＳに浸けてバンプ３１の一部のみに液状ハンダＳを付ける。
【００２８】
次いで、バンプ３１に液状ハンダＳが塗布されたフレーム４０は、図９に示すように基板２３の下面に配置され、前記バンプ３１が下面パターン２４ｂに位置される。このようなフレーム４０及び基板２３の配置は、フレーム４０に形成されたガイドスロット４０ａ及びガイドホール４０ｂが所定の配置部材（図示せず）と結合することでなされる。
【００２９】
基板２３に対するフレーム４０の配置が完了すると、前記下面パターン２４ｂにバンプ３１を取着すべく高温でハンダ付けを行う。
【００３０】
次いで、前記パターン２４ｂにバンプ３１が完全に付着したら、ノッチ（図４の３３）または破断部（図５の３４ａ）を破断させて、バンプ３１をブリッジ３２から取外す。つまり、ブリッジ３２及びフレーム４０は除去される。
【００３１】
【発明の効果】
本発明による半導体パッケージ及びその製造方法によれば、多数のバンプがブリッジに連結されたフレームを用いて一度に多数のバンプをパターンに同時付着できる。また、基板に対してフレームを容易に整合させることができるだけでなくバンプがフレームに支持された状態でハンダ付けにより付着されるので、バンプの整合不良や、離脱の問題が起こらない。従って、製造工程が単純になり、不良率が減少し、かつ半導体パッケージの信頼性が高められる。
【図面の簡単な説明】
【図１】従来のボールグリッドアレイパッケージを示す断面図である。
【図２】本発明によるバンプグリッドアレイパッケージを示す断面図である。
【図３】本発明の半導体製造方法で用いられる、バンプが形成された金属フレームを示す平面図である。
【図４】図３のバンプ及びブリッジを示す斜視図である。
【図５】バンプとブリッジとの連結部の一例を示す平面図である。
【図６】バンプとブリッジとの連結部の一例を示す平面図である。
【図７】バンプとブリッジとの連結部の一例を示す平面図である。
【図８】本発明の半導体製造方法におけるバンプに液状ハンダを塗布する工程を示す側面図である。
【図９】本発明の半導体製造方法によってバンプが取着されたフレームを基板上に配置した状態を示す側断面図である。
【符号の説明】
１０、２０ バンプグリッドアレイパッケージ
１１、２１ 半導体チップ
１２、２２ 接着剤
１３、２３ 基板
１４、２４ａ 上面パターン
１４ａ、２４ｂ 下面パターン
１５、２５ ボンディングワイヤ
１７ ハンダボール
１８、２８ エポキシ樹脂
１９、２９ ダム
３１ バンプ
３２ ブリッジ
３３ ノッチ
３４ａ 破断部
４０ フレーム
４０ａ ガイドスロット
５１ めっき槽
４０ｂ ガイドホール
【発明の属する技術分野】
本発明は半導体パッケージに係り、特にボールグリッドアレイパッケージを改善したバンプグリッドアレイパッケージ（ＢＧＡＰ；Ｂｕｍｐ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）及びその製造方法に関する。
【０００２】
【従来の技術】
通常の半導体パッケージは、パッドまたは基板の上面に半導体チップを装着し、前記基板の下面に外部回路基板と電気的に接続する接続手段を備えた形態で、樹脂などを使用して半導体チップをモールディングすることにより製造される。
【０００３】
図１は半導体パッケージの一種のボールグリッドアレイパッケージ１０を示す図である。図面を参照すれば、前記パッケージ１０の基板１３の上面に、接着剤１２により半導体チップ１１が付着されている。前記基板１３の上面及び下面にはパターン１４、１４ａが各々形成されており、これらパターン１４、１４ａは基板１３を貫通するように形成された貫通孔（１６）を通して電気的に接続されている。また、前記上面パターン１４はボンディングワイヤー１５により半導体チップ１１とワイヤーボンディングされ、前記下面パターン１４ａにはハンダボール１７が備えられている。
【０００４】
また、前記半導体チップ１１及びボンディングワイヤー１５を保護するためにエポキシ樹脂１８を使用して半導体チップ１１とボンディングワイヤー１５をモールディングする。この際、前記エポキシ樹脂１８が基板１３の上面で過度に広がらないように前記基板１３の所定位置にはダム１９が形成される。
【０００５】
前記ボールグリッドアレイパッケージ１０の組立において、０．７５ｍｍ以下の直径を有する前記ハンダボール１７は基板１３の下面パターン１４ａ上に置かれた後、高温でハンダ付けすることでパターン１４ａに接着される。
【０００６】
しかし、前記ハンダボール１７接着のためにハンダボール１７をパターン１４ａ上に位置整合させて配置しようとする時、ハンダボール１７が動く可能性が高く、ハンダボール１７の整合不良、隣接ハンダボールとの接合によるダブルボールの発生及びハンダボールの離脱などの問題点が発生することがある。
【０００７】
【発明が解決しようとする課題】
本発明は前記問題点を解決するためになされたものであって、円筒形または断面形状が一定のバンプと、これを支持するフレームを用いることにより安定に半導体パッケージを製造する方法及びその方法により製造された半導体パッケージを提供することをその目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明によれば、
（ａ）多数のバンプと前記バンプを連結して支持するブリッジを金属フレームに形成する段階と、
（ｂ）前記バンプに液状ハンダを塗布する段階と、
（ｃ）パターンが形成された半導体基板に対して前記バンプが前記パターンの位置にくるように前記フレームを配置させる段階と、
（ｄ）前記バンプを前記パターンにハンダ付けする段階と、
（ｅ）前記バンプとブリッジの連結部を破断して前記バンプを前記フレームから分離する段階とを含むことを特徴とする半導体パッケージの製造方法が提供される。
【０００９】
或る実施例では、前記段階（ａ）が、
前記金属フレームに感光物質を塗布する段階と、
前記バンプとブリッジに対応するパターンが形成されたマスクを用いて前記金属フレームを露光する段階と、
前記金属フレームを現像する段階と、
前記金属フレームをエッチングして前記バンプ及びブリッジを形成する段階とを含む。
【００１０】
或る実施例では、前記バンプと連結するブリッジの端部にノッチを形成する段階をさらに含む。
【００１１】
別の実施例では、前記バンプと連結するブリッジの端部に破断部が形成されるように、ブリッジの端部をハーフエッチングする段階をさらに含まれる。
【００１２】
本発明の他の態様によれば、基板と、
前記基板の上面に装着された半導体チップと、
前記半導体チップと電気的に接続するように前記基板の上面に形成された第１パターンと、
前記基板を貫通する貫通孔を通して前記第１パターンと電気的に接続するように、前記基板の下面に形成された第２パターンと、
前記第２パターンに付着された円筒形、または断面の形状が一定のバンプとを含む半導体パッケージが提供される。
【００１３】
【発明の実施の形態】
以下、添付された図面に基づき本発明の実施例を詳細に説明する。
【００１４】
図２は本発明によるバンプグリッドアレイパッケージ２０を示す図である。
【００１５】
図面を参照すれば、半導体チップ２１が接着剤２２により基板２３面に面に取着され、前記基板２３の上面及び下面には、それぞれパターン２４ａ、２４ｂが形成される。前記上面パターン２４ａは前記半導体チップ２１とボンディングワイヤー２５により電気的に接続される。前記下面パターン２４ｂは、基板２３を貫通して形成された多数の貫通孔２６を通して上面パターン２４ａと電気的に接続される。
【００１６】
また、前記半導体チップ２１及びボンディングワイヤー２５を保護するためにエポキシ樹脂２８を使用して半導体チップ２１及びボンディングワイヤー２５をモールディングする。この際、前記エポキシ樹脂２８が基板２３の上面で過度に広がらないように前記基板２３の所定位置にはダム２９が形成されている。
【００１７】
本発明によれば、前記下面パターン２４ｂには多数の円筒形バンプ３１が付着されている。前記バンプ３１の形状は製造しやすい円筒形であることが望ましいが、その形状は円筒形に限定されるものではなく、バンプ３１の断面形状が一定なものであればよい。即ち、各バンプ３１の形状及び大きさが同一に形成されていればよい。
【００１８】
以下、前記バンプ３１の取着方法を説明する。
【００１９】
前記バンプ３１は図３及び図４に示すように、金属フレーム４０に形成される。即ち、多数のバンプ３１が、フレーム４０と一体に形成されたブリッジ３２に連結されて支持されている。前記フレーム４０にはバンプ３１取着時の位置整合のためのガイドスロット４０ａとガイドホール４０ｂが各々形成されている。前記フレーム４０はハンダ付けが容易になされるように熱伝導性に優れた銅よりなることが望ましい。
【００２０】
前記フレーム４０にバンプ３１を形成させる方法を説明すると、まず酸またはアルカリ溶液を用いてフレーム４０の表面にある異物を除去する脱脂作業を行った後、前記フレーム４０の表面に感光物質のフォトレジストを塗布する。
【００２１】
次いで、前記バンプ３１とそのバンプ３１を連結するブリッジ３２に対応するパターンが形成されたマスクを用いてフレーム４０の上下面を露光する。露光工程が終了した後、フォトレジストを現像してからフレーム４０をエッチングする。
【００２２】
前述したような工程によりフレーム４０には多数の円筒形バンプ３１と、これらバンプ３１に連結されて、それを支持するブリッジ３２が形成される。望ましくは、前記バンプ３１とブリッジ３２の連結部にはノッチ３３が形成されるが、これは後述するようにバンプ３１が基板２３の下面パターン２４ｂに取着された後、ブリッジ３２から離れやすくするためである。そして、前述したように前記バンプ３１の形状は円筒形に限定されず、断面形状が一定に形成されたものならよい。また、前記ノッチ３３は、前述したようにバンプ３１及びブリッジ３２を形成するための１次エッチング処理の後に別の２次エッチング処理を行うことにより形成し得る。
【００２３】
前記バンプ３１とブリッジ３２の分離を易くするために、前記ノッチ３３の他に、図５に示されたようにブリッジ３２の端部全体をハーフエッチングすることで破断部３４ａを形成することができる。
【００２４】
また、図６及び図７に各々示すようにブリッジ３２の端部中央または一端をハーフエッチングして破断部３４ｂ、３４ｃを形成させることもできる。
【００２５】
以下、バンプ３１形成が完了したフレーム４０を使用して前記バンプ３１を基板２３の下面パターン２４ｂに取着する方法を説明する。
【００２６】
バンプ３１が形成されたフレーム４０はハンダ付けの前に、先に図８に示すように、液状ハンダＳが盛られためっき槽５１に浸けられて液状ハンダＳが付けられる。この際、前記バンプ３１及びブリッジ３２の両方に液状ハンダＳを付ける場合、ブリッジ３２に付けられた液状ハンダＳが表面張力により固まってバンプ３１に付けられた液状ハンダＳの量が不均一になる。
【００２７】
従って、このような問題を防止するためにブリッジ３２を除いたバンプ３１のみを液状ハンダＳに浸けてバンプ３１の一部のみに液状ハンダＳを付ける。
【００２８】
次いで、バンプ３１に液状ハンダＳが塗布されたフレーム４０は、図９に示すように基板２３の下面に配置され、前記バンプ３１が下面パターン２４ｂに位置される。このようなフレーム４０及び基板２３の配置は、フレーム４０に形成されたガイドスロット４０ａ及びガイドホール４０ｂが所定の配置部材（図示せず）と結合することでなされる。
【００２９】
基板２３に対するフレーム４０の配置が完了すると、前記下面パターン２４ｂにバンプ３１を取着すべく高温でハンダ付けを行う。
【００３０】
次いで、前記パターン２４ｂにバンプ３１が完全に付着したら、ノッチ（図４の３３）または破断部（図５の３４ａ）を破断させて、バンプ３１をブリッジ３２から取外す。つまり、ブリッジ３２及びフレーム４０は除去される。
【００３１】
【発明の効果】
本発明による半導体パッケージ及びその製造方法によれば、多数のバンプがブリッジに連結されたフレームを用いて一度に多数のバンプをパターンに同時付着できる。また、基板に対してフレームを容易に整合させることができるだけでなくバンプがフレームに支持された状態でハンダ付けにより付着されるので、バンプの整合不良や、離脱の問題が起こらない。従って、製造工程が単純になり、不良率が減少し、かつ半導体パッケージの信頼性が高められる。
【図面の簡単な説明】
【図１】従来のボールグリッドアレイパッケージを示す断面図である。
【図２】本発明によるバンプグリッドアレイパッケージを示す断面図である。
【図３】本発明の半導体製造方法で用いられる、バンプが形成された金属フレームを示す平面図である。
【図４】図３のバンプ及びブリッジを示す斜視図である。
【図５】バンプとブリッジとの連結部の一例を示す平面図である。
【図６】バンプとブリッジとの連結部の一例を示す平面図である。
【図７】バンプとブリッジとの連結部の一例を示す平面図である。
【図８】本発明の半導体製造方法におけるバンプに液状ハンダを塗布する工程を示す側面図である。
【図９】本発明の半導体製造方法によってバンプが取着されたフレームを基板上に配置した状態を示す側断面図である。
【符号の説明】
１０、２０ バンプグリッドアレイパッケージ
１１、２１ 半導体チップ
１２、２２ 接着剤
１３、２３ 基板
１４、２４ａ 上面パターン
１４ａ、２４ｂ 下面パターン
１５、２５ ボンディングワイヤ
１７ ハンダボール
１８、２８ エポキシ樹脂
１９、２９ ダム
３１ バンプ
３２ ブリッジ
３３ ノッチ
３４ａ 破断部
４０ フレーム
４０ａ ガイドスロット
５１ めっき槽
４０ｂ ガイドホール
Claims (3)
- （ａ）多数のバンプと前記バンプを連結して支持するブリッジを金属フレームに形成する段階と、
（ｂ）前記バンプに液状ハンダを塗布する段階と、
（ｃ）パターンが形成された半導体基板に対して前記バンプが前記パターンの位置にくるように前記フレームを配置させる段階と、
（ｄ）前記バンプを前記パターンにハンダ付けする段階と、
（ｅ）前記バンプとブリッジの連結部を破断して前記バンプを前記フレームから分離する段階とを含み、
前記段階（ａ）が、
前記金属フレームに感光物質を塗布する段階と、
前記バンプとブリッジに対応するパターンが形成されたマスクを用いて前記金属フレームを露光する段階と、
前記金属フレームを現像する段階と、
前記金属フレームをエッチングして前記バンプ及びブリッジを形成する段階とを含むことを特徴とする半導体パッケージの製造方法。 - 前記バンプと連結するブリッジの端部にノッチを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
- 前記バンプと連結するブリッジの端部に破断部が形成されるように、ブリッジの端部をハーフエッチングする段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19970077722 | 1997-12-30 | ||
| KR1019980031705A KR100294910B1 (ko) | 1997-12-30 | 1998-08-04 | 범프그리드어레이패키지및그제조방법 |
| KR1997-77722 | 1998-08-04 | ||
| KR1998-31705 | 1998-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251475A JPH11251475A (ja) | 1999-09-17 |
| JP4290259B2 true JP4290259B2 (ja) | 2009-07-01 |
Family
ID=26633314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37032798A Expired - Fee Related JP4290259B2 (ja) | 1997-12-30 | 1998-12-25 | バンプグリッドアレイ半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4290259B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6255727B2 (ja) * | 2013-06-14 | 2018-01-10 | 大日本印刷株式会社 | 板バネフレーム部材 |
-
1998
- 1998-12-25 JP JP37032798A patent/JP4290259B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251475A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209994B1 (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100780829B1 (ko) | 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치 | |
| US8241967B2 (en) | Semiconductor package with a support structure and fabrication method thereof | |
| KR100927268B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판 | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100327181B1 (ko) | 반도체 장치용 패키지 및 그 제조 방법 | |
| TWI521661B (zh) | 導線架基板之製造方法與半導體裝置 | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| US5637535A (en) | Semiconductor device with reliable electrodes of projecting shape and method of forming same | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| KR20020000012A (ko) | 슬릿이 형성된 칩 스케일 패키지 제조 방법 | |
| JP5672652B2 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| KR20120010044A (ko) | 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP4290259B2 (ja) | バンプグリッドアレイ半導体パッケージの製造方法 | |
| US6352915B1 (en) | Method for manufacturing semiconductor package containing cylindrical type bump grid array | |
| TWI741073B (zh) | 導線框 | |
| JPH0888295A (ja) | 半導体装置 | |
| KR100420780B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 | |
| JP4800708B2 (ja) | 半導体パッケージ | |
| JP3877691B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |