JP3877691B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3877691B2 JP3877691B2 JP2003088396A JP2003088396A JP3877691B2 JP 3877691 B2 JP3877691 B2 JP 3877691B2 JP 2003088396 A JP2003088396 A JP 2003088396A JP 2003088396 A JP2003088396 A JP 2003088396A JP 3877691 B2 JP3877691 B2 JP 3877691B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- semiconductor device
- main surface
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ等の半導体素子を有する半導体装置であって、小型化と低価格化とが可能で、かつ外部装置に対して確実に接続できる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化に伴い、半導体装置に対して小型化、高密度化、及び高速化が要求されるようになってきた。このため、ＢＧＡ（ボール・グリッド・アレイ）パッケージやＣＳＰ（チップ・スケール・パッケージ）が開発されている。
【０００３】
以下、従来のＢＧＡ型半導体装置及びその製造方法について、図面を参照しながら説明する。図５は、従来のＢＧＡ型半導体装置を示す断面図である。図５において、１００は半導体チップ、１０１は半導体チップ１００の上に形成された電極、１０２は半導体チップ１００を載置するための樹脂基板、１０３は樹脂基板１０２において表側の面上に形成された金属からなる配線、１０４は配線１０３を保護するための絶縁被膜、１０５は絶縁被膜１０４の開口部に露出され配線１０３の一部からなるボンディングエリアである。そして、１０６は半導体チップ１００と絶縁被膜１０４を有する樹脂基板１０２とを接着するための接合材料、１０７は電極１０１と配線１０３とを接続するための金線、１０８は半導体チップ１００と金線１０７と配線１０３とを保護するための封止樹脂、１０９は樹脂基板１０２の裏側の面に設けられた開口部において配線１０３に接続された金属ボール、１１０は金属ボールを配線１０３に接続するためのハンダである。
【０００４】
次に、従来のＢＧＡ型半導体装置の製造方法について、図５を参照して説明する。まず、樹脂基板１０２において配線１０３と絶縁被膜１０４とが予め形成された面に、接合材料１０６を用いて半導体チップ１００を接合して載置する。ここで、樹脂基板１０２として、ＴＡＢ（テープ・オートメーティッド・ボンディング）パッケージ用のポリイミドテープ等を用いる。また、絶縁被膜１０４は、液状ソルダーレジストを印刷することにより、又は感光性ソルダーレジストを用いてフォトリソグラフィー技術により形成する。また、接合材料１０６として、絶縁性エポキシ樹脂のペーストや、絶縁性樹脂テープ等を用いる。次に、金線１０７を用いてワイヤーボンディングすることにより、電極１０１と配線１０３のボンディングエリア１０５との間を電気的に接続する。次に、樹脂基板１０２の表側の面において封止樹脂１０８を用いて封止することにより、樹脂基板１０２に接合された半導体チップ１００、金線１０７、及び配線１０３を保護する。次に、樹脂基板１０２の裏側の面に設けられた開口部において、ハンダ１１０を用いて、配線１０３の裏面へ金属ボール１０９を溶融接合する。ここで、金属ボール１０９としては、ハンダボール、ハンダで被覆されたＣｕボール等を用いる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置によれば、配線１０３の裏面に金属ボール１０９を溶融接合する工程が必要なので、製造工数が増大する。また、半導体チップ１１０が載置される領域の外側にボンディングエリア１０５を設けた樹脂基板１０２が必要なので、材料コストが増加し、半導体装置の面積が大きくなる。
【０００６】
本発明は、上記従来の問題を解決するために、金属ボール及び樹脂基板を用いないことによって小型化と低価格化とを可能にし、かつ外部装置に対して確実に接続できる半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この目的を達成するために、本発明では、請求項１〜３に記載された半導体装置に関する手段を講じている。
【０００８】
本発明の第１の半導体装置は、請求項１に記載されているように、半導体チップの主面上に形成された電極と、前記半導体チップの主面上に形成され、前記電極の上方部分に開口部を有し、かつ、前記開口部を除くいずれかの部分には突起を有する絶縁層と、前記突起の上に形成された突起状電極と、前記絶縁膜上に形成され、前記電極と前記突起状電極とを接続する金属配線とを備えている。
【０００９】
これにより、突起状電極を介して外部装置の接続用電極に直接接続可能な構造なので、金属ボールがなくても半導体装置が外部装置に対して確実に接続される。すなわち、従来の半導体装置のごとく半導体チップとは別に設けられた金線と配線を有する樹脂基板と金属ボールとを用いることなく、半導体チップの主面に設けられた絶縁層上にそれぞれ形成された金属配線と突起状電極とを使用するので、材料コストが削減され小型化された半導体装置が実現される。
【００１０】
また、上記電極は上記半導体チップの中央部の主面上に形成されていてもよい。
【００１１】
あるいは、上記電極は半導体チップの主面のうち周辺部の上に形成され、上記突起は、上記絶縁層のうち、少なくとも上記半導体チップの中央部に位置する部分に設けられていてもよい。
【００１２】
【発明の実施の形態】
以下、本発明に係る半導体装置について、図面を参照しながら説明する。
【００１３】
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る半導体装置におけるソルダーレジストと配線パターンとの一部をそれぞれ除去した状態を示す斜視図であり、図１（ｂ）は図１（ａ）の I− I線における断面図である。
【００１４】
図１において、１０はトランジスタ等の半導体素子からなる半導体集積回路を内蔵する半導体チップである。この半導体チップ１０の主面の中央部には、電極１１が配置されている。半導体チップ１０の主面における電極１１以外の部分には、パッシベーション膜１２が設けられている。半導体チップ１０の主面上には、電極１１を露出させ中央部以外の部分を覆うように、絶縁層２０が設けられている。つまり、絶縁層２０は、半導体チップ１０の中央部において開口部を有する。絶縁層２０は、電極１１が配置された主面上の中央部に対して傾斜したくさび状の断面形状を有し、かつ、絶縁層２０の平坦部の上に複数の突起２２を有する。電極１１にはパッド３０が接続され、パッド３０から金属配線３１が、絶縁層２０が有するくさび状の断面形状の斜面を経て平坦部へと延びるように形成されている。それぞれの突起２２の上には、半導体チップ１０と外部機器との間で信号を入出力するための外部電極端子である突起状電極３２が形成され、突起状電極３２とパッド３０とは金属配線３１を介して接続されている。そして、パッド３０と金属配線３１と突起状電極３２とは、配線パターン４０を構成する。半導体チップ１０の主面上において、突起状電極３２以外の部分にはソルダーレジスト５０が形成されている。すなわち、ソルダーレジスト５０が開口した部分に突起状電極３２が露出する構造になっている。
【００１５】
以上説明したように、本実施形態に係る半導体装置によれば、絶縁層２０が有する突起２２上に形成され、かつ絶縁層２０上の金属配線３１を介してパッド３０と接続された突起状電極３２が、外部装置の接続端子に接続される。このことにより、従来半導体チップが載置された樹脂基板に接続された金属ボールに代えて、突起状電極３２が外部装置の接続端子に直接接続される。したがって、樹脂基板と金属ボールとが不要になるので、半導体装置の材料コストが削減される。また、突起状電極３２によって直接接続されるので、外部装置に対して確実に接続できる半導体装置が得られる。
【００１６】
更に、半導体チップ１０の電極１１と外部電極端子である突起状電極３２との間の接続を、従来のワイヤーボンディングを用いた接続に代えて、半導体チップ１０の主面の絶縁層２０上に形成された金属配線３１を介して行う。したがって、従来のボンディングエリアの領域が不要になるので、小型の半導体装置が得られる。
【００１７】
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図２と図３とを参照しながら説明する。図２（ａ）〜（ｅ），図３（ａ），（ｂ）は、それぞれ図１の半導体装置の本実施形態に係る製造工程を示す断面図である。
【００１８】
まず、図２（ａ）に示すように、半導体チップ１０の主面上に形成された電極１１とパッシベーション膜１２との上に、感光性絶縁材料を塗布した後に乾燥して、感光性樹脂膜２３Ａを形成する。感光性絶縁材料としては、感光した部分が現像工程で除去されるいわゆるポジ型の感光性樹脂、例えば、紫外線光に反応してアルカリ現像液に溶解するナフトキノンジアジドを含有したポリイミド樹脂を用いる。
【００１９】
次に、図２（ｂ）に示すように、第１の露光用マスク６０を用いて紫外線光ＵＶによって電極１１の表面に至るまで感光性樹脂膜２３Ａを露光することにより、第１の感光部２４を形成する。この場合において、例えば露光で平行光ではなく散乱光を使用して、第１の感光部２４の断面形状を矩形ではなく半導体チップ１０の主面側に対して感光側が大きい形状になるようにして形成する。
【００２０】
次に、図２（ｃ）に示すように、感光性樹脂膜２３Ａをアルカリ現像液を用いて現像することにより第１の感光部２４を除去して、開口部２１を有する感光性樹脂膜２３Ｂを形成する。
【００２１】
次に、図２（ｄ）に示すように、第２の露光用マスク６１を用いて、露光時間を調節して所望の深さまで、紫外線光ＵＶによって感光性樹脂膜２３Ｂを露光することにより、第２の感光部２５を形成する。この場合においても、例えば露光で平行光ではなく散乱光を使用して、第２の感光部２５の断面形状を矩形ではなく半導体チップ１０の主面側に対して感光側が大きい形状になるようにして形成する。
【００２２】
次に、図２（ｅ）に示すように、露光された感光性樹脂膜２３Ｂをアルカリ現像液を用いて現像することにより第２の感光部２５を除去して、開口部２１と突起２２とを有する絶縁層２０を形成する。
【００２３】
次に、図３（ａ）に示すように、金属層を形成した後にパターニングを行って、半導体チップ１０の主面においてパッド３０と金属配線３１と突起状電極３２とからなる所定の配線パターン４０を形成する。
【００２４】
パターニングは、以下のようにして行う。半導体チップ１０の主面の全面において、真空蒸着法、スパッタリング法、ＣＶＤ法又は無電解メッキ法によって下地金属層を０．０５μｍ程度の厚みに形成する。下地金属層の材質としては、例えばＴｉとＣｕとを用いる。このとき、Ｃｕのバリアメタルとして先にＴｉ層を形成し、その後電解メッキのシード層としてＣｕ層を形成する。その後に、形成された下地金属層の上に感光性レジストを塗布して、露光によって所定のパターン部以外のレジストを硬化させた後に、該パターン部のレジストを除去する。そして、電解メッキを用いて、前記パターン部に例えばＣｕからなる２０μｍ程度の膜厚を有する金属膜を形成した後に、レジストを溶融して除去する。その後に、下地金属層と金属膜とを溶かすことができるエッチング液、例えば塩化第二鉄溶液とＥＤＴＡ溶液とを用いて全面エッチングすることにより、下地金属層を溶融除去し、かつ大きい膜厚を有する金属膜を残して所定の配線パターン４０を形成する。
【００２５】
上述のパターニングに代えて、半導体チップ１０の主面の全面に金属層を堆積させ、その上に感光性レジストを塗布し、フォトリソグラフィー技術を使用して所定のパターン部の上にエッチングマスク用レジストを形成し、このレジストをマスクとして金属層をエッチングすることにより、配線パターン４０を形成してもよい。
【００２６】
次に、図３（ｂ）に示すように、配線パターン４０が形成された半導体チップ１０の主面の全面に感光性材料を塗布し、フォトリソグラフィー技術を用いてソルダーレジスト５０を形成する。このソルダーレジスト５０によって、配線パターン４０のうち突起状電極３２以外の部分、つまりパッド３０と金属配線３１とが、後工程において溶融したハンダから保護される。以上の工程によって、本実施形態に係る半導体装置を得ることができる。
【００２７】
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、絶縁層２０を形成する一連の工程において、電極１１を露出させるための開口部２１と突起２２とを順次形成でき、更に、パッド３０と金属配線３１とを形成すると同時に突起２２上に突起状電極３２を形成できる。このことにより、金属ボールを設ける工程を必要とせずに、金属ボールに代わる突起状電極３２を形成するので、製造コストが削減され、かつ外部装置に対して確実に接続される半導体装置を製造できる。
【００２８】
なお、図２（ｂ），（ｃ）にそれぞれ示された露光及び現像の工程とを、図２（ｄ），（ｅ）にそれぞれ示された露光及び現像の工程に先行して行ったが、これに限らず、図２（ｄ），（ｅ）の露光及び現像の工程を先に行ってもよい。
【００２９】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法について、図４と図３とを参照しながら説明する。本実施形態に係る半導体装置の構成は、第１の実施形態の場合と同一である。図４（ａ）〜（ｄ）は、それぞれ図１の半導体装置の本実施形態に係る製造工程を示す断面図である。第１の実施形態の場合と同一の構成要素には、図２での符号と同一の符号を付してその説明を適宜省略する。
【００３０】
まず、図４（ａ），（ｂ）に示すように、図２（ａ），（ｂ）に示された工程と同様に、感光性樹脂膜２３Ａを形成した後に露光して第１の感光部２４を形成する。
【００３１】
次に、図４（ｃ）に示すように、第２の露光用マスク６１を用いて、露光時間を調節して所望の深さまで、紫外線光ＵＶによって感光性樹脂膜２３Ａを露光することにより、第２の感光部２５を形成する。この場合においても、例えば露光で平行光ではなく散乱光を使用して、第２の感光部２５の断面形状を矩形ではなく半導体チップ１０の主面側に対して感光側が大きい形状になるようにして形成する。
【００３２】
次に、図４（ｄ）に示すように、露光された感光性樹脂膜２３Ａをアルカリ現像液を用いて現像することにより第１の感光部２４と第２の感光部２５とを同時に除去して、開口部２１と突起２２とを有する絶縁層２０を形成する。
【００３３】
以下、図３（ａ），（ｂ）に示された工程と同様にして、本実施形態に係る半導体装置を製造することができる。なお、図４（ｂ）の露光の後に図４（ｃ）の露光を行ったが、これに限らず、図４（ｃ）の露光の後に図４（ｂ）の露光を行ってもよい。
【００３４】
以上説明したように、本実施形態によれば、１回の現像によって開口部２１と突起２２とを有する絶縁層２０を形成して製造工数を更に低減できるので、製造コストをいっそう削減して半導体装置を製造できる。
【００３５】
なお、以上説明した各実施形態においては、感光性樹脂膜２３を形成するために液状の感光性絶縁材料を用いたが、これに限らず、予めフィルム状に形成され感光性を有する絶縁材料を用いても構わない。この場合には、フィルム状の絶縁材料を半導体チップ１０の上に貼り合わせた後に露光、現像することにより、半導体チップ１０上の絶縁層２０において開口部２１と突起２２とを形成すればよい。
【００３６】
また、散乱光を用いてポジ型の感光性樹脂膜を露光したが、これに代えて、平行光を用いてポジ型の感光性樹脂膜を露光し、現像後の熱処理における温度プロファイルを制御する等して、同様の絶縁層２０を形成できる。
【００３７】
また、感光性樹脂膜を露光、現像して絶縁層２０を形成したが、これに代えて半導体チップ１０の主面上に感光性を有さない絶縁性材料を形成し、絶縁性材料上にフォトレジスト膜を形成し、露光、現像してレジストパターンを形成し、レジストパターンをエッチングレジストとしてエッチングを行ってもよい。このことにより、同様の絶縁層２０を形成できる。
【００３８】
また、電極１１が主面の中央部に形成された半導体チップ１０について説明したが、これに限らず電極１１が主面の周辺部に形成され、かつ、主面の中央部に設けられた絶縁層２０上に突起状電極３２が形成された構成も可能である。
【００３９】
【発明の効果】
請求項１〜３の発明によれば、半導体チップの主面に設けられた絶縁層上に形成された金属配線と突起状電極とにより、樹脂基板と金線と金属ボールとを用いることなく半導体装置を構成できる。したがって、小型化され、材料コストが削減され、かつ外部装置と確実に接続される半導体装置が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１及び第２の実施形態に係る半導体装置におけるソルダーレジストと配線パターンとの一部をそれぞれ除去した状態を示す斜視図であり、（ｂ）は（ａ）の I− I線における断面図である。
【図２】（ａ)〜（ｅ）はそれぞれ図１の半導体装置の第１の実施形態に係る製造工程を示す断面図である。
【図３】（ａ)〜（ｂ）はそれぞれ図１の半導体装置の第１及び第２の実施形態に係る製造工程を示す断面図である。
【図４】（ａ)〜（ｄ）はそれぞれ図１の半導体装置の第２の実施形態に係る製造工程を示す断面図である。
【図５】従来のＢＧＡ型半導体装置を示す断面図である。
【符号の説明】
１０ 半導体チップ
１１ 電極
１２ パッシベーション膜
２０ 絶縁層
２１ 開口部
２２ 突起
２３Ａ，２３Ｂ 感光性樹脂膜（感光性絶縁膜）
２４ 第１の感光部
２５ 第２の感光部
３０ パッド
３１ 金属配線
３２ 突起状電極
４０ 配線パターン
５０ ソルダーレジスト（保護膜）
６０ 第１の露光用マスク
６１ 第２の露光用マスク
ＵＶ 紫外線光
【発明の属する技術分野】
本発明は、トランジスタ等の半導体素子を有する半導体装置であって、小型化と低価格化とが可能で、かつ外部装置に対して確実に接続できる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化に伴い、半導体装置に対して小型化、高密度化、及び高速化が要求されるようになってきた。このため、ＢＧＡ（ボール・グリッド・アレイ）パッケージやＣＳＰ（チップ・スケール・パッケージ）が開発されている。
【０００３】
以下、従来のＢＧＡ型半導体装置及びその製造方法について、図面を参照しながら説明する。図５は、従来のＢＧＡ型半導体装置を示す断面図である。図５において、１００は半導体チップ、１０１は半導体チップ１００の上に形成された電極、１０２は半導体チップ１００を載置するための樹脂基板、１０３は樹脂基板１０２において表側の面上に形成された金属からなる配線、１０４は配線１０３を保護するための絶縁被膜、１０５は絶縁被膜１０４の開口部に露出され配線１０３の一部からなるボンディングエリアである。そして、１０６は半導体チップ１００と絶縁被膜１０４を有する樹脂基板１０２とを接着するための接合材料、１０７は電極１０１と配線１０３とを接続するための金線、１０８は半導体チップ１００と金線１０７と配線１０３とを保護するための封止樹脂、１０９は樹脂基板１０２の裏側の面に設けられた開口部において配線１０３に接続された金属ボール、１１０は金属ボールを配線１０３に接続するためのハンダである。
【０００４】
次に、従来のＢＧＡ型半導体装置の製造方法について、図５を参照して説明する。まず、樹脂基板１０２において配線１０３と絶縁被膜１０４とが予め形成された面に、接合材料１０６を用いて半導体チップ１００を接合して載置する。ここで、樹脂基板１０２として、ＴＡＢ（テープ・オートメーティッド・ボンディング）パッケージ用のポリイミドテープ等を用いる。また、絶縁被膜１０４は、液状ソルダーレジストを印刷することにより、又は感光性ソルダーレジストを用いてフォトリソグラフィー技術により形成する。また、接合材料１０６として、絶縁性エポキシ樹脂のペーストや、絶縁性樹脂テープ等を用いる。次に、金線１０７を用いてワイヤーボンディングすることにより、電極１０１と配線１０３のボンディングエリア１０５との間を電気的に接続する。次に、樹脂基板１０２の表側の面において封止樹脂１０８を用いて封止することにより、樹脂基板１０２に接合された半導体チップ１００、金線１０７、及び配線１０３を保護する。次に、樹脂基板１０２の裏側の面に設けられた開口部において、ハンダ１１０を用いて、配線１０３の裏面へ金属ボール１０９を溶融接合する。ここで、金属ボール１０９としては、ハンダボール、ハンダで被覆されたＣｕボール等を用いる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置によれば、配線１０３の裏面に金属ボール１０９を溶融接合する工程が必要なので、製造工数が増大する。また、半導体チップ１１０が載置される領域の外側にボンディングエリア１０５を設けた樹脂基板１０２が必要なので、材料コストが増加し、半導体装置の面積が大きくなる。
【０００６】
本発明は、上記従来の問題を解決するために、金属ボール及び樹脂基板を用いないことによって小型化と低価格化とを可能にし、かつ外部装置に対して確実に接続できる半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この目的を達成するために、本発明では、請求項１〜３に記載された半導体装置に関する手段を講じている。
【０００８】
本発明の第１の半導体装置は、請求項１に記載されているように、半導体チップの主面上に形成された電極と、前記半導体チップの主面上に形成され、前記電極の上方部分に開口部を有し、かつ、前記開口部を除くいずれかの部分には突起を有する絶縁層と、前記突起の上に形成された突起状電極と、前記絶縁膜上に形成され、前記電極と前記突起状電極とを接続する金属配線とを備えている。
【０００９】
これにより、突起状電極を介して外部装置の接続用電極に直接接続可能な構造なので、金属ボールがなくても半導体装置が外部装置に対して確実に接続される。すなわち、従来の半導体装置のごとく半導体チップとは別に設けられた金線と配線を有する樹脂基板と金属ボールとを用いることなく、半導体チップの主面に設けられた絶縁層上にそれぞれ形成された金属配線と突起状電極とを使用するので、材料コストが削減され小型化された半導体装置が実現される。
【００１０】
また、上記電極は上記半導体チップの中央部の主面上に形成されていてもよい。
【００１１】
あるいは、上記電極は半導体チップの主面のうち周辺部の上に形成され、上記突起は、上記絶縁層のうち、少なくとも上記半導体チップの中央部に位置する部分に設けられていてもよい。
【００１２】
【発明の実施の形態】
以下、本発明に係る半導体装置について、図面を参照しながら説明する。
【００１３】
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る半導体装置におけるソルダーレジストと配線パターンとの一部をそれぞれ除去した状態を示す斜視図であり、図１（ｂ）は図１（ａ）の I− I線における断面図である。
【００１４】
図１において、１０はトランジスタ等の半導体素子からなる半導体集積回路を内蔵する半導体チップである。この半導体チップ１０の主面の中央部には、電極１１が配置されている。半導体チップ１０の主面における電極１１以外の部分には、パッシベーション膜１２が設けられている。半導体チップ１０の主面上には、電極１１を露出させ中央部以外の部分を覆うように、絶縁層２０が設けられている。つまり、絶縁層２０は、半導体チップ１０の中央部において開口部を有する。絶縁層２０は、電極１１が配置された主面上の中央部に対して傾斜したくさび状の断面形状を有し、かつ、絶縁層２０の平坦部の上に複数の突起２２を有する。電極１１にはパッド３０が接続され、パッド３０から金属配線３１が、絶縁層２０が有するくさび状の断面形状の斜面を経て平坦部へと延びるように形成されている。それぞれの突起２２の上には、半導体チップ１０と外部機器との間で信号を入出力するための外部電極端子である突起状電極３２が形成され、突起状電極３２とパッド３０とは金属配線３１を介して接続されている。そして、パッド３０と金属配線３１と突起状電極３２とは、配線パターン４０を構成する。半導体チップ１０の主面上において、突起状電極３２以外の部分にはソルダーレジスト５０が形成されている。すなわち、ソルダーレジスト５０が開口した部分に突起状電極３２が露出する構造になっている。
【００１５】
以上説明したように、本実施形態に係る半導体装置によれば、絶縁層２０が有する突起２２上に形成され、かつ絶縁層２０上の金属配線３１を介してパッド３０と接続された突起状電極３２が、外部装置の接続端子に接続される。このことにより、従来半導体チップが載置された樹脂基板に接続された金属ボールに代えて、突起状電極３２が外部装置の接続端子に直接接続される。したがって、樹脂基板と金属ボールとが不要になるので、半導体装置の材料コストが削減される。また、突起状電極３２によって直接接続されるので、外部装置に対して確実に接続できる半導体装置が得られる。
【００１６】
更に、半導体チップ１０の電極１１と外部電極端子である突起状電極３２との間の接続を、従来のワイヤーボンディングを用いた接続に代えて、半導体チップ１０の主面の絶縁層２０上に形成された金属配線３１を介して行う。したがって、従来のボンディングエリアの領域が不要になるので、小型の半導体装置が得られる。
【００１７】
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図２と図３とを参照しながら説明する。図２（ａ）〜（ｅ），図３（ａ），（ｂ）は、それぞれ図１の半導体装置の本実施形態に係る製造工程を示す断面図である。
【００１８】
まず、図２（ａ）に示すように、半導体チップ１０の主面上に形成された電極１１とパッシベーション膜１２との上に、感光性絶縁材料を塗布した後に乾燥して、感光性樹脂膜２３Ａを形成する。感光性絶縁材料としては、感光した部分が現像工程で除去されるいわゆるポジ型の感光性樹脂、例えば、紫外線光に反応してアルカリ現像液に溶解するナフトキノンジアジドを含有したポリイミド樹脂を用いる。
【００１９】
次に、図２（ｂ）に示すように、第１の露光用マスク６０を用いて紫外線光ＵＶによって電極１１の表面に至るまで感光性樹脂膜２３Ａを露光することにより、第１の感光部２４を形成する。この場合において、例えば露光で平行光ではなく散乱光を使用して、第１の感光部２４の断面形状を矩形ではなく半導体チップ１０の主面側に対して感光側が大きい形状になるようにして形成する。
【００２０】
次に、図２（ｃ）に示すように、感光性樹脂膜２３Ａをアルカリ現像液を用いて現像することにより第１の感光部２４を除去して、開口部２１を有する感光性樹脂膜２３Ｂを形成する。
【００２１】
次に、図２（ｄ）に示すように、第２の露光用マスク６１を用いて、露光時間を調節して所望の深さまで、紫外線光ＵＶによって感光性樹脂膜２３Ｂを露光することにより、第２の感光部２５を形成する。この場合においても、例えば露光で平行光ではなく散乱光を使用して、第２の感光部２５の断面形状を矩形ではなく半導体チップ１０の主面側に対して感光側が大きい形状になるようにして形成する。
【００２２】
次に、図２（ｅ）に示すように、露光された感光性樹脂膜２３Ｂをアルカリ現像液を用いて現像することにより第２の感光部２５を除去して、開口部２１と突起２２とを有する絶縁層２０を形成する。
【００２３】
次に、図３（ａ）に示すように、金属層を形成した後にパターニングを行って、半導体チップ１０の主面においてパッド３０と金属配線３１と突起状電極３２とからなる所定の配線パターン４０を形成する。
【００２４】
パターニングは、以下のようにして行う。半導体チップ１０の主面の全面において、真空蒸着法、スパッタリング法、ＣＶＤ法又は無電解メッキ法によって下地金属層を０．０５μｍ程度の厚みに形成する。下地金属層の材質としては、例えばＴｉとＣｕとを用いる。このとき、Ｃｕのバリアメタルとして先にＴｉ層を形成し、その後電解メッキのシード層としてＣｕ層を形成する。その後に、形成された下地金属層の上に感光性レジストを塗布して、露光によって所定のパターン部以外のレジストを硬化させた後に、該パターン部のレジストを除去する。そして、電解メッキを用いて、前記パターン部に例えばＣｕからなる２０μｍ程度の膜厚を有する金属膜を形成した後に、レジストを溶融して除去する。その後に、下地金属層と金属膜とを溶かすことができるエッチング液、例えば塩化第二鉄溶液とＥＤＴＡ溶液とを用いて全面エッチングすることにより、下地金属層を溶融除去し、かつ大きい膜厚を有する金属膜を残して所定の配線パターン４０を形成する。
【００２５】
上述のパターニングに代えて、半導体チップ１０の主面の全面に金属層を堆積させ、その上に感光性レジストを塗布し、フォトリソグラフィー技術を使用して所定のパターン部の上にエッチングマスク用レジストを形成し、このレジストをマスクとして金属層をエッチングすることにより、配線パターン４０を形成してもよい。
【００２６】
次に、図３（ｂ）に示すように、配線パターン４０が形成された半導体チップ１０の主面の全面に感光性材料を塗布し、フォトリソグラフィー技術を用いてソルダーレジスト５０を形成する。このソルダーレジスト５０によって、配線パターン４０のうち突起状電極３２以外の部分、つまりパッド３０と金属配線３１とが、後工程において溶融したハンダから保護される。以上の工程によって、本実施形態に係る半導体装置を得ることができる。
【００２７】
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、絶縁層２０を形成する一連の工程において、電極１１を露出させるための開口部２１と突起２２とを順次形成でき、更に、パッド３０と金属配線３１とを形成すると同時に突起２２上に突起状電極３２を形成できる。このことにより、金属ボールを設ける工程を必要とせずに、金属ボールに代わる突起状電極３２を形成するので、製造コストが削減され、かつ外部装置に対して確実に接続される半導体装置を製造できる。
【００２８】
なお、図２（ｂ），（ｃ）にそれぞれ示された露光及び現像の工程とを、図２（ｄ），（ｅ）にそれぞれ示された露光及び現像の工程に先行して行ったが、これに限らず、図２（ｄ），（ｅ）の露光及び現像の工程を先に行ってもよい。
【００２９】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法について、図４と図３とを参照しながら説明する。本実施形態に係る半導体装置の構成は、第１の実施形態の場合と同一である。図４（ａ）〜（ｄ）は、それぞれ図１の半導体装置の本実施形態に係る製造工程を示す断面図である。第１の実施形態の場合と同一の構成要素には、図２での符号と同一の符号を付してその説明を適宜省略する。
【００３０】
まず、図４（ａ），（ｂ）に示すように、図２（ａ），（ｂ）に示された工程と同様に、感光性樹脂膜２３Ａを形成した後に露光して第１の感光部２４を形成する。
【００３１】
次に、図４（ｃ）に示すように、第２の露光用マスク６１を用いて、露光時間を調節して所望の深さまで、紫外線光ＵＶによって感光性樹脂膜２３Ａを露光することにより、第２の感光部２５を形成する。この場合においても、例えば露光で平行光ではなく散乱光を使用して、第２の感光部２５の断面形状を矩形ではなく半導体チップ１０の主面側に対して感光側が大きい形状になるようにして形成する。
【００３２】
次に、図４（ｄ）に示すように、露光された感光性樹脂膜２３Ａをアルカリ現像液を用いて現像することにより第１の感光部２４と第２の感光部２５とを同時に除去して、開口部２１と突起２２とを有する絶縁層２０を形成する。
【００３３】
以下、図３（ａ），（ｂ）に示された工程と同様にして、本実施形態に係る半導体装置を製造することができる。なお、図４（ｂ）の露光の後に図４（ｃ）の露光を行ったが、これに限らず、図４（ｃ）の露光の後に図４（ｂ）の露光を行ってもよい。
【００３４】
以上説明したように、本実施形態によれば、１回の現像によって開口部２１と突起２２とを有する絶縁層２０を形成して製造工数を更に低減できるので、製造コストをいっそう削減して半導体装置を製造できる。
【００３５】
なお、以上説明した各実施形態においては、感光性樹脂膜２３を形成するために液状の感光性絶縁材料を用いたが、これに限らず、予めフィルム状に形成され感光性を有する絶縁材料を用いても構わない。この場合には、フィルム状の絶縁材料を半導体チップ１０の上に貼り合わせた後に露光、現像することにより、半導体チップ１０上の絶縁層２０において開口部２１と突起２２とを形成すればよい。
【００３６】
また、散乱光を用いてポジ型の感光性樹脂膜を露光したが、これに代えて、平行光を用いてポジ型の感光性樹脂膜を露光し、現像後の熱処理における温度プロファイルを制御する等して、同様の絶縁層２０を形成できる。
【００３７】
また、感光性樹脂膜を露光、現像して絶縁層２０を形成したが、これに代えて半導体チップ１０の主面上に感光性を有さない絶縁性材料を形成し、絶縁性材料上にフォトレジスト膜を形成し、露光、現像してレジストパターンを形成し、レジストパターンをエッチングレジストとしてエッチングを行ってもよい。このことにより、同様の絶縁層２０を形成できる。
【００３８】
また、電極１１が主面の中央部に形成された半導体チップ１０について説明したが、これに限らず電極１１が主面の周辺部に形成され、かつ、主面の中央部に設けられた絶縁層２０上に突起状電極３２が形成された構成も可能である。
【００３９】
【発明の効果】
請求項１〜３の発明によれば、半導体チップの主面に設けられた絶縁層上に形成された金属配線と突起状電極とにより、樹脂基板と金線と金属ボールとを用いることなく半導体装置を構成できる。したがって、小型化され、材料コストが削減され、かつ外部装置と確実に接続される半導体装置が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１及び第２の実施形態に係る半導体装置におけるソルダーレジストと配線パターンとの一部をそれぞれ除去した状態を示す斜視図であり、（ｂ）は（ａ）の I− I線における断面図である。
【図２】（ａ)〜（ｅ）はそれぞれ図１の半導体装置の第１の実施形態に係る製造工程を示す断面図である。
【図３】（ａ)〜（ｂ）はそれぞれ図１の半導体装置の第１及び第２の実施形態に係る製造工程を示す断面図である。
【図４】（ａ)〜（ｄ）はそれぞれ図１の半導体装置の第２の実施形態に係る製造工程を示す断面図である。
【図５】従来のＢＧＡ型半導体装置を示す断面図である。
【符号の説明】
１０ 半導体チップ
１１ 電極
１２ パッシベーション膜
２０ 絶縁層
２１ 開口部
２２ 突起
２３Ａ，２３Ｂ 感光性樹脂膜（感光性絶縁膜）
２４ 第１の感光部
２５ 第２の感光部
３０ パッド
３１ 金属配線
３２ 突起状電極
４０ 配線パターン
５０ ソルダーレジスト（保護膜）
６０ 第１の露光用マスク
６１ 第２の露光用マスク
ＵＶ 紫外線光
Claims (3)
- 半導体チップの主面上に形成された電極と、
前記半導体チップの主面上に形成され、前記電極部分に開口部を有し、かつ、前記開口部を除くいずれかの部分に突起を有する絶縁層と、
前記突起の上に形成された突起状電極とを備え、
前記開口部は上方へ向かって広くなる傾斜を有し、
前記絶縁層の前記突起にまるみを持たせることで、前記突起状電極はまるみを持つよう形成され、
一端が前記電極に直接接続し、前記電極から前記開口部の傾斜に沿って前記絶縁層上に形成され、他端が前記突起状電極に接続する金属配線を有することを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記電極は前記半導体チップの中央部の主面上に形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記電極は半導体チップの主面のうち周辺部の上に形成され、
前記突起は、前記絶縁層のうち、少なくとも前記半導体チップの中央部に位置する部分に設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088396A JP3877691B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088396A JP3877691B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034398A Division JP3526529B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249597A JP2003249597A (ja) | 2003-09-05 |
| JP3877691B2 true JP3877691B2 (ja) | 2007-02-07 |
Family
ID=28672954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088396A Expired - Fee Related JP3877691B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3877691B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4777644B2 (ja) * | 2004-12-24 | 2011-09-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| JP2006287094A (ja) | 2005-04-04 | 2006-10-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2003
- 2003-03-27 JP JP2003088396A patent/JP3877691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249597A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| US7582972B2 (en) | Semiconductor device and fabrication method thereof | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| KR101374148B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| JP3481899B2 (ja) | 半導体装置の製造方法 | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| JP3476442B2 (ja) | 半導体装置及びその製造方法 | |
| JP3877691B2 (ja) | 半導体装置 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| US20170164472A1 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP2003031727A (ja) | 半導体チップおよびその製造方法並びにそれを使用した半導体装置 | |
| JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11354578A (ja) | 半導体装置及びその製造方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP2004158747A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |