JP3664707B2 - 半導体装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、情報通信機器、事務用電子機器に利用される半導体の集積回路部を内蔵し、さらに外部電極としてポスト電極を有する半導体装置及びその製造方法に関する。特に外部電極と封止樹脂との密着性の向上及び印刷によって形成される半田バンプの狭ピッチ化、多ピン化を実現する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置及びその製造方法は電子機器の小型化、高密度化に伴い、小型化、高密度化を要求されるようになった。
【０００３】
以下にウェハレベルＣＳＰ(Chip Size Package)のおいてポスト電極を外部電極とし、半田バンプ部を外部端子とする半導体装置及びその製造方法について断面図を参照しながら、説明する。
【０００４】
図５（下記特許文献１の図面）において、１０１は半導体基板、１０２は素子電極、１０９はパッシベーション膜、１０３は絶縁樹脂層、１０４は金属配線、１０８は外部端子形成用ランド部、１０５はポスト電極、１０６は半田バンプ、１０７はモールド樹脂である。次に製造方法については、素子電極１０２から絶縁膜層１０３上に亘って金属配線１０４及び外部端子形成用ランド部１０８が形成され、外部端子形成用ランド部上にポスト電極１０５を形成する。絶縁樹脂層１０３及び金属配線１０４、ポスト電極１０５を覆う封止樹脂１０７を形成し、ポスト電極１０５表面上に半田バンプ１０６を形成する。ウェハレベルにより、小型化、高密度化が図れ、ポスト電極の構造により実装基板からの応力を緩和し、印刷による半田バンプ形成により、更なる狭ピッチ対応の外部端子を形成することができる。
【０００５】
【特許文献１】
特開２００１−２２３２４２
【０００６】
【発明が解決すようとする課題】
しかしながら、前記従来の半導体装置においては、以下のような諸問題があった。前記従来の半導体装置は更なる狭ピッチ化、多ピン化への対応の為、外部端子である半田バンプにつながるポスト電極は小径化を要求される。ところが、実装基板及び外部端子である半田バンプから生じる応力によりポスト電極の側面を封止樹脂で覆っても、ポスト電極小径化に伴い、ポスト電極の抜け不良が発生する。また応力を緩和させる為にポスト電極の高さをかせぐ必要があるが、フォトリソ工程によるポスト電極形成にはアスペクト比による小径化の限界がある。
【０００７】
本発明は、前記従来の問題を解決するため、実装基板及び外部端子の応力を緩和し、ポスト電極の抜け不良を解消する半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため本発明の半導体装置は、半導体基板と、前記半導体基板表面上に形成された素子電極と、前記半導体基板の前記素子電極が形成された面に、前記素子電極を露出する開口部を有するように形成された絶縁樹脂層と、前記絶縁樹脂層の上に形成された外部端子形成用ランド部と、一端が前記素子電極と、他端が前記外部端子形成用ランド部と接続された金属配線と、前記外部端子形成用ランド部上に電気的に接続された２層以上のポスト電極と、前記絶縁樹脂層上であって、かつ前記金属配線と前記２層以上のポスト電極側面上を覆うように形成された封止樹脂と、前記２層以上のポスト電極の最上層のポスト電極表面に形成された半田バンプを含む半導体装置であって、前記２層以上のポスト電極のうち、上層側のポスト電極は、前記上層側のポスト電極よりも下方に形成された下層側のポスト電極に比べてポスト周辺長が短く形成されていることを特徴とする。
上記構成の半導体装置において、前記上層側のポスト電極が最上層にあり、前記上層側のポスト電極と前記下層側のポスト電極が直接接続されており、前記下層側のポスト電極と前記外部端子接続用ランド部とが直接接続された構成とすることができる。
また、前記外部端子形成用ランド部上に電気的に接続された前記上層側のポスト電極及び前記下層側のポスト電極の前記半導体基板表面に平行な断面形状は円形、楕円、正方形、長方形、及び前記以外の多角形から選ばれる少なくとも一つの形状であることが好ましい。
【０００９】
次に本発明の半導体装置の製造方法は、半導体基板の素子電極が形成された面に、前記素子電極の上方を選択的に除去して、前記素子電極を露出する開口部を有する絶縁樹脂層を形成する第１の工程と、前記絶縁樹脂層の上の外部端子形成用ランド部と、一端が前記開口部に露出した前記素子電極と接続され、他端が前記外部端子形成用ランド部と接続された金属配線とを形成する第２の工程と、前記外部端子形成用ランド部の上方に電気的に接続された下層側のポスト電極を形成する第３の工程と、前記下層側のポスト電極の上方に、前記下層側のポスト電極に比べてポスト周辺長が短い上層側のポスト電極を形成し、２層以上のポスト電極を形成する第４の工程と、前記絶縁樹脂層及び前記金属配線及び前記２層以上のポスト電極を保護する封止樹脂を形成する第５の工程と、前記ポスト電極の最表面上に半田バンプを形成する第６の工程とを含むことを特徴とする。
【００１０】
上記構成の半導体装置の製造方法は、前記第３の工程において、前記下層側のポスト電極を前記外部端子形成用ランド部上に形成し、前記第４の工程において、前記上層側のポスト電極を前記下層側のポスト電極上に形成する構成とすることができる。
また、前記上層側のポスト電極及び下層側のポスト電極の前記半導体基板表面に平行な断面形状が円形、楕円、正方形、及び前記以外の多角形から選ばれる少なくとも一つの形状であることが好ましい。
【００１１】
【発明の実施の形態】
本発明によれば、実装基板及び外部端子の応力を、２層以上で形成された階段状のポスト電極構造により、下段と上段のポスト電極の直径及び断面形状の差による封止樹脂のかぶりで実装基板及び外部端子である半田バンプの応力を緩和し、ポスト電極の抜け不良を解消できる。また、外部電極としての機能を有する最上段のポスト電極以外のポスト電極は、外部端子のピッチに制約されず、ポスト電極の直径を大きくすることで、封止樹脂との密着性を増加し、実装基板及び外部端子である半田バンプの応力を分散できる。これにより、抜け不良を生じないポスト電極を確保できる。
【００１２】
本発明において、外部端子形成用ランド部上に２層以上の階段状のポスト電極を形成するが、階段状のポスト電極は何層でも形成可能であると共に、フォトリソ工程によってポスト電極の形状を円、多角形、四角等に自由に形成できる。階段状にポスト電極を形成することによって、封止樹脂のポスト電極へのかぶりが生じ、ポスト電極の抜け不良を防ぐことができる。最上部のポスト電極以外のポスト電極はその直径をある程度自由に設定し、封止樹脂と接する表面積を大きくすることで更なる封止樹脂との密着性を向上できる。
【００１３】
以下本発明の実施例について図面を参照しながら、説明する。
【００１４】
図１は本実装形態における半導体装置を封止樹脂の一部を部分的に、また全部開封して示す上面図である。図２は本実装形態の半導体装置の断面図である。次に図３は（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は本実装形態における半導体装置の製造工程を示す断面図である。
【００１５】
まず図１、図２において１０はトランジスタ等の半導体素子によって構成される半導体集積回路を内部に有する半導体基板である。１１は半導体基板上にある素子電極、２４はＳＧ膜、１２は絶縁樹脂層、１７は第一ポスト電極、１９は第二ポスト電極、２０は外部端子形成用ランド部、２１は金属配線、２２は封止樹脂、２３は半田バンプである。
【００１６】
本実装形態ではポスト電極構造を有することで実装基板及び外部端子である半田バンプから生じる応力をポスト電極で緩和し、高い実装信頼性を確保することが可能である。また階段状のポスト電極構造により、ポスト電極の抜け不良を改善することができる。また外部電極としての機能を有する最上段のポスト電極は狭ピッチ化、及び多ピン化に対応するために電極の更なる小径化が要求されるが、最上段以外のポスト電極においては小径化すること無く、封止樹脂との接触面積を維持することで、更なる封止樹脂との密着性を向上させることが可能であり、更なる高信頼性の実装を確保できる。
【００１７】
次に本実装形態の半導体装置での製造方法について、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）を参照しながら説明する。図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は、図１及び図２に示す半導体装置の構造を実現するための製造工程を示す断面図である。
【００１８】
図３（ａ）に示すように、半導体基板上にスピンコートで感光性を有する絶縁材料を塗布、乾燥し、露光及び現像とを順次に行い、半導体基板１０上の素子電極１１における領域を選択的に除去し、複数の素子電極１１を露出させた開口部を有する絶縁樹脂層１２を形成する。尚、感光性を有する絶縁層１２としてはエステル結合型ポリイミドまたはアクリレート系エポキシ等のポリマーでもよく、感光性であればよい。また感光性を有する絶縁樹脂層１２はフィルム状に予め形成された材料を用いても構わない。その場合は絶縁樹脂層１２を半導体基板１０上に貼り合わせ、露光及び現像によって絶縁層１２に開口部を形成し、素子電極１１を露出させる。
【００１９】
次に図３（ｂ）に示すように、絶縁樹脂層１２及び開口部が形成された素子電極１１上全面において、スパッタリング法、真空蒸着法、ＣＶＤ法または無電解メッキ法の薄膜形成技術により、例えば、厚みが０．２μｍ程度のＴｉＷ膜とその上に形成された厚みが０．５μｍ程度のＣｕ膜からなる薄膜金属層１３を形成する。
【００２０】
次に図３（ｃ）に示すように、スピンコートでポジ型感光性レジスト膜またはネガ型感光性レジスト膜を覆い、周知の露光、現像によりメッキレジスト１４を形成する。パターン形成されたメッキレジスト１４のパターン部以外において、薄膜金属層１３上に電解メッキ等の厚膜形成技術により厚膜金属層１５を選択的に形成する。例えば厚みが５μｍ程度のＣｕ膜からなる厚膜金属層１５を選択的に形成する。
【００２１】
次に図３（ｄ）に示すように、厚膜金属層１５を形成し、メッキレジスト１４を溶融除去後、ポジ型感光性レジスト膜またはネガ型感光性レジスト膜を多い、周知の露光、現像によりメッキレジスト１６を形成する。ここで感光性を有するメッキレジスト１６はフィルム状に予め形成された材料を用いても構わない。パターン形成されたメッキレジスト１６のパターン部以外において、厚膜金属層１５上に電解メッキ等のポスト形成技術により第一ポスト電極１７を選択的に形成する。例えば、電極の材料はＣｕを用い、形成方法は電解メッキを用いると、０．４ｍｍピッチの外部端子ピッチであれば、厚みが５０μｍ程度のポスト電極の断面形状が円形の場合、直径が２００μｍ程度の第一ポスト電極１７を選択的に形成できる。なお、フォトリソ工程にて形成するポスト電極の断面形状は、封止樹脂との密着面積を大きくすることを目的に、多角形や星形に形成することも可能である。
【００２２】
次に図４（ａ）に示すように、第一ポスト電極１７を形成、メッキレジスト１６を溶融除去後、更にポジ型感光性レジスト膜またはネガ型感光性レジスト膜を多い、周知の露光、現像によりメッキレジスト１８を形成する。ここで感光性を有するメッキレジスト１８はフィルム状に予め形成された材料を用いても構わない。パターン形成されたメッキレジスト１８のパターン部以外において、第一ポスト電極１７上に電解メッキ等の形成技術により第二ポスト電極１９を選択的に形成する。例えば、第一ポスト電極１７の直径が２００μｍ程度であれば、第一ポスト電極１７上に１８０μｍ程度の直径を持つ第二ポスト電極１９を形成する。
【００２３】
電極材料はＣｕを用いて、電解メッキを施しても良い。第一ポスト電極１７上に形成された第二ポスト電極１９は、電極中心部が第一ポスト電極１７の中心部に位置していなくとも階段状の部分が形成されていれば構わない。なお、フォトリソ工程にて形成するポスト電極１９の断面形状は、第一ポスト電極１７の断面形状と同形でも異形でも構わない。
【００２４】
次に図４（ｂ）に示すように、第二ポスト電極１９を形成後、メッキレジスト１８を溶融除去し、薄膜金属層１３を溶融除去できるエッチング液を施す。例えばＣｕ膜に対しては塩化鉄第二銅溶液で、ＴｉＷ膜に対しては過酸化水素水で全面エッチングすると、厚膜金属層１５よりも層厚が薄い薄膜金属層１３が先行して除去される。この工程により半導体基板１０において所定の金属配線２１、外部端子形成用ランド２０が形成される。例えばＣｕメッキにて形成された金属配線２１は厚み５μｍに対して、Ｌｉｎｅ／Ｓｐａｃｅ＝２０／２０μｍの配線形成が可能である。
【００２５】
次に図４（ｃ）に示すように、金属配線２１及び絶縁樹脂層１２上を樹脂で覆い、加圧、加温を施し、第二ポスト電極の表面が露出するように封止樹脂２２を形成する。例えば封止樹脂はエポキシ樹脂を用いて、厚みは５０〜１００μｍで形成する。封止樹脂２２によって、金属配線２２、外部端子形成用ランド２０、第一ポスト電極１７、第二ポスト電極１９の側面は溶融したクリーム半田から保護される。
【００２６】
次に図４（ｄ）に示すように、第二ポスト電極１９の表面上に酸化防止処理を施し、表面張力により接している第二ポスト電極１９の表面に半田バンプ２３が形成され、絶縁材料である封止樹脂２２表面上には半田バンプは形成されない。この時の加熱温度はクリーム半田の融点以上である。印刷工程において、マスク２０は一般的に用いられるマスクであっても、金属マスクを用いても構わない。
【００２７】
【発明の効果】
以上説明したとおり、本発明の半導体装置は、を２層以上の階段状ポスト電極構造により、実装時の実装基板及び外部端子によって生じる応力を緩和し、ポスト電極抜け不良を解消することができる。また階段状ポスト電極により、最上段のポスト電極のみが外部端子である印刷による半田バンプ形成の影響を受けるが、最上段以外のポスト電極は電極の直径を大きくし、ポスト電極側面と封止樹脂との密着面積を増加させ、更なる応力緩和を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実装形態における半導体装置の封止樹脂を部分的に及び全面開封して示す平面図である。
【図２】本発明の一実装形態における半導体装置の断面図である。
【図３】（ａ）〜（ｄ）は、本発明の一実装形態における半導体装置の製造工程のうち絶縁樹脂層形成から第一ポスト電極部形成までの製造工程を示す断面図である。
【図４】（ａ）〜（ｄ）は、本発明の一実装形態における半導体装置の製造工程のうち第二ポスト電極形成から半田バンプ形成までの製造工程を示す断面図である。
【図５】従来の金属バンプを形成した半導体装置の断面図である。
【符号の説明】
１０，１０１ 半導体基板
１１，１０２ 半導体素子電極
１２，１０３ 絶縁樹脂層
１３ 薄膜金属層
１４ メッキレジスト
１５ 厚膜金属層
１６ メッキレジスト
１７ 第一ポスト電極
１８ メッキレジスト
１９ 第二ポスト電極
２０ 外部端子形成用ランド
２１ 金属配線
２２，１０７ 封止樹脂
２３，１０６ 半田バンプ
２４，１０９ パッシベーション膜
１０４ 金属配線
１０５ ポスト電極

Claims (6)

1. 半導体基板と、
   前記半導体基板表面上に形成された素子電極と、
   前記半導体基板の前記素子電極が形成された面に、前記素子電極を露出する開口部を有するように形成された絶縁樹脂層と、
   前記絶縁樹脂層の上に形成された外部端子形成用ランド部と、
   一端が前記素子電極と、他端が前記外部端子形成用ランド部と接続された金属配線と、
   前記外部端子形成用ランド部上に電気的に接続された２層以上のポスト電極と、
   前記絶縁樹脂層上であって、かつ前記金属配線と前記２層以上のポスト電極側面上を覆うように形成された封止樹脂と、
   前記２層以上のポスト電極の最上層のポスト電極表面に形成された半田バンプを含む半導体装置であって、
   前記２層以上のポスト電極のうち、上層側のポスト電極は、前記上層側のポスト電極よりも下方に形成された下層側のポスト電極に比べてポスト周辺長が短く形成されていることを特徴とする半導体装置。
2. 前記上層側のポスト電極が最上層にあり、前記上層側のポスト電極と前記下層側のポスト電極が直接接続されており、前記下層側のポスト電極と前記外部端子接続用ランド部とが直接接続されている請求項１に記載の半導体装置。
3. 前記外部端子形成用ランド部上に電気的に接続された前記上層側のポスト電極及び前記下層側のポスト電極の前記半導体基板表面に平行な断面形状は円形、楕円、正方形、長方形、及び前記以外の多角形から選ばれる少なくとも一つの形状である請求項１または２に記載の半導体装置。
4. 半導体基板の素子電極が形成された面に、前記素子電極の上方を選択的に除去して、前記素子電極を露出する開口部を有する絶縁樹脂層を形成する第１の工程と、
   前記絶縁樹脂層の上の外部端子形成用ランド部と、一端が前記開口部に露出した前記素子電極と接続され、他端が前記外部端子形成用ランド部と接続された金属配線とを形成する第２の工程と、
   前記外部端子形成用ランド部の上方に電気的に接続された下層側のポスト電極を形成する第３の工程と、
   前記下層側のポスト電極の上方に、前記下層側のポスト電極に比べてポスト周辺長が短い上層側のポスト電極を形成し、２層以上のポスト電極を形成する第４の工程と、
   前記絶縁樹脂層及び前記金属配線及び前記２層以上のポスト電極を保護する封止樹脂を形成する第５の工程と、
   前記ポスト電極の最表面上に半田バンプを形成する第６の工程とを含むことを特徴とする半導体装置の製造方法。
5. 前記第３の工程において、前記下層側のポスト電極を前記外部端子形成用ランド部上に形成し、前記第４の工程において、前記上層側のポスト電極を前記下層側のポスト電極上に形成する請求項４に記載の半導体装置の製造方法。
6. 前記上層側のポスト電極及び下層側のポスト電極の前記半導体基板表面に平行な断面形状が円形、楕円、正方形、及び前記以外の多角形から選ばれる少なくとも一つの形状である請求項４または５記載の半導体装置の製造方法。

Images