JP2009060000A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009060000A
JP2009060000A JP2007227530A JP2007227530A JP2009060000A JP 2009060000 A JP2009060000 A JP 2009060000A JP 2007227530 A JP2007227530 A JP 2007227530A JP 2007227530 A JP2007227530 A JP 2007227530A JP 2009060000 A JP2009060000 A JP 2009060000A
Authority
JP
Japan
Prior art keywords
connection pad
wiring
semiconductor device
pad portion
square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227530A
Other languages
English (en)
Inventor
Shinji Wakizaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007227530A priority Critical patent/JP2009060000A/ja
Publication of JP2009060000A publication Critical patent/JP2009060000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

【課題】 シリコン基板上に設けられた複数の配線の接続パッド部上に柱状電極が設けられた半導体装置において、柱状電極の平面形状を正方形状とし、配線の接続パッド部も正方形状としても、斜め方向に隣接する2本の配線の接続パッド部間の間隔を広くする。
【解決手段】 配線7の接続パッド部7bは正方形の角部を円弧状部7dとされた形状となっている。これにより、配線7の接続パッド部7bが正方形状である場合と比較して、斜め方向に隣接する2本の配線7の接続パッド部7b間の間隔Dが広くなり、ここに配置し得る配線7の引き回し線部7cの本数を6本とすることができる。
【選択図】 図2

Description

この発明は半導体装置に関する。
従来の半導体装置には、平面方形状の半導体基板の上面周辺部に複数の接続パッドが設けられ、接続パッドの中央部を除く半導体基板の上面に絶縁膜が設けられ、絶縁膜の上面に配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられたものがある(例えば、特許文献1参照)。この場合、配線は、接続パッドに接続された接続部と、柱状電極の台座となる接続パッド部と、その間の引き回し線部とからなっている。
特開平5−218042号公報
上記従来の半導体装置では、配線の接続パッド部およびその上面に設けられた柱状電極がマトリクス状に配置されている。このため、内側に配置された柱状電極の台座となる接続パッド部を有する配線の引き回し線部は、外側に配置された相隣接する柱状電極の台座となる2本の配線の接続パッド部間に配置される。
ところで、柱状電極の平面形状が円形状である場合には、その台座となる配線の接続パッド部も一般的に円形状である。ここで、このような場合における寸法の一例について、図3を参照して説明する。図3において、配線21は、接続パッド(図示せず)に接続された接続部(図示せず)と、平面円形状の柱状電極22の台座となる円形状の接続パッド部21aと、その間の引き回し線部21bとからなっている。
図3において、配線21の引き回し線部21bの線幅およびその間の間隔が最小寸法で共に0.02mm(図3では4mmに相当する、以下同じ)であるとき、柱状電極22のピッチを0.4mmとし、柱状電極22の直径を0.2mmとすると、配線21の接続パッド部21aの直径が(アライメントに関する片側での許容精度が0.01mmであると両側で0.02mmとなるので)0.22mmとなり、行方向(または列方向)に隣接する2本の配線21の接続パッド部21a間の間隔が0.18mmとなり、行方向(または列方向)に隣接する2本の配線21の接続パッド部21a間に配置し得る配線21の引き回し線部21bの本数が4本となる。
この場合、斜め方向に隣接する2本の配線21の接続パッド部21a間の間隔Dは0.26mm(=13×0.02)以上であるので、斜め方向に隣接する2本の配線21の接続パッド部21a間に配線21の引き回し線部21bを6本配置することができる。
一方、柱状電極22の平面形状を正方形状とし(例えば、上記特許文献1参照)、その台座となる配線21の接続パッド部21aも正方形状とすることがある。そこで、次に、このような場合における寸法の一例について、図4を参照して説明する。
図4において、配線21の引き回し線部21bの線幅およびその間の間隔が最小寸法で共に0.02mm(図4では4mmに相当する、以下同じ)であるとき、柱状電極22のピッチを0.4mmとし、柱状電極22の一辺の長さを0.2mmとすると、配線21の接続パッド部21aの一辺の長さが(アライメントに関する片側での許容精度が0.01mmであると両側で0.02mmとなるので)0.22mmとなり、行方向(または列方向)に隣接する2本の配線21の接続パッド部21a間の間隔が0.18mmとなり、行方向(または列方向)に隣接する2本の配線21の接続パッド部21a間に配置し得る配線21の引き回し線部21bの本数が4本となる。
しかしながら、図4において、斜め方向に隣接する2本の配線21の接続パッド部21a間の間隔Dは0.2546mmとなり、0.26mm(=13×0.02)未満と狭くなるので、斜め方向に隣接する2本の配線21の接続パッド部21a間に配線21の引き回し線部21aを6本配置することができなくなってしまう。
そこで、この発明は、斜め方向に隣接する2本の配線の接続パッド部間の間隔を広くすることができる半導体装置を提供することを目的とする。
請求項1に記載の発明は、半導体基板上に設けられた複数の配線の接続パッド部上に突起電極か設けられた半導体装置において、前記突起電極の平面形状は正方形状であり、前記配線の接続パッド部は正方形の角部を円弧状部とされた形状であることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記配線の接続パッド部は正方形の4角部を円弧状部とされた形状であることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記配線の接続パッド部の円弧状部の半径は前記配線の接続パッド部の一辺に沿う方向の長さと前記突起電極の平面形状の一辺の長さとの差の1/2であることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記配線の接続パッド部および前記突起電極はマトリクス状に配置されていることを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記突起電極は平面正方形状の柱状電極であることを特徴とする半導体装置。
請求項6に記載の発明は、請求項1に記載の発明において、前記突起電極の平面寸法は前記接続パッド部の平面寸法よりも、アライメントの許容精度分小さいことを特徴とする半導体装置。
請求項7に記載の発明は、請求項6に記載の発明において、前記接続パッド部の円弧状部は、アライメントの許容精度を半径とすることを特徴とする半導体装置。
請求項8に記載の発明は、請求項1に記載の発明において、前記配線を含む前記半導体基板上に封止膜が前記突起電極の周囲を覆うように設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記突起電極上に半田ボールが設けられていることを特徴とするものである。
この発明によれば、配線の接続パッド部を正方形の角部を円弧状部とされた形状としているので、配線の接続パッド部が正方形状である場合と比較して、斜め方向に隣接する2本の配線の接続パッド部間の間隔を広くすることができる。
図1はこの発明の一実施形態としての半導体装置の断面図を示す。この場合、図1は、この発明の一実施形態としての半導体装置の断面構造を説明するために示すものであり、図示の都合上、後述する具体的な寸法とは関係がない。
この半導体装置は、一般的にはCSP(chip size package)と呼ばれるものであり、平面方形状のシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には配線7が設けられている。配線7は、保護膜5の上面に設けられた銅等からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線7の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。ここで、配線7は、接続パッド2に接続された接続部7aと、後述する柱状電極10の台座となる接続パッド部7bと、その間の引き回し線部7cとからなっている。配線7の接続パッド部7bの形状については後で説明する。
配線7の接続パッド部7bの上面には銅からなる平面正方形状の外部接続用の柱状電極(突起電極)10が設けられている。配線7を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。柱状電極10の上面には半田ボール12が設けられている。
次に、柱状電極10の平面形状が正方形状であり、その台座となる配線7の接続パッド部7bも正方形状である場合における寸法の一例について、図2を参照して説明する。ただし、この場合、配線7の接続パッド部7bの4角部は、基本的には、円弧状部7dとなっている。
図2において、配線7の引き回し線部7cの線幅およびその間の間隔が最小寸法で共に0.02mm(図2では4mmに相当する、以下同じ)であるとき、柱状電極10のピッチを0.4mmとし、柱状電極10の一辺の長さを0.2mmとすると、配線7の接続パッド部7bの一辺に沿う方向の長さが(アライメントに関する片側での許容精度が0.01mmであると両側で0.02mmとなるので)0.22mmとなり、行方向(または列方向)に隣接する2本の配線7の接続パッド部7b間の間隔が0.18mmとなり、行方向(または列方向)に隣接する2本の配線7の接続パッド部7b間に配置し得る配線7の引き回し線部7cの本数が4本となる。
この場合、配線7の接続パッド部7bの円弧状部7dの半径は、上記片側での許容精度と同じで、0.01mmとなっている。すなわち、配線7の接続パッド部7bの円弧状部7dの半径は、配線7の接続パッド部7bの一辺に沿う方向の長さ(0.22mm)と柱状電極10の平面形状の一辺の長さ(0.2mm)との差(0.02mm)の1/2(0.01mm)となっている。
この結果、斜め方向に隣接する2本の配線7の接続パッド部7bの円弧状部7d間の間隔Dは0.2628mmとなり、配線7の接続パッド部7bが正方形状である場合と比較して、0.26mm(=13×0.02)以上と広くなるので、斜め方向に隣接する2本の配線7の接続パッド部7bの円弧状部7d間に配線7の引き回し線部7cを6本配置することができる。
ところで、配線7の接続パッド部7bの円弧状部7dの半径は、アライメントに関する片側での許容精度と同じで、0.01mmとなっているので、配線7の接続パッド部7bに対する柱状電極10の形成位置が斜め方向にアライメントに関する片側での許容精度0.01mmずれたとしても、柱状電極10を配線7の接続パッド部7bの上面に形成することができる。
この発明の一実施形態としての半導体装置の断面図。 図1に示す半導体装置の一部の具体的な寸法の一例を説明するために示す平面図。 従来例において、柱状電極の平面形状が円形状であり、その台座となる配線の接続パッド部も円形状である場合における寸法の一例を説明するために示す平面図。 従来例において、柱状電極の平面形状が正方形状であり、その台座となる配線の接続パッド部も正方形状である場合における寸法の一例を説明するために示す平面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 配線
7a 接続部
7b 接続パッド部
7c 引き回し線部
7d 円弧状部
10 柱状電極
11 封止膜
12 半田ボール

Claims (9)

  1. 半導体基板上に設けられた複数の配線の接続パッド部上に突起電極が設けられた半導体装置において、前記突起電極の平面形状は正方形状であり、前記配線の接続パッド部は正方形の角部を円弧状部とされた形状であることを特徴とする半導体装置。
  2. 請求項1に記載の発明において、前記配線の接続パッド部は正方形の4角部を円弧状部とされた形状であることを特徴とする半導体装置。
  3. 請求項1に記載の発明において、前記配線の接続パッド部の円弧状部の半径は前記配線の接続パッド部の一辺に沿う方向の長さと前記突起電極の平面形状の一辺の長さとの差の1/2であることを特徴とする半導体装置。
  4. 請求項1に記載の発明において、前記配線の接続パッド部および前記突起電極はマトリクス状に配置されていることを特徴とする半導体装置。
  5. 請求項1に記載の発明において、前記突起電極は平面正方形状の柱状電極であることを特徴とする半導体装置。
  6. 請求項1に記載の発明において、前記突起電極の平面寸法は前記接続パッド部の平面寸法よりも、アライメントの許容精度分小さいことを特徴とする半導体装置。
  7. 請求項6に記載の発明において、前記接続パッド部の円弧状部は、アライメントの許容精度を半径とすることを特徴とする半導体装置。
  8. 請求項1に記載の発明において、前記配線を含む前記半導体基板上に封止膜が前記突起電極の周囲を覆うように設けられていることを特徴とする半導体装置。
  9. 請求項8に記載の発明において、前記突起電極上に半田ボールが設けられていることを特徴とする半導体装置。
JP2007227530A 2007-09-03 2007-09-03 半導体装置 Pending JP2009060000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227530A JP2009060000A (ja) 2007-09-03 2007-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227530A JP2009060000A (ja) 2007-09-03 2007-09-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2009060000A true JP2009060000A (ja) 2009-03-19

Family

ID=40555449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227530A Pending JP2009060000A (ja) 2007-09-03 2007-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2009060000A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181860A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
CN103247301A (zh) * 2012-02-03 2013-08-14 日东电工株式会社 布线电路基板及其制造方法以及连接端子
CN107919342A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297370A (ja) * 1994-04-26 1995-11-10 Nippon Precision Circuits Kk 半導体集積回路装置のパッドおよび配線
JPH11204570A (ja) * 1998-01-08 1999-07-30 Sumitomo Metal Smi Electron Devices Inc 外部入出力端子
JP2004134647A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2004172163A (ja) * 2002-11-15 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297370A (ja) * 1994-04-26 1995-11-10 Nippon Precision Circuits Kk 半導体集積回路装置のパッドおよび配線
JPH11204570A (ja) * 1998-01-08 1999-07-30 Sumitomo Metal Smi Electron Devices Inc 外部入出力端子
JP2004134647A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2004172163A (ja) * 2002-11-15 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181860A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
CN103247301A (zh) * 2012-02-03 2013-08-14 日东电工株式会社 布线电路基板及其制造方法以及连接端子
US9337559B2 (en) 2012-02-03 2016-05-10 Nitto Denko Corporation Printed circuit board, method of manufacturing the same and connection terminal
CN103247301B (zh) * 2012-02-03 2017-11-03 日东电工株式会社 布线电路基板及其制造方法以及连接端子
US9894774B2 (en) 2012-02-03 2018-02-13 Nitto Denko Corporation Printed circuit board, method of manufacturing the same and connection terminal
CN107919342A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置

Similar Documents

Publication Publication Date Title
JP4068635B2 (ja) 配線基板
JP4802697B2 (ja) 半導体装置
EP2863419B1 (en) Semiconductor device
JP5301231B2 (ja) 半導体装置
US9991195B2 (en) Semiconductor device
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP2007109917A (ja) 半導体装置および半導体装置の製造方法
JP2009060000A (ja) 半導体装置
JP2009170570A (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP3897749B2 (ja) 半導体装置
JP2009218264A (ja) 半導体装置
JP2006229186A (ja) 半導体集積回路およびその製造方法
JP2005026679A (ja) 半導体装置
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2005026678A (ja) 半導体装置
JP5199189B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4355313B2 (ja) 半導体装置
JP2010062170A (ja) 半導体装置およびその製造方法
JP5536388B2 (ja) 半導体装置およびその製造方法
WO2012070168A1 (ja) 半導体チップ及び半導体装置
JP2013026291A (ja) 半導体装置
JP2018067575A (ja) 半導体装置および配線基板の設計方法
JP4506780B2 (ja) 半導体基板の製造方法
JP4341694B2 (ja) 半導体素子の製造方法
JP2009266994A (ja) 半導体装置およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A977 Report on retrieval

Effective date: 20120308

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710